

Exhibit CC-60

CSDN

[博客](#)[下载](#)[学习](#)[社区](#)[GitCode](#)[InsCodeAI](#)[会议](#)

搜CSDN


搜索

[AI 搜索](#)

[登录](#)

[会员中心](#)





逍遥自在行

[关注](#)

0



4

0



[分享](#)

[专栏目录](#)

觉得还不错? [一键收藏](#)

【JESD79-5之】5 片上终端-2 (ODT Modes, Timing Diagrams and State Table)

原创 于 2023-08-21 16:13:19 发布 · 1.7k 阅读 · 0 点赞 · 4 收藏 · CC 4.0 BY-SA 版权

文章标签: #arm开发 #fpga开发 #硬件工程 #前端



JESD79-5 专栏收录该内容

65 篇文章 订阅专栏

5 片上终端-2 (ODT Modes, Timing Diagrams and State Table)

5.2 ODT模式, 时序图和状态表

5.2 ODT模式, 时序图和状态表

ODT Modes, Timing Diagrams and State Table

The ODT Mode of DDR5 SDRAM has 5 states, Data Termination Disable, RTT_WR, RTT_NOM_RD, RTT_NOM_WR and RTT_PARK. The ODT Mode is enabled based on Mode Registers for each RTT listed below. In this case, the value of RTT is determined by the settings of those bits.

php

AI运行代码 | 登录复制

1 | DDR5 SDRAM的ODT模式有5种状态, 终结电阻禁用, RTT_WR, RTT_NOM_RD, RTT_NOM_WR和RTT_PARK。ODT模式受控于下面列表中MR对RTT设置。

After entering Self-Refresh mode, DRAM automatically disables ODT termination and set Hi-Z as termination state regardless of these setting.

Application: Controller can control each RTT condition with WR/RD command and use of ODT Offset Control Mode Registers.

php

AI运行代码 | 登录复制

1 | 进入自刷新模式后, DRAM自动禁用ODT, 设置终端状态为高阻态, 忽略这些设置。
2 | 控制器用WR/RD命令和ODT Offset Control MR控制RTT。

- RTT_WR: The rank that is being written to provide termination and adjusts timing based on ODT Control Mode Register settings.
- RTT_NOM_RD: DRAM turns ON RTT_NOM_RD if it sees CS asserted during the second pulse of the READ command (except when ODT is disabled by MR35:OP[5:3]).
- RTT_NOM_WR: DRAM turns ON RTT_NOM_WR if it sees a CS asserted during the second pulse of the WRITE command (except when ODT is disabled by MR35:OP[2:0]).
- RTT_PARK: Default parked value set via MR34:OP[2:0] and is to be enabled when a READ or WRITE is not active.
- DQS_RTT_PARK: Default parked value set for DQS via MR33:OP[5:3] and is to be enabled when a READ is not active
- Data Termination Disable: DRAM driving data upon receiving READ command disables the termination after RL-1 and stays off for a duration of BL/2.
- Strobe Termination Disable: DRAM driving strobe upon receiving READ command disables the termination after RL-1-tRPRE and stays off for a duration of BL/2+tRPST.

php

AI运行代码 | 登录复制

1 | RTT_WR: 每个正在被写入的rank基于ODT Control MR 设置配置此值并调整时序;
2 | RTT_NOM_RD: DRAM READ命令的第二脉冲的CS置高时, 终结电阻转为此值; (MR35:OP[5:3] disable ODT时除外)
3 | RTT_NOM_WR: DRAM READ命令的第二脉冲的CS置高时, 终结电阻转为此值; (MR35:OP[2:0] disable ODT时除外)
4 | RTT_PARK: READ或者WRITE命令未激活时, 默认的阻值, 由MR34:OP[2:0]确定;

- 5DQS_RTT_PARK: READ命令未激活时, DQS默认的阻值, 由MR33:0P[5:3]确定;
- 6Data Termination Disable: 终结电阻禁用, DRAM收到READ命令后, 在输出读返回数据时, 在时间RL-1后保持BL/2 个时钟周期内将终结电阻禁用。数据驱动
- 7Strobe Termination Disable: 终端电阻禁用, DRAM收到READ命令后, 在输出读返回数据时, 在时间RL-1-tRPRE后保持BL/2 + tRPST 个时钟周期内将终结电阻禁用

Those RTT values have priority as follows:

- 1 Data Termination Disable & Strobe Termination Disable
- 2 RTT_WR
- 3 RTT_NOM_RD
- 4 RTT_NOM_WR
- 5 RTT_PARK

This means that if there is a WRITE command, then the DRAM turns on RTT_WR, not RTT_NOM_WR or RTT_NOM_RD, and also if there is a READ command, then the DRAM disables data termination and goes into Driving mode. If during the second pulse of a READ or WRITE command, a CS enable is sent, then Non-Target ODT is enabled and the appropriate RTT_NOM_RD or RTT_NOM_WR is enabled for the non-target rank. This provides additional and potentially different termination options for the other ranks on the channel.

- php
- AI运行代码 | 登录复制
- 1这就意味着, 如果有一个WRITE命令, DRAM的激活rank打开RTT_WR, 而不是RTT_NOM_RD或者RTT_NOM_WR; 如果是一个READ命令, DRAM禁用终端电阻并且进入驱动模式;
- 2如果一个READ或者WRITE命令的第二脉冲, 有CS使能, 非目标rank的ODT被使能, 并且有合适的RTT_NOM_RD或者RTT_NOM_WR值;
- 3这为channel上的其它 (非目标) rank提供了不同终端电阻选择的可能。
- 4这里与DDR4比有调整, 如下为DDR4的:

Application: Controller can control each RTT condition with WR/RD command and **ODT** pin

- RTT_WR: The rank that is being written to provide termination regardless of **ODT** pin status (either HIGH or LOW)
- RTT_NOM: DRAM turns ON RTT_NOM if it sees **ODT** asserted (except **ODT** is disabled by MR1).
- RTT_PARK: Default parked value set via MR5 to be enabled and **ODT** pin is driven LOW.
- Data Termination Disable: DRAM driving data upon receiving READ command disables the termination after RL-X and stays off for a duration of BL/2 + X clock cycles.
X is 2 for 1tCK and 3 for 2tCK preamble mode.

- The Termination State Table is shown in Table 72.

Those RTT values have priority as following.

1. Data Termination Disable
2. RTT_WR
3. RTT_NOM
4. RTT_PARK

which means if there is WRITE command along with **ODT** pin HIGH, then DRAM turns on RTT_WR not RTT_NOM, and also if there is READ command, then DRAM disables data termination regardless of **ODT** pin and goes into Driving mode.

Table 384 — Termination State Table

Command	Mode Register Configuration Settings				Results		Note
	RTT_PA	RTT_W	RTT_NOM_	RTT_NOM_	Target DRAM Term	Non-Target DRAM	
ANY	Disabled				Hi-Z (ODT OFF)		3
Any Non-	Enabled	Don't Care			RTT_PARK	RTT_PARK	4
WR	Disabled			Don't Care	Hi-Z (ODT OFF)	Hi-Z (ODT OFF)	
	Disabled		Enabled		Hi-Z (ODT OFF)	RTT_NOM_WR	
	Disabled	Enabled	Disabled		RTT_WR	Hi-Z (ODT OFF)	
	Don't	Enabled			RTT_WR	RTT_NOM_WR	2
	Enabled		Disabled		RTT_WR	Hi-Z (ODT OFF)	2.5
	Enabled	Dis-	Enabled		RTT_PARK	RTT_NOM_WR	
	Enabled	Disabled			RTT_PARK	Hi-Z (ODT OFF)	5
	RD/MRR	Enabled	Don't Care		Disabled	Hi-Z (ODT OFF)	Hi-Z (ODT OFF)
Don't Care			Enabled	Hi-Z (ODT OFF)	RTT_NOM_RD	1	

NOTE 1 When read command is executed, DRAM termination state of target rank will be Hi-Z for defined period independent of MR setting of RTT_PARK/RTT_NOM_RD/RTT_NOM_WR.

NOTE 2 If RTT_WR is enabled, RTT_WR will be activated by Write command for defined period time independent of MR setting of RTT_PARK /RTT_NOM.

NOTE 3 If all RTT configs are disabled, ODT receiver power will be turned off to save power.

NOTE 4 If RTT_PARK is enabled, DRAM RTT_PARK termination will be enabled while WR/RD/MRR are not being executed.

NOTE 5 When a Non-Target ODT command is executed and the RTT_NOM_WR or RTT_NOM_RD is disabled, the DRAM termination state of the non-target rank will be Hi-Z for a defined period, independent of the MR setting of RTT_PARK.

- php
- AI运行代码 | 登录复制
- 1注意1: 执行读取命令时, 目标存储器排的终端状态将在定义的时间段内保持高阻态, 独立于RTT_PARK/RTT_NOM_RD/RTT_NOM_WR的模式寄存器设置。
- 2注意2: 如果启用了RTT_WR, 在定义的时间段内, 写入命令将激活RTT_WR, 独立于RTT_PARK/RTT_NOM的模式寄存器设置。
- 3注意3: 如果所有的RTT配置都被禁用, ODT接收器的电源将关闭以节省电能。
- 4注意4: 如果启用了RTT_PARK, 在执行WR/RD/MRR命令时, DRAM的RTT_PARK终端将被启用。

5 | 注意5： 当执行非目标ODT命令且禁用了RTT_NOM_WR或RTT_NOM_RD时， 非目标存储器排的终端状态将在定义的时间段内保持高阻态， 独立于RTT_PARK的模式寄存器设置。

On-Die Termination effective resistance RTT is defined by MR bits.
ODT is applied to the DQ, DM, DQS_T/DQS_C and TDQS_T/TDQS_C (x8 devices only) pins.
A functional representation of the on-die termination is shown in Figure 153.




Figure 153 — On Die Termination

On die termination effective Rtt values supported are 240,120, 80, 60, 48, 40, 34 ohms.

php

AI运行代码

登录复制

1

芯片内终端电阻的有效电阻RTT由模式寄存器位定义。

2

ODT应用于DQ、DM、DQS_T/DQS_C和TDQS_T/TDQS_C（仅适用于x8设备）引脚。

3

图153显示了芯片内终端电阻的功能表示。

4

5

ODT典型表示及应用范围，有效的RTT取值。

Table 385 — ODT Electrical Characteristics RZQ=240Ω +/-1% Entire Temperature Operation Range; after Proper ZQ Calibration

RTT	Vout	Min	Nom	Max	Unit	NOTE
240Ω	VOLdc= 0.5* VDDQ	0.9	1	1.25	RZQ	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ	1,2,3
120Ω	VOLdc= 0.5* VDDQ	0.9	1	1.25	RZQ/2	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ/2	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ/2	1,2,3
80Ω	VOLdc= 0.5* VDDQ	0.9	1	1.25	RZQ/3	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ/3	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ/3	1,2,3
60Ω	VOLdc= 0.5* VDDQ	0.9	1	1.25	RZQ/4	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ/4	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ/4	1,2,3
48Ω	VOLdc= 0.5* VDDQ	0.9	1	1.25	RZQ/5	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ/5	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ/5	1,2,3
40Ω	VOLdc= 0.5* VDDQ	0.9	1	1.25	RZQ/6	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ/6	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ/6	1,2,3
34Ω	VOLdc= 0.5* VDDQ	0.9	1	1.25	RZQ/7	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ/7	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ/7	1,2,3
DQ-DQ Mismatch within byte	VOMdc = 0.8* VDDQ	0	-	8	%	1,2,4,5,6

- NOTE 1 The tolerance limits are specified after calibration with stable voltage and temperature. For the behavior of the tolerance limits if temperature or voltage changes after calibration, see Chapter 6.
- NOTE 2 Pull-up ODT resistors are recommended to be calibrated at 0.8*VDDQ. Other calibration schemes may be used to achieve the linearity spec shown in the table, e.g., calibration at 0.5*VDDQ and 0.95*VDDQ.
- NOTE 3 The tolerance limits are specified under the condition that VDDQ=VDD and VSSQ=VSS
- NOTE 4 DQ to DQ mismatch within byte variation for a given component including DQS_T and DQS_C (characterized)
- NOTE 5 RTT variance range ratio to RTT Nominal value in a given component, including DQS_t and DQS_c.

DQ-DQ Mismatch in a Device = $\frac{RTT_{Max} - RTT_{Min}}{RTT_{NOM}} * 100$

NOTE 6 This parameter of x16 device is specified for Upper byte and Lower byte.

php

AI运行代码 | 登录复制

- 1 注意1：在稳定的电压和温度下进行校准后，规定了容差限制。如果在校准后温度或电压发生变化，关于容差限制的行为请参阅第6章。
- 2 注意2：建议将上拉ODT电阻在0.8*VDDQ下进行校准。为了实现表中所示的线性规范，可以使用其他校准方案，例如在0.5*VDDQ和0.95*VDDQ下进行校准。
- 3 注意3：容差限制是在VDDQ=VDD和VSSQ=VSS的条件下规定的。
- 4 注意4：DQ到DQ的字节误差在给定的元件中包括了DQS_T和DQS_C（已经进行了特征化）。
- 5 注意5：给定元件中RTT变异范围与RTT标称值的比例，包括了DQS_t和DQS_c。
- 6 注意6：对于x16设备，该参数针对上字节和下字节进行规定。

DDR5 SDRAM的“动态 ODT (Dynamic ODT) ”机制

weixin_43199439的博客

Dynamic ODT 是一种无需发送寄存器写命令（MRW）即可动态调整终端匹配强度 RTT 的机制。它允许 DRAM 在读写命令执行过程中根据设定的延迟自动打开或关闭片上终端，从而

【JESD79-5之】4 DDR5 SDRAM命令描述和操作-9(self refresh operation)
【代码】 【JESD79-5之】4 DDR5 SDRAM命令描述和操作-9。

m0_61126667的博客

DDR4 Spec 第五章 终端电阻_ddr4 odt

8

DDR4的ODT(On-Die Termination)功能通过改变终端电阻改善信号完整性,涉及电阻Disable、RTT_WR、RTT_NOM和RTT_PARK四种状态。同步ODT在DLL锁定时使用,动态ODT无需用

JESD79-4 第5章 片上终结电阻ODT(5.1-5.3)

RTT_WR: 每个正在被写入的Rank都将配置为此值,不论此时ODT的值是高电平或低电平。 RTT_NOM: DRAM检测到ODT引脚有效时会将终结电阻设置为此值,除了MR1中将ODT禁用。

【DRAM存储器五十三】LPDDR5介绍--MR17设置的SOC ODT是啥?

highman110的博客

详细介绍LPDDR5的驱动强度、端接电阻的配置项目

https://blog.csdn.net/m0_61126667/article/details/132410760



逍遥自在行

博客等级

码龄4年

153

70

375

156

原创

点赞

收藏

粉丝

关注

私信

创作助手

大纲生成/代码生成/文章润色...

深度思考 (R1)

TA的精选

新

【Verilog】11 验证——编写测试验证程序(test bench)、波形产生、从文本文件中

2351 阅读

新

【Verilog】10.9-10.8 其他论题——值变转储文件 (VCD)、指定程序块

394 阅读

热

【JESD79-5之】11 IDD, IDDQ, IPP规格参数和测试条件 (IDD, IDDQ, IPP

3958 阅读

热

【JESD79-5之】2 DDR5 SDRAM封装, 引脚描述和寻址-2(pinout

3728 阅读

热

【JESD79-5之】4 DDR5 SDRAM命令描述和操作-1(command truth table)

2868 阅读

查看更多 >

大家在看

PPP PRIVATE NETWORK™ 2 企业级虚拟以太网接入综合解决方案介绍 916

分类专栏



linux命令行与shell脚本

59篇



Verilog

13篇



python

15篇



JESD79-5

65篇

上一篇： 【JESD79-5之】5 片上终端-1...

下一篇： 【JESD79-5之】5 片上终端-3...