

Exhibit CC-59

Document title: JEDEC D5 Chapter5 - 知乎

Capture URL: <https://zhuanlan.zhihu.com/p/689977256>

Page loaded at (UTC): Tue, 28 Jul 2026 15:48:43 GMT

Capture timestamp (UTC): Tue, 28 Jul 2026 15:48:45 GMT

Capture tool: 11.2.1

Collection server IP: 54.145.42.72

Browser engine: Mozilla/5.0 (X11; Linux x86_64) AppleWebKit/537.36 (KHTML, like Gecko) @page-vault/browser/11.2.1 Chrome/148.0.7778.280 Safari/537.36

Operating system: Linux (Node 24.18.0)

PDF length: 10

Capture ID: ij8ZvB5dSPQjxvphngQT1g

Display Name: ian.mcmillan

JEDEC STANDARD

DDR5 SDRAM

JEDEC D5 Chapter5



sakura
ICer

收录于 · DDR5 JEDEC >

17 人赞同了该文章 >

Hello哇，各位读者。最近一直没有更新，是在研读DFI5.1的Spec。最近发现对于DRAM的学习可以从BIOS到DDR PHY在到DRAM本身去学习。

今天更新的是**DDR5+内存芯片的JEDEC标准第五章**。这个章节主要介绍了**ODT**。**片上终端电阻+**。

开始今天的学习。

5.1 ODT概述

ODT（On-Die Termination）是DDR5的用来纠正信号传输的电阻，集成在芯片内部，【在D4中是集成在Rank上的一个小电阻】

ODT允许用户通过读写**MR1寄存器+**，来控制SDRAM中内部的终端电阻的连接或者断开。

ODT允许DRAM为每个DQ改变终止电阻，D5不再有物理ODT引脚，所有ODT都是基于命令模式寄存器进行控制。

x4 x8 x16 下的ODT配置

对于x4和x8配置的DQS_t, DQS_c和DQS_n（以及对于x8配置的TDQS_t, TDQS_c），当启用了Read(对于NTODT的使用)，将命令或Default Parking value写入MR寄存器中。

对于x16配置，ODT将应用于每个DQU, DQL, DQSU_t, DQSL_t, DQSL_c, DMU_n和DML_n信号。

ODT将允许**DRAM控制器独立更改如何一个或所有DRAM设备的终端电阻来提高内存通道的信号完整性+**。

除了采用DQODT进行控制完，**DQSODT+**还可以更改MR33寄存器中OP[5:3]为进行静态状态的独立的编程模式。

DQSRTT偏移控制模式+将通过MR39:OP[2:0]启用。

ODT在自刷新模式下默认关闭。但是在Power Down模式下拥有可选项。

关于作者



sakura
ICer

回答 1 文章 30 关注者 267

+ 关注他

发私信

大家都在搜

换一换

- 台湾爆发大规模抗议 631 万 热
- 东野圭吾去世 514 万 热
- 长鑫科技上市 400 万 热
- 美通缉重犯在华东师范大... 365 万 热
- 人生选择模拟器 356 万 活
- 上海 6 岁女孩基因编辑试... 347 万 热
- 阿根廷人疯狂庆祝亚军 304 万
- 河南多市三支一扶成绩异常 302 万 热
- 《群星闪耀时》官宣撤档 300 万
- 日本熊本县 7.1 级地震 289 万 热


登录即可查看 超5亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册



赞同 17 3 条评论 30 1 分享 申请转载



知乎 @sakura

这个 Switch 可以对于内部 ODT 进行控制逻辑启用，同时还可以进行命令解码、模式寄存器设置以及其他控制信息。

图中 RTT 的值根据 MR 寄存器进行设定。

5.2 ODT 模式、时序图和状态表

ODT 模式

D5 SDRAM 中的 ODT 模式有五种状态。

Data Termination Disable, RTT_WR, RTT_NOM_RD, RTT_NOM_WR 和 RTT_PARK。

ODT 的模式状态是根据 MR 寄存器中的每个 RTT 值进行设定。

进入自刷新模式后，无论 MR 寄存器中的 RTT 值如何设定，ODT 都会自动禁用，并将 Hi-Z 设置为终止状态。

控制器可以通过 WR/RD 命令和使用 ODT 偏移控制模式寄存器来控制每个 RTT 状态。

RTT Value 优先级

1. Strobe Termination Disable | Data Termination Disable
2. RTT_WR
3. RTT_NOM_RD
4. RTT_NOM_WR
5. RTT_PARK

Tips: RTT_PARK 用于多个 Rank 的 DDR 配置中，如：RANK0/1/2。当控制器向 Rank0 写数据时，Rank1 和 Rank2 在同一时间内可以为高阻抗（Hi-Z）或比较弱的终端。Rtt_Park 提供了一种更加灵活的终端方式让 Rank1, 2 不用一直是高阻模式，从而可以让 DRAM 工作在更高频率上。

状态转换表

Table 177 — Termination State Table

Command	Mode Register Configuration Settings				Results		Note	
	RTT_PARK	RTT_WR	RTT_NOM_WR	RTT_NOM_RD	Target DRAM Term	Non-Target DRAM Term		
ANY	Disabled				Hi-Z (ODT OFF)		3	
Any Non-Term CMD	Enabled	Don't Care			RTT_PARK	RTT_PARK	4	
WR	Disabled			Don't Care	Hi-Z (ODT OFF)	Hi-Z (ODT OFF)	2.5	
	Disabled		Enabled		Hi-Z (ODT OFF)	RTT_NOM_WR		
	Disabled	Enabled	Disabled		RTT_WR	Hi-Z (ODT OFF)		
	Don't Care		Enabled		RTT_WR	RTT_NOM_WR		2
	Enabled		Disabled		RTT_WR	Hi-Z (ODT OFF)		2.5
	Enabled	Disabled	Enabled		RTT_PARK	RTT_NOM_WR		5
	Enabled		Disabled		RTT_PARK	Hi-Z (ODT OFF)		
RD/MRR	Enabled	Don't Care		Disabled	Hi-Z (ODT OFF)	Hi-Z (ODT OFF)	1.5	
	Don't Care			Enabled	Hi-Z (ODT OFF)	RTT_NOM_RD	1	

NOTE 1 When read command is executed, DRAM termination state of target rank will be Hi-Z for defined period independent of MR setting of RTT_PARK/RTT_NOM_RD/RTT_NOM_WR.
NOTE 2 If RTT_WR is enabled, RTT_WR will be activated by Write command for defined period time independent of MR setting of RTT_PARK/RTT_NOM.
NOTE 3 If all RTT configs are disabled, ODT receiver power will be turned off to save power.
NOTE 4 If RTT_PARK is enabled, DRAM RTT_PARK termination will be enabled while WR/RD/MRR are not being executed.
NOTE 5 When a Non-Target ODT command is executed and the RTT_NOM_WR or RTT_NOM_RD is disabled, the termination state of the

大家都在搜

换一换

- 台湾爆发大规模抗议 631 万 (热)
- 东野圭吾去世 514 万 (热)
- 长鑫科技上市 400 万 (热)
- 美通缉重犯在华东师范大... 365 万 (热)
- 人生选择模拟器 356 万 (活)
- 上海 6 岁女孩基因编辑试... 347 万 (热)
- 阿根廷人疯狂庆祝亚军 304 万 (热)
- 河南多市三支一扶成绩异常 302 万 (热)
- 《群星闪耀时》官宣撤档 300 万 (热)
- 日本熊本县 7.1 级地震 289 万 (热)

登录即可查看 超 5 亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册

	Enabled	Disabled	Enabled		RTT_WR	HI-Z (ODT OFF)	
	Enabled	Disabled	Enabled		RTT_PARK	RTT_NOM_WR	
RD/MRR	Enabled	Don't Care	Disabled	HI-Z (ODT OFF)	HI-Z (ODT OFF)	HI-Z (ODT OFF)	1.5
	Enabled	Don't Care	Enabled		HI-Z (ODT OFF)	RTT_NOM_RD	1
	Enabled	Don't Care	Enabled		HI-Z (ODT OFF)	RTT_NOM_RD	1

NOTE 1 When read command is executed, DRAM termination state of target rank will be HI-Z for defined period independent of MR setting of RTT_PARK/RTT_NOM_RD/RTT_NOM_WR.

NOTE 2 If RTT_WR is enabled, RTT_WR will be activated by Write command for defined period time independent of MR setting of RTT_PARK/RTT_NOM.


NOTE 3 If all RTT configs are disabled, ODT receiver power will be turned off to save power.

NOTE 4 If RTT_PARK is enabled, DRAM RTT_PARK termination will be enabled while WR/RD/MRR are not being executed.

NOTE 5 When a Non-Target ODT command is executed and the RTT_NOM_WR or RTT_NOM_RD is disabled, the non-target rank will be HI-Z for a defined period, independent of the MR setting of RTT_PARK.

RTT Value

$$RTT = (VDDQ - V_{out}) \div |I_{out}|$$



ODT支持的有效RTT值为240、120、80、60、48、40、34欧姆。

经过适当的ZQ校准后ODT电器特性RZQ=240欧姆+/-百分之1整个温度的变化

RTT	Vout	Min	Nom	Max	Unit	NOTE
240Ω	VOLAGE=0.6*VDDQ	0.9	1	1.25	RZQ1	1.2.3
	VOLAGE=0.8*VDDQ	0.9	1	1.1	RZQ2	1.2.3
	VOLAGE=0.95*VDDQ	0.8	1	1.1	RZQ3	1.2.3
120Ω	VOLAGE=0.6*VDDQ	0.9	1	1.25	RZQ1	1.2.3
	VOLAGE=0.8*VDDQ	0.9	1	1.1	RZQ2	1.2.3
	VOLAGE=0.95*VDDQ	0.8	1	1.1	RZQ3	1.2.3
80Ω	VOLAGE=0.6*VDDQ	0.9	1	1.25	RZQ1	1.2.3
	VOLAGE=0.8*VDDQ	0.9	1	1.1	RZQ2	1.2.3
	VOLAGE=0.95*VDDQ	0.8	1	1.1	RZQ3	1.2.3
60Ω	VOLAGE=0.6*VDDQ	0.9	1	1.25	RZQ1	1.2.3
	VOLAGE=0.8*VDDQ	0.9	1	1.1	RZQ2	1.2.3
	VOLAGE=0.95*VDDQ	0.8	1	1.1	RZQ3	1.2.3
48Ω	VOLAGE=0.6*VDDQ	0.9	1	1.25	RZQ1	1.2.3
	VOLAGE=0.8*VDDQ	0.9	1	1.1	RZQ2	1.2.3
	VOLAGE=0.95*VDDQ	0.8	1	1.1	RZQ3	1.2.3
40Ω	VOLAGE=0.6*VDDQ	0.9	1	1.25	RZQ1	1.2.3
	VOLAGE=0.8*VDDQ	0.9	1	1.1	RZQ2	1.2.3
	VOLAGE=0.95*VDDQ	0.8	1	1.1	RZQ3	1.2.3
34Ω	VOLAGE=0.6*VDDQ	0.9	1	1.25	RZQ1	1.2.3
	VOLAGE=0.8*VDDQ	0.9	1	1.1	RZQ2	1.2.3
	VOLAGE=0.95*VDDQ	0.8	1	1.1	RZQ3	1.2.3
DQ-DQ mismatch within byte	VOMdc = 0.8* VDDQ	0	-	8	%	1,2,4,5,6

NOTE 1 The tolerance limits are specified after calibration with stable voltage and temperature. For the behavior of the tolerance limits if temperature or voltage changes after calibration, see following section on voltage and temperature sensitivity.

NOTE 2 Pull-up ODT resistors are recommended to be calibrated at 0.8*VDDQ. Other calibration schemes may be used to achieve the linearity spec shown above, e.g., calibration at 0.5*VDDQ and 0.95*VDDQ.

NOTE 3 The tolerance limits are specified under the condition that VDDQ=VDD and VSS=VSS.

NOTE 4 DQ to DQ mismatch within byte variation for a given component including DQS_T and DQS_C (characterized).

NOTE 5 RTT variance range ratio to RTT Nominal value in a given component, including DQS_t and DQS_c.

$$DQ-DQ \text{ Mismatch in a Device} = \frac{RTT_{Max} - RTT_{Min}}{RTTNOM} * 100$$

NOTE 6 This parameter of x16 device is specified for Upper byte and Lower byte.

5.3 Dynamic ODT

动态ODT⁺可以进一步增强数据总线⁺上的信号完整性，可在不发MRW命令的情况下改变DDR5 SDRAM的ODT Value。

RTT种类的设置

RTT的值有五个可用：

- RTT_NOM_RD：通过MR35:OP[5:3]设置
- RTT_NOM_WR：通过MR35:OP[2:0]设置

大家都在搜 换一换

- 台湾爆发大规模抗议 631万 热
- 东野圭吾去世 514万 热
- 长鑫科技上市 400万 热
- 美通缉重犯在华东师范大... 365万 热
- 人生选择模拟器 356万 活
- 上海6岁女孩基因编辑试... 347万 热
- 阿根廷人疯狂庆祝亚军 304万
- 河南多市三支一扶成绩异常 302万 热
- 《群星闪耀时》官宣撤档 300万
- 日本熊本县7.1级地震 289万 热

登录即可查看 超5亿 专业优质内容

超5千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册

RTT 种类的设置

RTT 的值有五个可用：

- RTT_NOM_RD：通过 MR35:OP[5:3] 设置
- RTT_NOM_WR：通过 MR35:OP[2:0] 设置
- RTT_WR：通过 MR34:OP[5:3] 设置

以下两个可以通过 MPC 命令编程*

- RTT_PARK：通过 MR34:OP[2:0] 设置
- DQS_RTT_PARK：通过 MR33:OP[5:3] 设置

注意事项

无命令情况下：

RTT_NOM_RD 和 RTT_NOM_WR 的保持时间将通过各自的 NT 读写命令和延迟来控制。

DQS_RTT_PARK 保持静态同时值基于 MR33:OP[5:3] 设置。

当接收到 MR 命令时，情况如下：

在写指令之后会有 ODTLon_WR 延迟，之后 RTT_WR 会被启用。

在写指令之后会有 ODTOff_WR 延迟，之后 RTT_WR 会取消启用。

对于非目标写命令的终止【RTT_NOM_WR】分别被 ODTLon_WR_NT 和 ODTOff_WR_NT 选中和取消。

当接收到 RD 命令时，情况如下：

读命令之后的延迟 ODTLon_RD，数据终止被禁用。然后，读命令后延迟 ODTOff_RD 启用数据终止。

在读命令后的延迟 ODTOff_RD_DQS，选通脉冲*终止被禁用。ODTLon_RD_DQS 执行读取命令后，启用选通脉冲终止

对于非目标读命令的终止【RTT_NOM_RD】分别被 ODTLon_RD_NT 和 ODTOff_RD_NT 选中和取消。

Tips：一个读或写指令的持续时间为一个完整的突发周期，为 BL/2。终止选中（ODTLon _...）和取消选中（ODTOff _...）的延迟设置将不会导致违反突发周期（BL/2）最小持续时间的 ODT 脉冲宽度。必须要满足公式：

$$(ODTOff_X - ODTLon_X) \geq BL/2$$

其中 X 是与特定命令类型（WR，WR_NT、RD_NT）相关联的终止延迟设置。

ODT 偏移值设置

为了满足最小写突发持续时间，ODTOff_X 和 ODTLon_X 延迟包含了模式寄存器的偏移值：

写命令 ODT 控制偏移量*的值是通过 MR37 进行预设置的

- ODTLon_WR_Offset 通过 MR37:OP[2:0] 预设置
- ODTOff_WR_Offset 通过 MR37:OP[2:0] 预设置

非目标写命令 ODT 控制偏移量的值通过 MR38 预设置

- ODTLon_WR_NT_Offset 通过 MR38:OP[2:0] 预设置
- ODTOff_WR_NT_Offset 通过 MR38:OP[2:0] 预设置

非目标读取命令 ODT 控制偏移量的值通过 MR39 预设置

大家都在搜

换一换

- 台湾爆发大规模抗议 631 万 热
- 东野圭吾去世 514 万 热
- 长鑫科技上市 400 万 热
- 美通缉重犯在华东师范大... 365 万 热
- 人生选择模拟器 356 万 活
- 上海 6 岁女孩基因编辑试... 347 万 热
- 阿根廷人疯狂庆祝亚军 304 万
- 河南多市三支一扶成绩异常 302 万 热
- 《群星闪耀时》官宣撤档 300 万
- 日本熊本县 7.1 级地震 289 万 热

登录即可查看 超5亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册



- ODTLoff_WR_Offset通过MR37:OP[2:0]预设置

非目标写命令ODT控制偏移量的值通过MR38预设置

- ODTLon_WR_NT_Offset通过MR38:OP[2:0]预设置
- ODTLoff_WR_NT_Offset通过MR38:OP[2:0]预设置

非目标读取命令ODT控制偏移量的值通过MR39预设置

- ODTLon_RD_NT_Offset通过MR39:OP[2:0]预设置
- ODTLoff_RD_NT_Offset通过MR39:OP[2:0]预设置

ODT 偏移量的组合表如下

Table 179 — Allowable ODTL Offset Combinations

		ODTLon_WR_Offset, ODTLon_WR_NT_Offset, ODTLon_RD_NT_Offset Setting						
		-4	-3	-2	-1	0	1	2
ODTLoff_WR_Offset, ODTLoff_WR_NT_Offset, ODTLoff_RD_NT_Offset Setting	4	Valid	Valid	Valid	Valid	Valid	Valid	Valid
	3	Valid	Valid	Valid	Valid	Valid	Valid	Valid
	2	Valid	Valid	Valid	Valid	Valid	Valid	Valid
	1	Valid	Valid	Valid	Valid	Valid	Valid	Invalid
	0	Valid	Valid	Valid	Valid	Valid	Invalid	Invalid
	-1	Valid	Valid	Valid	Valid	Invalid	Invalid	Invalid
	-2	Valid	Valid	Valid	Invalid	Invalid	Invalid	Invalid
NOTE 1 The offset combinations apply to the ODTLon and ODTLoff independently for each command type (e.g., ODTLon_WR_Offset and ODTLoff_WR_Offset are subject to these restrictions, but there are no restrictions on the setting of ODTLon_WR_Offset with respect to ODTLoff_WR_NT_Offset and ODTLoff_RD_NT_Offset).								
NOTE 2 Although shown in the table, not all offset combinations may be valid for ODTL_WR, ODTL_WR_NT or ODTL_RD_NT. Reference MR37, MR38 or MR39, respectively, for valid offset values.								

ODT 延迟和定时参数的详细信息

Name and Description	Abbr.	Defined from	Define to	DDR5 speed bins 3200 to 6400	Unit	Note
ODT Latency On from WRITE command to RTT Enable	IODTLon_WR	Registering external write command	Change RTT strength from Previous State to RTT_WR	IODTLon_WR = WL+ODTLon_WR_offset	nCK	1
ODT Latency On from NT WRITE command to RTT Enable	IODTLon_WR_NT	Registering external write command	Change RTT strength from Previous State to RTT_NOM_WR	IODTLon_WR_NT = WL+ODTLon_WR_NT_offset		1
ODT Latency Off from WRITE command to RTT Disable	IODTLoff_WR	Registering external write command	Change RTT strength from RTT_WR to RTT_PARK/RTT_NOM_RD/RTT_NOM_WR/Hi-Z	IODTLoff_WR = WL+BL/2+ODTLoff_WR_offset	nCK	1
ODT Latency Off from NT WRITE command to RTT Disable	IODTLoff_WR_NT	Registering external write command	Change RTT strength from RTT_NOM_WR to RTT_PARK/RTT_NOM_RD/RTT_WR/Hi-Z	IODTLoff_WR_NT = WL+BL/2+ODTLoff_WR_NT_offset		1
Data Termination Disable	IODTLoff_RD	Registering external read command	Disables the termination upon driving data	Data Termination Disable = RL-1		2
Data Termination Enable	IODTLon_RD	Registering external read command	Re-enables the termination after driving data	Data Termination Enable = RL+BL/2		2
Strobe Termination Disable	IODTLoff_RD_DQS	Registering external read command	Disables the termination upon driving strobe	Strobe Termination Disable = RL+1+RPST-ReadDQSOffset		2
Strobe Termination Enable	IODTLon_RD_DQS	Registering external read command	Re-enables the termination after driving strobe	Strobe Termination Enable = RL+BL/2+RPST-0.5-ReadDQSOffset		2
ODT Latency On from NT READ command to RTT Enable	IODTLon_RD_NT	Registering external read command	Change RTT strength from Previous State to RTT_NOM_RD	IODTLon_RD_NT = RL+ODTLon_RD_NT_offset	nCK	1
ODT Latency Off from NT READ command to RTT Disable	IODTLoff_RD_NT	Registering external read command	Change RTT strength from RTT_NOM_RD to RTT_PARK/RTT_NOM_WR/RTT_WR/Hi-Z	IODTLoff_RD_NT = RL+BL/2+ODTLoff_RD_NT_offset		1
RTT change skew	tADC	Transitioning from one RTT State to the next RTT State	RTT valid	tADC(min) = 0.2 tADC(max) = 0.8	tCK(avg)	3
NOTE 1 All “_offset” parameters refer to the ODT Configuration Mode Registers settings in MR37 to MR39.						
NOTE 2 For simplicity, Reads are assigned the same type of timing parameter, however, unlike others, it is a fixed timing and does not have an offset mode register to control it. To indicate this, it was named Data (or Strobe) Termination Disable and Enable.						
NOTE 3 When transitioning from a value of RTT equal to RA, to a value of RTT equal to RB, the RTT termination resistance during the transition must be constrained for the minimum of (RA,RB) to the maximum of (RA, RB).						

5.4 ODT tADC⁺

tADC 定义为 DRAM 从一个 RTT 状态转换到下一个 RTT 状态所需的时间。在读取时，是从 RTT 状态到 DRAM Drive 状态的时间。除非 RTT 被特别禁用，否则在 tADC 期间不允许进入高阻态⁺。在 DRAM Drive 状态下 DRAM RON 应在应该在第一次 DQ 转换之前保持 DQ 信号过高。DFE 应该假设其在 D0 之前的 4UI 前保证信号为高。

关于突发前 RTT 状态和 DQ 传输时期的 tADC 【最小，最大和平均】图

大家都在搜 换一换

- 台湾爆发大规模抗议 631 万 热
- 东野圭吾去世 514 万 热
- 长鑫科技上市 400 万 热
- 美通缉重犯在华东师范大... 365 万 热
- 人生选择模拟器 356 万 活
- 上海 6 岁女孩基因编辑试... 347 万 热
- 阿根廷人疯狂庆祝亚军 304 万
- 河南多市三支一扶成绩异常 302 万 热
- 《群星闪耀时》官宣撤档 300 万
- 日本熊本县 7.1 级地震 289 万 热



登录即可查看 超5亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册

tADC 定义为 DRAM 从一个 RTT 状态转换到下一个 RTT 状态所需的时间。在读取时，是从 RTT 状态到 DRAM Drive 状态的时间。除非 RTT 被特别禁用，否则在 tADC 期间不允许进入高阻态⁺。在 DRAM Drive 状态下 DRAM RON 应在应该在第一次 DQ 转换之前保持 DQ 信号过高。DFE 应该假设其在 D0 之前的 4UI 前保证信号为高。

关于突发前 RTT 状态和 DQ 传输时期的 tADC 【最小，最大和平均】图



5.5 ODT applied CK / CS / CA

DDR5 DRAM 包含了 CA, CS, CK_t, CK_c 和 ODT 终端电阻

DRAM 通过读取 MR 寄存器里的值设定 ODT，来保证在其数据传输中信号的完整性。

在 DRAM 中 ODT 应用于 CA, CS, CK_t, CK_c 的电路图




Figure 186 — A simple functional representation of the DRAM CA ODT feature

ODT 在 power on 时会启用 MR32 和 MR33 寄存器的设置来设置默认值。ODT 的电阻值⁺可以通过 MR32 和 MR33 寄存器来设定。

ODT 应用于 CA, CS, CK_t, CK_c 引脚，其 RTT 阻值计算公式如下：

$$RTT = (VDDQ - V_{out}) \div |out|$$

Chip in termination mode

大家都在搜 换一换

- 台湾爆发大规模抗议 631 万 (热)
- 东野圭吾去世 514 万 (热)
- 长鑫科技上市 400 万 (热)
- 美通缉重犯在华东师范大... 365 万 (热)
- 人生选择模拟器 356 万 (活)
- 上海 6 岁女孩基因编辑试... 347 万 (热)
- 阿根廷人疯狂庆祝亚军 304 万
- 河南多市三支一扶成绩异常 302 万 (热)
- 《群星闪耀时》官宣撤档 300 万
- 日本熊本县 7.1 级地震 289 万 (热)

登录即可查看 超 5 亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册



ODT 应用于 CA, CS, CK_t, CK_c 引脚, 其 RTT 阻值计算公式如下:

$RTT = (VDDQ - Vout) \div |out|$




Figure 187 — A functional representation of the on-die termination

ODT的RTT阻值一般为480、240、120、80、60、40欧姆。

Table 181 — ODT Electrical Characteristics RZQ=240Ω +/-1% entire temperature operation range; after proper ZQ calibration; VDD=VDDQ

MR	RTT	Vout	Min	Nom	Max	Unit	Note
MR32 for CK & CS	480Ω	V _{OLdc} = 0.5* VDDQ	0.7	1	1.4	R _{ZQ} *2	1,2,3,5
MR33 for CA		V _{OMdc} = 0.8* VDDQ	0.7	1	1.3	R _{ZQ} *2	1,2,3,5
		V _{OHdc} = 0.95* VDDQ	0.6	1	1.3	R _{ZQ} *2	1,2,3,5
MR32 for CK & CS	240Ω	V _{OLdc} = 0.5* VDDQ	0.9	1	1.25	R _{ZQ}	1,2,3,5
MR33 for CA		V _{OMdc} = 0.8* VDDQ	0.9	1	1.1	R _{ZQ}	1,2,3,5
		V _{OHdc} = 0.95* VDDQ	0.8	1	1.1	R _{ZQ}	1,2,3,5
MR32 for CK & CS	120Ω	V _{OLdc} = 0.5* VDDQ	0.9	1	1.25	R _{ZQ} /2	1,2,3,5
MR33 for CA		V _{OMdc} = 0.8* VDDQ	0.9	1	1.1	R _{ZQ} /2	1,2,3,5
		V _{OHdc} = 0.95* VDDQ	0.8	1	1.1	R _{ZQ} /2	1,2,3,5
MR32 for CK & CS	80Ω	V _{OLdc} = 0.5* VDDQ	0.9	1	1.25	R _{ZQ} /3	1,2,3,5
MR33 for CA		V _{OMdc} = 0.8* VDDQ	0.9	1	1.1	R _{ZQ} /3	1,2,3,5
		V _{OHdc} = 0.95* VDDQ	0.8	1	1.1	R _{ZQ} /3	1,2,3,5
MR32 for CK & CS	60Ω	V _{OLdc} = 0.5* VDDQ	0.9	1	1.25	R _{ZQ} /4	1,2,3,5
MR33 for CA		V _{OMdc} = 0.8* VDDQ	0.9	1	1.1	R _{ZQ} /4	1,2,3,5
		V _{OHdc} = 0.95* VDDQ	0.8	1	1.1	R _{ZQ} /4	1,2,3,5
MR32 for CK & CS	40Ω	V _{OLdc} = 0.5* VDDQ	0.9	1	1.25	R _{ZQ} /6	1,2,3,5
MR33 for CA		V _{OMdc} = 0.8* VDDQ	0.9	1	1.1	R _{ZQ} /6	1,2,3,5
		V _{OHdc} = 0.95* VDDQ	0.8	1	1.1	R _{ZQ} /6	1,2,3,5

Table 181 — ODT Electrical Characteristics RZQ=240Ω +/-1% entire temperature operation range; after proper ZQ calibration; VDD=VDDQ (Cont'd)

Mismatch Device	CA-CA within	0.8* VDDQ	0	10	%	1,2,4,5
NOTE 1 The tolerance limits are specified after calibration with stable voltage and temperature. For the behavior of the tolerance limits if temperature or voltage changes after calibration, see following section on voltage and temperature sensitivity.						
NOTE 2 Pull-up ODT resistors are recommended to be calibrated at 0.8*VDDQ. Other calibration schemes may be used to achieve the linearity spec shown above, e.g., calibration at 0.5*VDDQ and 0.95*VDDQ.						
NOTE 3 Measurement definition for RTT: t _{td}						
NOTE 4 CA to CA mismatch within device variation for a given component including CS, CK_t and CK_c (characterized)						

大家都在搜 换一换

- 台湾爆发大规模抗议 631 万 热
- 东野圭吾去世 514 万 热
- 长鑫科技上市 400 万 热
- 美通缉重犯在华东师范大... 365 万 热
- 人生选择模拟器 356 万 活
- 上海 6 岁女孩基因编辑试... 347 万 热
- 阿根廷人疯狂庆祝亚军 304 万
- 河南多市三支一扶成绩异常 302 万 热
- 《群星闪耀时》官宣撤档 300 万
- 日本熊本县 7.1 级地震 289 万 热

登录即可查看 超5亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册

Mismatch Device	CA-CA within	0.8* VDDQ	0	10	%	1,2,4,5
NOTE 1 The tolerance limits are specified after calibration with stable voltage and temperature. For the behavior of the tolerance limits if temperature or voltage changes after calibration, see following section on voltage and temperature sensitivity.						
NOTE 2 Pull-up ODT resistors are recommended to be calibrated at 0.8*VDDQ. Other calibration schemes may be used to achieve the linearity spec shown above, e.g., calibration at 0.5*VDDQ and 0.95*VDDQ.						
NOTE 3 Measurement definition for RTT:td						
NOTE 4 CA to CA mismatch within device variation for a given component including CS, CK_t and CK_c (characterized)						
$CA-CA \text{ Mismatch in a Device} = \left(\frac{RTT_{Max} - RTT_{Min}}{RTT_{NOM}} \right) \times 100$						
NOTE 5 Without ZQ calibration ODT effective RTT values have an increased tolerance of +/- 30%						

5.6 ODT applied loopback

DRAM 中包含了 ODT 对于 Loopback signals 【LBDQS 和 LBDQ】。

LoopBack 模式下 ODT 结构电路图




Figure 188 — Functional Representation of Loopback ODT

ODT 主要应用于 LBDQS 和 LBDQ。Loopback 引脚所支持的 RTT 的值为 48 欧姆。

$$RTT = (VDDQ - Vout) \div |out|$$

Table 182 — ODT Electrical Characteristics RZQ=240Ω +/-1% entire temperature operation range; after proper ZQ calibration; VDD=VDDQ

RTT	Vout	Min	Nom	Max	Unit	NOTE
48 ohms	VOldc= 0.5* VDDQ	0.9	1	1.25	RZQ/5	1,2,3
	VOMdc= 0.8* VDDQ	0.9	1	1.1	RZQ/5	1,2,3
	VOHdc= 0.95* VDDQ	0.8	1	1.1	RZQ/5	1,2,3
Mismatch LBDQS - LBDQ within device	VOMdc = 0.8* VDDQ	0		8	%	1,2,3,4
NOTE 1 The tolerance limits are specified after calibration with stable voltage and temperature. For the behavior of the tolerance limits if temperature or voltage changes after calibration, see following section on voltage and temperature sensitivity.						
NOTE 2 Pull-up ODT resistors are recommended to be calibrated at 0.8*VDDQ. Other calibration schemes may be used to achieve the linearity spec shown above, e.g., calibration at 0.5*VDDQ and 0.95*VDDQ.						
NOTE 3 Measurement definition for RTT:td						
NOTE 4 Loopback ODT mismatch within device variation for a given component including LBDQS and LBDQ						
$LBDQS-LBDQ \text{ Mismatch in a Device} = \left(\frac{RTT_{Max} - RTT_{Min}}{RTT_{NOM}} \right) \times 100$						

编辑于 2024-03-31 02:18 · 上海

DDR5 内存 (RAM) 计算机

未登录用户

3 条评论 默认 最新

大家都在搜 换一换

- 台湾爆发大规模抗议 631 万 热
- 东野圭吾去世 514 万 热
- 长鑫科技上市 400 万 热
- 美通缉重犯在华东师范大... 365 万 热
- 人生选择模拟器 356 万 活
- 上海 6 岁女孩基因编辑试... 347 万 热
- 阿根廷人疯狂庆祝亚军 304 万
- 河南多市三支一扶成绩异常 302 万 热
- 《群星闪耀时》官宣撤档 300 万
- 日本熊本县 7.1 级地震 289 万 热

登录即可查看 超 5 亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册




Figure 188 — Functional Representation of Loopback ODT

ODT 主要应用于 LBDQS 和 LBDQ。Loopback 引脚所支持的 RTT 的值为 48 欧姆。

$$RTT = (VDDQ - Vout) \div |out|$$

Table 182 — ODT Electrical Characteristics RZQ=240Ω +/-1% entire temperature operation range; after proper ZQ calibration; VDD=VDDQ

RTT	Vout	Min	Nom	Max	Unit	NOTE
48 ohms	VOLdc = 0.5* VDDQ	0.9	1	1.25	RZQ/5	1,2,3
	VOMdc = 0.8* VDDQ	0.9	1	1.1	RZQ/5	1,2,3
	VOHdc = 0.95* VDDQ	0.8	1	1.1	RZQ/5	1,2,3
Mismatch LBDQS - LBDQ within device	VOMdc = 0.8* VDDQ	0		8	%	1,2,3,4

NOTE 1 The tolerance limits are specified after calibration with stable voltage and temperature. For the behavior of the tolerance limits if temperature or voltage changes after calibration, see following section on voltage and temperature sensitivity.

NOTE 2 Pull-up ODT resistors are recommended to be calibrated at 0.8*VDDQ. Other calibration schemes may be used to achieve the inearity spec shown above, e.g., calibration at 0.5*VDDQ and 0.95*VDDQ.

NOTE 3 Measurement definition for RTT:std

NOTE 4 Loopback ODT mismatch within device variation for a given component including LBDQS and LBDQ

$$LBDQS-LBDQ \text{ Mismatch in a Device} = \left(\frac{RTT_{Max} - RTT_{Min}}{RTT_{Nom}} \right) \times 100$$

编辑于 2024-03-31 02:18 · 上海

DDR5 内存 (RAM) 计算机



未登录用户

3 条评论

Momo

请继续更新吧大神

2025-12-15 · 新加坡

回复 喜欢

那个T

对 DDR5、LPDDR5 协议分析仪和误码仪的欢迎随时联系我

2025-08-22 · 广东

回复 喜欢

Lucas

2024-10-24 · 天津

回复 喜欢

推荐阅读

JEDEC STANDARD

DDR5 SDRAM

JEDEC D5 Chapter4_Section17

sakur... 发表于 DDR5 ...

DRAM

DYNAMIC RANDOM ACCESS MEMORY

DRAM 专题介绍

执笔存心

DRAM 学习笔记 (一) DRAM 基础原理与架构

ERROR

DDR5，战未来！

登录即可查看 超5亿 专业优质内容

超 5 千万创作者的优质提问、专业回答、深度文章和精彩视频尽在知乎。

立即登录/注册