姓名：祝鸿浩

个人信息:

邮箱:zhuhonghaolei@163.com　　手机:15900667247　　学历:硕士

目前单位：苏州异格技术（上海）有限公司　　目前职位：数字后端总监

目标职位:　　数字后端 manager

教育背景:

2007.09 — 2011.07	电子科技大学	自动化工程学院	自动化	工学学士
2012.08 — 2015.03	中国舰船研究院		信号处理	工学硕士

专业技能:

1.熟悉数字网表 RTL 到版图 GDSII 的完整设计流程，包括 Place、CTS、Route、TimingECO 的主要内容

2.熟悉掌握 Innovus、Tempus、PT、DC、StarRC/QRC 等 EDA 工具

3.熟悉 STA 流程，完成 sdc 约束文件编制、验证、Timing signoff、低功耗设计 upf 编写及 vclp 检查

4.熟悉 PV 修复方法和功耗签核方法

5.熟悉 linux 工作环境和常用命令，熟悉 Gvim 等文本操作工具；熟悉 shell、c、perl、tcl、python 编程

6.熟悉 ALTIUM DESIGNER 电路设计，熟悉 ARM、TI DSP、FPGA 的硬件开发，能够完成原理图，并完成 6 层 PCB 设计，能独立负责硬件产品的设计，开发，调试，维护，管理

7.熟练使用程控电源、信号发生器、示波器、频谱分析仪、阻抗分析仪、网络测试仪等仪器进行测试

8.能独立完成技术总结报告，专利，论文等科技文案的撰写

9.英语水平 CET-6 级，良好的读写能力和口语会话能力

项目工作经历:

◆2023.03-至今　　苏州异格技术（上海）有限公司　　数字后端总监

FPGA LUT / PCIE Gen4 / 32G serdes phy / EMAC 200G / INTERLAKEN 等物理实现　　总监

- 主导开发公司数字后端流程及规范，建立 TSMCN12 量产 flow
- 配合数字中前端完成 sdc/upf/DFT 架构的制定和评审验收
- 带领团队完成从 RTL 到 GDS 的物理设计，物理验证工作，包括 floorplan、powerplan、place、CTS、Route
- 制定产品的 timing signoff 策略，完成 signoff，包括 DRV、setup、hold timing 收敛，SI timing analysis
- 带领团队完成产品的物理验证工作，包括 DRC、ANT、LVS、ERC、PERC、ESD
- 带领团队完成产品的 FM 验证，redhawk 功耗签核
- 开发基于 tcl 的 timing model 和 power model report 工具，配合 EDA 部门完成自研工具的 timing power 分析
- 先后完成公司 2 款 testchip , 2 款量产产品的交付

◆2022.03-2023.03　　普冉半导体（上海）股份有限公司　　数字后端主管工程师

40nm、55nm 通用 MCU 物理实现　　主管工程师

➢DC density70%，3 层金属，3.26mm^2 180MHz 华力 40nm; 2.74mm^2 72MHz 华力 55nm 工艺，MCU 产品的物理实现

➢负责从 RTL 到 GDS 的物理设计，包括 floorplan、powerplan、place、CTS、Route

➢负责产品的 timing signoff，包括 DRV、setup、hold timing 收敛，SI timing analysis

➢负责产品的物理验证工作，包括 DRC、ANT、LVS、ERC、ESD

➢负责产品的 FM 验证，redhawk 功耗分析、IR、EM 分析

◆2021.03-2022.03　　华为海思　　数字后端工程师

7nm 基站项目 TX、RX 模块物理实现　　项目设计者

➢完成 TSMC 7nm 工艺，1.97 million instances, 950 um*2000 um 面积 ，1G TX 模块的物理实现；完成 TSMC 7nm 工艺，4.5 million instances, 2900 um*2400 um 面积，1G RX 模块的物理实现

➢负责模块从 RTL 到 GDS 的物理设计，包括 floorplan、powerplan、place、CTS、Route

➢负责模块的 timing signoff 工作，包括 DRV、setup、hold timing 收敛，GBA&PBA timing analysis, fix formal ,fix SPYGLASS

➢负责模块的物理验证工作，包括 DRC、ANT、LVS、ERC、IR、EM、ESD

◆2020.03-2021.03　　华为海思　　数字后端工程师

EPHY 芯片后端物理实现及测试　　项目设计者

➢完成 SMIC14nm 工艺，1.5million instances, 1000 um *2000 um 面积，EPHY ASIC 物理实现

➢负责模块从 RTL 到 GDS 的物理设计，包括 floorplan、powerplan、place、CTS、Route

➢完成 EPHY 芯片 UT 测试，主要有 BandGap、R&RC Tuning、PLL、TX 眼图、RX ADC 等测试

➢掌握 Python 编程语言，控制测试仪器搭建 UT、ST 测试环境

➢完成 EPHY 芯片 ST 测试，主要有长时间收发包、兼容性、工作模式、Bist 模式、功耗等测试

◆2014.12-2020.03　　中船重工 726 所　　工程师

图像声纳　　项目设计者

➢完成需求分析，硬件方案设计，器件选型，产品试制，六性试验，交付与客户服务的全过程管理。

➢负责设计基于 FPGA 的发射机电路设计，与控制分机的 CAN 总线连接、与上位机的网口设计。

➢参与搭建基于 linux 系统的 uboot、kernel、文件系统和上位机软件。

➢该项目已成功交付

◆学术表现:

◆D 类功放在高频声纳发射机设计中的应用与实现（声学技术/第一作者发表）

◆测深仪发射机设计与实现（舰船电子工程/第一作者发表）

◆参量阵浅剖仪及其信号预处理技术研究（现代电子技术/第一作者发表）

自我评价:

➢性格积极开朗乐观，具有上进心;

➢乐于接受挑战，不惧工作压力，善于发现并解决问题，积极面对困难，迎难而上;

➢知识体系全面，有相关设计经验，做事严谨，学习领悟能力较强，善于沟通，责任心强，兴趣广泛，富有团队精神。