印乐

个人信息

性别：男
年龄：48岁
地点：上海-浦东新区
电话： 13761286529
邮箱：yinle2002@hotmail.com

教育经历

中科院计算技术研究所	博士 · 计算机系统结构	2006/09-2012/07
中科院计算技术研究所	硕士 · 计算机系统结构	2004/09-2006/08
中南大学	本科 · 电子信息与技术	1996/09-2000/07

优势亮点

2012 年毕业于中科院计算技术研究所，处理器芯片国家重点实验室，编译技术方向，获博士学位。近年来参与 AI 芯片编译器/编程模型开发经验如下：

1. **高性能算子开发，高性能库的接口设计和开发**

经历过完整的 NPU 硅前功能验证，性能优化，包括1D/2D 算子，编译器对算子的性能优化。

对算子整体性能（数据切分，利用 ping-pong buffer 让DMA与计算 overlap，计算指令手工重排）有丰富经验：

1）燧原第一代芯片上的矩阵乘算子设计与实现。

2）开发软件调度模拟器，模拟芯片流水线，精确输出计算指令序列的 cycle 数。

3）利用 Zebu 仿真工具，查看算子 DMA 和计算代码执行的波形，定位算子实现瓶颈，针对性地进行优化。

4）基于 PPCG 多面体系统自动生成 TopsDNN 算子库的1D/2D 算子实现。

2. **编译模型/编译器开发**

对 Clang/LLVM/MLIR 非常了解，基于 AMD ROCm 开发燧原 NPU 第二代编程模型 TopsCC，独立负责 LLVM 后端指令调度优化（涉及Pre-RA 调度，Post-RA 调度，指令打包，软流水调度多个优化 Pass），编译后端优化性能满足燧原第四代芯片硅前性能指标。

基于 MLIR 开发燧原第一代编成模型 Factor (DSL)，完成 LoopTask API 设计和实现，燧原第二代芯片 Pavo 的硅前 1D/2D 算子功能和性能验证使用该 API 实现。

熟悉 Triton 编程模型开发（MLIR），了解 Triton-shared 等相关开源代码。

3. **CUDA/ROCm软件生态**

熟悉 CUDA（CudaCore 和 TensorCore ）编程，了解 CUDA 程序优化方法。

对 ROCm/HIPIFY 形成的兼容 CUDA 软件生态有较深刻的理解。

了解 HIPIFY 算子转译工具，了解 NVIDIA 开源的 LLVM NVPTX GPU 后端代码生成。

工作经历

北京凌川科技有限公司上海分公司

2025/07-至今

编译器架构师

职责业绩：
1. 用 clang/LLVM 21实现凌川异构并行编程模型 TCUDA。
凌川 NPU 采取多 cluster 多 core 架构，实现针对该架构的 TCUDA 异构并行编程模型。基于 clang/llvm 21.0.0 版本，在 clang 添加 TCUDA 前端，新增 LLVM 后端 TCIPU，对接 TCUDA 前端与 TCIPU 后端。支持 host + device 双编译模式。实现设备链接程序，编译 TCUDA 程序为 Host code + Device code 的 fatbin 可执行文件。兼容 CUDA kernel launch API。
TCUDA 编译编译通过凌川算子库 TCDNN 100+算子，支撑日常算子开发。
解决指令访存地址不对齐问题，设计 Host 与 Device kernel 函数之间的函数传参规范，实现 kernel 函数的标量、指针、和结构体传参，并添加各种测试用例。实现设备内存地址查询函数，算子开发可获得设备上全局内存和私有内存地址，算子开发可以打印设备上的数据，使得 kernel 函数开发体验接近 Host 上 CPU 程序。
2. 实现 LLVM 优化 Pass，同步操作自动操作和指令流水线优化。
凌川 NPU 采取多 cluster 多 core 架构，每个 core 中有多个可并行执行的访存和 1D/2D 向量张量计算单元(PE)，并行 PE 之间靠显示插入同步操作来协同工作。为充分 overlap 访存与计算操作，需要 2~4 级流水线并行运行才能较好的隐藏访存延迟，充分发挥张量计算单元的性能。算子编程需手工插入 PE 之间的双向同步操作，并在循环起始和结束位置设置同步触发和结束条件，叠加Pipeline 优化，编程负担较大，容易出错，调试不易。在LLVM 后端实现优化 Pass，自动插入不同 PE 之间的双向同步操作，支持多级流水，支持 ID/2D 操作以及多算子的融合场景。

蓝芯算力(深圳)科技有限公司上海分公司 **2025/04-2025/07**

编译器 Leader

职责业绩：

1. 基于 LLVM RISC-V 后端，优化自动向量化方案 VPlan。
自动并行化标量程序。将含有三角函数(sin/cos)、超越函数(exp)的循环向量化，生成对向量数学函数库 Sleef API 的调用。自动向量化libc (strcpy/strlen/memset/memcpy) 函数为RVV 指令；自动向量化 libc++ 函数为RVV 指令。
提取 SPEC 20006 程序热点片段，对微架构进行性能调优。
2. 主导蓝芯公司与中科院软件所的高性能库与编译优化合作项目。编写需求文档，确定交付规范和测试用例，主持每周项目进度会议，参与技术方向选择和方案讨论，评估交付结果。

上海燧原智能科技有限公司 **2018/07-2024/07**

首席工程师 (Principal Engineer)

职责业绩：TopsCC 编译器后端代码生成和优化：基于LLVM。负责燧原科技第 4 代芯片 Libra的编译器后端代码生成和性能优化，以下模块均为个人独立负责完成：

1. 函数栈指针越界检查：在每个函数执行入口插入栈指针检查代码，如果越过极限地址则打印错误信息。分为实现在 clang 前端和 llvm 后端两个版本：创建函数调用中间表示和函数实参。
2. 反汇编器模块：对 Libra 所有指令进行反汇编，编写测试用例。同时反汇编器作为汇编器的验证，发现和修改多出汇编指令编码错误。提交给硬件团队和算子开发团队用于二进制代码的指令分析。
3. 第三代与第四代 AI 芯片的兼容代码生成：源码级兼容，一份源代码可以编译为第三代和第四代芯片的两个版本。与硬件团队讨论，确定资源列表，在算子程序的中间表示下降过程中生成硬件资源IR，对硬件资源进行检查，确保使用的硬件资源是第三代与第四代芯片的子集，并添加特定信息到代码的 metadata 中供 runtime 使用。
4. 寄存器分配之前的指令调度模块。编写所有硬件指令的 Itenary Tablegen 文件，对指令使用的硬件资源、寄存器的读写进行建模。以指令基本块为单位，其其中的指令创建依赖图 DAG，采取 Top-down 的方式对 DAG 中的指令进行拓扑排序，逐个将准备好的指令放入调度队列，并在调度时考虑寄存器压力。
5. 指令打包模块。
6. 寄存器分配之后的指令调度模块。
7. 软流水调度模块。

最终结果：完成 Libra 芯片流片前的性能验证目标，达到预定目标：芯片设计团队给出了近 20个 算子的 benchmark 程序，并手工实现。经编译器优化生成的代码与手工极致优化接近一致。在此过程中，硬件团队提出来的所有低效的指令序列/模式均通过编译器后端指令优化消除。

多面体编译器研究。基于 ISL 线性代数库。输入标量串行C/C++程序，经过多面体编译器编译优化，输出异构并行的 TopCC 程序。源源变换。初步成果如下：

1. 支持编译 elemeng-wise 算子，reduce，broadcast 等 1D 算子的代码生成。
2. 支持编译 dot 2D算子的代码生成。
3. 支持多个算子的自动融合。
4. DMA 优化：支持异步 DMA pipeline，增量 DMA 配置。
5. 自动向量化和自动张量化：自动生成对 atomic op library 计算函数库的调用。

结果状态：以上算子在第二代芯片 Pavo 和第三代芯片 Scorpio vdk 跑通。

Factor 编程模型开发：基于 MLIR，主要工作如下：

1. EDSC 自动张量代码生成 dot：从 Affline Dialect 计算循环， 下降为 Vector Dialect 的 read 与 write 和 2D Op，最后下降为 LLVM Dialect 的 2D 计算指令。
2. Loop Task API 设计与实现：以 slice 为单位，从一个 Tensor 中连续取出多块数据，将数据用 DMA 搬运到不同的计算内核上去。Loop Task API 创建 Factor Dialect，实现 Pass 将 Factor Dialect 下降为 LLIR Dialect。
   Loop Task 功能被用于第二代芯片Pavo 流片前的性能验收。其 1D element-wise 算子和 2D dot/conv 算子主要使用 Loop Task API 来实现。

LEO 指令序列性能工具 pipeline。输入 LEO 上汇编指令序列，输出指令执行的总 cycle 数。给出每条指令之间的依赖和延迟。协助算子开发者写出极致优化的指令序列。

1. 汇编指令解析器：将汇编指令解析为中间表示。
2. 芯片计算引擎模拟器：模拟 VLIW 指令发射执行，考虑指令之间的依赖延迟。将指令序列的中间表示输入到模拟引擎进行执行，获得指令执行的 cycle 信息。

第一代芯片LEO 上算子开发。 dot 算子的实现和性能优化。conv 算子的实现和性能优化。

1. 对 VLIW 汇编指令进行打包并手工排出优化的指令序列，尽量隐藏指令之间的延迟。
2. 设计优化的数据切分和 DMA 方案，让数据在多个计算核亲和的存储上分布，并让 DMA 与计算逻辑进行 overlap，提供吞吐率。

华为技术有限公司 **2015/02-2018/07**

编译技术专家

职责业绩：编译构建专家：负责极速构建能力项目技术研究，应用新一代构建技术Bazel，加速产品线构建过程5X~50X不等。
静态软件分析专家：开发出过程间的上下文敏感、流敏感的空指针错误静态检查Checker，分析能力超越现有Top商业工具Coverity。工具部署到终端产品线，累计发现问题2000+。

连续获得2016年度、2017年度2012实验室研发能力中心总裁奖。

上海惠普有限公司 **2013/12-2015/01**

高级软件工程师

职责业绩：产品编译器编译优化FDO性能调优。

设计实现全新的调试信息（DWARF）生成算法，增强O2优化下调试功能。

上海旭上电子(S3 Graphics) **2012/07-2013/11**

高级软件工程师

职责业绩：为S3 Graphics GPU开发开发编译器。修复前端和后端的各种bug，改进后端优化算法（包括SSA 上的条件常数传播、if-conversion 优化、全局复制传播等）。

开发自然语言解析器（parser），实现parser中的模板功能，实现cache算法提高解析速度20~30倍。

国际商业机器公司（INTERNATIONAL BUSINESS MACHINES）IBM **2004/01-2004/08**

软件工程师

职责业绩：参与 Workplace Client Technology （WCT）项目，消除系统中内存泄露, 改进异常处理机制。

北京先进数通信息技术股份公司 **2000/08-2004/01**

软件工程师

职责业绩：参与中国建设银行中间业务系统开发，负责Unix socket通讯模块。

项目经验

代码缺陷分析系统 2016/09-至今
静态软件分析专家

项目描述: 针对终端EMUI/APK代码经过findbugs/CodeDex检测后依然有空指针/资源泄露等低级问题遗留到版本中的痛点，开发落地了一套代码缺陷检测系统，建立了静态检查服务化体系，弥补了现有代码静态检查工具链不完备的缺口。

项目职责: 实现代码静态分析算法，开发静态分析工具，不断优化提高静态检查结果的精度。

项目业绩: 基于IFDS 算法开发过程间的上下文敏感、流敏感的空指针静态检测工具，分析能力超越现有商业工具Coverity，端到端地提供了通用空指针错误检测方案。工具部署到华为终端产品线， 累计发现问题2000+。获得2017年研发能力中心总裁奖。

Android二进制Trace插桩工具 2017/10-2017/12
静态软件分析专家

项目描述: 为终端客户提供Android二进制Trace插桩工具，方便其进行trace插桩。

项目职责: 设计实现和Android二进制Trace插桩工具。

项目业绩: 终端客户使用该工具对模块进行大规模的trace插入（运行工具约2分钟），替换之前手工修改源代码插入trace的做法（几个小时不等），显著提高了开发效率。得到终端客户认可，收到终端三级部门软件工程终端OS部公开感谢信。

急速构建项目 2015/02-2016/07
编译构建专家

项目描述: 公司能力项目，面向我司产品线部门，为公司5+万研发人员提供云上的软件构建服务。

项目职责: 负责极速构建能力项目技术研究和规划、能力提高、方案落地。

项目业绩: 1. 制定了极速构建2016~2017技术发展规划,输出《极速编译构建模型分析和技术规划》，规划提出从编译Cache的角度增强EA，进一步提高传统的分布式Make构建速度；在我司推广应用新一代构建技术Bazel。
2. 解决了长期困扰CodeBC团队的系统稳定性问题：从2015年初CodeBC开始提供个人构建服务开始，系统负载增加了几十倍，CodeBC北研区域每隔2月左右会挂死一次，整个系统停止服务，需要在2~3个小时之内切换到备用系统。指导测试人员完善测试用例、编写监控脚本，在测试环境中将此问题重现，将此问题定位并解决掉。
3. 在成研IT存储产品线试点新一代构建奇数Bazel成功，版本构建编译速度提高一倍，个人构建编译从2m30s缩短为3s~30s，速度提高5X~50X不等。
获得2016年研发能力中心总裁奖。

惠普产品编译器项目 2013/12-2015/01
高级软件工程师

项目描述: 开发惠普服务器上的商业编译器。

项目职责: 修复编译器bug，优化编译器性能，增强编译器、调试器等工具链的可用性。

项目业绩: 1.程序性能调优：发现FBO（Feedback Based Optimization）优化引起所编译程序性能下降的原因并修复其问题，使得基准测试程序Spec2006int 的整体性能提升2.6%。
2. 设计实现全新的调试信息（DWARF）生成算法：
  a) debug line 的信息生成。
  b) 实现location list 生成算法
  c) 实现CPI（Copy Proproation Information）算法，恢复O2 编译优化下被删除的变量信息， 提高程序在O2 优化下的可调试性。

欧拉智能语音App 2013/02-2013/11
高级软件工程师

项目描述: 手机上智能语音助理App（类似于Apple Siri）。该项目现在演化为 “欧拉密人工智能开发平台”（官网：https://cn.olami.ai/）。

项目职责: 参与设计实现项目中的核心模块语法解析器（parser），负责parser 的改进和功能增强。

项目业绩: 开发自然语言 parser，解析识别自然语言来获取语义。
1. 实现xml 版本的语法解析。
2. 实现语法模板功能，极大提高语法表达能力，简化语法编写工作量。
3. 实现语法匹配cache 算法，提高Parser 匹配速度20~30 倍。

S3 Graphics GPU 产品编译器项目 2012/07-2013/02
高级工程师

项目描述: 为S3 Graphics GPU 开发开发产品编译器。

项目职责: 修复编译器前端和后端的bug，增强编译器品质，优化编译器性能。

项目业绩: 1. 增强编译器前端支持新的pragma。
2. 改进后端优化算法（包括SSA 上的条件常数传播、if-conversion 优化、全局复制传播等）。

龙芯-3 编译器项目 2007/09-2009/11
博士研究生

项目描述: 为国产高性能服务器芯片龙芯3开发优化编译器。

项目职责: 带领团队开发新一代龙芯3 芯片的编译器后端。

项目业绩: 1. 构造龙芯3 指令集的机器模型。
2. 构建龙芯3 编译器的代码生成框架。
3. 修复编译器bug。
4. 实现stride 预取优化，基于循环中数组访问模式的预取优化，数据压缩优化。
5. 实现基于SSA 的条件未初始化变量分析。

Godsonx 32位x86 CPU模拟器项目 2005/09-2006/09
硕士研究生

项目描述: 开发Godsonx 32位x86 CPU模拟器，该项目的是验证 x86 芯片的微架构设计。

项目职责: 负责Godsonx处理器前端模块开发。负责全系统模拟器Bochs的checkpoint功能开发。

项目业绩: 1. 设计和使用 C 和 Verilog 编程语言实现 Godsonx 前端取指、分支预测、指令
cache 模块。
2. 实现独立的前端测试环境和调试环境，该环境不依赖于模拟器的后端功能单元和
访存单元的，可单独测试和重现前端模块的输入输出，方便模拟器前端调试开发。3. 实现整个模拟器的 checkpoint 功能，使模拟器在运行错误时能够从最近的检查点
重新执行，快速重现错误进行调试。

附加信息

技能总结：

开源编译系统（Open64/LLVM/MLIR）开发经验。

熟悉 Clang 前端、LLVM 后端、MLIR中间表示和优化 Pass。

熟悉编译分析和优化算法。参与开发多个商业编译器（龙芯编译器、S3 Graphics GPU Shader 编译器、欧拉密自然语言解析器、HP 编译器，AI 芯片编译）产品编译器的开发。

熟悉指令/操作的 Tblgen 实现。

熟悉 AI 芯片异构编程与性能调优，有手工优化算子经验。

丰富的程序性能问题定位和调优经验。

无障碍英文技术资源阅读、写作和口语交流。