个人简历 | PERSONAL RESUME

基本信息

姓　　名:贺伟　　研究方向:数字集成电路设计 混合 ASIC 设计

出生年月: 1994-04　　联系电话: 18702911855

工作年限: 6 年　　邮　　箱：550503091@qq.com

教育背景

2012.09-2016.06　西北工业大学(985 双一流大学)　微电子学　本科

2016.09-2019.03　西北工业大学(985 双一流大学)　计算机科学与技术(双一流学科)　硕士

研究生期间经历：

1. 完成两次流片,负责芯片整体规划,数字部分功能设计,代码综合,版图实现
2. 获得工信部二等创业奖学金，艾默生物联网大赛西北赛区第一名

工作经历

2023.6~至今　芯耀辉　SRAM 设计工程师　和团队从哲库到芯耀辉成立基础 IP 部门

负责 UHD1P/HD1P SRAM 电路设计、验证方案设计、时序分析、电路优化
负责 ROM 电路设计、验证方案设计、时序分析、电路优化
协助 CAD 进行验证工具搭建
提供 layout 布局布线建议,layout 优化

2022.10~2023.5　哲库　SRAM 设计 主管工程师

结合 Layout 对 SPHS compiler 的 PPA 进行优化
负责 compiler 端口时序分析，内部电路时序分析
负责 compiler 差值算法设计并协助 CAD 工程师实现
负责 read write MC 分析
…

2019.04 ~ 2022.09　Synopsys　Embed Memory(SRAM) 设计工程师

负责并完成多个 memory compiler 的 bitcell 分析，Sense Ampilifier 分析，
调节电路 margin，优化电路 timing，leakage，power
负责 memory compiler Characterization, compiler 数据合理性分析

项目经历

2023.6 ~2023.12　SRAM 开发流程搭建

1.开发 Memory Compiler 设计方法，验证方法，验证流程，Signoff 标准。
2. 协助 CAD 工程师完成 Tilling 工具设计。
3.协助 CAD 工程师完成 Memory 仿真工具设计，提供 Timing/Leakage/Power 仿真模板，提供激励产生算法，仿真测量方法。
4.设计用于 NLDM/CCST 的差值算法，帮助 CAD 工程师实现，提供 CCST 验证方法。
5.设计 lib 数据带回的仿真工具，协助 CAD 工程师实现。
6.参与设计 Memory 功能仿真工具设计（ESPCV），设计用于 HD1P SRAM 功能仿真激励。
7.设计 Coupling 检查工具。

2024.1-2024.7　UHD1P SRAM Compiler 设计负责人（Feature:WA/RA/Bit Mask/Column Redundancy/BIST/SCAN/PG）

1.负责 UHD1P SRAM 全部电路设计，包含内部时钟电路设计，地址译码电路设计，读写电路设计，读写辅助电路设计，Rebuffer 电路设计，Power Gating 电路设计，Column Redundancy 电路设计， Bist Scan 电路设计 ……
2.负责制定验证流程，协助验证工程师完成各项验证，包含 ERC check、ESPCV check、Power Leakage Check、coupling Check … …,提供 IREM 仿真激励。

3.负责端口 setup/hold 时序、tcc、tcq 测量，power leakage 测量，提供 PPA 数据。
4.负责后仿内部时序测量，read/write target 制定，read/write margin 调节,信号完整性分析。
5.负责关键路径蒙特卡罗仿真方案设计及仿真，包含 Read 路径蒙特卡罗方法设计&实现，Write 蒙特卡罗方法设计&实现，LevelShifter 蒙特卡罗设计方法&实现。
6. 提供 layout 布局布线建议，二级效应检查，进行 Layout 优化。
7. 负责 lib 数据带回仿真，检查 lib 数据。

2024.7-2025.2 N4P ROM Compiler 设计负责人（已回片，52 Instances 全部通过）
1.负责 ROM 电路设计，包含内部时钟电路，地址译码电路设计，读电路设计，BIST/SCAN 电路设计。
2.负责 ROM 实现方案设计，包含 ROM CELL 设计，Array 数据编程实现。
3.负责 ROM 验证方案设计，包含功能验证方案，指导验证工程师完成各项验证，设计 Timing，Power，Leakage 测量方案，提供 IREM 仿真激励。
4.负责端口 setup/hold 时序、tcc、tcq 测量，power leakage 测量，提供 PPA 数据。
5.负责后仿内部时序测量，read target 制定，read margin 调节,信号完整性分析
6.负责关键路径的蒙特卡罗仿真，包含 Read 路径蒙特卡罗仿真。
7. 提供 layout 布局布线建议，二级效应检查，进行 Layout 优化。
8.负责 lib 数据带回仿真，检查 lib 数据。

2025.3-2025.9 N4P ROM Compiler(LVT) 的设计负责人,N4P UHD1P SRAM Compiler 全 Feature 的设计负责人（Tape Out）
1.负责两套 compiler 电路设计及优化。
2.指导验证工程师对电路验证。
3. 提供 layout 布局布线建议，二级效应检查，进行 Layout 优化。
4.关键路径蒙特卡罗仿真、端口时序测量、PPA 提供、内部时序测量,信号完整性分析。
… …

2025.7-2025.9 7nm UHD1P SRAM Single Rail Compiler 的设计负责人(Tape Out)
1.负责电路设计。
2.指导验证工程师对电路验证。
3.提供 layout 布局布线建议，二级效应检查，进行 Layout 优化。
4.关键路径蒙特卡罗仿真、端口时序测量、PPA 提供、内部时序测量。
… …

2025.10-至今 7nm HD1P SRAM Single Rail/Dual Rail Compiler
1.负责 HD1P 电路设计。
2.负责设计验证流程，带领两位设计验证工程师完成对电路验证。
3.负责加速设计验证流程，提高工作效率。
… …

除电路设计以外的工作：
1. Python 脚本提升工作效率：
   (1) 设计并实现了用于 SPF 网表精简工具，大 Insatnce 仿真速度提高 10X，仿真误差在 2%以内。
   (2) 设计并实现了 Timing 报告分析工具，自动分析 Compiler Timing 数据，帮助快速找到最差情况。
   (3) 设计并实现了 SPF 修改工具，能快速批量修改 SPF 文件，加速设计迭代。
   (4) 设计并实现了 Job 自动提交系统，自动提交仿真 job，进行数据预处理和后处理。
2. 设计并实现适用于团队工作的仿真环境搭建系统，支持切换项目时一键搭建仿真环境。
3. 对接仿真工具 AE，处理仿真中遇到的各种问题。

2022.10 ~2023.05 基于 N3E 的单端口 SRAM compiler 设计 环境搭建，电路优化，电路验证

1. 计算电路中的关键路径，对 SRAM 电路的 Timing/Power/Leakage 进行评估。
3. 修改电路，优化电路 tcc、tcq、power、leakage 等参数指标。
4. 对电路端口时序进行评估，优化端口时序。
5. 对电路内部关键信号评估，计算关键路径上的时序和 margin。
6. 结合 layout 对电路版图进行优化。
7. 对 SRAM 的读写路径进行蒙特卡洛仿真，得到读写 target。
8. 设计单口 SRAM 的仿真激励，仿真 Timing/power/leakage 减少仿真需要的时间。
9. 编写处理 spf 的脚本(包含 spf 提取、spf 简化、ECO 修改 spf、spf RC 提取等脚本)，减少 50%以上的仿真时间。
10. 协助 CAD 工程师完成 compiler 仿真环境的搭建。
11. 编写一套能评估 SRAM Timing Power 等各种参数的仿真环境。
12. 设计 compiler 范围的参数差值算法，评估 compiler 范围内的 instance 参数，综合误差在 2%以内。

…

2021.08 ~2022.09 基于 Intel 16 的双端口 SRAM compiler 设计 电路设计,优化,验证

1. 6T SRAM bitcell Iread/leakage/SNM/Read margin/Write margin 分析,Intel16 和 Ts16 工艺晶体管参数性能对比。
2.负责 SA /EWT 仿真，制定 read target, write target。
3.基于 TVC 的 write Assist 电路验证。
4.负责电路 logic margin 的检测和调节并给出相应的 ECO。
5.Instance Characterization，负责 PPA/TC instance 的数据匹配和交付。
6.Compiler Characterization 以及数据合理性分析。
7.QA 检查：verilog/spice/spf/gds function 检查，电器规则检查。

2020.03~2021.07 基于 SS10/SS08/SS04 的 SRAM compiler 设计 验证/QA

1. verilog/spice/gds 功能验证。
2. PVT addition。
3. Compiler 数据的 trend 分析和匹配。
4.QA 检查/分析。

2019.04~2020.02

1.熟悉 SRAM 电路架构,熟悉 memory compiler 的设计流程。
2.学习使用 VCS/hspice 等仿真工具。
3.学习使用 TCL 等脚本语言。