

AEC-Q100-005 REV-D1

2012년 1월 9일

부품 기술 위원회

자동차 전자 협의회 (Automotive Electronics Council)

첨부 5

AEC-Q100-005 REV-D1

비휘발성 메모리 프로그램/소거 내구성, 데이터 유지 및 동작 수명 시험

감사의 글

복잡한 기술이 수반되는 문서는 다양한 분야의 경험과 기술이 집결되어 탄생합니다.
자동차 전자 협의회(AEC)는 본 문서 개정에 크게 기여한 다음의 분들에게 특별히 감사드립니다.

소위원회 구성원:

이름	소속
Friedrich Leisenberger	AustriaMicrosystems
Heinz Reiter	AustriaMicrosystems
Gregor Schatzberger	AustriaMicrosystems
Ramon Aziz	Delphi Corporation
Paul Hay	Delphi Corporation
Nick Lycoudes	Freescale
Peter Kuhn	Freescale
Suhail Mohammed	Freescale
Werner Kanert	Infineon
Georg Tempel	Infineon
Bill Meyer	Lattice Semiconductor
Mike Buzinski	Microchip
Bob Knoell	NXP Semiconductors
Mark Gabrielle	ON Semiconductor
Peter Cosmin	ON Semiconductor
Francis Classe	Spansion
Meir Janai	Spansion
Colin Martin	Texas Instruments
Clyde Dunn	Texas Instruments
Thomas VanDamme	TRW

공지사항

AEC 문서는 AEC 기술 위원회를 통해 준비, 검토 및 승인된 자료를 포함합니다.

AEC 문서는 제조사와 구매자 간의 오해를 해소하고, 제품의 상호 호환성과 개선을 촉진하며, 구매자가 AEC 회원 이외의 자들도 국내외에서 사용하기에 적합한 제품을 신속하게 선택하고 구매할 수 있도록 지원

함으로써 자동차 전자 산업을 위해 설계되었습니다.

AEC 문서는 그 채택이 특허, 물품, 재료 또는 공정과 관련될 수 있는지 여부에 관계없이 채택됩니다. 이러한 조치로 AEC는 어떠한 특허권자에 대해서도 책임을 지지 않으며, AEC 문서를 채택하는 당사자에 대해 어떠한 의무도 지지 않습니다. AEC 문서에 포함된 정보는 주로 자동차 전자 시스템 제조사의 관점에서 제품 사양 및 응용에 대한 합리적인 접근 방식을 나타냅니다. 문서에 명시된 모든 요구사항을 충족하지 않는 한 본 문서에 대한 적합성을 주장할 수 없습니다.

본 AEC 문서의 내용과 관련한 문의, 의견 및 제안은 <http://www.aecouncil.com> 의 AEC 기술 위원회로 제출하시기 바랍니다.

자동차 전자 협의회(AEC)에 의해 발행됨.

본 문서는 무료로 다운로드할 수 있으나, AEC는 본 자료에 대한 저작권을 보유합니다.

본 파일을 다운로드함으로써 개인은 그 결과물에 대해 요금을 청구하거나 재판매하지 않을 것에 동의합니다.

미국에서 인쇄됨. 모든 권리 보유.

Copyright © 2012 자동차 전자 협의회(AEC). 본 문서는 이 저작권 공지와 함께 자유롭게 재인쇄될 수 있습니다.

본 문서는 AEC 기술 위원회의 승인 없이는 변경될 수 없습니다.

변경 사항 공지

AEC-Q100-005 Rev-D1에 반영된 변경사항 요약:

- **섹션 1, 목적:** OTP(One-Time Program) 비휘발성 메모리에 관한 주석 추가.
- **섹션 3.1.c, 프로그램/소거 내구성 사이클링 절차:** 체커보드/역체커보드 사이클링에 관한 규칙 추가.
- **섹션 3.3, 사이클 후 저온 데이터 유지(LTDR) 절차:** 새 소항목 (c) 추가.
- **부록 B:** 표 B1 및 B2에 새 캡션 추가. 표 수치 수정.

방법 - 005

비휘발성 메모리 프로그램/소거 내구성, 데이터 유지 및 동작 수명 시험

이전 개정본 이후 변경된 내용은 밑줄 텍스트로 표시됩니다.

1. 목적

본 시험은 독립형 비휘발성 메모리(NVM) 집적회로 또는 비휘발성 메모리 모듈이 내장된 집적회로(예: 마이크로프로세서 플래시 메모리)의 메모리 어레이가 다음 능력을 갖추고 있는지 평가하기 위한 것입니다:

- **프로그램/소거 내구성(Program/Erase Endurance):** 고장 없이 반복적인 데이터 변경을 지속하는 능력

- **데이터 유지(Data Retention):** 비휘발성 메모리의 예상 수명 동안 데이터를 유지하는 능력
- **동작 수명(Operating Life):** 전기적 바이어스가 인가된 일정 온도를 견디는 능력

NVM 공급자가 요청하는 대체 절차(프로그램/소거 사이클 순서, 데이터 유지 시간 및 온도, 독립형 NVM 장치의 체크섬 시험 포함, 이에 한정되지 않음)는 사용자의 승인을 받아야 합니다.

프로그램/소거 내구성 사이클링에서 데이터 변경은 저장된 "1"이 "0"으로 변경되거나 "0"이 "1"로 변경될 때 발생합니다. 고장은 쓰기 또는 소거 이벤트가 최대 지정 시간 내에 완료되지 않을 때, 또는 이벤트는 완료되었으나 메모리 어레이 내의 데이터 패턴이 의도한 데이터 패턴과 일치하지 않을 때 발생합니다.

데이터 유지(Data Retention)는 NVM 어레이의 메모리 셀이 외부 바이어스 인가 없이 전하 상태를 유지하는 능력의 척도입니다. 데이터 유지 고장은 메모리 셀이 전하를 잃거나 얻어 의도한 데이터 상태로 더 이상 감지되지 않을 때 발생합니다.

****비트 플립(Bit Flip)****은 프로그램 또는 소거 작업 후 비트가 데이터 상태를 유지하지 못하는 고장으로 정의됩니다.

동작 수명 스트레스로 인해 세 가지 범주의 고장이 발생할 수 있습니다: 파라메트릭 한계 초과, 장치 사양 요구사항 미충족, 또는 의도한 데이터 상태 유지 실패.

주의: OTP(One-Time Program) 비휘발성 메모리는 특수한 경우로, 본 시험 방법의 일부 섹션이 적용되지 않을 수 있습니다. 장치 작동의 핵심 부분으로 기능하는 메모리도 마찬가지입니다. 이러한 특수 사례에 대해 공급자와 사용자는 수행할 시험에 대해 상호 합의해야 합니다.

2. 장비

본 시험에 필요한 장비는 지정된 온도 조건(예: 125°C -0/+5°C 챔버 허용 오차)을 그 이상으로 유지할 수 있는 제어 온도 챔버로 구성되어야 합니다. 지정된 회로 구성에서 장치 단자와 안정적인 전기적 접촉이 이루어질 수 있도록 소켓 또는 기타 장착 수단이 챔버 내에 제공되어야 합니다. 전원 공급 장치 및 바이어스 네트워크는 시험 전반에 걸쳐 지정된 동작 조건을 유지할 수 있어야 합니다. 또한, 비정상 또는 고장 장치의 존재가 시험 중인 다른 유닛에 지정된 조건을 변경하지 않도록 시험 회로가 설계되어야 합니다. 전기적, 열적 또는 기계적 과부하를 초래할 수 있는 과도 전압 스파이크 또는 기타 조건으로 인한 손상을 방지하기 위해 주의를 기울여야 합니다.

3. 절차

NVM이 포함된 장치는 고온 데이터 유지(HTDR), 고온 동작 수명(HTOL) 및 저온 데이터 유지(LTDR) 시험을 수행하기 전에 먼저 프로그램/소거 내구성 시험을 통해 예비 조건(사전 운용)이 설정되어야 합니다(그림 1 및 2 참조):

그림 1: NVM 포함 장치의 고온 시험 순서

고온 프로그램/소거 내구성 사이클링 (섹션 3.1 및 Q100 시험 B3)

↓

고온 데이터 유지 (HTDR) (섹션 3.2)



고온 동작 수명 (HTOL) (섹션 3.4 및 Q100 시험 B1)

그림 2: NVM 포함 장치의 저온 시험 순서

저온 프로그램/소거 내구성 사이클링 (섹션 3.1 및 Q100 시험 B3)



저온 데이터 유지 저장 수명 (LTDR) (섹션 3.3)

일부 열화 공정은 온도에 의해 가속되는 반면, 다른 열화 공정(예: 스트레스 유발 누설 전류(Flash-SILC))은 온도에 의해 회복되어 고온 흐름에서 나타나지 않을 수 있으므로, 고온과 저온 열화 공정에 대한 별도의 시험이 필요합니다.

사용자의 승인 하에, 공급자는 적절한 자격 부여 시간으로 줄이기 위해 예비 조건 설정 또는 내구성 시험을 받는 NVM 어레이 크기를 줄일 수 있습니다. 이 경우, 축소된 메모리에 적용되는 프로그램/소거 사이클은 최대 사양 이상이어야 합니다. 축소된 메모리 어레이의 크기는 높은 내구성 응용 분야에서 일반적으로 사용되는 양을 나타내야 합니다. 나머지 어레이 세그먼트는 불합리한 자격 부여 시간을 추가하지 않고 가능한 최대 수의 프로그램/소거 사이클까지 예비 조건 설정 또는 내구성 시험을 받아야 합니다. 프로그램/소거 사이클링은 섹션 3.1에 명시된 본 문서의 요구사항을 따라야 합니다.

3.1 프로그램/소거 내구성 사이클링 절차

a. 장치는 각 유닛 전후에 공기 흐름에 실질적인 방해가 없도록 챔버에 배치되어야 합니다. 전원을 인가하고 모든 장치가 올바르게 통전되는지 확인하기 위한 적절한 점검을 수행해야 합니다. 특수 장착 또는 방열판이 필요한 경우 세부 사항은 해당 장치 사양에 명시되어야 합니다.

b. 장치는 해당 장치 사양에 명시된 최소 사이클 수를 사용하여 프로그램/소거 내구성 사이클링 시험을 받아야 합니다. 내구성 시험은 온도 및 사이클링 주파수에 관하여 다음 조건을 사용하여 수행해야 합니다:

1. **고온 사이클링:** 사이클링은 $T \geq 85^{\circ}\text{C}$ 온도에서 수행되어야 하며, 총 사이클링 시간은 가속된 제품 수명의 15%를 초과하지 않아야 합니다. 선택된 사이클링 스트레스 온도에서 최대 사이클링 시간 계산에 시는 부록 A를 참조하십시오.

사이클 사이 또는 사이클 그룹 사이의 지연은 지연이 사이클링 기간에 걸쳐 균등하게 분산되고, 지연을 포함한 총 사이클링 기간이 위의 규칙을 초과하지 않는 한 허용됩니다.

2. **저온 사이클링:** 사이클링은 $T \leq 55^{\circ}\text{C}$ 온도에서 수행되어야 합니다.

사이클 사이 또는 사이클 그룹 사이의 지연은 지연이 사이클링 기간에 걸쳐 균등하게 분산되고, 지연을 포함한 총 사이클링 기간이 제품 수명의 15%를 초과하지 않는 한 허용됩니다.

c. 사이클링은 연속적으로 수행되며, 1 사이클은 메모리 어레이의 모든 비트 셀에서 한 상태에서 다른 상태로의 전환 후 원래 상태로의 복귀로 정의됩니다 (즉, "1"에서 "0"으로, 다시 "1"로; 또는 "0"에서 "1"로, 다시 "0"으로). 내구성 시험 중에는 각 프로그램 및 소거 작업이 성공적으로 완료되었는지 검증되어야 하며, 의도한 데이터 상태는 읽기 작업을 통해 확인되어야 합니다. 내구성 시험 사이클링은 아래에 설명됩니다.

가능한 사이클링 패턴은 다음 순서를 포함할 수 있습니다:

1. 체커보드(Checkerboard) 사이클링:

- 어레이 체커보드 프로그램
- 어레이 체커보드 일반 읽기
- 어레이 소거
- 어레이 전체 "1" 일반 읽기

2. 전체 "0" / 전체 "1" 사이클링:

- 어레이 전체 "0" 프로그램
- 어레이 전체 "0" 일반 읽기
- 어레이 소거
- 어레이 전체 "1" 일반 읽기

3. 체커보드 / 역체커보드(Inverse-Checkerboard) 사이클링:

- 홀수 사이클:
 - 어레이 체커보드 프로그램
 - 어레이 체커보드 일반 읽기
 - 어레이 소거
 - 어레이 전체 "1" 일반 읽기
- 짝수 사이클:
 - 어레이 역체커보드 프로그램
 - 어레이 역체커보드 일반 읽기
 - 어레이 소거
 - 어레이 전체 "1" 일반 읽기

주: 흐름 #3은 과도 프로그램 또는 과도 소거가 우려되지 않지만 비트 간 간섭이 발생할 수 있는 경우에 적용해야 합니다.

대체 프로그램/소거 알고리즘 또는 패턴은 공급자와 사용자 간의 합의 하에 사용될 수 있습니다.

대규모 어레이의 경우, 총 사이클링 시간의 적어도 1/3은 전체 어레이 내구성 사양까지 사이클된 블록에 소요되어야 하고, 총 사이클링 시간의 1/3은 전체 어레이 내구성 사양의 10%까지 사이클된 블록에 소요되어야 하며, 나머지 사이클링 시간은 어레이의 나머지 부분 사이클링에 소요되어야 합니다. 모든 블록이 균등하게 사이클되도록 강제하는 온칩 웨어 레벨링(WL) 알고리즘을 채용하는 메모리 장치의 경우, WL 알고리즘을 비활성화하여 어레이의 셀이 어레이 사양까지 스트레스를 받을 수 있도록 해야 합니다. 이것이 불가능한 경우, 공급자와 사용자는 대체 스트레스 절차에 합의해야 합니다.

결함 허용을 위한 오류 수정 코드(ECC)를 사용하는 메모리가 포함된 장치의 경우, 오류 수정 기술의 영향 없이 어레이의 모든 셀이 스트레스를 받고 시험될 수 있도록 이 코딩 알고리즘을 비활성화해야 합니다.

단, 매우 큰 어레이 크기의 메모리, 심층 스케일된 기술의 장치 또는 내장 ECC로 설계된 장치의 경우, 공급자는 사용자 승인을 요청하여 사용자 모드(ECC 활성화)로 사이클링을 수행할 수 있습니다. 이 경우 사용자 요청 시, 공급자는 ECC 작동을 비활성화/우회하는 시험 데이터를 제공하여 비트 오류율을 극한 조건으로 외삽할 수 있도록 해야 합니다.

d. 지정된 프로그램/소거 사이클 수 완료 후, 섹션 3.6에 따라 장치 사양에 대한 기능 검증을 수행해야 합니다.

3.2 사이클 후 고온 데이터 유지(HTDR) 절차

a. 섹션 3.1에 설명된 프로그램/소거 내구성 사이클링 시험을 완료한 후, 장치는 특정 기술에 대한 최악 조건 패턴(예: 위상적 체커보드(각 비트가 보수로 둘러싸인) 또는 모든 비트 셀 프로그램)으로 프로그램되어야 합니다. 사용자와 공급자 간의 합의 하에 대체 패턴이 허용됩니다. 사용자 수락 하에, 셀의 마진을 수정하고 추가 가속을 얻기 위해 데이터시트에 명시된 것과 다른 프로그래밍 모드를 사용하여 데이터가 기록될 수도 있습니다. MLC(다중 레벨 셀) 메모리의 경우, 패턴에는 셀 + 셀 최근접 이웃 조합의 모든 가능한 조합이 포함되어야 합니다.

b. 섹션 3.1.b.1에 따라 고온에서 사이클된 유닛은 지정된 등급 및 사용자 지정 미션 프로파일에 따라 고온 데이터 유지 시험(HTDR)을 받습니다. 데이터 유지 베이킹 지속 시간 및 온도는 사용자 지정 미션 프로파일과 부록 B에 설명된 데이터 유지에 대한 기술의 활성화 에너지로부터 결정됩니다.

c. 데이터 유지 스트레스의 의도를 보존하기 위해, 중간 읽기 시점에서는 데이터 패턴 검증 및 어레이를 변경하지 않는 기능 시험만 수행됩니다. 이는 의도적으로 NVM 어레이의 프로그램 또는 소거 시험을 제외합니다.

d. 자격 부여 시점에, 장치는 먼저 공급자가 정당화한 온도에서 데이터 패턴이 유지되었는지 검증하기 위해 시험됩니다. 이후 AEC-Q100 시험 B3에 따른 장치 사양에 대한 전체 기능 시험이 이어집니다. 이 시점에서 전체 기능 시험은 어레이를 변경하는 프로그램 및 소거 이벤트로 구성됩니다.

e. AEC-Q100 표 2의 고온 저장 수명(HTSL) 스트레스 시험이 섹션 3.1.b.1에 따라 사이클된 장치에 수행되는 경우, HTSL 시험은 HTDR에 대해서도 제품 자격을 부여하며, 별도의 HTDR 시험이 필요하지 않습니다. 이는 지정된 등급 및 사용자 미션 프로파일에 대해 제품 자격을 부여하는 데 필요한 HTSL 베이킹 기간이 부록 B에 입증된 것처럼 HTDR 자격을 부여하는 데 필요한 베이킹 기간 이상인 경우에만 적용됩니다. 사용자는 HTDR과 HTSL 모두 충족해야 하는 요청된 시간/온도 미션 프로파일을 지정해야 합니다.

3.3 사이클 후 저온 데이터 유지(LTDR) 절차

a. 섹션 3.1에 설명된 프로그램/소거 내구성 사이클링 시험을 완료한 후, 장치는 특정 기술에 대한 최악 조건 패턴(예: 위상적 체커보드 또는 모든 비트 셀 프로그램)으로 프로그램되어야 합니다. 사용자와 공급자 간의 합의 하에 대체 패턴이 허용됩니다. 사용자 수락 하에, 셀의 마진을 수정하고 추가 가속을 얻기 위해 데이터시트에 명시된 것과 다른 프로그래밍 모드를 사용하여 데이터가 기록될 수도 있습니다. MLC 메모리의 경우, 패턴에는 셀 + 셀 최근접 이웃 조합의 모든 가능한 조합이 포함되어야 합니다.

b. 섹션 3.1.b.2에 따라 저온에서 사이클된 유닛은 최소 1000시간 동안 최대 55°C 저장에 노출됩니다. 사용자 요청 시, 공급자는 로그 시간 간격(예: 10h, 100h, 1000h 등)으로 추적된 파라메트릭 데이터를 기반으로 외삽된 결과를 제공해야 합니다. 비트 임계 전압 또는 읽기 전류 열화율이 추적되는 것이 바람직하며, 샘플당 유닛당 최악 비트가 지정된 제품 수명에서 통과하는 것으로 입증되어야 합니다. 모든 비트의 파라메트릭 열

화 데이터를 수집하는 것이 실용적이지 않은 대형 장치의 경우, 통계적으로 유효한 비트 양상블을 선택해야 하며, 공급자는 비트 양상블 선택을 정당화해야 합니다.

c. 추가 단계는 섹션 3.2.c 및 3.2.d를 참조하십시오.

3.4 고온 동작 수명(HTOL) 절차

a. 섹션 3.1에 설명된 프로그램/소거 내구성 사이클링 시험을 수행한 후, 시험 대상 장치는 체커보드 패턴(각 비트가 보수로 돌려싸인)으로 프로그램되어야 합니다. 일부 경우에는 논리 체커보드와 같은 대체 패턴이 최악 조건을 더 잘 나타낼 수 있습니다. 사용자와 공급자 간의 합의 하에 대체 패턴이 허용됩니다. 사용자 수락 하에, 셀의 마진을 수정하고 추가 가속을 얻기 위해 데이터시트에 명시된 것과 다른 프로그래밍 모드를 사용하여 데이터가 기록될 수도 있습니다. MLC 메모리의 경우, 패턴에는 셀 + 셀 최근접 이웃 조합의 모든 가능한 조합이 포함되어야 합니다.

b. 내장형 및 독립형 NVM이 있는 장치는 장치 지정 동작 온도 등급에 대한 HTOL 요구사항을 충족하거나 초과하는 온도 및 지속 시간 조건을 사용하여 AEC-Q100 표 2에 따른 고온 동작 수명(HTOL) 시험을 받아야 합니다. 이 시험 중, NVM 어레이의 모든 주소는 HTOL의 로직 운동(AEC-Q100 시험 B1)에 영향을 주지 않으면서 (AEC-Q100 시험 B3에 따른) 최대 가능한 읽기 수에 액세스(읽기)되어야 합니다. 그렇지 않으면, NVM과 로직 메모리 블록에 대한 별도의 HTOL 시험을 수행해야 합니다. 시험 기간 동안, 내장 플래시 마이크로프로세서의 경우 전체 메모리 어레이 체크섬(즉, "비트 플립") 시험을 속도에 맞게 지속적으로 수행해야 합니다. 독립형 플래시(이산형)는 공급자-고객 합의 하에 이 체크섬 요구사항에서 면제될 수 있습니다.

c. 중간 읽기 시점에서는 데이터 패턴 검증 및 어레이를 변경하지 않는 기능 시험만 수행됩니다. 이는 의도적으로 NVM 어레이의 프로그램 또는 소거 시험을 제외합니다.

d. 자격 부여 시점에, 장치는 먼저 공급자가 정당화한 온도에서 데이터 패턴이 유지되었는지 검증하기 위해 시험됩니다. 이후 AEC-Q100 시험 B1에 따른 장치 사양에 대한 전체 기능 시험이 이어집니다. 이 시점에서 전체 기능 시험은 어레이를 변경하는 프로그램 및 소거 이벤트로 구성됩니다.

e. 공급자가 선택된 장치 등급에 대한 HTOL의 스트레스 지속 시간이 각각의 HTDR 스트레스 지속 시간보다 길다는 것을 입증하는 경우, 사용자 수락 하에 공급자는 사이클된 비트의 HTOL 기간을 감소시킬 수 있습니다. 후자의 경우, 동등한 HTDR 수명 기간을 초과하는 시간에 HTOL 시험 중 발생하는 복구 가능한(소프트) 비트 데이터 오류는 HTOL 고장으로 계산되지 않고, 자격 부여 스트레스 시간 요구사항을 초과하는 시점에서의 HTDR 고장으로 계산됩니다.

3.5 시험 주의사항

장치나 시험 장비의 열폭주로 인한 손상 및 전기적 손상을 방지하기 위한 주의사항을 취해야 합니다. 시험 설정은 초기 및 시험 간격 종료 시에 모니터링하여 모든 장치가 지정된 요구사항에 따라 스트레스를 받고 있는지 확인해야 합니다. 각 장치의 바이어스 전압 및 전류를 확인하고 추가 온도 노출 전에 수정해야 합니다. 시험 간격 종료 시 확인 시 장치가 올바르게 바이어스되지 않은 경우, 자격 부여를 위한 데이터의 유효성을 확립할 수 있도록 장치가 변경되었는지 또는 시험 회로가 변경되었는지를 결정해야 합니다.

3.6 측정

3.6.1 전기적 측정

전기적 측정은 해당 장치 사양에 따른 간격으로 수행되어야 합니다. 중간 및 최종 전기적 측정은 장치를 지정된 시험 조건에서 제거한 후 96시간 이내에 완료되어야 합니다.

3.6.2 필수 측정

전기적 측정은 해당 장치 사양에 명시된 파라메트릭 및 기능 시험으로 구성되어야 합니다.

3.6.3 측정 조건

챔버에서 장치를 제거하기 전에, 장치에 지정된 전압을 유지하면서 주변 온도를 실온으로 복귀시켜야 합니다. 시험은 일반적인 조건과 AEC-Q100 섹션 1.3.3에 나열된 각 부품 등급에 따른 부품 사양당 온도 범위의 최솟값 및 최댓값에서 수행되어야 합니다.

4. 고장 판정 기준

파라메트릭 한계가 초과되거나, 장치가 더 이상 장치 사양 요구사항을 충족하지 못하거나, 또는 장치가 의도한 데이터 상태를 유지하지 못하는 경우 장치는 고장으로 정의됩니다. 프로그램/소거 내구성 사이클링 시험 중, 쓰기 또는 소거 이벤트가 최대 지정 시간 내에 완료되지 않거나, 또는 이벤트는 완료되었으나 메모리 어레이 내의 데이터 패턴이 의도한 데이터 패턴과 일치하지 않을 때 고장이 발생합니다.

5. 요약

다음 세부사항은 공급자의 스트레스 시험 사양 또는 해당 장치 사양에 포함되어야 합니다:

- a. 특수 장착(해당하는 경우)
 - b. 시험 조건, 영문/숫자 코드
 - c. 바이어싱 조건
 - d. 시험 전, 중간 시험 시점(해당하는 경우) 및 시험 후 측정
 - e. 메모리 셀에서의 최대 논리 전환 수
 - f. 프로그램/소거 사이클 간 시간
 - g. 사이클링 온도 및 해당 온도에서의 총 사이클링 지속 시간
 - h. 장치의 사이클링 블록으로의 분할 및 각 블록-세그먼트의 총 사이클 수
 - i. 프로그램/소거 사이클 순서, 그림 1에 설명된 시험 순서에 대한 별도 샘플링, 데이터 유지 지속 시간 및 온도, 독립형 NVM 장치의 체크섬 시험을 포함하되 이에 한정되지 않는 NVM 공급자가 요청하는 대체 절차는 사용자의 승인을 받아야 합니다.
-

부록 A: 고온 내구성 스트레스 시간 계산

제품 목표 수명이 15년이라고 가정합니다.

최악 조건(가장 빠른) 사이클링 주파수는 처음 3년 동안만 전체 프로그램/소거 사이클링 사양이 수행되는 것

으로 가정합니다(낮을수록 사이클링 유발 손상의 어닐링에 최악).
사이클링 중 및 사이클 사이의 최악 조건 사용 온도는 $TU = 55^{\circ}C$ 로 가정합니다(낮을수록 사이클링 유발 손상의 어닐링에 최악).
시험 대상 장치가 산화물 결함 치유(JEDEC 출판물 JEP122D 챕터 5.5; 값은 제품에 따라 다를 수 있으며 공급자가 정당화/입증해야 함)에 대한 전하 제거 활성화 에너지 $E_{aa} = 1.1\text{ eV}$ 를 가진 실리콘/터널 산화물/부유 게이트 장치라고 가정합니다.
선택된 사이클링 온도는 $90^{\circ}C$ 로 가정합니다.

$TS = 90^{\circ}C$ 에서의 사이클링 스트레스에 대한 사이클링/전하 제거 열 가속 계수는 다음과 같습니다:

$$TAF_{cycling} = \exp[E_{aa}/k_B(1/(273+TU) - 1/(273+TS))] = 42.6$$

여기서 k_B 는 볼츠만 상수 = 0.00008617 eV/K 입니다.

$90^{\circ}C$ 에서 허용되는 최대 사이클링 지속 시간은:

$$3\text{ [년]} \times 8760\text{ [h/년]} / 42.6 = 616\text{ h}$$

사이클링은 고온에서의 허용 사이클링 기간에 걸쳐 균등하게 분산됩니다.

부록 B: 동등 베이킹 시간 예시

동등 베이킹 시간은 다음 식에 따라 계산됩니다:

$$t_u = t \cdot \exp[E_{aa}/k_B(1/T_s - 1/T_u)]$$

여기서:

- t : 온도 T 에서의 응용 사용 시간
- t_u : 온도 T_s 에서의 스트레스 시간
- $k_B = 0.00008617\text{ eV/K}$

표 B1: $E_{aa} = 1.1\text{ eV}$ 에 대한 선택된 미션 프로파일의 HTDR 동등 베이킹 시간

상태	온도 [$^{\circ}C$]	사용 시간 [h]	150 $^{\circ}C$ 동등 시간	175 $^{\circ}C$ 동등 시간
동작	150	100	100.0	18.6
동작	120	900	89.9	16.7
동작	110	5000	213.9	39.7
동작	90	6000	40.5	7.6
동작 합계		12000	445	83

개정 번호	변경 날짜	주요 변경 내용 요약
C	2004년 9 월 7일	전면 개정
D	2011년 10 월 11일	전면 개정. 감사의 글, 변경 사항 공지, 섹션 1, 3, 3.1, 3.2, 3.3, 3.4, 3.5, 3.5.1, 3.5.2, 3.5.3, 4, 5 및 그림 1 개정. 새 섹션 3.3, 부록 A, 부록 B 및 그림 2 추가.
D1	2012년 1 월 9일	Q100-005D 발행 중 발생한 오류 수정. 섹션 1, 3.1, 3.3, 그림 2, 부록 A 및 부록 B 개정. 새 표 B1 및 B2 캡션 추가.

Copyright © 2012 자동차 전자 협의회 (Automotive Electronics Council). 원본: AEC-Q100-005 REV-D1, 2012년1월9일.