

(VHDL) Assignment-1

NOT 게이트 VHDL 설계 및 Logisim-evolution 시뮬레이션

학과	로봇공학과
학번	2023010064
이름	임주언
저장소	github.com/limjuon/vhdl-assignment-1

1. 과제 목적

VHDL로 NOT 게이트를 작성하고, Logisim-evolution에서 Questa 시뮬레이터와 연동해 동작을 확인하면서 VHDL 작업 흐름과 두 도구의 사용법을 익힌다.

2. VHDL 코드 (not_gate.vhd)

```
library ieee;
use ieee.std_logic_1164.all;

-- NOT gate: y = not a
entity not_gate is
    port (
        a : in  std_logic;
        y : out std_logic
    );
end not_gate;

architecture behavioral of not_gate is
begin
    y <= not a;
end behavioral;
```

- **entity:** 1비트 입력 a와 1비트 출력 y를 선언한다.
- **architecture:** y <= not a;로 출력이 항상 입력의 반전값이 되도록 정의한다.

3. 회로 구성

Project → Add VHDL Entity로 not_gate 엔티티를 추가하고 Validate로 검증한 뒤, main 회로에 배치했다. 입력 핀 a를 엔티티의 a 단자에, 엔티티의 y 단자를 출력 핀 y에 연결했다. Questa 경로는 Preferences → Software에서 지정했다.




그림 1. Logisim-evolution에서 구성한 NOT 게이트 회로와 VHDL simulator log

4. 시뮬레이션 결과

Poke 도구로 입력 a를 바꿔가며 출력 y를 확인했다.




그림 2. a = 0 일 때 y = 1




그림 3. a = 1 일 때 y = 0

입력 a	출력 y (기대)	출력 y (시뮬레이션)	결과
0	1	1	일치
1	0	0	일치

5. 결과 분석

입력이 0일 때 출력은 1, 입력이 1일 때 출력은 0으로 나왔고, 두 경우 모두 NOT 게이트의 진리표와 일치했다. 따라서 작성한 VHDL 코드가 $y = \text{NOT } a$ 를 올바르게 구현하고 있음을 확인했다.

처음 회로를 배치했을 때는 출력이 U(Undefined)로 표시되었다. 이는 Questa 시뮬레이터가 실행되기 전의 상태였기 때문이며, 시뮬레이터 로그에 연결 완료(TCL_BINDER_CONNECTED, RUNNING) 메시지가 뜬 뒤 입력을 바꾸자 정상적인 값이 출력되었다. 이를 통해 Logisim에서 VHDL 엔티티는 외부 시뮬레이터인 Questa를 통해 계산된다는 점을 알 수 있었다.

6. 결론

VHDL 코드 작성, Logisim-evolution으로의 엔티티 추가, Questa 연동 시뮬레이션까지의 전체 흐름을 수행했고, NOT 게이트가 설계대로 동작함을 확인했다.