

# (VHDL) Assignment-1 보고서

로봇공학과 2023010064 임주연

GitHub: <https://github.com/limjuon/vhdl-assignment-1>

## 1. 과제 목적

VHDL로 NOT 게이트를 작성하고 Logisim-evolution에서 Questa와 연동해 시뮬레이션해 보면서, VHDL 작업 과정과 두 프로그램 사용법을 익히는 것이 이번 과제의 목적이다.

## 2. VHDL 코드

```
library ieee;
use ieee.std_logic_1164.all;


entity not_gate is
    port (
        a : in  std_logic;
        y : out std_logic
    );
end not_gate;

architecture behavioral of not_gate is
begin
    y <= not a;
end behavioral;
```

entity 부분에서 입력 a와 출력 y를 std\_logic 타입으로 선언했고, architecture 부분에서 `y <= not a;`를 이용해 출력이 항상 입력의 반대값이 되도록 했다.

## 3. 회로 구성


Logisim-evolution의 Project 메뉴에서 Add VHDL Entity로 not\_gate를 만들고, 기본 템플릿을 지운 뒤 위 코드를 입력했다. Validate로 오류가 없는 것을 확인한 다음, main 회로에 not\_gate를 배치하고 입력 핀 a와 출력 핀 y를 각각 연결했다. Questa 경로는 Preferences의 Software 탭에서 미리 설정해 두었다.




[그림 1] Logisim-evolution 회로 구성 화면

#### 4. 시뮬레이션 결과

Poke 도구로 입력 a를 클릭해 값을 바꾸면서 출력 y를 확인했다.



[그림 2] a = 0 일 때 y = 1



[그림 3] a = 1 일 때 y = 0

| a | y (예상) | y (결과) |
|---|--------|--------|
| 0 | 1      | 1      |
| 1 | 0      | 0      |

#### 5. 결과 및 고찰

a가 0일 때 y는 1, a가 1일 때 y는 0이 나와서 NOT 게이트 진리표와 똑같은 결과를 얻었다. 따라서 작성한 VHDL 코드가 제대로 동작하는 것을 확인할 수 있었다.

처음 회로를 만들었을 때는 출력 y가 U로 표시됐는데, Questa가 아직 실행되기 전이라 값이 정해지지 않은 상태였다. 화면 아래쪽 VHDL simulator log에 Questa 연결 메시지가 뜬 후 입력을 다시 바

꿔 주니 정상적으로 값이 나왔다. 이 과정에서 Logisim 안의 VHDL 블록은 Logisim 자체가 아니라 Questa가 계산한다는 것을 알게 되었다.