

一、 选择题（每小题2分，共30分）

1. 下列数中最小的数是_____。
A. $(100100)_2$ B. $(43)_8$ C. $(110010)_{BCD}$ D. $(25)_{16}$
2. 计算机经历了从器件角度划分的四代发展历程，但从系统结构上来看，至今绝大多数计算机仍属于_____型计算机。
A. 实时处理 B. 智能化 C. 并行 D. 冯·诺依曼
3. 存储器是计算机系统记忆设备，它主要用来_____。
A. 存放数据 B. 存放程序 C. 存放微程序 D. 存放数据和程序
4. 以下四种类型指令中，执行时间最长的是_____。
A. RR 型指令 B. RS 型指令 C. SS 型指令 D. 程序控制指令
5. 计算机的外围设备是指_____。
A. 输入/输出设备 B. 外存储器
C. 远程通信设备 D. 除了 CPU 和内存以外的其它设备
6. 堆栈寻址方式中，设 A 为通用寄存器，SP 为堆栈指示器， M_{SP} 为 SP 指示器的栈顶单元，如果操作动作是： $(A) \rightarrow M_{SP}$ ， $(SP) - 1 \rightarrow SP$ ，那么出栈操作的动作应为_____。
A. $(M_{SP}) \rightarrow A$ ， $(SP) + 1 \rightarrow SP$ B. $(SP) + 1 \rightarrow SP$ ， $(M_{SP}) \rightarrow A$
C. $(SP) - 1 \rightarrow SP$ ， $(M_{SP}) \rightarrow A$ D. $(M_{SP}) \rightarrow A$ ， $(SP) - 1 \rightarrow SP$
7. 某寄存器中的值有时是地址，因此只有计算机的_____才能识别它。
A. 译码器 B. 判别程序 C. 指令 D. 时序信号
8. 寄存器间接寻址方式中，操作数处在_____。
A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈
9. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_____。
A. 11001011 B. 11010110 C. 11000001 D. 1100101
10. 不是发生中断请求的条件是_____。
A. 一条指令执行结束 B. 一次 I/O 操作结束
C. 机器内部发生故障 D. 一次 DMA 操作结束
11. 指令系统中采用不同寻址方式的目的主要是_____。
A 实现存贮程序和程序控制 B 缩短指令长度，扩大寻址空间，提高编程灵活性
C 可以直接访问外存 D 提供扩展操作码的可能并降低指令译码难度
12. 某 SRAM 芯片，其容量为 512×8 位，除电源和接地端外，该芯片引出线的最小数目应是_____。
A 23 B 25 C 50 D 19
13. 算术右移指令执行的操作是_____。
A 符号位填0，并顺次右移1位，最低位移至进位标志位；
B 符号位不变，并顺次右移1位，最低位移至进位标志位；
C 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位；
D 符号位填1，并顺次右移1位，最低位移至进位标志位；
14. 在定点运算器中，无论采用双符号位还是单符号位，必须有_____，它一般用_____来实现。

- A 译码电路， 与非门； B 编码电路， 或非门；
 C 溢出判断电路， 异或门； D 移位电路， 与或非门；
 15. 在 CPU 中跟踪指令后继地址的寄存器是_____。
 A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器

二、 填空题（每小题3分，共24分）

- 多个用户共享主存时，系统应提供 A_____。通常采用的方法是 B_____保护和 C_____保护，并用硬件来实现。
- 虚拟存储器通常由主存和 A_____两级存储系统组成。为了在一台特定的机器上执行程序，必须把 B_____映射到这台机器主存存储器的 C_____空间上，这个过程称为地址映射。
- 主存与 cache 的地址映射有 A_____， B_____， C_____三种方式。
- 计算机系统中的存储器分为 A_____和 B_____。在 CPU 执行程序时，必须将指令存放在 C_____中。
- DMA 技术的出现，使得 A_____可以通过 B_____直接访问 C_____。
- 中断处理过程可以 A_____进行。B_____的设备可以中断 C_____的中断服务程序。
- 存储器的技术指标有 A_____、 B_____和 C_____存储器带宽。
- 设8位信息为 01101101则海明校验码为_____。

三. 应用题

- （6分）CPU 执行一段程序时，cache 完成存取的次数为5000次，主存完成存取的次数为200次。已知 cache 存取周期为40ns，主存存取周期为160ns。求：
 - Cache 命中率 H，
 - Cache/主存系统的访问效率 e，
 - 平均访问时间 Ta。
- （9分）已知某16位机的主存采用半导体存储器，地址码为18位，若使用4K×4位 SRAM 芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问：
 - 若每个模板为32K×8位，共需几个模块板？
 - 每个模块内共有多少片 SRAM 芯片？
 - 主存共需多少 SRAM 芯片？CPU 如何选择模块板？
- （8分）指令格式如下所示。OP 为操作码字段，试分析指令格式特点。

31	26	22	18 17	16 15	0
OP	——	源寄存器	变址寄存器	偏移量	

- （11分）已知 $X=2^{010} \times 0.11011011$ ， $Y=2^{100} \times (-0.10101100)$ ，求 $X+Y$ 。
- （6分）简述中断处理过程？
- （6分）CPU 结构如图 B9.1所示，其中有一个累加寄存器 AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。

- (1) 标明图中四个寄存器的名称。
- (2) 简述指令从主存取到控制器的数据通路。
- (3) 简述数据在运算器和主存之间进行存 /取访问的数据通路。

图 B9.1

(本试题共三大题 29小题 到此结束)

模拟卷答案

选择题

1. C 2. D 3. D 4. C 5. D 6. B 7. C 8. B
9. D 10. A 11. B 12. D 13. B 14. C 15. B

一、 填空题

- 1. A. 存储保护 B. 存储区域 C. 访问方式
- 2. A. 辅存 B. 逻辑地址 C. 物理地址
- 3. A. 全相联 B. 直接 C. 组相联
- 4. A. 内存 B. 外存 C. 内存

5. A. 外围设备 B. DMA 控制器 C. 内存
 6. A. 嵌套 B. 优先级高 C. 优先级低
 7. A. 存储容量 B. 存取时间 C. 存储周期
 8. 1011001100111

三. 应用题

1. 1. 解：① 命中率 $H = N_c / (N_c + N_m) = 5000 / (5000 + 200) = 5000 / 5200 = 0.96$

② 主存慢于 cache 的倍率 $R = T_m / T_c = 160\text{Ns} / 40\text{Ns} = 4$

访问效率：

$$e = 1 / [r + (1 - r) H] = 1 / [4 + (1 - 4) \times 0.96]$$

$$= 89.3\% \quad \text{③ 平均访问时间 } T_a = T_c / e = 40 / 0.893 = 45\text{ns}$$

2. 解：(1) 由于主存地址码给定18位，所以最大空间为 $2^{18}=256\text{K}$ ，主存的最大容量为256K。现在每个模块板的存贮容量为32KB，所以主存共需 $256\text{KB} / 32\text{KB} = 8$ 块板。(3分)

(2) 每个模块板的存贮容量为32KB，现用 $4\text{K} \times 4$ 位的 SRAM 芯片。每块板采用位并联与地址串联相结合的方式：即用2片 SRAM 芯片拼成 $4\text{K} \times 8$ 位（共8组），用地址码的低12位（ $A_0 \sim A_{11}$ ）直接接到芯片地址输入端，然后用地址码的高3位（ $A_{14} \sim A_{12}$ ）通过 3: 8译码器输出分别接到8组芯片的片选端。共 $8 \times 2 = 16$ 个 SRAM（3分）

(3) 根据前面所得，共需8个模板，每个模板上有16片芯片，故主存共需 $8 \times 16 = 128$ 片芯片（SRAM）。（1分）

CPU 选择各模块板的方法是：各模块板均用地址码 $A_0 \sim A_{14}$ 译码，而各模块的选择用地址码最高三位 A_{17}, A_{16}, A_{15} 通过3: 8译码器输出进行选择。（3分）

3解：(1) 操作码字段为6位，可指定 $2^6 = 64$ 种操作，即64条指令。

(2) 单字长（32）二地址指令。

(3) 一个操作数在原寄存器（共有16个），另一个操作数在存储器中（由变址寄存器内容 + 偏移量 决定），所以是 RS 型指令。

(4) 这种指令结构用于访问存储器。

4. 解：为了便于直观理解，假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：

$$[X]_{\text{浮}} = 00010, \quad 0.11011011$$

$$[Y]_{\text{浮}} = 00100, \quad 1.01010000$$

(1) 求阶差并对阶：

$$\Delta E = E_x - E_y = [E_x]_{\text{补}} + [-E_y]_{\text{补}} = 00010 + 11100 = 11110$$

即 ΔE 为-2，x 的阶码小，应使 M_x 右移2位， E_x 加2，

$$[X]_{\text{浮}} = 00010, \quad 0.11011011 \quad (11)$$

其中 (11) 表示 M_x 右移2位后移出的最低两位数。

(2) 尾数和

$$\begin{array}{r} 0. \quad 0 \quad 0 \quad 1 \quad 1 \quad 0 \quad 1 \quad 1 \quad 0 \quad (11) \\ + \quad 1. \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 0 \end{array}$$

$$\overline{1.10001010} \quad (11)$$

(3) 规格化处理

尾数运算结果的符号位与最高数值位为同值，应执行左规处理，结果为 1.00010101 (10)，阶码为 00 011。

(4) 舍入处理

采用 0 舍 1 入法处理，则有

$$\begin{array}{r} 1. \quad 00010101 \\ + \quad \quad \quad 1 \\ \hline 1. \quad 00010110 \end{array}$$

(5) 判溢出

阶码符号位为 00，不溢出，故得最终结果为

$$x + y = 2^{011} \times (-0.11101010)$$

5. (1) 关中断

(2) 保存断点和现场

(3) 判别中断源

(4) 开中断

5) 执行中断服务程序

(6) 退出中断

6. 解：

(1) a 为数据缓冲寄存器 DR，b 为指令寄存器 IR，c 为主存地址寄存器，d 为程序计数器 PC。

(2) 主存 M → 缓冲寄存器 DR → 指令寄存器 IR → 操作控制器。

(3) 存储器读：M → DR → ALU → AC 存储器写：AC → DR → M