LOGG

# Vecka 36

## 2 sept

* Första dagen. Läst om ML, försöker förstå hur NN fungerar.
* Imorgon: Vilken roll har FPGA, används de till träning eller bara till exekveringen? Hur implementeras det i stort?

## 3 sept

* FPGAs roll är mest för inference, inte för träning <https://www.nextplatform.com/2019/05/01/fpgas-open-gates-in-machine-learning/>
* PYNQ, kan använda Python på FPGA

<http://www.pynq.io/>

* Arty Z7-20 har samma SoC som PYNQ Z1, kan användas på samma sätt
* Påbörjat att leta efter FPGAer att jämföra mot, och hitta FPGAer att implementera på, se FPGAer-docs.
* Imorgon: Hitta fler att jämföra mot, hitta artiklar och riktiga källor.

## 4 sept

* Läst på om NN, klassifiering, inlärning, loss, gradient descent m.m
* Samlat och skummat igenom flera artiklar till underlag och för framtida genomläsning
* Imorgon: Hitta fler att jämföra mot, hitta fler att testa på. Implementera genom framework (tensorflow?) eller rakt på FPGAn?

## 5 sept

* Sammanställt det som lästs under veckan
* Tittat närmare på Google Coral
* Läst relevanta artiklar mer noggrant
* Imorgon: Möte med Anders, försök att smalna av läsningen och bli mer fokuserad. Börja spåna på hårdvara att beställa.

## 6 sept

* Genomgång med Anders – Kolla upp mer kring Google TPU, hitta problemställning som kan vara kul, kolla lite på annat än bildanalys ex speech (RNN)
* Kollat snabbt på RNN och hur det fungerar
* Hittat review kring all up to date info om CNN med fokus på FPGA (artikel)
* Nästa vecka: Kom på problemställning, bestäm och beställ hårdvara, börja skriva ihop teorin.

# Vecka 37

## 9 sept

* Börjat skapa tabell som sammanfattar specs på hårdvaran, vilka specs är intressanta för ML?
* Börjat skapa struktur för rapporten, formaterat rubriker, referenshantering, sidnummer m.m.
* Imorgon: Fortsätta med specs på hårdvaran, när klart diskutera med Anders. Om tid finns börja stolpa upp teori i rapporten.

## 10 sept

* Fortsatte med specs på hårdvaran
* Kollade upp mer kring vad Tensorflow Lite innebär, vad osm gör de modellerna speciella osv
* Allmänt sökande om info, försöka connect the dots kring all
* Imorgon: Lämna in papper för att bli reggad på kursen, beställa hårdvara?

## 11 sept

* Mer connect the dots
* Kolla på skillnad kring image classification och object classification. Image innebär bara att sätta en label till en bild, om bilden visar en hund blir rätt label ”Hund”. Object innebär att först hitta relevanta objekt i bilden och sen klassificera de objekten.
* Till beställning av hårdvaran, speca ut vad vi vill svara på för frågor och varför just den här hårdvaran kommer hjälpa oss med det. Se till så att vi inte beställer fel saker.
* Imorgon: gör klart ”beställningen”, skriv ner teori!

## 12 sept

* Suttit med beställningen och tänkt igenom vad som behöver beställas, framför allt strömförsörjning till de olika korten.
* Imorgon: Skriv teori!

## 13 sept

* Fick feedback på beställningen, har lagt till det som behövdes.
* Kollat på vilken mjukvara som behövs, skillnaden på SDSoC och Vivado t.ex.
* Börjat stolpa upp teori, vart är den röda tråden? Vad är relevant? Tror jag får börja med att tänka rätt fritt och så får man skala ner det om det behövs i slutet.
* Nästa vecka: Vänta på att hårdvaran kommer. Skriv teori, håll koll på referenser och börja strukturera rapporten ordentligt. Kan också varva med att lära sig C och Python, och testa Vivado, Kolla om jag ska uppdatera Ubuntu till nyaste LTS:en osv. Se till så att jag är redo för när korten kommer.

# Vecka 38

## 16 sept

* Uppdaterat Ubuntu till 18.04 LTS.
* Pratat med Victor om vilken hårdvara som ska beställas, beställer FPGA och GPU i första hand, sen ev Google Coral.
* Repeterat Python.
* Imorgon: FPGAWorld!

## 17 sept

* FPGAworld!! Mycket säljsnack! Också mycket fokus på HLS (skriva i C/C++), och SoC. FPGA är ofta inbäddade i en SoC nu, inte längre en ren IC.
* Imorgon: Ändra om beställningen efter snack med Victor. Fortsätt med teori.

## 18 sept

* Uppdaterat beställningen och skickat till anders och victor för beställning.
* Börjat gå igenom C tutorial
* Imorgon: fortsätt med C tutorial i väntan på hårdvara. Också, ta tag i att skriva teorin!!!!

## 19 sept

* Fått inlogg till mail
* Pratat med anders om hur projektet ska backas upp och sparas. Jag kommer inte åt nätverket då jag inte ligger på domänen. Vi kom fram till att börja med att testa att köra det via Git.
* Gått igenom git-tutorials för att fräscha upp minnet och skapat en repo för projektet.
* Imorgon: Teori, snälla!!!!!

## 20 sept

* Skrivit kontraktet med syntronic.
* Gått igenom C, skrivit testprogram, uppdaterat ubuntu, sett till att allt är all set
* Pratat om beställningen med victor och anders, allt är ok
* Nästa vecka: Skriv teorin, kom på kul demo, beställa saker.

# Vecka 39

## 23 sept

* Beställde saker
* Funderar på demo. Kan man göra något med motorvägen vi ser härifrån? Ska vi träna något eget eller inte? Egentligen borde vi inte träna något, då vi inte är intresserade av träningsprocessen just nu.
* Laddat ner och installerat Vivado, kollat runt och försökt lära mig hur det fungerar.
* Imorgon: Fortsätta kolla runt i Vivado, hur simulerar man? Skickar över till kortet?

## 24 sept

* Redan fått Jetson Nano, dock inte kablar eller minneskort
* Fortsatt kolla runt i Vivado, hittade exempelprogram i HLS som kör 2d cnn
* Försökt förstå HLS och Vivado i sig.
* Imorgon: Fortsätt kolla vivado och försök förstå 2d cnn-exemplet

## 25 sept

* Fått kablar och Arty, har allt som behövs för att börja med FPGAn.
* Tittat med på 2d cnn-exemplet i HLS, behöver läsa på om HLS (bland annat om pragma)
* Gått igenom tutorials på hur man arbetar i Vivado, fått över enkelt exempelprogram till Arty.
* Börjat skriva eget program för att testa själv, En enkel counter som räknar upp binärt på ledsen när man trycker på en knapp. Kan räkna upp/ner beroende på switch, kan göra reset. Fastnade på pin assignment, hur gör man det?
* Imorgon: Fortsättmed mitt testprogram för att lära mig de mest nödvändiga delarna.

## 26 sept

* Fortsatte med mitt testprogram. Pin assignment verkar fungera lite annorlunda, ma kan göra det grafiskt som i Quartus, men man måste också ange I/O Standard. Lättaste sättet att lösa det var genom att googla fram en constraints file till just Artyn, se Vivado how to i separat dokument.
* Blev klar med testprogrammet. Har nu gjort rena FPGA-grejer, läst på om hur man snackar med CPUn (genom AXI) och väldigt snabbt börjat försöka förstå skillnaden på SDSoC och HLS+Vivado+SDK, igen se vivado how to.
* Nästa vecka: Fortsätt med att lära om arbetsprocessen. Prata med Anders om mer tydliga mål att jobba mot. Exakt vad ska implementeras? Hitta smidigast sätt att implementera på Arty och Nano och sen bara köra massa modeller? Testa att implementera i både SDSoC/Pynq/VHDL för att jämföra arbetsprocessen och flexibiliteten, samt på GPUn? Vart är fokus?