

ASR5K 專案開發進度說明

設計規劃：陳彥百

實作執行：林武彥

代碼位置：[cody_asr5k.git](https://github.com/cody_asr5k)

最後更新：2026-06

一、專案概述

- **產品定位**：ASR5K 為單向三相 AC Source，支援兩種功率規格：
 - **ASR5075**：750W
 - **ASR5150**：1500W
- **重要備註**：本專案採全盤重新設計，不參考舊版資料，亦不提供任何舊版資料與檔案。
- **硬體平台**：TI C2000 TMS320F28384D (200 MHz)

二、系統架構說明

C2K 控制卡定位

ASR5K 的 C2K 控制卡 (F28384D) 插在 Power Stage 上，透過一條排線與上層系統板 (AM3352) 相連。

重要：C2K 在本專案中的角色為**波形產生器 + 並聯均流控制 + 外部 I/O 介面**。Power Stage 上電源控制環路，由類比電路負責，C2K 在並聯均流中僅作訊號中繼：將本機 Power Stage 的類比訊號經外部 SPI ADC 轉為數位，透過 FSI 傳送至其他機台，再由 DAC 轉回類比訊號送入對方 Power Stage 的類比輸入端。

整機通訊架構

AM3352 (作業系統 / UI)

↕ LVDS SPI (C2K 為 SLAVE)

F28384D 控制卡 (波形產生 / 並聯均流 / I/O 介面)

└ SPI → 外部 DAC (DDS 輸出 → 三角載波比較 → PWM Duty)

└ SPI ← 外部 ADC (CVAD: 讀取 Power Stage 電壓環輸出)

└ DAC 輸出 → Power Stage 電流環命令輸入 (CCDA)

└ FSI TX → 其他機台 FSI RX (並聯, 最多 3 台)

└ FSI RX ← 其他機台 FSI TX

Power Stage (三相功率輸出)

↕ 排線

Cortex-M0 (檔位開關 / 硬體保護 / 風扇控制)

AM3352 角色

- 執行帶作業系統的軟體層，負責 UI 與上層控制邏輯
- 透過 LVDS SPI 下發控制命令至 C2K
- 本項目非陳彥百負責範圍，不詳述

PWM 產生機制

C2K 不直接輸出 PWM Duty，採外部模擬比較方式：

1. C2K 輸出固定方波 → 外部電路轉換為三角載波
2. C2K 透過 SPI 驅動外部 DAC，DAC 資料來源為 DDS 輸出
3. DAC 輸出與三角載波做模擬比較 → 產生三相 PWM Duty

波形資料管理策略

為降低通訊壓力與等待時間，波形資料採以下策略管理：

- 波形資料**預先燒錄在 C2K 外部的 FLASH 上**
- 使用者若需更新波形，才針對特定波形將資料從 AM3352 送下來更新
- 一般運行時 C2K 直接從 FLASH 讀取波形資料，無需即時通訊

Cortex-M0 角色

M0 位於 Power Stage 板上，負責硬體層控制與監控：

- 控制 Power Stage 上的檔位開關

- 接收硬體保護訊息
- 風扇控制與轉速偵測

注意：MO 相關功能目前全數尚未開始開發。

並聯均流控制鏈路（CVAD → FSI → CCDA）

ASR5K 支援最多 3 台機並聯，C2K 負責數位化並聯均流控制，鏈路如下：

- Power Stage 電壓環輸出（類比）
 - 外部 SPI ADC 讀入（CVAD）
 - C2K 處理
 - FSI TX 送出 / FSI RX 接收（跨機台傳輸）
 - C2K DAC 輸出（CCDA）
 - Power Stage 電流環命令輸入（類比）

關鍵時序規格：從讀取 CVAD 到完成 CCDA 輸出，整條鏈路必須在 **10μs 以內**完成（嚴格小於，不得等於）。

現況：FSI 基礎通訊已打通，FSI TX / RX 的 DMA 更新機制正在建立中。

C2K 外部 I/O

介面	方向	說明
ADC（內部）	輸入	接收外部控制卡的使用者類比訊號輸入
DAC（內部）	輸出	輸出類比訊號至外部控制卡（含 CCDA 並聯均流命令）
DIO	雙向	大量數位 I/O，與外部控制卡交握
SPI（外部 DAC）	輸出	傳送 DDS 輸出資料至外部 DAC
SPI（外部 ADC）	輸入	讀取 Power Stage 電壓環輸出（CVAD）
LVDS SPI	輸入（SLAVE）	接收 AM3352 控制命令
FSI TX	輸出	並聯均流資料送出至其他機台
FSI RX	輸入	接收其他機台並聯均流資料

三、已完成功能

✓ 基礎周邊建立

- ✓ F28384D 平台移植與基礎環境建立
- ✓ 內部 ADC 打通（外部控制卡類比輸入）
- ✓ 內部 DAC 打通（外部控制卡類比輸出 / CCDA）
- ✓ DIO 配置與基礎驗證
- ✓ LVDS SPI 基礎通訊建立（單通道收發有動作）
- ✓ FSI 基礎通訊建立（TX / RX 有動作）
- ✓ 外部 SPI ADC 驅動打通（CVAD 讀取）

✓ DDS 功能

- ✓ DDS 演算法設計與實現
- ✓ DDS 移植至 F28384D 完成
- ✓ 外部 SPI DAC 驅動打通（DDS 輸出可送至 DAC）
- ✓ DDS 基礎時序驗證（各模組可正常動作）

四、待完成 / 後續開發項目

⚠ FSI TX / RX DMA 更新機制（進行中）

- **說明：**FSI 基礎通訊已打通，但 TX / RX 的 DMA 自動更新機制尚在建立中，是達成 10 μ s CVAD → CCDA 鏈路的關鍵前置工作。
- **時序要求：**整條並聯均流鏈路（CVAD 讀取 → FSI 傳輸 → CCDA 輸出）必須在 10 μ s 以內完成，嚴格小於，不得超過。
- **負責人：**林武彥

⚠ DDS 周邊模組時序整合（進行中，最高優先）

- **現況：**DDS 功能已有，目前正在建立 DDS 與各周邊模組的時序連結，大量使用 DMA 將資料同步推至硬體層，以達到高速調適。
- **原因：**此項完成後可提供硬體團隊實際測試 Power Stage 功能，為當前最高優先項目。
- **負責人：**林武彥

⚠️ LVDS SPI 通訊命令協議（進行中）

- **現況：**基礎通訊已有動作，目前正在進行單一命令的收發機制，以及大量資料的收發機制。
- **背景：**原先通訊機制傳輸效率過低，無法應付大量波形資料，已決議採 FLASH 預存策略分流，SPI 僅負責命令控制與波形更新。
- **負責人：**林武彥

✖️ DDS 與 AM3352 控制命令串接

- **說明：**DDS 功能本身已完成，但尚未與 AM3352 下發的控制命令（如頻率設定、波形切換、啟停）完整串接。需打通 SPI 命令解析與 DDS 參數動態更新的完整鏈路。
- **負責人：**林武彥

✖️ 外部控制卡功能實現

- **說明：**外部控制卡的所有功能（使用者類比輸入、類比輸出、DIO 交握邏輯）目前硬體介面已打通，但控制邏輯與命令行為尚未實現。
- **負責人：**林武彥

✖️ 校正流程設計與實現

- **說明：**校正流程尚未規劃，需涵蓋以下項目：
 - **電壓校正：**Gain / Offset 雙點校正
 - **電流校正：**Gain / Offset 雙點校正
 - **頻率校正：**輸出頻率準確度校正
 - 校正結果需儲存至 Flash，並支援遠端校正介面
- **負責人：**林武彥

✖️ 補償控制設計與實現

- **說明：**補償控制尚未規劃，具體補償項目與設計方向需另行評估後決定，時序設計與補償演算法均需從零規劃。
- **負責人：**林武彥

✖️ Cortex-M0 驅動開發

- **說明：**M0 位於 Power Stage 板，負責檔位開關控制、硬體保護訊息接收、風扇控制與偵測，目前全數尚未開始。
- **負責人：**林武彥

五、子模組負責人

模組	負責人	說明
整體設計規劃、DDS 架構、 時序設計	陳彥百（已離職）	設計文件與程式碼已留存公司 GitLab
規格評估與架構確認	李尉齊	交流團隊主力， 對新功能規劃與架構熟悉
代碼移植、各周邊實現、整合實作	林武彥	具體實作負責人，各周邊已陸續打通
AM3352 / 作業系統層	非本組負責	--

六、尚未規劃之功能範圍

重要：本文件僅涵蓋 ASR5K 的**基本功能架構**，以下功能尚未進入規劃階段，不在本次交接範圍內。

控制模式

ASR5K 預期支援多種輸出模式，目前僅完成 AC Source 基礎架構，以下模式尚未規劃：

- DC 模式
- AC 模式（進階控制）
- DC+AC 疊加模式
- 其他控制模式（詳見功能定位文件）

應用功能

以下應用功能尚未規劃與開發：

- SEQUENCE（順序控制）
- SIMULATION（模擬功能）
- 其他應用功能（詳見功能定位文件）

功能定位文件：完整功能清單請洽 **PM 凱民** 或 **李尉齊**，由其提供原始功能定位文件與規格要求。

七、備註

- F28384D 為雙核心架構，目前使用 CPU1 為主控核心；CLA 與 CPU2 分工尚待規劃。
- DDS 輸出透過 SPI DAC + 外部模擬比較產生 PWM，C2K 本身不使用 HRPWM 直接輸出功率 PWM。
- 波形資料預存於 C2K 外部 FLASH，僅在使用者更新波形時才透過 LVDS SPI 從 AM3352 下載，可大幅降低通訊即時壓力。
- ASR5K 的 PFC 功能直接設計在 Power Stage 硬體上，由模擬電路全權控制，C2K 不介入 PFC 控制邏輯，亦無任何 PFC 相關軟體設計。