From 2a29624e399ebfab79bbefa448ac0ba01e4792ff Mon Sep 17 00:00:00 2001
From: linyuxuanlin <824676271@qq.com>
Date: Tue, 11 Jun 2024 22:31:44 +0800
Subject: [PATCH] 1

---
 ...211\207-\345\255\246\344\271\240\347\254\224\350\256\260.md" | 2 ++
 1 file changed, 2 insertions(+)

diff --git "a/draft/preview/\346\236\201\345\256\242\346\227\266\351\227\264-\350\257\264\351\200\217\350\212\257\347\211\207-\345\255\246\344\271\240\347\254\224\350\256\260.md" "b/draft/preview/\346\236\201\345\256\242\346\227\266\351\227\264-\350\257\264\351\200\217\350\212\257\347\211\207-\345\255\246\344\271\240\347\254\224\350\256\260.md"
index 41183e73e4..f619b3b3b8 100644
--- "a/draft/preview/\346\236\201\345\256\242\346\227\266\351\227\264-\350\257\264\351\200\217\350\212\257\347\211\207-\345\255\246\344\271\240\347\254\224\350\256\260.md"
+++ "b/draft/preview/\346\236\201\345\256\242\346\227\266\351\227\264-\350\257\264\351\200\217\350\212\257\347\211\207-\345\255\246\344\271\240\347\254\224\350\256\260.md"
@@ -21,3 +21,5 @@
 在逻辑设计完成后，还要做物理实现，物理实现就是由 RTL 代码综合成门级网表，然后生成 GDS II 文件的过程。这里的物理实现也叫后端设计，前端和后端设计这两个部分并没有统一严格的界限，凡涉及到与物理工艺有关的设计我们就叫后端设计。
 
 前端设计（逻辑设计）一般用硬件描述语言，例如 Verilog，将架构师的设计用编码实现。大型芯片项目，设计也是分层次的。先进行模块设计，底层的模块写完之后，把新写的模块、商业 IP、复用的旧 IP 等整合在一起，形成一个完整的设计。
+
+![](https://media.wiki-power.com/img/20240611/20240611204600.png)