AFDX (ARINC 664 P7)

UPS / Master 2 ISTR / Module Réseaux Temps Réel

Marc Boyer

Université Paul Sabatier
ONERA – The French Aerospace Lab

Novembre-Décembre 2018

Plan

1 Architecture générale

2 Architecture logique
- Dans les End Systems
- Dans les commutateurs
- Redondance

3 Une payload structurée

4 Les contraintes temporelles
- A l'émission
- Dans les commutateurs
- A la réception

5 Évaluer les délais et la jigue

6 Conclusion

Les quelques choses à retenir


- Avionique civile : 2005
- Norme : ARINC 664 P7
- Utilisation : A380, A350, A400M, Boeing 787, Sukhoi Superjet 100, AgustaWestland AW101, Irkut MS-21, Bombardier CSeries, Comac ARJ21, AgustaWestland AW149...
- Basé sur Ethernet
  - Topologie : interconnexion d'étoiles
  - Accès au médium : full duplex
  - Trames : 64-1518 total, 17-1471 charge utile
- Débit binaire : 100Mb/s
- Deux réseaux symétriques (miroir)
- Notion de "Virtual link" (inspiré ARINC 429)
  - canal "virtuel", mono-émetteur / multi-récepteurs
  - routage statique
  - débit contraint (BAG, taille max trame)

Un peu d'histoire et de vocabulaire

- Une révolution technique
  - Premier "réseau" embarqué temps-réel
  - Passage du bus au réseau
- Enjeux : "déterminisme" (un problème de vocabulaire)
  - déterminisme : "Principe scientifique suivant lequel les conditions d'existence d'un phénomène sont déterminées, fixées absolument de telle façon que, ces conditions étant posées, le phénomène ne peut pas ne pas se produire." © 2018 Dictionnaires Le Robert
  - déterminisme réseau (?) : savoir quand un message va être émis/transmis/reçu
  - garantie de latence : temps de traversée du réseau borné supérieurement
- Appellation
  - Norme : ARINC 664 P7
  - AFDX : Appellation commerciale, marque propriété d'Airbus

Architecture/Topologie


- Liens : full duplex (double canal)
- Commutateurs :
  - reliés entre eux
  - peu d'intelligence
- End-Systems :
  - reliés aux commutateurs
  - intégré dans calculateur hôte



Virtual link

- Interface applicative : Virtual link
- Inspiré ARINC 429
- Mono-émetteur : une application émet des données
- Multi-récepteurs
- Spécification de débit :
  - Taille maximale de trame s^{max}
  - Bandwidth Allocation Gap (BAG) : intervalle minimal entre deux émissions

  $\Rightarrow$ limite de débit (rafale s^{max}, débit s^{max}/BAG)



- Routage statique (définit par intégrateur réseau)
- Émission doublée (réseaux A/B)
- Deux niveaux de priorité

Commutateurs

- Politique : priorités statiques
- Existence de policiers :
  vérifie que les trames reçues sont conformes avant de les relayer
  - routage OK
  - propriétés temporelles OK

$\Rightarrow$ protection contre un élément défaillant

Plan

1 Architecture générale

2 Architecture logique
- Dans les End Systems
- Dans les commutateurs
- Redondance


3 Une payload structurée

4 Les contraintes temporelles
- A l'émission
- Dans les commutateurs
- A la réception

5 Évaluer les délais et la jigue

6 Conclusion

Pile protocolaire



Pile protocolaire


Usage limité TCP|UDP/IP

- Adresse IP : identifie une partition/application
- Port UDP : multiplexage
- Pas de routage IP

Queuing/Sampling :

- Queuing : tous les messages reçus sont stoqués
- Sampling : le dernier reçu écrase le précédent


Architecture



Commutateur AFDX 2x2

Architecture


- Filtering : vérification logique
  - routage conforme
  - CRC / FCS
  - taille conforme avec VL
- Policing : respect contraintes temporelles




Commutateur AFDX 2x2

Principe redondance

- Chaque trame émise sur les deux réseaux
- Même routage dans les deux réseaux
- Double trame filtrée ou non à l'arrivée (configurable)
  - "First valid Win"





Implantation "First valid win"

- Ajout d'un numéro de séquence SN $\in [0, 255]$
- Accepte (laisse passer) une trame dont le SN est supérieur au dernier SN reçu
- Filtre (rejette) une trame
  - dont le SN est égal au dernier SN reçu
  - si reçu dans un intervalle de temps SkewMax (paramètre de configuration)

Plan

1 Architecture générale

2 Architecture logique
- Dans les End Systems
- Dans les commutateurs
- Redondance

3 Une payload structurée

4 Les contraintes temporelles
- A l'émission
- Dans les commutateurs
- A la réception

5 Évaluer les délais et la jigue

6 Conclusion

Format de trame I


- Basé sur Ethernet/IP/UDP
- Adresse MAC destination : encode l'identifiant de VL
- Adresse MAC source : encode l'identifiant de la source

48 bits	
Constant field 32 bits	Virtual Link Identifier 16 bits
xxxx xx11 xxxx xxxx xxxx xxxx xxxx xxxx	

Ethernet MAC Controller Identification (48-bits)			
Constant field: 24-bits	User_Defined_ID 16-bits	Interface_ID 3-bits	Constant field: 5-bits
"0000 0010 0000 0000 0000 0000 "	"nnnn nnnn nnnn nnnn"	"mmm"	"0 0000"

Format de trame II

- Charge utile : 17-1417 octets
- Entêtes/IFG : ...
- Efficacité : ...
- Temps minimal/maximal émission trame : ...



Organisation des données I

- Queuing/Sampling : configuration des interface application/AFDX
  - Queuing : les données reçues sont mises en file
  - Sampling : chaque nouvelle donnée écrase la précédente
- Représentation des données : Primitive data Types

Data Element Type	Size in Bits	Range
Signed_32 Integer	32	$-2^{31} \ldots 2^{31} - 1$
Signed_64 Integer	64	$-2^{63} \ldots 2^{63} - 1$
Float_32	32	$\pm(2-1/2^{22})2^{-126 \ldots 127}$
Float_64	64	$\pm(2-1/2^{51})2^{-1022 \ldots 1023}$
Boolean	32	Not Applicable
String	Varies with definition of data element (see paragraph 2.5)	Not Applicable
Opaque Data	Varies with definition of data element (see paragraph 2.6)	Not Applicable

- Structuration d'un message :
  - Message composé d'une liste de Functionnal Data Set (FDS)
  - Emplacements fixes
  - Possibilité de vide (*spare*)


Organisation des données II

- Structuration d'un FDS :
  - Liste de *Data Set* (DS)
  - Chaque DS est liste de *Data primitive*
  - Chaque DS a un *Functionnal Status* (FS)


Condition	Definition
ND (no data)	No valid data in data set, this would include Fail Warn and other conditions where the contents are meaningless.
NO (normal operation)	Valid data, Normal operating conditions
FT (Functional test)	Equipment test conditions
NCD (no computed data)	Invalid data, equipment is in normal operating conditions but unable to compute reliable data.

  - Les FS sont regroupés en *Functionnal Data Set* (FDS)

Organisation des données III



Organisation des données IV



Plan

1 Architecture générale

2 Architecture logique
- Dans les End Systems
- Dans les commutateurs
- Redondance

3 Une payload structurée


4 Les contraintes temporelles
- A l'émission
- Dans les commutateurs
- A la réception

5 Évaluer les délais et la jigue


6 Conclusion


Principe de la régulation (par VL)

Faire respecter le BAG aux données produites.



Le problème du régulateur et du multiplexage





- Le multiplexage introduit une jigue
- Le End-System doit borner cette jigue

Contrainte sur la jigue


La norme spécifie une contrainte sur la jigue maximale en sortie d'un End-System

$$\text{max_jitter} \leq \min\left(500\mu s, 40\mu s + \frac{\sum_{VL_i \in ES} 20 + L_i^{\max}}{\text{LinkSpeed}}\right) \quad (1)$$

Le respect de la contrainte repose sur l'implantation / le fournisseur.

Architecture


- Délais dans les commutateurs
  - Délais “technologiques”
    - Filtering, Policing, Switching
    - quasiment constant / négligeable
  - Délais dans les files
    - délais principal, et variable
    - dépend de la présence des autres trames
- Introduit une jigue
- Doit être prise en compte dans le Policing



Commutateur AFDX 2x2

La jigue peut faire perdre des messages

- La politique “First Valide Win” privilégie le plus rapide
- Cela peut faire rejeter une trame, copie d'une trame perdue
- Principe :
  - message A2 est perdu (pas B2)
  - message A3 est reçu avant B2
  - message B2 est ignoré/rejeté



Plan

1 Architecture générale

2 Architecture logique
- Dans les End Systems
- Dans les commutateurs
- Redondance

3 Une payload structurée

4 Les contraintes temporelles
- A l'émission
- Dans les commutateurs
- A la réception

5 Évaluer les délais et la jigue

6 Conclusion

Déterminisme : borner la jigue

Idée principale :

- File partagée
- Ordre d'arrivée inconnu
- *Mais* débit d'entrée borné

$\Rightarrow$ temps d'attente borné

Perturbation : jigue

- entrée périodique + temps d'attente variable = système période + jigue
- Jigue change pas débit "long terme" mais rafale
- Reste quantifiable

$\Rightarrow$ temps d'attente borné

$\Rightarrow$ utilisation mémoire bornée

Enjeux : borne réaliste

Borner les délais I

Nombreuses méthodes :

1. Compter les trames par file
   - Hypothèses : ...
   - Limites : ...

Borner les délais II

2. Model checking
   - automates temporisés
   - donne le pire cas exact
   - passe pas à l'échelle
3. Simulation
   - méthode bien connue
   - permet pas de voir des événements "rares"
4. Méthodes trajectoires
5. Forward end-to-end Analysis
6. Calcul réseau
   - utilisée pour certification A380, A350, A400M
   - détaillée dans les prochains cours

Plan

1 Architecture générale

2 Architecture logique
- Dans les End Systems
- Dans les commutateurs
- Redondance

3 Une payload structurée

4 Les contraintes temporelles
- A l'émission
- Dans les commutateurs
- A la réception

5 Évaluer les délais et la jigue

6 Conclusion

Avantages/inconvénients

- ☺ Débit
- ☺ Nombre d'abonnés
- ☺ Multiples usages (données temps réel, surveillance, téléchargement...)
- ☺ Safety
  - redondance
  - commutateurs policiers
- ☹ Prix
- ○ Latence