申请上海交通大学硕士学位论文

AFDX 端系统协议栈虚拟链路层分析及仿真研究

学　　校：上海交通大学

院　　系：航空航天学院

学　　号：108413923

硕 士 研 究 生：许燕婷

学　　科：控制理论与控制工程

研 究 方 向：航空电子与数据总线

导　　师：胡士强 教授

上海交通大学航空航天学院

2011 年 2 月

中国知网 https://www.cnki.net

A THESIS SUBMITTED TO SHANGHAI JIAO TONG UNIVERSITY FOR THE DEGREE OF MASTER

ANALYSIS AND SIMULATION STUDY OF VL LAYER IN AFDX END SYSTEM STACK

Author: Xu Yanting
Specialty: Control Theory and Control Engineering
Supervisor: Prof. Hu Shiqiang

School of Aeronautics and Astronautics
Shanghai Jiao Tong University
Shanghai, P.R.China
Feb, 2011

中国知网 https://www.cnki.net

上海交通大学
学位论文原创性声明

本人郑重声明：所呈交的学位论文是本人在导师的指导下，独立进行研究工作所取得的成果。.除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。

学位论文作者签名：

日期：2011年2月18日

中国知网 https://www.cnki.net

上海交通大学

学位论文版权使用授权书

本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

本学位论文属于

保密□，在___年解密后适用本授权书。

不保密☑。

（请在以上方框内打“√”）

学位论文作者签名：[illegible]　　指导教师签名：[illegible]

日期：2011 年 2 月 18 日　　日期：2011 年 2 月 18 日

中国知网 https://www.cnki.net

AFDX 端系统协议栈虚拟链路层分析及仿真研究

摘 要

航空电子全双工交换式以太网（Avionics Full Duplex Switched Ethernet Network，AFDX）作为下一代航空数据网络标准，研究并实现它的应用，对于我国研制具有自主知识产权的大型飞机具有积极作用。本论文的 AFDX 端系统虚拟链路层功能模块是为应用到“基于 AFDX 的 FMS 仿真通讯平台”而进行研究设计的，以满足不断发展的航空电子需求。在此应用背景下，本文通过认真学习 ARINC664 第 7 部分关于 AFDX 端系统的规范，研究了虚拟链路层功能模块的设计与仿真实现问题，并利用设计实现的“基于 ARINC429 和 TCP/IP 的飞行管理系统（Flight Management System，FMS）仿真通讯平台”的构架和实例应用的通讯数据对该功能模块进行仿真验证。

首先对虚拟链路层的功能进行了深入分析，并提出了基于静态优先级的综合调度策略实现发送功能的流量整形和虚拟链路调度，以更好地满足 FMS 仿真系统具有不同时延要求的数据处理需求。

然后具体给出了虚拟链路层功能模块的设计和仿真实现过程，将整个设计分成发送和接收两大功能模块，使用硬件描述语言 Verilog 完成了各个子模块的设计和仿真，包括发送缓存子模块、调度器子模块、发送冗余管理子模块、接收缓存子模块、完整性检查子模块和接收冗余管理子模块。接着对虚拟链路层功能模块仿真验证过程中使用的“基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台”的设计实现及测试验证进行了介绍。

最后对虚拟链路层功能模块进行了功能验证，仿真结果表明，本文设计的虚拟链路层功能模块符合 ARINC664 第 7 部分规范，同时可

中国知网 https://www.cnki.net

以满足应用背景的通讯要求。

关键词：航空电子全双工交换式以太网，端系统，协议栈，虚拟链路，FPGA

中国知网 https://www.cnki.net

ANALYSIS AND SIMULATION STUDY OF VL LAYER IN AFDX END SYSTEM STACK

ABSTRACT

Avionics Full Duplex Switched Ethernet Network (AFDX) is the next generation avionics data bus standard. Explore and realize its application is of active significance to develop big airplane industry with Chinese independent intellectual property rights. The module of virtual link (VL) layer in AFDX end system stack discussed in this paper is to be applied to "Communication Platform for Flight Management System (FMS) Simulation based on AFDX". According to the background, designing and simulation of the module is researched through considering specifications of AFDX end system in ARINC664 Part 7, and the module is tested by using the architecture and application data of the Communication Platform based on ARINC429 and TCP/IP.

Firstly, the function of VL layer is thoroughly analyzed and a synchronization scheduling policy based on static priority is proposed to achieve traffic regulation and scheduling of VL.

Then the thesis focuses on the design and simulation of the module's FPGA programs by concretely describing the implement of transmitting and receiving modules respectively including submodules of buffer, scheduler, redundancy management (RM) and integrity check (IC). In order to verify the whole module, the approach based on ARINC429 and TCP/IP to carry out and test the communication platform is introduced.

Finally, the function verification of the module is performed. The results confirm that the study accomplishes functions of VL layer and meets the requirements of AFDX Protocol.

KEY WORDS: AFDX, end system, protocol stack, virtual link, FPGA

中国知网 https://www.cnki.net

目 录

摘 要 ..... **I**

ABSTRACT ..... **III**

第一章 绪论 **1**

1.1 课题背景及研究意义 1
1.2 AFDX 概述 2
1.2.1 AFDX 整体特性 2
1.2.2 AFDX 网络构架 3
1.2.3 AFDX 协议体系 6
1.3 论文的研究方法与内容 10

第二章 端系统虚拟链路层分析与总体设计 **12**

2.1 发送功能分析 12
2.1.1 流量整形 13
2.1.2 虚拟链路调度 14
2.1.3 发送冗余管理 15
2.1.4 基于静态优先级的综合同步调度策略 16
2.2 接收功能分析 19
2.2.1 完整性检查 20
2.2.2 接收冗余管理 22
2.2.3 基于 SN 和 SkewMax 的 RRM 策略 22
2.3 总体设计方案 24
2.3.1 设计背景 24
2.3.2 总体结构设计 25
2.3.3 FPGA 选型 26
2.3.4 基于 FPGA 的设计流程 26
2.4 本章小结 28

第三章 端系统虚拟链路层发送功能模块设计与仿真 **29**

3.1 发送功能模块总体结构设计 29
3.2 发送缓存子模块 29
3.2.1 结构设计 29
3.2.2 写操作功能实现 31
3.2.3 读操作功能实现 35
3.2.4 时序仿真 38

中国知网 https://www.cnki.net

3.3 调度器子模块 40
3.3.1 结构设计 40
3.3.2 BAG/Jitter 定时器单元功能实现 40
3.3.3 调度器控制单元功能实现 43
3.3.4 时序仿真 45
3.4 TRM 子模块 46
3.5 本章小结 47

第四章 端系统虚拟链路层接收功能模块设计与仿真 48

4.1 接收功能模块总体结构设计 48
4.2 接收缓存子模块 48
4.2.1 结构设计 48
4.2.2 功能实现 49
4.2.3 时序仿真 51
4.3 IC 子模块 51
4.3.1 结构设计 51
4.3.2 IC 单元功能实现 52
4.3.3 IC 复用单元功能实现 54
4.3.4 时序仿真 55
4.4 RRM 子模块 57
4.4.1 结构设计 57
4.4.2 功能实现 58
4.4.3 时序仿真 60
4.5 本章小结 60

第五章 基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台设计与实现 61

5.1 通讯平台概述 61
5.1.1 ARINC429 总线 61
5.1.2 飞行管理仿真系统 64
5.1.3 任务背景 65
5.2 通讯平台设计 66
5.2.1 FMS 仿真概念模型 66
5.2.2 整体设计方案 67
5.3 通讯平台实现 68
5.3.1 总线 PC 上的通讯进程 68
5.3.2 仿真 PC 上的通讯进程 72
5.3.3 数据格式转换 73
5.3.4 通讯平台控制界面 77
5.4 通讯平台的测试与实例应用 80
5.4.1 性能测试 80

中国知网 https://www.cnki.net

5.4.2 实例应用及分析 81
5.5 本章小结 83
第六章 端系统虚拟链路层功能仿真验证 84
6.1 验证方案 84
6.1.1 发送功能模块验证方案 84
6.1.2 接收功能模块验证方案 85
6.2 仿真参数的配置 86
6.3 仿真结果 87
6.3.1 发送功能模块仿真结果 87
6.3.2 接收功能模块仿真结果 88
6.4 本章小结 89
第七章 总结与展望 90
7.1 论文总结 90
7.2 工作展望 91
参 考 文 献 92
附录 1 缩略语 95
致 谢 96
攻读硕士学位期间已发表或录用的论文 97

中国知网 https://www.cnki.net

图 录

图 1- 1 AFDX 网络架构 …… 3
图 1- 2 端系统应用实例 …… 4
图 1- 3 AFDX 交换机主要功能模块 …… 5
图 1- 4 虚拟链路概念 …… 5
图 1- 5 虚拟链路路径 …… 6
图 1- 6 端系统协议栈与 OSI 模型 …… 7
图 1- 7 AFDX 帧结构 …… 8
图 1- 8 MAC 目的地址格式 …… 8
图 1- 9 MAC 源地址格式 …… 9
图 1- 10 网络 ID 号定义 …… 9
图 1- 11 论文结构 …… 10

图 2- 1 虚拟链路层发送工作过程 …… 12
图 2- 2 数据流量整形 …… 13
图 2- 3 BAG 定义 …… 13
图 2- 4 调度抖动示意 …… 14
图 2- 5 虚拟链路调度示例 …… 15
图 2- 6 冗余机制 …… 15
图 2- 7 流量整形调度控制机制 …… 16
图 2- 8 基于静态优先级的同步调度 …… 17
图 2- 9 同步调度示例 …… 19
图 2- 10 虚拟链路层接收工作过程 …… 20
图 2- 11 网络 A 发生帧丢失 …… 21
图 2- 12 源端系统复位 …… 21
图 2- 13 SkewMax 的定义 …… 22
图 2- 14 RRM 算法规则 4 的作用效果 …… 23
图 2- 15 基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台网络结构 …… 24
图 2- 16 虚拟链路层功能划分 …… 25
图 2- 17 FPGA 设计流程 …… 27

中国知网 https://www.cnki.net

图 3- 1 发送功能模块内部逻辑图 ……29
图 3- 2 发送缓存子模块的内部逻辑结构 ……30
图 3- 3 写接口状态机 WR 的设计 ……33
图 3- 4 写调度接口 FPW 状态机的设计……34
图 3- 5 读操作状态机 REG 的设计……37
图 3- 6 发送缓存写接口时序仿真 ……39
图 3- 7 发送缓存读接口时序仿真 ……39
图 3- 8 调度器子模块内部逻辑框图 ……40
图 3- 9 Jitter 定时器程序流程图 ……41
图 3- 10 BAG 定时器程序流程图……42
图 3- 11 发送同步调度流程图……44
图 3- 12 调度器子模块仿真波形……46
图 3- 13 TRM 子模块逻辑结构 ……46
图 3- 14 帧删除操作示例……47

图 4- 1 接收功能模块内部逻辑图 48
图 4- 2 IC FIFO 缓冲实现 50
图 4- 3 IC 缓冲写操作流程图 50
图 4- 4 IC 缓冲写操作时序仿真 51
图 4- 5 IC 子模块内部逻辑图 52
图 4- 6 IC 单元状态机 RD_IC 的设计 53
图 4- 7 状态机 RD_IC 的处理状态工作流程 54
图 4- 8 状态机 IC_JDG 的设计 55
图 4- 9 IC 单元时序仿真图 56
图 4- 10 RRM 缓冲写控制时序仿真图 56
图 4- 11 RRM 子模块内部逻辑框图 57
图 4- 12 RRM 子模块状态机 RRM 的设计 58
图 4- 13 状态机 RRM 的处理状态工作流程 59
图 4- 14 RRM 子模块功能时序仿真 60

图 5- 1 ARINC429 数据字格式 61
图 5- 2 ARINC429 通用 BCD 编码格式 63

中国知网 https://www.cnki.net

图 5- 3 有效位数为 6 的 BCD 编码格式 63
图 5- 4 ARINC429 BCD 数据字示例 63
图 5- 5 ARINC429 数据字的 BNR 编码格式 64
图 5- 6 BNR 编码举例 64
图 5- 7 通讯平台整体设计方案 67
图 5- 8 ARINC429 总线接收线程工作流程 70
图 5- 9 ARINC429 总线发送线程工作流程 71
图 5- 10 TCP 通讯线程数据显示格式意义说明 72
图 5- 11 通讯平台的编码解码示意图 74
图 5- 12 BCD 编码流程图 75
图 5- 13 BNR 编码流程图 76
图 5- 14 BCD/BNR 解码子程序流程图 77
图 5- 15 通讯平台控制界面 78
图 5- 16 通讯平台参数设置页面 79
图 5- 17 数据发送接收监控页面 80
图 5- 18 通讯平台输入输出信号偏离程度 81
图 5- 19 通讯平台实例应用结构图 81
图 5- 20 系统重构前平台运行情况 82
图 5- 21 仿真系统航图显示 82
图 5- 22 系统重构后平台运行情况 83

图 6- 1 发送功能模块仿真波形 87
图 6- 2 接收功能模块功能时序仿真 88
图 6- 3 接收功能模块接收延迟 89

中国知网 https://www.cnki.net

表 录

表 3- 1 写接口信号 ……31
表 3- 2 写调度接口信号 ……32
表 3- 3 读控制接口信号 ……36
表 3- 4 读接口和读指针控制接口信号 ……36

表 5- 1 ARINC429 信号板卡接口函数 69
表 5- 2 ARINC429 信号板卡发送通道 1 部分参数 71

表 6- 1 VL 冗余配置 85
表 6- 2 输入测试数据的 SN 序列 85
表 6- 3 期望输出结果 86

表 7- 1 虚拟链路层功能模块关键参数的测试结果 90

中国知网 https://www.cnki.net

第一章 绪论

1.1 课题背景及研究意义

航空电子系统由飞行控制计算机、全球定位系统、飞行管理系统、电子飞行显示系统、综合座舱等子系统组成[1]，通过航空数据总线进行数据通信。航空数据总线作为航空电子系统的中枢，其技术的发展是航空电子系统研究、开发的核心问题。现在广泛应用的传统民机航空数据总线 ARINC429 和 ARINC629 具有可靠性高、通讯质量稳定等特点，但是其最大带宽分别仅为 100Kbps 和 2Mbps，而航空电子系统复杂性的增加对航空数据总线的带宽提出了更高的要求，这些数据通信协议已不能满足下一代航空电子系统对数据通信的要求。

以太网作为目前应用最广泛的局域网互连技术，其千兆乃至万兆的传输速率促使空客和波音相继对建立在以太网技术基础上的下一代航空数据总线进行了探索。交换式以太网技术随着 A380 飞机项目对其进行全面的航空电子系统适应性改造，演化成了“航空电子全双工交换式以太网（Avionics Full Duplex Switched Ethernet Network，简称 AFDX）”。随后 ARINC664 标准的第 7 部分对“AFDX”进行了规范化说明。

AFDX 最大带宽可达 100Mbps，采用“虚拟链路(Virtual Link ，简称 VL)”技术替代电缆连接数目众多的 ARINC429 单向传输总线，大幅度减轻机上电缆质量[2]，采用流量整形技术使它的时间确定性比 ARINC629 多路访问总线更容易控制，采用 ARINC429 消息“封装”技术降低了既有设备改造的风险，保护了投资，成为下一代航空数据网络标准的最佳选择。

国外对于 AFDX 的研究及应用工作已经颇具形态，Rockwell-Collins、GE Faunc、Philips 宇航和 AIM 等厂家相继生产了相应的端系统（End System，简称 ES）接口卡、交换设备和测试系统。但是目前国内对于 AFDX 网络的研究和实现尚处于起步阶段，因此研究并实现 AFDX 网络的应用，对于我国研制具有自主知识产权的大型飞机具有积极作用。

在“大型民用飞机飞行管理数字仿真系统”科研项目中已经设计实现了一个具有可重构性和通用性的基于 ARINC429 和 TCP/IP 的飞行管理系统(Flight

中国知网 https://www.cnki.net

Management System，简称 FMS)仿真通讯平台，为面向采用 ARINC429 总线通讯的 FMS 或其他机载设备的研究提供一个较真实的仿真通讯环境[3]。因此有必要对前期完成的“基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台”进行改进，探讨“基于 AFDX 的飞行管理仿真通讯平台”的实现。

AFDX 在对以太网进行改造的基础上，采用“虚拟链路”技术建立单源到多终端的单向逻辑通道模拟 ARINC429 总线的传输机制，同时支持对 ARINC429 消息进行“封装”，这些都为通讯平台从采用 ARINC429 总线和 TCP/IP 协议过渡到采用 AFDX 的研究工作提供了基础。

AFDX 端系统嵌入在机载设备中，实现机载设备与 AFDX 网络进行数据交换，是 AFDX 的重要组成部分，因此实现端系统功能是实现“基于 AFDX 的飞行管理仿真通讯平台”的关键，而端系统协议栈的虚拟链路层是实现端系统的核心，所以本文致力于对 AFDX 端系统协议栈虚拟链路层的功能实现进行分析和仿真研究，并完成功能验证，以促进下一步的 AFDX 端系统的研制。

1.2 AFDX 概述

1.2.1 AFDX 整体特性

ARINC664 规范定义了一个用于飞行器环境的以太网数据网络，支持飞行器平台与客舱之间的数据传输需求，分为下面 8 部分[4]：

第 1 部分：系统概念与概貌（Systems Concepts and Overviews）；

第 2 部分：以太网物理层与数据链路层规范（Ethernet Physical and Data-Link Layer Specification）；

第 3 部分：基于 Internet 的协议与服务（Internet-based Protocols and Services）；

第 4 部分：基于 Internet 的地址结构与编号分配（Internet-based Address Structure and Assigned Numbers）；

第 5 部分：网络互连设备（Network Interconnection Devices and Function Elements）；

第 6 部分：保留（未定义）；

第 7 部分：航空电子全双工交换式以太网（Avionics Full Duplex Switched Ethernet Network（AFDX））；

第 8 部分：上层协议与用户服务（Upper Layer Services）。

作为航空数据网络，AFDX 主要与 ARINC664 第 2 部分和第 7 部分的规范相

中国知网 https://www.cnki.net

关。ARINC664 第 2 部分定义了 AFDX 的物理层和数据链路层，包括屏蔽双绞线电缆、接头、插针的规格以及考虑接插件损耗的链路预算情况[5]。ARINC664 第 7 部分在 IEEE802.3 以太网协议基础上描述并规定了与 AFDX 确定性机制和网络全双工特性相关的内容，主要包括以下几个主要方面[6]：

1）使用可配置：AFDX 网络启动时可以载入 AFDX 网络集成者的参数配置信息。

2）全双工：物理层使用双绞线电缆，有两对独立的发送信道和接收信道。

3）交换网络：AFDX 网络拓扑为星形结构，每个 AFDX 交换机（Switch）最多可连接 24 个端系统，交换机间可级联以拓展成更大的网络。

4）确定性：在物理链路中使用虚拟链路技术模拟了一个点到点的、具有确定性的网络。

5）冗余网络：采用两个互为冗余的网络传输数据，提高网络通讯的可靠性并降低传送时延。

6）性能要求：网络传输速率为 100Mbps 或 10Mbps。

1.2.2 AFDX 网络构架

AFDX 是基于 IEEE802.3 以太网协议的确定性网络，其特点是广泛借鉴现有的交换式以太网技术。在网络构架上，AFDX 一方面与以太网相同，采用终端系统和交换机构成星型的拓扑结构；同时 AFDX 根据航空电子系统通信的特点，引入了“虚拟链路”技术和冗余机制来达到实现确定性通信和可靠性通信的目的。




图 1- 1 AFDX 网络架构

Fig.1- 1 AFDX Network Architecture

AFDX 网络架构如图 1-1 所示，由三个部分组成：AFDX 端系统、AFDX 交换机和虚拟链路。

中国知网 https://www.cnki.net

（1）端系统

端系统是 AFDX 网络的重要组成部分，它嵌入在航空电子子系统中，将航空电子子系统与 AFDX 网络连接起来，实现航空电子子系统与 AFDX 网络发送和接收消息的目的，保证了航空电子子系统与 AFDX 网络上的其它子系统安全、可靠地进行数据交换。图 1-2 描述了一个航空计算机系统通过端系统连接到 AFDX 网络[7]，其中航空电子子系统是飞机上传统的航空电子系统，如飞行控制计算机、全球定位系统和飞行管理系统等，航空计算机系统为航空电子子系统提供计算环境，并通过严格的地址分区和 CPU 时分控制来实现航空电子子系统之间的相互隔离，通常情况下一个端系统可以支持多个航空电子子系统的数据收发处理。




图 1- 2 端系统应用实例

Fig.1- 2 Example of End System

端系统作为 AFDX 网络数据传输的重要环节，需要具备多种功能，如航空电子子系统发送数据时，端系统需要对数据进行封装，通过流量整形、调度策略及冗余控制等机制，保证各种数据可以相互间无干扰地、实时地发送到目的端系统；航空电子子系统接收数据时，端系统需要对数据进行完整性检查、冗余管理以及解封装，保证数据传输的可靠性。

在 AFDX 网络中，通过利用一个 16 位的特定字段（在下文将对此进行说明）来识别端系统，这个字段的值由 AFDX 网络集成者预先定义，在传输过程中固定不变。在波音飞机的应用软件中，这个字段的 16 位全部都可以用来设置，而在空客飞机的应用软件中，只有低 12 位被用到，最高 4 位均被置零[4]。

（2）AFDX 交换机

AFDX 交换机为 AFDX 网络上的各端系统提供交换通路，实现帧转发功能。每个交换机可连接多达 24 个端系统，同时交换机之间可以级联，实现一个交换机桥接到其他交换机内部网络的星形拓扑，达到 AFDX 网络拓展的目的。

交换机作为 AFDX 网络中完成帧转发功能的设备，其功能主要分为 5 个部分[4]，如图 1-3 所示：

中国知网 https://www.cnki.net

1）过滤警管模块（Filtering & Policing Function）：对通过交换机的 AFDX 帧进行检测和过滤，减少网络无效帧的传输，确保网络故障控制功能。

2）交换功能模块（Switching Function）：实现 AFDX 网络上帧的转发。

3）配置模块（Configuration Tables）：按照 AFDX 网络集成者设计的配置表完成对相关模块的配置。

4）监控模块（Monitoring Function）：监控网络上交换机的工作状态。

5）端系统模块（End System）：其功能遵循 AFDX 关于端系统的规范，唯一的区别为 AFDX 交换机的端系统模块去掉了帧的冗余输出功能。




图 1- 3 AFDX 交换机主要功能模块

Fig.1- 3 Main Functional Blocks of AFDX Switch

与商业以太网交换机不同的是，AFDX 交换机集成了传输数据帧的检测、过滤与管制功能，同时采用了静态路由配置表方式进行目的端口的寻址，以控制端口的寻址时间[8]。静态路由表是由 AFDX 网络集成者根据网路配置情况预先设置好的，它不会随网络结构的改变而改变。

（3）虚拟链路

AFDX 网络上的端系统采用单根双绞线电缆将传输通道接口和交换机相连接，也就是说 AFDX 网络上的两个端系统间的通讯是在单个物理连接上进行的。然而从系统或者是应用的角度来看，在单个的物理通讯链接上建立多个逻辑通讯链接是可行的，将这种逻辑通讯链接称之为虚拟链路。




图 1- 4 虚拟链路概念

Fig.1- 4 Virtual Concept

中国知网 https://www.cnki.net

图 1-4 描述的是在一条物理通讯链路上建立 3 条相互隔离的虚拟链路，分别为 VL_1、VL_2 和 VL_3。在 AFDX 网络中每条虚拟链路由 AFDX 网络集成者根据网路配置情况预先确定带宽（BAG），确保所有虚拟链路在有效的带宽内互不影响，实现虚拟链路间的逻辑独立。

每一条虚拟链路可以被理解为在一个源端系统和一个或多个目的端系统之间建立一条单向逻辑链接路径，如图 1-5 所示[9]，其中虚拟链路 VL2 为一条端系统 ES1 多播数据到端系统 ES2 和端系统 ES3 的单向逻辑连接路径。端系统通过虚拟链路交换 AFDX 帧，每条虚拟链路不论是发送还是接收，其数据顺序都必须与源数据注入虚拟链路的顺序保持一致。虚拟链路作为 AFDX 网络上的一个概念化通讯对象，它使建立复杂网络通讯成为可能，同时通过端系统和交换机执行的 VL 带宽管理策略保证了网络的确定性特征。




图 1- 5 虚拟链路路径

Fig.1- 5 Virtual Link Path

1.2.3 AFDX 协议体系

（1）端系统协议栈

AFDX 是为了满足航空电子系统的通讯要求，对以太网进行改进而来的一种具有网络确定性的航空数据总线。所谓“网络确定性”是指时间的确定性，即“实时性”[10]。在航空电子系统中，实时性是指一个数据帧从一个终端到另外一个终端所需时间的确定性，而且这一时间能满足系统的最大延迟时间的要求。对于机载数据网络，确定性是最紧迫的要求，即源端系统发送出去的每个数据帧都必须在确定的（有界的）时间范围内被目的端系统接收，因此 AFDX 网络需要端系统（包括 AFDX 交换机上的端系统模块）对传输到虚拟链路的数据进行调度，控制数据帧的传输时间。

中国知网 https://www.cnki.net

端系统协议栈的作用就是对端系统发送和接收的数据按照要求的帧格式，有效、及时地封装和解析，并进行相应的控制调度，实现端系统的通讯功能，满足AFDX 网络的确定性要求。图 1-6 描述了端系统协议栈与 OSI 七层结构模型的对应关系[11]，图中端系统协议栈按照层次划分，可以分为应用层（AFDX 通讯服务层）、传输层、网络层、链路层（虚拟链路层）和物理层。




图 1- 6 端系统协议栈与 OSI 模型

Fig.1- 6 ES Protocol Stack and OSI Reference Model

AFDX 应用层的应用程序(航空电子子系统)通过 AFDX 端口(遵循 ARINC653 标准）发送或接收消息[12]。AFDX 的传输层和网络层与 OSI 模型的传输层和网络层功能基本相似。AFDX 物理层遵循 ARINC664 第 2 部分的规范，完成原始数据位的物理传输。AFDX 链路层（虚拟链路层）和普通以太网有较大差别，遵循 ARINC664 第 7 部分的规范，具有用于网络确定性控制的流量整形调度机制以及对 AFDX 网络的冗余管理机制，负责实现 AFDX 的专有功能。

由此可以发现，AFDX 端系统协议栈虚链路层是实现 AFDX 网络确定性机制和冗余机制的关键，也是实现端系统通讯功能的核心模块。

（2）AFDX 帧结构

由于 AFDX 是由 Ethernet 标准 IEEE802.3 经过改造而形成的，因此在帧结构

中国知网 https://www.cnki.net

上，AFDX 帧与以太网帧差别不大，唯一的差别是 AFDX 帧多了一个 SN 字段，位于以太网帧 FCS 字段的前面，占用一个字节，即相比标准以太网帧，AFDX 帧的 IP/UDP 有效载荷的长度减少一个字节，图 1-7 描述了 AFDX 的最大帧和最小帧结构。 AFDX 虚拟链路传输的帧长度范围为 17 Bytes 到 1518 Bytes。其中，AFDX 有效载荷域（AFDX Payload）的长度必须在 17 Bytes 到 1471 Bytes 之间，若实际 AFDX 有效载荷长度小于 17 Bytes 时，则在 AFDX 有效载荷后用 0 进行填充。

64 Bytes

7 Bytes	1 Byte	6 Bytes	6 Bytes	2 Bytes	20 Bytes	8 Bytes	1-17 Bytes	0-16Bytes	1Byte	4 Bytes	12 Bytes
Preamble	Start Frame Delimiter	Destination Address	Source Address	IP Type 0x800 IP V4	IP Structure	UDP Structure	AFDX Payload	Padding	SN	Frame Check Sequence	Inter-Frame Gap

1518 Bytes

7 Bytes	1 Byte	6 Bytes	6 Bytes	2 Bytes	20 Bytes	8 Bytes	1471 Bytes	1Byte	4 Bytes	12 Bytes
Preamble	Start Frame Delimiter	Destination Address	Source Address	IP Type 0x800 IP V4	IP Structure	UDP Structure	AFDX Payload	SN	Frame Check Sequence	Inter-Frame Gap

图 1- 7 AFDX 帧结构

Fig.1- 7 AFDX Frame Structure

从前面对 AFDX 端系统协议栈的介绍以及 AFDX 帧结构各字段的意义，可以知道发送数据帧和接收数据帧经过虚拟链路层处理后，数据帧结构的变化。其中虚拟链路层对发送数据帧添加 SN 字段以及修改 MAC 源地址字段，对接收数据帧查询 MAC 目的地址字段以及分离 SN 字段[13]。下面对端系统协议栈虚拟链路层关心的相关字段进行分析。

1）MAC 目的地址（MAC Destination Address）

ARINC664 第 7 部分规定 AFDX 网络集成者需要对网络上的每条虚拟链路配置一个 MAC 目的地址，用于虚拟链路层对虚拟链路的识别。

48 bits	
Constant field 32 bits	Virtual Link Identifier
xxxx xx11 xxxx xxxx xxxx xxxx xxxx xxxx	

图 1- 8 MAC 目的地址格式[4]

Fig.1- 8 MAC Destination Addressing Format[4]

图 1-8 所示为 48 位的 MAC 目的地址格式，其中高 32 位为常数字段，低 16 位则作为 AFDX 网络上虚拟链路的唯一标识。ARINC664 第 7 部分并没有确定

中国知网 https://www.cnki.net

MAC 目的地址的常数字段的取值，但是要求同一网络的常数字段必须相同，且次高字节的低两位必须置 1，如图 1-8 标识。

2）MAC 源地址（MAC Source Address）

图 1-9 所示为 48 位的 MAC 源地址格式，MAC 源地址可以分为四个字段，其中第一个字段和第四个字段是两个具有固定值的常数字段；第二个字段为 16 位的用户定义标识（User_Defined_ID），由 AFDX 网络集成者进行配置，作为 AFDX 网络上端系统的唯一标识；第三个字段为 3 位的网络接口标识（Interface_ID），ARINC664 第 7 部分对此字段的赋值做了规定，如图 1-10 所示，端系统协议栈虚拟链路层通过赋值该字段决定 AFDX 帧发送到哪一个网络。

Ethernet MAC Controller Identification (48-bits)			
Constant field: 24-bits	User_Defined_ID 16-bits	Interface_ID 3-bits	Constant field: 5-bits
"0000 0010 0000 0000 0000 0000"	"nnnn nnnn nnnn nnnn"	"mmm"	"0 0000"

图 1- 9 MAC 源地址格式[4]

Fig.1- 9 MAC Source Addressing Format[4]

Interface_ID	Meaning
0 0 0	Not used
0 0 1	The Ethernet MAC controller is connected to the network A
0 1 0	The Ethernet MAC controller is connected to the network B
0 1 1	Not used
1 0 0	Not used
1 0 1	Not used
1 1 0	Not used
1 1 1	Not used

图 1- 10 网络 ID 号定义[4]

Fig.1- 10 Interface_ID Definition[4]

3）SN（Sequence Number）

AFDX 使用 SN 字段对虚拟链路传送的帧进行编号，标识帧的发送顺序。SN 字段作为 AFDX 有效载荷的一部分，其长度为 1 Byte，取值范围为 0 到 255。ARINC664 第 7 部分规定，每条虚拟链路的 SN 初始值应置为 0，且在源端系统复位或重启后发送的第一个帧的 SN 应被初始化为 0（初始值）。

端系统协议栈的虚拟链路层在发送和接收过程中对帧的 SN 字段采取不同的操作。端系统协议栈虚拟链路层的发送冗余管理功能为每一个要发送的 AFDX 帧

中国知网 https://www.cnki.net

添加一个 SN 字段，且保持同一条虚拟链路的每个连续发送帧的 SN 从 0～255 依次递增，到了 255 之后再返回 1。端系统协议栈虚拟链路层对接收的 AFDX 帧的 SN 进行顺序检查，判断帧是否按顺序达到或是否丢失，以确定端系统接收的帧序列的完整性，同时接收冗余管理通过 SN 判断接收帧是否为冗余拷贝帧。

1.3 论文的研究方法与内容

本文以“基于 AFDX 的 FMS 仿真通讯平台”为设计的应用背景，通过深入学习 ARINC664 第 7 部分关于 AFDX 端系统的规范，以 Xilinx 公司 Virtex-5 系列的 XC5VFX130T 芯片为载体，使用 Verilog HDL 语言设计并实现符合 ARINC664 第 7 部分规范的端系统协议栈虚拟链路层功能模块，在实现的过程中重点研究了虚拟链路层的冗余管理、流量整形和虚拟链路调度等关键技术，并在 EDA 工具上进行了仿真及功能验证。

本论文共分七章，内容编排的结构如图 1-11 所示。




图 1- 11 论文结构

Fig.1- 11 Structure Block

中国知网 https://www.cnki.net

第一章为绪论，介绍了课题研究背景和意义，并概述了 AFDX 的整体特性、网络构架以及协议体系，最后给出全文的研究方法和内容结构安排。

第二章对端系统虚拟链路层的功能从发送和接收的角度进行了详细分析，并给出了实现虚拟链路层功能的总体设计方案。

第三章根据本文提出的基于静态优先级的综合同步调度策略，对虚拟链路层发送功能模块的各个子模块进行设计及仿真研究，并给出了各个子模块的功能时序仿真及验证结果。

第四章根据本文采用的基于 SN 和 SkewMax 的 RRM 策略，对虚拟链路层接收功能模块的各个子模块进行设计及仿真研究，并给出了各个子模块的功能时序仿真及验证结果。

第五章对本文的设计基础“基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台”的设计及实现进行了介绍，并对通讯平台的性能测试和实例应用验证进行了说明，为端系统虚拟链路层功能模块的仿真验证提供实验数据。

第六章主要对虚拟链路层功能模块进行了功能仿真验证。首先介绍了验证方案，然后结合第五章设计实现的通讯平台对虚拟链路的仿真参数进行了配置，最后对发送功能模块和接收功能模块按照设计的验证方案进行了仿真测试，并对仿真结果进行了分析。

第七章为总结和对今后工作的展望。

中国知网 https://www.cnki.net

第二章 端系统虚拟链路层分析与总体设计

AFDX 是在 IEEE802.3 的基础上通过引入“虚拟链路”技术来保证网络通信的确定性，同时采用冗余网络增强网络通信的可靠性。与以太网协议栈相比较，AFDX 端系统协议栈在虚链路层（链路层）增加了对虚拟链路功能的支持和冗余管理功能。端系统协议栈虚拟链路层可分为以太网 MAC 和虚拟链路两部分：以太网 MAC 部分遵循 IEEE802.3 中对于全双工 MAC 的规范，实现以太网原有的 MAC 功能；虚链路部分则需要根据 AFDX 网络集成者配置的虚链路属性（包括 BAG、Jitter、Lmax 以及冗余配置等）对虚链路进行控制处理，因此本文对端系统协议栈虚链路层的分析和实现研究将集中在虚链路部分，而不再讨论实现以太网原有 MAC 功能的以太网 MAC 部分。下面从端系统协议栈虚链路层的发送功能和接收功能两个方面对虚链路层进行分析。

2.1 发送功能分析

图 2-1 描述了端系统协议栈虚拟链路层发送功能的工作过程。当端系统协议栈虚拟链路层的上层网络完成帧格式的正确封装后，帧被放在合适的虚拟链路队列中，进入虚链路层。




图 2- 1 虚拟链路层发送工作过程

Fig.2- 1 VL Layer Workflow

中国知网 https://www.cnki.net

虚拟链路层负责对各虚拟链路队列的帧进行流量整形；接着通过调度帧的发送时间对各虚拟链路进行多路复合；然后添加序列号 SN，将帧发送到冗余管理单元；在冗余管理单元，根据帧所在虚拟链路的冗余配置决定是否进行冗余发送，如果需要则复制帧进行发送，接着更新帧的以太网源地址中的发送物理端口 ID，最后将此帧发送至相关的 MAC 单元。

2.1.1 流量整形

由于应用程序（数据源）产生的帧是不规律的，即进入协议栈虚拟链路层的帧的时间间隔是不规律，所以在虚拟链路层需要对传输的帧在发送前进行流量整形。虚拟链路层的流量整形是在单条虚拟链路上调整帧的发送时间，使每条虚拟链路在各自配置的时间间隔（一个 BAG）内只能发送一个帧，如图 2-2 所示。




图 2- 2 数据流量整形

Fig.2- 2 Virtual Link Flow Regulation

其中 BAG（Bandwidth Allocation Gap，带宽分配间隔），是指在没有抖动（Jitter=0）的情况下，同一条虚拟链路上的两个连续 AFDX 帧的起始位之间的最小时间间隔，如图 2-3 所示。




图 2- 3 BAG 定义

Fig.2- 3 BAG Concept

ARINC664 第 7 部分规定 AFDX 网络集成者需要根据实际应用需求为每条虚拟链路预先配置 BAG，BAG 的取值需要在 1ms～128ms 范围之内，同时满足下面的公式：

$$BAG = 2^n \qquad (2\text{-}1)$$

式中 n 为整数，取值从 0 到 7。

因此协议栈虚拟链路层的流量整形功能通过 BAG 把虚拟链路的一次数据传

中国知网 https://www.cnki.net

输限制在一个固定的时间段，这种带宽限制使网络数据传输延迟可以控制在某个范围之内，为网络的确定性提供保障[14]。

2.1.2 虚拟链路调度

由于一个端系统内可以使用多条虚拟链路，而 AFDX 网络的物理链路同一时间只允许一条虚拟链路的数据被发送，因此端系统协议栈的虚拟链路层需要对经过流量整形的各条虚拟链路进行多路复用传输到物理层。这里的多路复用传输可以这样理解：将每条虚拟链路看成一个帧数据流，则多条虚拟链路就意味着多个帧数据流，也就是需要将这些多个帧数据流（端系统的虚拟链路）复用到一个帧数据流（AFDX 网络的物理链路）进行传输。虚拟链路层的虚拟链路调度就是通过一定的算法，对端系统的虚拟链路进行多路复用传输。

在虚拟链路调度过程中，由于各虚拟链路的 BAG 限定，因此在某个时间点多条虚拟链路之间可能会产生发送竞争，从竞争的虚拟链路当中选择某一条进行调度发送[15]会导致其它虚拟链路的等待，使得数据不能按照正常的 BAG 发送，因此虚拟链路调度会不可避免地引入抖动。

抖动（Jitter）是指从 BAG 开始到帧的第一位发送出去之间的时间间隔，它是由虚拟链路调度和流量整形等因素引起的一种固定的发送延时。ARINC664 第 7 部分规定虚拟链路发送允许的最大抖动(Max_jitter)应同时满足下面两个公式[4]：

$$Max_{jitter} \le 40\mu s + \frac{\Sigma_{i\epsilon\{VL\ set\}}\left(20+L_{max_i}\right)\times 8}{Nbw} \quad (2\text{-}2)$$

$$Max_{jitter} \le 500us \quad (2\text{-}3)$$

式中，$Lmax_i$ 表示虚拟链路 VL_i 所能允许传输的 AFDX 帧的最大长度，单位为 Byte；Nbw 表示传输介质的带宽，单位是 bits/s。公式（2-2）描述了端系统的一条虚拟链路在调度过程中因其它虚拟链路而引起的抖动界限，公式（2-3）描述了 AFDX 网络上所有的虚拟链路允许的最大抖动值，即在任何情况下，抖动都必须被控制在 500us 以内，图 2-4 所示为虚拟链路调度产生的三种抖动值情况。




图 2- 4 调度抖动示意

Fig.2- 4 Jitter Concept

在保证每条虚拟链路的 BAG 情况下，虚拟链路调度对端系统的帧发送在允许

中国知网 https://www.cnki.net

的抖动范围内进行调度，决定虚拟链路多路复用后帧的发送次序，图 2-5 所示为一个具有两条虚拟链路（VL_1 和 VL_2）的端系统调度示例[16,17]。




图 2- 5 虚拟链路调度示例

Fig.2- 5 Example of Virtual Link Scheduling

2.1.3 发送冗余管理

AFDX 采用冗余网络增强数据传输的可靠性，以保证在某一个网络崩溃时仍可以继续正常通信。源端系统和目的端系统之间通过两个独立的网络进行连接，形成两个互为冗余的网络（网络 A 和网络 B）来提高网络的可靠性，端系统在这两个网络上同时传输帧，如果在传输过程中一个帧出现问题，可以用另一个冗余帧代替，所以帧的传输不会因任何一个网络部件的错误而受到影响，如图 2-6 所示。




图 2- 6 冗余机制

Fig.2- 6 Network Redundancy Mechanism

ARINC664 第 7 部分规定 AFDX 网络集成者需要根据实际应用对网络上的每条虚拟链路进行冗余配置，决定虚拟链路是否进行冗余发送，除特殊应用情况外，虚拟链路都应该被配置为冗余发送。同时为了简化端系统的接收处理，ARINC664 第 7 部分规定两个冗余帧之间的最大允许发送间隔为 0.5ms。

虚拟链路层的发送冗余管理（Transmit Redundancy Management，简称 TRM）功能是根据虚拟链路的冗余配置状态确定帧的传输方式，包括只在网络 A 传输、只在网络 B 传输或者在网络 A 和网络 B 同时传输（冗余传输）三种方式，如果需

中国知网 https://www.cnki.net

要冗余发送，则复制 AFDX 帧，并修改 AFDX 帧的网络接口标识（Interface_ID），然后通过相应的网络传输到目的端系统。

2.1.4 基于静态优先级的综合同步调度策略

从前面对流量整形和虚拟链路调度的分析中，可以知道流量整形通过控制参数 BAG 确定帧传输时间，虚拟链路调度通过控制参数 Jitter 对虚拟链路进行多路复用，并确定多路复用后帧的发送传输顺序。

（1）FIFO 调度策略

在 ARINC664 第 7 部分关于帧调度的定义中给出了一个基于 FIFO 调度策略的调度控制模型（以下文中简称“标准 AFDX 调度模型”），如图 2-7 所示。在这个模型中每个虚拟链路的数据流，首先要经过流量整形器（Traffic Regulator），调整帧的发送时间间隔不小于 BAG，然后进入虚拟链路调度器（Scheduler）进行多路复用，接着由调度器以 FIFO 的方式将多路复用后的帧发送出去。




图 2- 7 流量整形调度控制机制[4]

Fig.2- 7 Model of Scheduled Flow Control Mechanism[4]

文献[19]证明了在这个调度控制模型中，即使各条虚拟链路的配置参数不同，所有输出虚拟链路在端系统的延迟上界仍然相同，说明了由于不同类型的航空电子数据对传输实时性的要求不同（即某些紧急数据的时延上界比普通数据（不紧急）的时延上界要小），标准 AFDX 调度模型中的 FIFO 调度策略[18]不能很好地满足航空电子网络中紧急数据的传输需求。

（2）基于静态优先级的综合同步调度策略

在实际应用中，不同种类的数据通常具有不同的时延需求。航空电子网络传输的数据可以分为四类：第一类，非周期性的、有极高时延要求的紧急数据，如警报；第二类，周期性的、有硬性时延要求的数据，如传感器数据；第三类，非

中国知网 https://www.cnki.net

周期性的、有一定时延要求但不紧急的数据；第四类，非周期性的、也没有时延要求的数据，如文件传输[19]。由于作为虚拟链路层功能模块应用背景的飞行管理仿真系统通讯平台需要处理第二类和第三类数据，因此要求设计的虚拟链路层功能模块应该能够处理这些具有不同时延要求的数据。

文献[19]证明了采用“优先级调度”的虚拟链路，其高优先级数据帧发送延迟明显小于低优先级数据帧的延迟。可见采用优先级调度策略[20]可以克服标准 AFDX 调度模型中所有数据帧的延迟上界均相同的缺陷，满足不同时延要求的数据处理。

结合虚拟链路层功能模块的实际应用背景，通过对 ARINC664 第 7 部分给出的流量整形调度控制机制进行改进，这里给出一种基于静态优先级[21]的综合同步调度策略，以适应实际需求，其逻辑结构图如图 2-8 所示。




图 2- 8 基于静态优先级的同步调度

Fig.2- 8 Synchronous Scheduling Based on Static Priority

基于静态优先级的综合同步调度策略通过执行以下步骤完成对虚拟链路层帧的流量整形和发送调度：

1）对虚拟链路层的所有 VL 区分为高或低两个优先级，根据应用系统（FMS 仿真系统的各子系统）通讯数据的紧急程度，预先配置其所属 VL 的优先级，VL 的优先级一旦确定，在传输过程中将固定不变。

2）将标准 AFDX 调度模型的流量整形综合到虚拟链路调度。

3）虚拟链路调度器根据 VL 的优先级（对于具有同一优先级的 VL 则根据轮询策略），读取虚拟链路层 VL 队列缓冲的帧到虚拟链路多路复用缓冲。

4） 同时虚拟链路调度器采用同步调度对进入多路复用缓冲的各虚拟链路的帧进行流量整形并发送。

其中调度策略步骤 D 中的同步调度是在参考文献[22]的基础上进行改进得出的，其调度思想如下：

中国知网 https://www.cnki.net

A、设定最小调度周期为 1ms，同步所有虚拟链路在此周期内进行调度；

B、所有虚拟链路共用一个 Jitter 定时器，定时的最大抖动值由公式(2-2)确定，当 Jitter 定时器发生溢出，则被置于复位状态，直到下一个最小调度周期到来，才从复位状态中释放，重新开始计时工作；

C、每一条虚拟链路均具有一个独立的 BAG 定时器，即使两条虚拟链路拥有相同的 BAG 值，也不能共用同一个 BAG 定时器。这是因为当两条虚拟链路共用一个 BAG 定时器时，如果其中一条虚拟链路的 BAG 定时器因为传输问题需要被保持一段时间的复位，而另一条虚拟链路不需要时，这时将产生冲突。各 BAG 定时器应该独立运行。如果虚拟链路的 BAG 定时器被置于复位状态，则等待下一个最小调度周期到来，才从复位状态中被唤醒，重新开始计时；

D、每一条虚拟链路均拥有一个有效传输标识 FTT（Free To Transmit Flag，简称 FTT）。FTT 根据对应的 BAG 定时器的状态，通知调度器是否对该虚拟链路进行流量整形，作为虚拟链路流量整形及同步调度的控制信号；

E、当某条虚拟链路的 BAG 定时器时间到，置位相关 FTT（FTT 有效），如果在 BAG 间隔内且在抖动限制范围内，帧被调度则复位 FTT。如果 FTT 有效，但是在 Jitter 定时器溢出后相应的虚拟链路仍然没有帧可被进行流量整形即当前时刻相应的 VL 缓冲队列为空，则复位 BAG 定时器和 Jitter 定时器，但是仍然保持此 FTT 的有效状态，并等待下一个最小调度周期到来，将 BAG 定时器和 Jitter 定时器从复位状态唤醒，重新运行，循环此过程，直到在某个有效的 BAG 时间范围内该虚拟链路有帧到来，则该帧被调度，复位 FTT；

F、如果在某个最小调度周期内，有多条虚拟链路同时需要被流量整形，则依据虚拟链路的优先级和轮询方式在抖动允许范围内调度这些虚拟链路。

图 2-9 所示为该同步调度的示例，图中每一个 1ms 时间片为一个最小调度周期，调度器在 0ms 开始启动，记为周期 0，下面对每一个最小调度周期（周期 0 到周期 6）进行说明，其中 VL_A 和 VL_B 分别表示虚拟链路 A 和虚拟链路 B。

周期 0：调度器启动，将 FTT_A 和 FTT_B 置为有效（FTT_A=1，FTT_B=1），启动 BAG_A 和 BAG_B 定时器；调度器检测到 VL_A 有帧 A_0，调度 VL_A 的帧 A_0，并复位 FTT_A；在最大抖动 Max_Jitter 允许时间内 VL_B 没有帧可被流量整形，置位 Reset BAG_B，BAG_B 定时器保持复位状态直到下一个最小调度周期（周期 1），才重新开始计时。

周期 1：BAG_B 定时器启动；调度器检测到 VL_B 的 FTT_B 有效且 VL_B 有帧 B_0，对 VL_B 不经过任何抖动延时调度帧 B_0，并复位 FTT_B。

中国知网 https://www.cnki.net

周期 2：BAG_A 定时器时间到，置位 FTT_A；调度器检测到 VL_A 有帧 A_1，经过一定抖动延时后调度帧 A_1，并复位 FTT_A。

周期 3：FTT_A 和 FTT_B 均无效，不需要进行流量整形，也就不需要调度，保持原状态。

周期 4：BAG_A 和 BAG_B 定时器时间都到，置位 FTT_A 和 FTT_B；调度器检测到 VL_B 有帧 B_1，经过一定抖动延时后调度帧 B_1 并复位 FTT_B；VL_A 在超过最大抖动延时后没有帧可被流量整形，置位 Reset BAG_A，BAG_A 定时器保持复位状态直到下一个最小调度周期（周期 5），才重新开始计时。

周期 5：BAG_A 定时器启动；调度器检测到 VL_A 的 FTT_A 有效且 VL_A 有帧 A_2，经过一定抖动延时后调度帧 A_2，并复位 FTT_A。

周期 6：没有帧需要被流量整形，保持原状态。




图 2- 9 同步调度示例

Fig.2- 9 Synchronous Scheduling Example

基于静态优先级的综合同步调度策略是将帧的流量整形与虚拟链路的多路复用传输综合在一起，对进入虚拟链路层的帧，根据虚拟链路的优先级进行写调度（需要写到一个具有多并行通道的存储器），对等待发送的帧，在每个最小调度周期内根据虚拟链路的 BAG 时间状态，对帧完成整形流量，并在允许的抖动范围内同步发送可以被传输的帧。这种调度策略可以满足应用背景飞行管理仿真系统通讯平台的通讯要求，同时简化了控制逻辑和定时时间，在一定程度上简化了系统的设计，提高了调度效率。

2.2 接收功能分析

图 2-10 描述了虚拟链路层接收功能的工作过程。当虚拟链路层（虚链路部分）

中国知网 https://www.cnki.net

的底层网络对接收的 AFDX 帧完成 FCS 校验处理后，帧进入虚拟链路层。虚拟链路层根据序列号 SN 对虚拟链路的帧进行完整性检查，若 SN 不正确则将帧丢弃，否则将帧发送到接收冗余管理单元；在接收冗余管理单元，丢弃被判定为无效或冗余的帧，提交有效帧到上层网络。




图 2- 10 虚拟链路层接收工作过程

Fig.2- 10 Virtual Link Receive Process

2.2.1 完整性检查

AFDX 使用 SN 对虚拟链路上传输的帧进行顺序编号，因此虚拟链路层可以根据一定算法[23]对同一虚拟链路连续接收的帧的 SN 进行检查，判断虚拟链路接收的帧序列是否完整有效，把这个过程称为完整性检查（Integrity Check，简称 IC）。对于两条互为冗余的虚拟链路来说，双方的完整性检查是互相独立的，不受对方影响。

ARINC664 的第 7 部分规定了完整性检查的应用规则（以下文中简称“IC 规则”），可以归纳如下：

规则 1：RSN=PSN+1

规则 2：RSN=PSN+2

规则 3：RSN=0 或目的端系统复位后各虚链路上接收到的第一个帧

其中 RSN（Received SN）指当前接收帧的 SN；PSN（Previous SN）指同一虚链路上前一个接收帧的 SN；操作符“+”是指在 SN 的取值范围内进行循环加计算[24]，SN 的取值范围为 1~255，当 SN 超过最大值时，返回到循环的起始位置，即当 PSN=255 时，RSN=PSN+1=1。

规则 1 表示当前接收帧的 SN 符合期望的 SN，为上一接收帧的后续帧。

规则 2 的设计增加了完整性检查的鲁棒性，可以减少网络传输过程中交换机阻塞或者单个帧异常造成的影响，即单个帧的丢失不会影响后续到达帧的接收，

中国知网 https://www.cnki.net

如图 2-12 所示。虽然在这种情况下，目的端系统少接收了一个帧，但是对于非零错率的 AFDX 网络来说，可以认为单个帧丢失是可接受的。




图 2- 11 网络 A 发生帧丢失[4]

Fig.2- 11 A Frame is Lost on Network A[4]

规则 1 的 RSN=0 表示当前接收帧是在源端系统启动或复位后发送的第一帧，目的端系统在任何情况下都应该接收 SN 为 0 的帧，如图 2-11 所示。




图 2- 12 源端系统复位

Fig.2- 12 Reset of the Transmitting End System

如果接收帧的 SN 遵循以上规则，则被视为有效帧，被提交到冗余管理单元；否则被视为无效帧并丢弃。由此可以发现，对于无故障的网络来说，完整性检查的任务相当于只起到中转作用，而未对帧产生任何影响；对于有故障的网络来说，

中国知网 https://www.cnki.net

完整性检查则是要消除无效帧，并提交有效帧给负责接收冗余管理的单元。

2.2.2 接收冗余管理

由于 AFDX 网络的冗余机制，源端系统虚拟链路层的发送冗余管理将虚拟链路的帧进行复制，并同时发送到互为冗余的网络 A 和网络 B 进行传输，通常情况下目的端系统的虚拟链路层会收到两个互为冗余的 AFDX 帧，虚拟链路层的完整性检查只是对帧所在的虚拟链路的帧序列顺序进行检查，不会消除帧的冗余性，因此需要虚拟链路层根据一定的算法[25]对帧进一步处理，丢弃冗余帧，这个过程就是接收冗余管理（Receiving Redundancy Management，简称 RRM）。

在 AFDX 网络中，两个互为冗余的帧通过不同的 AFDX 网络交换机传递到同一个目的端系统。只要交换机输出端口的输入流量大于输出流量，就不可避免会产生交换延迟。由于不同的交换机的交换延迟不确定，导致两个互为冗余的帧到达目的端系统的时间间隔不确定[26]。因此，AFDX 在接收冗余管理中使用 SkewMax（最大偏斜）参数对冗余帧的接收时间进行限制。

SkewMax 是指接收两个独立网络传送的互为冗余的帧的最大允许时间间隔，单位为毫秒，如图 2-13 所示，如果帧 B1 距离帧 A1 的接收时间超过 SkewMax，则认为帧 B1 不是帧 A1 的冗余帧，而是一个新的有效帧，可以被提交到虚拟链路层的上层网络。ARINC664 第 7 部分规定 AFDX 网络集成者需要根据网络的拓扑结构即帧所经过的交换机数目，配置每条虚拟链路的 SkewMax 值，虽然在规定中没有明确给出 SkewMax 的取值上限，但是从其所举的例子中可以知道 SkewMax 的取值应不超过 5ms。




图 2- 13 SkewMax 的定义

Fig.2- 13 Concept of SkewMax

2.2.3 基于 SN 和 SkewMax 的 RRM 策略

虚拟链路层的接收冗余管理功能是滤除虚拟链路从网络中接收到的冗余帧，因此接收冗余管理策略（RRM 策略）的主要作用是确定接收帧是否为冗余帧。

对于两个互为冗余的帧，可以根据 SN 判断这两个帧的到达顺序，将先被 RRM

中国知网 https://www.cnki.net

单元接收的帧定义为启动帧，后接收的帧为备份帧。根据 ARINC664 第 7 部分对接收冗余管理功能的规定，本文采用一种基于 SN 和 SkewMax 的 RRM 策略，其执行规则如下：

规则 1：可配置

规则 2：启动帧和其冗余帧采用“先到优先使用”（First Wins）法则

规则 3：无条件接收超过 SkewMax 的备份帧

规则 4：处理后的帧的 SN 满足循环增长

规则 1 是指由于接收冗余管理功能应该支持基于虚拟链路配置使能或禁止，因此 RRM 算法需要能够根据接收帧所在的虚拟链路冗余配置状态，决定是否对该虚拟链路进行冗余管理。当虚拟链路的 RRM 使能时，RRM 算法执行；当虚拟链路的 RRM 禁止时，RRM 算法不对帧进行处理，直接将帧提交至上层网络。

规则 2 是指如果启动帧和备份帧的接收时间间隔在 SkewMax 之内，那么提交启动帧，并丢弃备份帧。

规则 3 是指如果启动帧和备份帧的接收时间间隔超过 SkewMax，那么备份帧应该被无条件接收，并提交至上层网络层。

规则 4 是指经过处理后被提交到上层网络的帧，其 SN 应该比上一帧的 SN 大，这个规则可以适应冗余虚拟链路发生丢帧的情况，图 2-14 描述了规则 4 的作用效果。




图 2- 14 RRM 算法规则 4 的作用效果

Fig.2- 14 Effects of RRM Policy Rule 4

如图 2-14 所示，互为冗余的虚拟链路 A 和虚拟链路 B 分别通过网络 A 和网络 B 传输，在网络 A 传输过程中发生帧 A2 丢失，且帧 A3 在冗余帧 B2 到达之前被接收，这时如果为了满足 SN 递增不接收帧 A3 而等待帧 A2，则会造成虚拟链路 B 的帧接收阻塞，规则 4 有效地避免了这种情况的发生。虽然此规则在某些情

中国知网 https://www.cnki.net

况下，会使冗余帧失效（如 B2 被丢弃），但是相比虚拟链路阻塞可能产生的影响，单个帧丢失是可接受的。

2.3 总体设计方案

2.3.1 设计背景

航空数据总线 ARINC429 的最大带宽分别仅为 100Kbps，已不能满足下一代航空电子系统对数据通信的要求，而 AFDX 作为下一代航空数据网络标准的最佳选择，无疑具有广阔的应用前景[27]。

在“大型民用飞机飞行管理数字仿真系统”科研项目中完成的 FMS 仿真通讯平台中，对采用 ARINC429 总线结合以太网 TCP/IP 协议的数据传输方式进行了研究实现。




图 2- 15 基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台网络结构

Fig.2- 15 Network Architecture of Communication Platform for FMS Simulator

图 2-15 所示为基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台的网络结构。将此通讯平台的网络结构比照 AFDX 的网络构架，可以发现：

1）对仿真计算机进行多播发送的总线计算机，相当于 AFDX 网络中的交换机；各仿真计算机相当于 AFDX 网络中的端系统；

2）每条 ARINC429 传输链路则可以看成是 AFDX 的虚拟链路；

3）通讯平台采用 ARINC429 格式编码的 FMS 信号消息也可以由 AFDX 的帧封装技术封装成 AFDX 帧。

综合上述对比，可以考虑在前期完成的基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台的基础上实现“基于 AFDX 的飞行管理仿真通讯平台”，已满足不断

中国知网 https://www.cnki.net

发展的航空电子需求。

本文实现的端系统虚拟链路层功能模块是为应用到“基于 AFDX 的飞行管理仿真通讯平台”的端系统的研制而进行研究设计的，以促进下一步研制 AFDX 端系统。

2.3.2 总体结构设计

根据 ARINC664 第 7 部分所描述的虚拟链路层功能以及前面的分析，整个虚拟链路层功能模块可以分为两大部分：数据存储和数据处理。

数据存储部分负责整个虚拟链路层功能模块的数据及相关信息存储，包括从外部获得的虚拟链路属性配置信息的存储、发送和接收处理过程的数据缓存以及数据处理过程中的错误告警信息存储，同时还包括为虚拟链路层和上层网络以及下层网络提供数据读写接口。

数据处理部分负责对进入虚拟链路层的数据帧进行发送和接收的控制处理，完成虚拟链路层功能模块的通讯功能，包括发送过程中对帧进行流量整形、对虚拟链路进行调度以及发送冗余管理，接收过程中对帧进行完整性检查和接收冗余管理。数据处理部分是虚拟链路层功能模块的设计重点[28-30]。

为了实现端系统协议栈虚拟链路层的功能，对虚拟链路层模块进行进一步功能模块划分，主要包括以下七个模块：发送缓存模块、接收缓存模块、接收处理模块、发送处理模块以及错误告警模块，本文依据对虚拟链路层的功能模块划分，从发送和接收的工作流程角度，将虚拟链路层的所有功能模块分成发送功能模块和接收功能模块两个大模块进行设计实现，如图 2-16 所示。




图 2- 16 虚拟链路层功能划分

Fig.2- 16 VL Layer Functional Structration

中国知网 https://www.cnki.net

（1）发送功能模块

AFDX 帧通过发送缓存单元的写接口从上层网络进入虚拟链路层的发送缓存，接着发送处理单元从外部获取该帧所在虚拟链路的相关配置，对帧进行相应处理，然后发送给下层网络，并对处理过程中的出错信息进行错误告警。发送功能模块完成虚拟链路层传输的发送功能，设计过程中包含了发送缓存、发送处理和错误告警的设计。

（2）接收功能模块

AFDX 帧通过接收缓存单元的写接口从下层网络进入虚拟链路层的接收缓存，接着接收处理单元从外部获取该帧所在虚拟链路的相关配置，对该帧进行相应处理，然后发送给上层网络，并对处理过程中的出错信息进行错误告警。接收功能模块完成虚拟链路层传输的接收功能，设计过程中包含了接收缓存、接收处理和错误告警的设计。

2.3.3 FPGA 选型

全球各厂家现提供的 AFDX 卡都是一卡双通道。由于 AFDX 卡是全双工卡，即有两个 TX 和两个 RX 同时在发送和接收数据，这就要求卡上的协议处理芯片具有多任务并行处理能力，也就是要有 4 个任务并行处理两个 TX 和两个 RX，而并行多任务处理是 FPGA 的强项，所以 FPGA 是实现 AFDX 端系统虚拟链路层功能的最佳选择。

为了方便后续将本文实现的虚拟链路层功能模块移植到 AFDX 端系统设计中，考虑本文设计背景中的 AFDX 端系统是选用 Xilinx ML510 评估板作为开发实现平台，其中 Xilinx ML510 评估板采用了 Xilinx FPGA 的 Virtex-5XCSVFX130T 芯片，因此本文选择 Xilinx Virtex-5XCSVFX130T FPGA 芯片实现虚拟链路层功能模块。

Xilinx Virtex-5XCSVFX130T FPGA 芯片[31]提供超过 13 万个逻辑单元、超过 10700kb 的 block RAM 内存、运作速度每秒达 6.5Gb 的 RocketIO GTX 串行收发器以及两个 IBM PowerPC440 处理器，可以充分满足本文的设计需求。

2.3.4 基于 FPGA 的设计流程

FPGA（Field Programmable Gate Array，现场可编程门阵列）是一种高密度可编程逻辑器件，它将很多基本逻辑单元集成在一个芯片中，采用 RAM、Flash 或反熔丝等工艺，使其具有可配置性和可编程性。FPGA 利用其可配置性和可编程性可以根据不同的需要，选定不同的参数，方便地移植到不同的设计应用中，避

中国知网 https://www.cnki.net

免通常 ASIC 单片系统设计周期长、前期投资风险大等缺点，日渐成为数字系统科研试验的最佳途径[32]。

理解和掌握 FPGA 的开发流程是进行 FPGA 设计的前提，FPGA 的设计流程一般如图 2-17 所示，包括电路功能设计、设计输入、功能仿真、综合、综合后仿真、实现和布局布线、时序仿真与验证、加载调试等主要步骤[33]。




图 2- 17 FPGA 设计流程

Fig.2- 17 FPGA Design Flow

1）电路功能设计。在这一步主要是把设计目标模块化以及定义各模块间信号连接关系等。

2）电路设计输入。通过原理图或硬件描述语言等方式把电路构思输入给 EDA 工具，由于设计工程量大且考虑到升级换代，本文选择使用 Verilog HDL 进行设计输入[34]。

3）功能仿真。也称为前仿真，在用 Verilog HDL 语言进行模块的代码编写工作之后，就必须进行初步功能验证，验证代码是否符合设计逻辑功能，本文使用 ModelSim 和 ISE 软件来完成这个过程，通过编写 TestBench 验证在理想状态下逻辑功能的正确性。

4）综合。综合就是指将 HDL 语言或者原理图等设计输入翻译成由与、或、非门、RAM 和触发器等基本逻辑单元组成的网表，并根据要求进行优化。考虑到设计成本和便利，本文使用 ISE 内集成的综合工具 XST 来完成综合任务。

5）综合后仿真。这个阶段的仿真是检查综合结果是否与原设计一致。在仿真的时候，把综合生成的标准延时文件反标注到综合仿真模型中去，这样可以估计门级延时带来的影响。不过随着综合工具日益成熟，对于一般设计可以省略这个步骤。

中国知网 https://www.cnki.net

6）布局布线。布局是指将逻辑网表中的硬件原语或者底层单元合理适配到 FPGA 内部的固有硬件结构上；布线是指根据布局的拓扑结构，利用 FPGA 内部的连线资源合理正确连接各个元件的过程。

7）时序仿真与验证。也称为后仿真，将布局布线的时延信息反标注到设计网表中，进行时序仿真，检查有无时序违规等现象发生。

8）下载与调试。将最后生成的配置文件在线载入 FPGA 中进行测试，可以使用逻辑分析仪和示波器协助分析结果。如果验证无误，就可以把配置文件写入 PROM 中，完整设计。

2.4 本章小结

本章首先对端系统虚拟链路层的功能从发送和接收两个角度进行了详细分析，在对发送功能的分析中提出了基于静态优先级的综合同步调度策略实现流量整形和虚拟链路调度，在对接收功能的分析中，介绍了实现接收冗余管理功能的基于 SN 和 SkewMax 的 RRM 策略；然后在功能分析的基础上结合本文的设计背景，提出了实现虚拟链路层功能模块的总体设计方案；最后对本文的 FPGA 选型做出了说明以及介绍了 FPGA 的一般设计流程。

中国知网 https://www.cnki.net

第三章 端系统虚拟链路层发送功能模块设计与仿真

3.1 发送功能模块总体结构设计

前面已经对发送功能模块需要实现的功能进行了分析。发送功能模块在实现过程中主要涉及到发送缓存、发送处理和错误告警的设计，其设计逻辑结构如图3-1 所示，其中发送缓存子模块负责存储虚拟链路层从上层网络接收的帧，供发送功能模块进行处理；调度器子模块和 TRM 子模块共同完成发送处理，调度器子模块实现虚拟链路层的流量整形和虚拟链路调度，TRM 子模块对调度帧进行冗余发送管理。以下分三小节详细阐述各子模块的设计和实现情况。




图 3- 1 发送功能模块内部逻辑图

Fig.3- 1 Transmit Module Logical Block

3.2 发送缓存子模块

3.2.1 结构设计

发送功能模块的数据处理是采用本文提出的基于静态优先级的综合同步调度策略，因此根据此调度策略对数据存储的要求，发送缓存的设计需要考虑为至少 3 条虚拟链路提供缓冲队列，且这种缓冲队列需要满足调度器子模块对各虚拟链路帧读取的顺序性，对于这一点，考虑采用 FIFO 缓冲无疑是最优化的选择；同时发送缓存的设计还必须考虑为调度器子模块在写调度虚拟链路缓冲队列时提供一

中国知网 https://www.cnki.net

个可以控制读写指针的存储器，以将帧写入存储器中对应的虚拟链路分配通道，方便同步调度过程中的流量整形和帧发送。

Xilinx 的 IP Core 生成工具 Packet Queue V2.2 将 FIFO 生成器和块存储生成器整合到一个存储器核中，这样的整合模型正好符合本文发送缓存的设计需求，同时通过 Xilinx 的 CORE Generator，用户可以自己定义 Packet Queue 的结构[35]，根据实际设计需求对核参数进行配置，包括前端 FIFO 缓冲的通道数、读写接口存储器的位宽、深度和存储类型等，因此发送缓存的实现采用 Packet Queue 的结构。

发送过程应该从数据帧进入虚拟链路层算起，首先数据帧被写入发送缓存，然后在调度器的作用下，进入 TRM 子模块，最后被发送。功能上要经过数据帧的接收、成帧、调度写入 VL 多路复用缓冲，然后等待调度发送。整个过程需要对虚拟链路层的上层网络提供写操作握手信号和写数据接口；对发送功能模块内部的调度器子模块提供写调度接口和读控制接口以及对 TRM 子模块提供读数据接口。图 3-2 给出了 Packet Queue 在本设计中的应用框图。




图 3- 2 发送缓存子模块的内部逻辑结构

Fig.3- 2 Transmit Buffer Sub-module Logic Structure

在这个设计中，根据以下几点对发送缓存的参数进行配置：

1）考虑虚拟链路层功能模块支持 3 条发送虚拟链路，因此对发送缓存配置 3 个输入通道缓冲，作为对应编号的虚拟链路的缓存，存储来自虚拟链路层上层网络的数据帧，将这种输入通道缓冲命名为 VL 缓冲。

2）考虑增强虚拟链路层功能模块与上层网络层的数据接口对接能力，对读写接口的数据宽度均配置为 32bits，即一个帧包含的 word 个数范围为 15 到 379。

3）ARINC664 第 7 部分虽然没有规范每条虚拟链路的缓冲大小范围，但是要求每条虚拟链路应该具备缓存 4 条子虚拟链路的能力。考虑在最坏的情况下，4 条子虚拟链路都需要被虚拟链路处理，且每条子虚拟链路需要被缓存的帧均是长

中国知网 https://www.cnki.net

度为 1518bytes 的最大帧，为了满足要求，每条虚拟链路应至少具备 1518×4 bytes 的缓冲大小，因此配置发送缓存每个输入缓冲通道的深度为 1024words（写接口的每个 word 的位宽为 32bits），配置多路复用缓冲的深度为 2048words（读接口的每个word的位宽亦为32bits），其中配置每个通道可支持的帧为最多8个parkets。

3.2.2 写操作功能实现

发送缓存子模块的写操作负责与虚拟链路层的上层网络交互，并在调度器子模块的控制下将来自上层网络的帧写到 VL 多路复用缓冲。其中写接口完成将来自上层网络的数据帧写到相应 VL 缓冲的过程，其信号如表 3-1；写调度接口实现将 VL 缓冲的帧在调度器子模块的控制下写入 VL 多路复用缓冲的过程，其信号如表 3-2。

表 3- 1 写接口信号

信号名称	位宽	属性	说明
WR_CLK	3	输入	写时钟，其中 WR_CLK[n]代表通道 n 的写时钟
RST	1	输入	被置 1 时复位发送缓存内部所有逻辑
STAT_INIT_BUSY	1	输出	发送缓存初始化内部逻辑时，被置 1
WR_SRC_RDY	3	输入	WR_SRC_RDY[n]被置 1，表示外部有数据要写如输入通道 n
WR_DST_RDY	3	输出	WR_DST_RDY[n]被置 1，表示输入通道 n 准备好接收数据
WR_DATA	96	输入	写入输入通道 n 的数据
WR_SOF	3	输入	被置 1 时，表示 WR_DATA 上的数据是当前传输帧的第一个 word
WR_EOF	3	输入	被置 1 时，表示 WR_DATA 上的数据是当前传输帧的最后一个 word
WR_REM	6	输入	当前 WR_DATA 上传输帧的有效 Byte 数
STAT_AF1_THRESH	10	输入	由用户指定输入通道的满门限界限
STAT_AF1	3	输出	STAT_AF1[n]被置 1，表示该输入通道的 words 已经达到设定的满门限

中国知网 https://www.cnki.net

表 3- 2 写调度接口信号

信号名称	位宽	属性	说明
STAT_WR_AVAIL	3	输出	STAT_WR_AVAIL[n]被置 1 时表示，输入通道 n 的缓冲至少有 1 个 word
WR_SCH_CH	2	输入	2 进制编码的输入通道号，表示该通道缓冲的帧正被传送到 VL 队列缓冲
WR_SCH_EN	1	输入	被置 1 时表示 WR_SCH_CH 的值是有效的，帧应该被传输
WR_SCH_ACK	3	输出	WR_SCH_ACK[n]被置 1 时，表示 1 个 word 从输入通道 n 被写入 VL 队列缓冲
STAT_EOF	3	输出	STAT_EOF[n]被置 1 时，表示当前输入的帧已被写入 VL 队列缓冲
STAT_CH_IN	2	输入	2 进制编码的输入通道号，指定要查询的 VL
STAT_CH_OUT	2	输出	2 进制编码的输入通道号，表示 STAT_PKT_CNT 所属的 VL
STAT_PKT_CNT	4	输出	VL 队列缓冲中指定查询的 VL 的存储帧数

本文采用两个有限状态机 WR 及 FPW 对这两个过程进行控制，写操作的写接口和写调度接口由若干个状态组成，其流程控制依照当前的状态和事件的输入进行转换。

下面以这两个状态机的设计对发送缓存的写操作实现进行详细说明。

（1）写接口控制状态机 WR

写接口在状态机 WR 的控制下完成上层网络对虚拟链路层的数据写操作，状态机 WR 如图 3-3 所示，圆框代表写接口的状态，方框内的字符代表触发事件，箭头代表状态转移方向。

控制写接口的状态机 WR 分为空闲状态（IDLE）、写握手状态（WR_ACK）、写状态（WR_FST\WR_MID\WR_LST）和写等待状态(WR_WAIT)4 个状态，分述如下。

1）空闲状态（IDLE）

当发送缓存子模块复位（RST=1），写接口将处于空闲状态，写接口的传输停止；当发送缓存子模块完成复位（STAT_INIT_BUSY=0），表明发送缓存子模块已完成了内部逻辑的初始化，可以进行写操作，写接口才能脱离空闲状态进入写握手状态。

中国知网 https://www.cnki.net




图 3- 3 写接口状态机 WR 的设计

Fig.3- 3 Design of WR FSM for Write Interface

2）写握手状态（WR_ACK）

写接口在此状态下等待虚拟链路层的上层网络发起写请求。写握手状态所要做的工作是进行状态判别，在以下情况跳出写握手状态：

A、接收到有效的写请求。当接收到写请求（WR_SRC_RDY[vl_id]=1）后，如果发送缓存子模块应答信号有效（WR_DST_RDY[vl_id]=1）且 VL 缓冲没有上限溢位（满门限标识 STAT_AF1[vl_id]=0），则写操作请求有效，进入写状态。

B、发送缓存子模块发出复位指令，则进入空闲状态。

C、若上述条件未满足则状态不变，继续进行监控写请求信号 WR_SRC_RDY。

3）写状态（WR_FST\WR_MID\WR_LST）

发送缓存子模块在该状态下执行写操作。在 WR_FST 状态下，写接口写入带有有效起始标识（WR_SOF=1）的帧，即接收帧的第一个 word，然后进入 WR_MID 状态。在 WR_MID 状态下，持续写操作，完成帧中间部分 words 的接收，直到写接口的 WR_EOF 被置 1，状态机 WR 进入 WR_LST 状态。在 WR_LST 状态下，完成接收帧的最后一个 word 的写入。状态机 WR 在以下情况跳出写状态：

A、写过程中发送缓存子模块发生复位，则进入空闲状态。

B、在 WR_LST 状态下，如果外部系统的写请求未被撤销且 VL 缓冲没有上限溢位，则进入 WR_FST 状态，继续该输入通道的写操作。

中国知网 https://www.cnki.net

C、如果写请求被撤销（WR_SRC_RDY[vl_id]=0），则进入写等待状态。

4）写等待状态（WR_WAIT）

写接口进入写等待状态后，所需的工作是等待 VL 缓冲确认当前通道的写操作已被撤销（STAT_EOF=1），然后进入写握手状态。如果等待过程中发送缓存子模块发生复位，则进入空闲状态。

（2）写调度控制状态机 FPW

写调度接口在状态机 FPW 的控制下完成将指定 VL 缓冲的帧写入 VL 多路复用缓冲。其中状态机 FPW 控制信号的设置和 VL 缓冲的通道选择由调度器子模块控制，这部分内容在调度器子模块的设计中将进行介绍，这里不做罗列，状态机 FPW 如图 3-4 所示，圆框代表写调度接口的状态，方框内的字符代表触发事件，箭头代表状态转移方向。




图 3- 4 写调度接口 FPW 状态机的设计

Fig.3- 4 Design of FPW FSM for Write Scheduling Interface

中国知网 https://www.cnki.net

控制写调度接口的状态机 FPW 分为空闲状态（FPW_IDLE）、写调度握手状态（FPW_ACK）和写调度状态（FPW）3 个状态，分述如下。

1）空闲状态（FPW_IDLE）

当发送缓存子模块复位（RST=1），写调度接口将处于空闲状态，写调度接口的传输停止；当发送缓存子模块完成复位（STAT_INIT_BUSY=0），表明发送缓存子模块已完成了内部逻辑的初始化，可以接受调度器子模块的写调度控制指令操作，写调度接口才能脱离空闲状态进入写调度握手状态。

2）写调度握手状态（FPW_ACK）

写调度接口在此状态下等待调度器子模块的写调度控制指令。状态机 FPW 在以下情况跳出写调度握手状态：

A、接收到有效的写调度指令。当接收到写调度指令（WR_SCH_EN=1，WR_SCH_CH=vl_id）后，如果 VL 缓冲的相应通道非空（STAT_WR_AVAIL[vl_id]=1）且 VL 多路复用缓冲的相应通道没有上限溢位（STAT_PKT_CNT<MaxPN），则写调度指令有效，状态机 FPW 进入写调度状态。

B、发送缓存子模块发出复位指令，则进入空闲状态。

3）写调度状态（FPW）

发送缓存子模块在该状态下执行写调度操作。状态机 WR 在以下情况跳出写状态：

A、写过程中发送缓存子模块发生复位，则进入空闲状态。

B、检测到 VL 多路复用缓冲的相应通道发生上限溢位，即当前通道的帧个数已经超过设定的最大允许值 Max PN，一旦发生这种情况，当前通道的写调度被禁止，同时状态机切换到写调度握手状态。

C、当前写调度操作已将调度帧写入 VL 多路复用缓冲，则进入写调度握手状态。

3.2.3 读操作功能实现

发送缓存的读操作负责与调度器子模块、TRM 子模块交互，在调度器子模块的控制下完成 TRM 子模块对 VL 多路复用缓冲的帧读取。其中读控制接口完成对 VL 多路复用缓冲的输出帧选择，其信号如表 3-3 所示；读接口实现 TRM 子模块对 VL 多路复用缓冲的帧读取，读指针控制接口通过将每一个被读取的帧从 VL 多路复用缓冲中删除，释放占用的存储单元，实现对 VL 多路复用缓冲存储空间的维护，这两个接口的信号如表 3-4 所示。

中国知网 https://www.cnki.net

表 3- 3 读控制接口信号

信号名称	位宽	属性	说明
rd_clk	1	输入	读时钟，上升沿触发
RST	1	输入	被置 1 时，复位发送缓存子模块内部所有逻辑
STAT_RD_AVAIL	3	输出	STAT_RD_AVAIL[n]被置 1 时，表示 VL 多路复用缓冲通道 n 至少有 1 个帧
RD_SCH_CH	2	输入	2 进制编码的 VL 多路复用缓冲通道号，指定要读取的缓冲通道
RD_SCH_SRC_RDY	1	输入	被置 1 时，表示外部请求读取 VL 多路复用缓冲
RD_SCH_DST_RDY	1	输出	被置 1 时，表示 VL 多路复用缓冲通道 n 已经收到读请求
RD_SCH_ACK	1	输出	被置 1 时，表示指定的 VL 多路复用缓冲通道已经接受请求，并且有数据可以发送

表 3- 4 读接口和读指针控制接口信号

信号名称	位宽	属性	说明
RD_DST_RDY	1	输入	被置 1 时，表示外部已准备好接收数据
RD_SRC_RDY	1	输出	被置 1 时，表示 VL 多路复用缓冲通道 n 准备好发送数据
RD_DATA	32	输出	从 VL 多路复用缓冲通道输出的数据，为待读取帧的一个 word
RD_SOF	1	输出	当前出现在 RD_DATA 上的是帧的起始 word
RD_EOF	1	输出	当前出现在 RD_DATA 上的是帧的结束 word
RD_REM	2	输出	出现在 RD_DATA 上带有 RD_EOF 标识的 word 的有效 Byte 个数
RD_PKT_SRC_RDY	1	输入	被置 1 时，表示外部请求对 VL 多路复用缓冲进行操作
RD_PKT_DST_RDY	1	输出	被置 1 时，表示 VL 多路复用缓冲通道 n 接受外部操作请求
RD_PKT_INDEX	4	输入	指定要删除的帧个数
RD_PKT_CH	2	输入	2 进制编码的 VL 多路复用缓冲通道号，指定要操作的缓冲通道
RD_PKT_FLUSH	1	输入	被置 1 时，表示对指定帧进行删除操作

中国知网 https://www.cnki.net

本文通过有限状态机 REG 来对读操作过程中的读控制接口、读接口和读指针控制接口进行控制，实现发送缓存的读操作，状态机 REG 如图 3-5 所示，圆框代表读操作的状态，方框内的字符代表触发事件，箭头代表状态转移方向。




图 3- 5 读操作状态机 REG 的设计

Fig.3- 5 Design of REG FSM for Reading Operation

控制读操作的状态机 REG 分为空闲状态（REG_IDLE）、读操作握手状态（REG_ACK）、读状态（REG_RD）和读指针对齐状态（PB_AGN）4 个状态，分述如下。

1）空闲状态（REG_IDLE）

当发送缓存子模块复位（RST=1），状态机 REG 将处于空闲状态，VL 多路复用缓冲拒绝外部的读请求；当发送缓存子模块完成复位（STAT_INIT_BUSY=0），状态机 REG 才能脱离空闲状态进入读操作握手状态。

2）读操作握手状态（REG_ACK）

中国知网 https://www.cnki.net

VL 多路复用缓冲在此状态下等待调度器子模块的读控制指令。状态机 REG 在以下情况跳出读操作握手状态：

A、接收到有效的读请求指令。当接收到读请求指令（RD_SCH_SRC_RDY=1，RD_SCH_CH=vl_id）后，如果应答信号有效（RD_SCH_ACK=1）且 VL 多路复用缓冲相应通道非空（STAT_RD_AVAIL[vl_id]=1），则读请求指令有效，进入读状态。

B、发送缓存子模块发出复位指令，则进入空闲状态。

3）读状态（REG_RD）

发送缓存子模块在该状态下执行 TRM 子模块对 VL 多路复用缓冲指定通道的帧读取，被请求读取的帧从带有标识 RD_EOF=1 的 word 开始，在每个 rd_clk 上升沿 RD_DATA 数据线上持续出现该帧的每一个 word（32bits），直到出现带有标识 RD_ EOF=1 的 word。状态机 REG 在以下情况跳出读状态：

A、读过程中发送缓存子模块发生复位，则进入空闲状态。

B、当前读操作，TRM 子模块已读取完帧（RD_EOF=1），且外部请求对读指针进行操作被接受（RD_PKT_SRC_RDY）则进入读指针对齐状态。

4）读指针对齐状态（PB_AGN）

发送缓存子模块在该状态下根据用户的设定（本设计配置 RD_PKT_INDEX=1、RD_PKT_CH=vl_id、RD_PKT_FLUSH=1）将每一个在读状态下被读取的帧从 VL 多路复用缓冲删除。状态机 REG 在以下情况跳出读指针对齐状态：

A、读过程中发送缓存子模块发生复位，则进入空闲状态。

B、当前读操作，TRM 子模块完成对读指针的操作（RD_PKT_DST_RDY=1），则进入读操作握手状态。

3.2.4 时序仿真

下面对设计的发送缓存子模块写接口和读接口分别进行时序仿真，关于写调度接口、读控制接口和读指针控制接口的时序仿真，由于涉及到多个子模块的综合调度，因此放到发送功能模块的顶层功能仿真中进行介绍。

图 3-6 为发送缓存子模块写接口的时序仿真波形，模拟了虚拟链路层上层网络对发送缓存子模块 VL 缓冲的写过程。仿真设定的输入是对 VL 缓冲的通道 0（VL_0）写入帧长度为 60bytes 的帧（15 个 words），通过观察仿真信号的时序检查设计的逻辑正确性。

从图中可以看出复位后发送缓存子模块的 VL_0 缓冲被写入的帧符合期望的结

中国知网 https://www.cnki.net

果，且从波形中可以发现所有信号的时序均是正确的，因此设计的发送缓存子模块可以为虚拟链路层与上层网络提供写接口。




图 3- 6 发送缓存写接口时序仿真

Fig.3- 6 Write Interface Timing Simulation of Transmit Buffer

图 3-7 为发送缓存子模块读接口的时序仿真波形，模拟了 TRM 子模块对发送缓存子模块 VL 多路复用缓冲的读过程。仿真期望的输出是 VL 多路复用缓冲的通道 0（VL_0）输出长度为 60bytes 的帧。

通过对仿真波形的观察可以看出，输出帧在读请求（pqf_rd_dst_rdy=1）和读有效（pqf_rd_src_rdy=1）信号配合下在读状态（regulator_state=2）完成了读取过程，其中在帧的起始标识（pqf_rd_sof=1）和结束标识（pqf_rd_eof=1）之间帧的长度为 60bytes（rd_len=60），可见仿真输出结果完全符合期望输出。同时从图中可以发现所有信号的时序均是正确的，因此设计的发送缓存可以为 TRM 子模块提供读接口。




图 3- 7 发送缓存读接口时序仿真

Fig.3- 7 Read Interface Timing Simulation of Transmit Buffer

中国知网 https://www.cnki.net

3.3 调度器子模块

3.3.1 结构设计

结合前面对流量整形和虚拟链路调度的分析[36]，同时根据本文提出的基于静态优先级的综合同步调度策略，调度器子模块综合了发送功能模块的流量整形和虚拟链路调度的设计，其内部逻辑如图 3-8 所示。其中 BAG/Jitter 定时器单元负责为调度器子模块提供虚拟链路的有效传输标识 FTT 状态，调度器控制单元负责执行调度策略，为整个调度器子模块的运行提供控制信号。下面对这两个单元的功能实现进行介绍。




图 3- 8 调度器子模块内部逻辑框图

Fig.3- 8 Scheduler Sub-module Logic Structure

3.3.2 BAG/Jitter 定时器单元功能实现

BAG/Jitter 定时器单元包含 Jitter 和 BAG 两种定时器，根据本文提出的基于静态优先级的综合同步调度策略，每条虚拟链路需要一个独立的 BAG 定时器，而所有虚拟链路共用一个 Jitter 定时器，因此这个单元需要为调度器子模块提供 3 个 BAG 定时器和 1 个 Jitter 定时器。该单元在调度器控制单元的控制下，根据 Jitter 定时器和各虚拟链路 BAG 定时器的状态为调度器子模块提供虚拟链路的有效传输标识 FTT 的状态。

（1）Jitter 定时器

根据调度策略，Jitter 定时器在每个最小调度周期重新开始计时，且最小调度周期为 1ms，而 Jitter 的最大值只能为 500us（由公式（2-3）给出，AFDX 网络上所有的虚拟链路允许的最大抖动值，即在任何情况下，最大抖动都必须被控制在 500us 以内），因此可以将 Jitter 的定时综合到调度周期的定时控制中。

中国知网 https://www.cnki.net

图 3-9 描述了 Jitter 定时器的程序流程，其中调度周期的计数最大值 T_MAC_CT 可由定时器的时钟周期计算得到，Jitter 计数最大值 Jitter_MAX_CT 根据虚拟链路层 3 条虚拟链路的配置，由公式（2-2）计算出实际应用中虚拟链路最大抖动的时间值，再比照定时器的时钟周期得到。考虑极端情况，假设虚拟链路的抖动为 500us, Jitter 定时器以虚拟链路层模块所能支持的最大工作频率 100Mhz 即最小周期为 10ns 运行，可以得到 T_MAC_CT=1,000,000/10=100,000，Jitter_MAX_CT=500,000/10=50,000，而 2^{16}=65,536，2^{17}=131,072，即 T_MAC_CT 和 Jitter_MAX_CT 可以分别用一个 17 位和一个 16 位寄存器存储，因此 Jitter 定时器只需要一个 21 位的计数器即可满足要求。




图 3- 9 Jitter 定时器程序流程图

Fig.3- 9 Jitter Timer Flowchart

Jitter 定时器在每个最小调度周期内进行定时工作，当 Jitter 定时器的计数器值 T_cnt_reg 达到 Jitter_MAX_CT，表示当前虚拟链路传输达到允许的最大抖动值，则置位 jitter_tick；定时器继续工作，直到计数器值 T_cnt_reg 达到 T_MAX_CT，当前调度周期已经结束，清零计数器 T_cnt_reg 并复位 Jitter 标识 jitter_tick，同时根据检查 BAG_RST[n]判断是否需要唤醒处于复位状态的 BAG 定时器；等待下一个定时时钟上升沿到来启动新的一个调度周期，Jitter 定时器重新开始计时工作。Jitter 定时器应用于虚拟链路层的所有虚拟链路[37]，为调度控制单元提供虚拟链路

中国知网 https://www.cnki.net

的最大抖动时间到达标识 jitter_tick，其启动复位控制只与最小调度周期相关，在每个最小调度周期的起始重新开始启动计时。

（2）BAG 定时器

根据调度策略的设计，每一条虚拟链路具有一个独立的 BAG 定时器，即各 BAG 定时器独立运行，图 3-10 给出了某条虚拟链路的 BAG 定时器工作流程，可以适用于虚拟链路层功能模块的其他虚拟链路。其中定时器的计数最大值 BAG_MAX_CT 根据所在虚拟链路的 BAG 配置，再比照定时器的时钟周期得到。考虑极端情况，使用公式（2-1）给出的 BAG 最大值 128ms，定时器以虚拟链路层模块所能支持的最大工作频率 100Mhz 即最小周期为 10ns 运行，并且在每个时钟周期计数值增 1，可以得到 BAG_MAX_CT=128,000,000/10=1,280,000，而 2^{21}=2,097,152，所以定时器可以用一个 21 位的计数器完成。




图 3- 10 BAG 定时器程序流程图

Fig.3- 10 BAG Timer Flowchart

调度器启动后，虚拟链路的 BAG 定时器被置于复位状态，且其有效传输标志 FTT 被置位；保持复位状态直到在某个最小调度周期此虚拟链路有帧需要被调度，

中国知网 https://www.cnki.net

此时调度器清零 BAG_RST[n]，该虚拟链路的 BAG 定时器在这个最小调度周期开始启动计时；随后 BAG 定时器在每个时钟周期增 1；当定时器的计数值 BAG_COUNT 达到最大值 BAG_MAX_CT，表示该虚拟链路 BAG 时间到，有效传输标志 FTT 和 BAG_FLG 被置位，同时清零 BAG_COUNT；在下一个时钟周期，计数器重新开始计时。如果在某个 FTT 有效的最小调度周期内 Jitter 定时器发生溢出，则调度器发来控制信号 BAG_RST=1，将当前虚拟链路的 BAG 定时器置为复位状态，直到下一个最小调度周期到来清零 BAG_RST，BAG 定时器从复位状态中被唤醒，重新开始计时。

3.3.3 调度器控制单元功能实现

该单元负责执行本文提出的调度策略，完成帧流量整形、VL 调度、VL 多路复用以及 TRM 子模块的控制。包括两个过程：第一个过程是对写入发送缓存子模块 VL 缓冲的帧根据虚拟链路的优先等级，通过写调度接口控制帧从各 VL 缓冲写入 VL 多路复用缓冲的顺序，实现对虚拟链路的第一步调度；第二个过程是在每个最小调度周期对 BAG/Jitter 定时器进行监控确定是否有帧需要被流量整形和通过发送缓存子模块的读控制接口查询 VL 多路复用缓冲确定是否有帧可以发送，并根据调度的结果对 BAG/Jitter 定时器的复位以及有效传输标识 FTT 进行控制，同时决定是否通知 TRM 子模块对调度帧进行读取发送。

（1）写调度

写调度是指调度器控制单元将指定虚拟链路（通过选择对应的 VL 缓冲通道）的帧从 VL 缓冲写入 VL 多路复用缓冲。在发送缓存子模块写调度接口中已经对写调度的过程和实现进行了介绍，这里只补充说明调度器子模块对状态机 FPW 控制信号的设置和 VL 缓冲的通道选择，其他重复部分不再赘述。

根据调度策略的设计，虚拟链路层的所有 VL 被预先配置为高或低两个优先级，VL 的优先级一旦确定，在传输过程中将固定不变。本文设计的虚拟链路层功能模块支持处理 3 条发送虚拟链路，这里将 VL_0 配置为高优先级，VL_1 和 VL_2 配置为低优先级。调度器控制单元对写调度过程中 VL 的选择是基于优先级策略。在状态机 FPW 的每一个写调度握手状态，调度器控制单元根据虚拟链路的优先级，先对高优先级 VL_0 所在的 VL 缓冲通道进行查询；如果 VL_0 非空且其他缓冲通道没有上限溢位危险，则在下一个状态将 VL_0 的帧写到 VL 多路复用缓冲的相应通道，等待被发送调度；如果 VL_0 非空但是其他缓冲通道有上限溢位危险，则先对其他缓冲通道进行写调度；如果 VL_0 空，则采用轮询方式对同一优先级的 VL_1 和

中国知网 https://www.cnki.net

VL_2进行写调度安排。

（2）发送同步调度

发送同步调度是指在每个最小调度周期，调度器控制单元按照调度策略，根据 Jitter 定时器和 BAG 定时器的状态，对帧进行流量整形，并通过发送缓存子模块的读控制接口将经过流量整形帧送到读接口，提供给 TRM 子模块进行下一步处理。

调度器控制单元需要在每个最小调度周期内完成多项任务。首先它需要启动抖动定时器，并通过读控制接口确认 FTT 有效的虚拟链路是否准备好数据传输，然后判断 TRM 子模块是否做好了对数据进行冗余发送处理的准备，如果这些条件都满足，则发送命令给 TRM 子模块到 VL 多路复用缓冲的读接口读取数据。此外，在启动或复位时，还需要设置 Jitter 定时器以及将 BAG 定时器保持在复位状态，直到 BAG 定时器相对应的虚拟链路上有帧需要传送，BAG 定时器才开始启动。




图 3- 11 发送同步调度流程图

Fig.3- 11 Synchronous Transmit Scheduling Flowchart

中国知网 https://www.cnki.net

图 3-11 描述了发送同步调度的程序流程，下面对发送同步调度的工作流程进行说明:

1)调度器启动后，如果最小调度周期到达（SCH_TIME=1），启动 Jitter 定时器；如果虚拟链路 VLn 的 BAG 定时器处于复位状态，则将其唤醒，使其开始工作计时。

2)在最大抖动时延范围内（jitter_tick=0）等待帧的流量整形处理请求。

3)如果在此时间范围内，有虚拟链路需要被流量整形（FTT[n]=1），则调度器控制单元查询 VL 多路复用缓冲确定该虚拟链路是否有帧可以被调度。

4)如果 VL 多路复用缓冲对应通道有帧（stat_rd_avail[n]=1），则对该帧进行调度，同时复位该虚拟链路的有效传输标志 FTT（FTT_RST[n]=1）。

5)接着通过对发送缓存子模块的读控制接口发送控制信号（RD_SCH_CH=n，RD_SCH_SRC_RDY=1），以通知 VL 多路复用缓冲将该虚拟链路的帧送到读接口，供 TRM 子模块读取处理。

6)如果 VL 多路复用缓冲已将数据准备好放到读接口（RD_SCH_ACK=1），则调度器控制单元通知 TRM 子模块读取该帧（TRM_WRK=1）。

最小调度周期控制 BAG 定时器和 Jitter 定时器的启动和复位，因此在最小调度周期的定时过程中，设计计数器满标识 SCH_TIME 的置位状态只维持一个时钟周期，即在之后的第二个周期 SCH_TIME 被清零，以防止 BAG 定时器发生误复位。

3.3.4 时序仿真

图 3-12 为写调度时序波形图,仿真了调度器子模块对写调度接口的操作过程。调度器子模块通过对发送缓存子模块的写调度接口给予控制信号，来达到控制写调度操作的目的。

从图中可以看出，复位后高优先级 VL_0 在状态机 FPW 的写调度握手状态下（fpw_state_reg=1）被选中；当 VL_0 有 word 可写（stat_wr_avail[0]=1）且没有上限溢位（pqf_stat_af1[0]=0），则在下一个时钟周期进入写调度状态（fpw_state_reg=2)；在此状态下持续写操作，每个时钟周期写入一个 word（wr_sch_ack[0]=1），直到整个帧都被写到 VL 多路复用缓冲（wr_stat_eof=1），帧写调度结束。

从波形中可以发现中这个被调度的帧有 15 个 bytes，复位后高优先级的 VL_0 被优先调度，且其他所有信号的时序均是正确的，因此设计的调度器子模块可以完成帧调度逻辑功能。

中国知网 https://www.cnki.net




图 3- 12 调度器子模块仿真波形

Fig.3- 12 Scheduler Sub-Module Timing Simulation

3.4 TRM 子模块

根据前面对 TRM 功能的分析，可以知道 TRM 子模块负责对调度帧的冗余发送，其逻辑结构如图 3-13 所示，首先 T RM 子模块接收调度器子模块的读控制命令（TRM_WRK=1）；然后到发送缓存子模块的读接口读取数据；读取数据后通过读指针控制接口将此帧从 VL 多路复用缓冲中删除，释放占用的存储单元，实现对 VL 多路复用缓冲存储空间的维护;接着从 VL 配置信息寄存器获取帧所在虚拟链路的冗余状态配置确定帧的传输方式；如果需要冗余发送，则对该帧进行复制，并修改 AFDX 帧的网络接口标识（Interface_ID）；最后将帧发送到相应的网络以传输到目的端系统。




图 3- 13 TRM 子模块逻辑结构

Fig.3- 13 TRM Sub-module Logic Structure

在前面发送缓存子模块的读操作实现中已经详细说明了读接口的帧读取实现过程，这里不再罗列。下面主要介绍 TRM 子模块对 VL 多路复用缓冲的帧删除操

中国知网 https://www.cnki.net

作。由于发送缓存子模块的 VL 多路复用缓冲采用块 RAM 的存储器类型构建 PRAM，VL 多路复用缓冲并不会自动删除被读取过的帧，即被 TRM 子模块读取的帧仍然储存在该缓冲中，存储单元被继续占用而没有释放，由于多路复用缓冲中每条 VL 对应的通道已经分配了帧存储的最大个数即存储空间是有限的，因此需要每次在读取帧后将帧从缓冲中删除，以释放资源。

TRM 子模块从 VL 多路复用缓冲读取帧后，通过控制帧删除操作的相关接口信号（在发送缓存子模块的读操作实现中已经对这些信号进行了介绍，这里不在赘述）实现帧的删除操作。

图 3-14 描述了对 VL 多路复用缓冲某条通道的帧删除操作，在这个示例中驱动接口信号 RD_PKT_INDEX=2，表示需要对指定通道删除掉两个旧帧，发送缓存子模块将 VL 多路复用缓冲相应通道从最旧的帧算起进行删除，然后读指针和后续帧相应移动两个存储单元空间。




图 3- 14 帧删除操作示例

Fig.3- 14 Read Flush Example

在发送缓存子模块读接口和读指针控制接口的时序仿真中已经对 TRM 子模块的时序进行了验证，这里不再进行罗列。

3.5 本章小结

本章首先根据前面对虚拟链路层发送功能的分析以及综合本文提出的基于静态优先级的综合同步调度策略，给出了发送功能模块的总体结构设计；然后在此基础上详细阐述了发送功能模块的各个子模块的设计及其仿真，并给出了各个子模块的功能时序仿真及验证结果。

中国知网 https://www.cnki.net

第四章 端系统虚拟链路层接收功能模块设计与仿真

4.1 接收功能模块总体结构设计

前面已经对接收功能模块需要实现的功能进行了分析，并在总体设计方案中给出了接收功能模块设计涉及的三个部分：接收缓存设计、接收处理设计和错误告警设计。图 4-1 描述了接收功能模块的逻辑设计结构，其中接收缓存子模块负责存储虚拟链路层从下层网络接收的数据帧，供接收功能模块进行处理；IC 子模块和 RRM 子模块共同完成接收处理功能，IC 子模块实现虚拟链路层接收处理过程中消息帧的完整性检查，RRM 子模块对经过完整性检查的消息帧进行冗余管理。以下分三小节详细阐述各子模块的设计和实现情况[38]。




图 4- 1 接收功能模块内部逻辑图

Fig.4- 1 Receive Module Logical Block

4.2 接收缓存子模块

4.2.1 结构设计

当 AFDX 帧从以太网 MAC 部分进入虚拟链路层，需要经过两个处理过程：首先由 IC 子模块对帧进行完整性检查，IC 模块提交 SN 有效（即符合完整性）的帧给 RRM 子模块，丢弃 SN 无效的帧；接着 RRM 子模块通过 SN 判断帧的冗余性，并决定向虚拟链路层的上层网络提交先到达的帧，丢弃冗余帧。接收缓存的

中国知网 https://www.cnki.net

设计必须满足这两个处理过程对帧的存储要求。

AFDX 采用两个独立的网络，为源端系统的每一条发送虚拟链路提供两条互为冗余的传输链路，同时在目的端系统通过两个相互独立的 MAC 对这一对冗余虚拟链路进行接收。ARINC664 第 7 部分规定端系统应该对每一个 MAC 通道接收的帧独立进行完整性检查，因此接收缓存子模块应该为 IC 子模块的每个 IC 单元提供一个独立缓冲。由于 IC 子模块是对接收帧的 SN 即帧序列的顺序进行检查，因此可以采用 FIFO 缓冲器，保证帧处理的读取顺序与接收顺序的一致性。

由于 RRM 子模块是对经过 IC 子模块处理的帧根据 SN 进行冗余判断，也就是说 RRM 子模块并不关心帧是从 IC 子模块的哪个 IC 单元进入，而只关心帧的出现顺序，因此这里可以考虑采用一个 FIFO 缓冲器存储 IC 子模块输出的有效帧，这样的设计可以满足 RRM 子模块对帧的次序要求，同时可以简化系统设计。

综合上述分析，设计接收缓存子模块由 3 个相互独立的 FIFO 缓冲构成，下面对接收缓存的实现进行说明[39]。

4.2.2 功能实现

本设计采用 Xilinx 的 IP Core 生成工具 FIFO Generator V4.4 生成 FIFO 缓冲，这个 IP Core 提供了一种最优化的 FIFO 配置解决方案，以最少的资源具备最优化的性能（最高可以达到 500MHz），这个 IP 核有如下特点[40]：

1）支持 Virtex-5 系列及 Virtex-4 系列 FPGA 的内嵌 FIFO

2）写操作和读操作可以选择独立时钟或共同时钟

3）支持存储类型选择（Block RAM 或 Distributed RAM 或 Shift Register 或 Build-in-FIFO）

4）支持 1bit 到 1024bits 范围内的写/读接口宽度配置

5）具有空满标志、几乎空和几乎满标志（提前一个字提示）

6）具有一个可编程的满标志信号和可编程空标志信号，可以由用户自定义常量或者是通过固定的输入接口定义

7）可以选择同步或者异步复位

通过 Xilinx 的 CORE Generator，用户可以自己定义 FIFO 的结构，包括读写接口位宽、存储器深度、存储类型和读写接口相对速率。图 4-2 所示为 IC 子模块单个 IC 单元的 FIFO 缓冲（下文简称“IC 缓冲”）应用实现框图，配置生成的 FIFO 大小是 32bit×4k，写接口位宽和读接口位宽均为 32bits。本设计中 RRM 子模块的 FIFO 缓冲（下文简称“RRM 缓冲”）除了读写时钟与 IC 缓冲不同，其他

中国知网 https://www.cnki.net

均采用相同的配置。




图 4- 2 IC FIFO 缓冲实现

Fig.4- 2 Implementation of IC FIFO

由于 MAC_A/B 接口从 AFDX 网络收发帧的最大速率为 100Mbps，可以知道位宽为 32bits 的数据线，需要的工作频率小于 5Mhz，而 IC 缓冲可支持最高 500Mhz 的工作频率，因此对 IC 缓冲采用写时钟触发采集 MAC_A/B 单元的接收数据，不会发生漏帧现象，可满足数据传输需求。

IC 缓冲的写操作流程如图 4-3 所示，IC 缓冲对 MAC_A/B 进行数据写入监控，在每一个写时钟下降沿检测写使能信号 wr_en（由外部 MAC_A/B 提供）的状态；如果 wr_en 被置位则表示有数据需要写入 IC 缓冲，此时检测 IC 缓冲的存储状态是否超过满上限 wr_underflow，如果没有则在下一个写时钟下降沿将数据写入，否则不进行写操作；如果数据写入成功，则对 MAC_A/B 提供 wr_ack=1 的通知信号。




图 4- 3 IC 缓冲写操作流程图

Fig.4- 3 Write Operation Flowchart of IC FIFO

IC 缓冲的读操作完全交给 IC 子模块控制。IC 子模块采用一个有限状态机控制 IC 缓冲的数据读取，对于这部分将在 IC 子模块的设计介绍中进行说明，同样

中国知网 https://www.cnki.net

关于 RRM 缓冲的写操作和读操作将分别在 IC 子模块和 RRM 子模块中通过对缓冲读写信号的控制实现进行说明。

4.2.3 时序仿真

接收缓存子模块的时序仿真包括四个方面：IC 缓冲的写操作和读操作、RM 缓冲的写操作和读操作。下面只对 IC 缓冲写操作进行时序仿真。关于接收缓存子模块 IC 缓冲读操作、RM 缓冲写操作和 RM 缓冲读操作的时序仿真将分别在 IC 子模块 IC 单元、IC 复用单元和 RRM 子模块的时序仿真中介绍，这里不进行重复说明。

图 4-4 为接收缓存子模块的 IC 缓冲写操作时序仿真波形，模拟了 AFDX 的 MAC 接口对 IC 缓冲的写操作过程。从波形图可以看出仿真结果如下：在接收功能子模块复位后，检测到写使能信号 wr_en=1；接着在下一个写时钟 wr_clk 的下降沿写入 MAC 接口的输入数据 mac_a_data；在写使能有效的状态下，IC 缓冲持续写操作，每次成功写入 IC 缓冲 1 个 word（32bits），IC 缓冲发出写应答信号 wr_ack=1；在 800ns 左右系统复位，禁止写数据 wr_en=0；整个过程中 IC 缓冲没有发生满溢位的现象。在第一次复位后，共被写入 12 个帧，在写过程中可以接受发送缓存的复位控制，可见所设计的接收缓存子模块可以成功的接收来自 MAC 接口的数据。




图 4- 4 IC 缓冲写操作时序仿真

Fig.4- 4 Write Operation Timing Simulation of IC FIFO

4.3 IC 子模块

4.3.1 结构设计

IC 子模块的主要功能是从 IC 缓冲读取帧，并对帧进行完整性检查，然后将有效帧（符合完整性）写到 RRM 缓冲[41]，其内部逻辑如图 4-5 所示。由于 IC 子

中国知网 https://www.cnki.net

模块包含两个功能相同但相互独立的 IC 处理单元 IC_A 和 IC_B，因此如果没有采取控制措施，可能会发生在某个 RRM 缓冲的写周期 IC_A 单元和 IC_B 单元发生写请求竞争，在数字电路设计中，应尽量避免竞争的发生，以防止电路状态发生不可控的现象。因此 IC 子模块还需要对 IC_A 单元和 IC_B 单元的帧进入 RRM 缓冲进行控制，这个过程由 IC 复用单元完成。




图 4- 5 IC 子模块内部逻辑图

Fig.4- 5 IC Sub-module Logical Block

4.3.2 IC 单元功能实现

IC 子模块的两个 IC 单元（IC_A 单元和 IC_B 单元）分别通过一个有限状态机来控制对 IC 缓冲的帧读取并完成对当前帧的完整性检查。由于 IC_A 单元和 IC_B 单元的功能及接口是完全对称的，因此这里取 IC_A 单元状态机 RD_IC 的设计，以 IC_A 缓冲读操作和完整性检查的实现对 IC 单元的功能进行说明。

图 4-6 描述了状态机 RD_IC 的状态转移条件，圆框代表 IC 单元的操作状态，方框内的字符代表触发事件，箭头代表状态转移方向。IC 单元的状态机 RD_IC 分为复位状态（RESET）、读状态（READ）和处理状态（HANDLE）3 个状态，分述如下：

1）复位状态（RESET）

当 IC 单元复位（RST=1），状态机 RD_IC 处于复位状态，IC 单元不进行任何操作；当 IC 单元完成复位（RST=0），即 IC 单元可以开始处理 IC 缓冲的帧，状态机 RD_IC 才能脱离复位状态进入读状态。

2）读状态（READ）

IC 单元在此状态下完成对 IC 缓冲读取一个帧。当接收到 IC 缓冲发出读有效信号（ic_fifo_rd_valid=1）后，IC 单元读取缓冲的帧。状态机 RD_IC 在以下情况跳出读状态：

A、完成对 IC 缓冲帧的读取，则进入处理状态。

中国知网 https://www.cnki.net

B、IC 单元发出复位指令，则进入复位状态。




图 4- 6 IC 单元状态机 RD_IC 的设计

Fig.4- 6 Design of RD_IC FSM for IC Unit

3）处理状态（HANDLE）

IC 单元在该状态下对帧进行完整性检查。首先确认 IC 子模块的 IC 功能是否使能并根据帧的 VL 属性配置信息决定是否对帧进行完整性检查，在这些条件都满足的情况下，对帧进行完整性检查，然后提交有效帧给 RRM 缓冲，丢弃无效帧。具体工作流程如图 4-7 所示，其中 SN 的检查遵循第二章分析的 IC 规则。状态机 RD_IC 在以下情况跳出处理状态：

A、处理过程中 IC 单元发生复位，则进入复位状态。

中国知网 https://www.cnki.net

B、当前操作已完成对帧的完整性检查（ic_finish_flg=1），则进入读状态。




图 4- 7 状态机 RD_IC 的处理状态工作流程

Fig.4- 7 FSM RD_IC HANDLE Status Process

4.3.3 IC 复用单元功能实现

IC 复用单元通过状态机 IC_JDG 对 IC_A 单元和 IC_B 单元提交的有效帧进行多路复用，然后写到 RRM 缓冲。在前面已经分析过 RRM 子模块接收经过 IC 子模块处理后的帧的特点，即对于两个冗余帧的接收，接收先后顺序是相对的，因此将两个同时运行的 IC 单元的输出帧采取固定的先后顺序进行多路复用写入 RRM 缓冲。状态机 IC_JDG 采用写状态 WR1 和写状态 WR2，将 IC_A 单元和 IC_B 单元提交的有效帧先后写入 RRM 缓冲。

图 4-8 为状态机 IC_JDG 的状态转移条件，圆框代表 IC 复用单元的操作状态，方框内的字符代表触发事件，箭头代表状态转移方向。状态机 IC_JDG 分为复位状态（RESET）、写状态 1（WR1）和写状态 2（WR2）3 个状态，分述如下：

1）复位状态（RESET）

当 IC 复用单元复位（RST=1），状态机 IC_JDG 处于复位状态，IC 复用单元不进行任何操作；当 IC 复用单元完成复位（RST=0），即 IC 复用单元可以开始处理 IC 单元提交的帧，状态机 IC_JDG 才能脱离复位状态进入写状态 1。

2）写状态 1（WR1）

状态机 IC_JDG 在此状态下完成将 IC_A 单元提交的帧写入 RRM 缓冲。状态机 IC_JDG 在以下情况跳出写状态 1：

中国知网 https://www.cnki.net

A、完成帧的写操作。当接收到 RRM 缓冲发出写成功信号后，IC_A 单元完成处理帧的提交，则进入写状态 2。

B、IC 复用单元发出复位指令，则进入复位状态。




图 4- 8 状态机 IC_JDG 的设计

Fig.4- 8 IC_JDG FSM Design

3）写状态 2（WR2）

状态机 IC_JDG 在此状态下完成将 IC_B 单元提交的帧写入 RRM 缓冲。状态机 IC_JDG 在以下情况跳出写状态 2：

A、完成帧的写操作。当接收到 RRM 缓冲发出写成功信号后，IC_B 单元完成处理帧的提交，则进入写状态 1。

B、IC 复用单元发出复位指令，则进入复位状态。

4.3.4 时序仿真

下面对设计的 IC 子模块的 IC 单元和 IC 复用单元分别进行时序仿真，其中在 IC 单元的仿真中包含了接收缓存子模块 IC 缓冲读操作的时序仿真，在 IC 复用单元的仿真中帧包含了接收缓存子模块 RM 缓冲写操作的时序仿真。

中国知网 https://www.cnki.net

（1）IC 单元时序仿真

图 4-9 是 IC 单元的功能时序仿真波形，模拟了 IC 单元读取 IC 缓冲，并对帧进行完整性检查的操作过程。




图 4- 9 IC 单元时序仿真图

Fig.4- 9 Timing Waveforms of IC Unit

从波形图中可以看到各信号的状态变化：IC 单元的状态机 RD_IC 在每个读状态（ic_state_reg=1）下对 IC 缓冲进行读操作（fifo_ rd_en=1）；如果读操作有效（fifo_rd_valid=1），则帧读取成功并出现在 target_frm 信号线上；接着 IC 单元在处理状态下（ic_state_reg=2）对帧进行完整性检查，如果为有效帧，则 rm_ctr=1，完成整个处理过程置位 ic_finish_flg=1。由仿真的运行结果可知所设计的 IC 单元可以实现完整性检查功能的要求。

（2）IC 复用单元时序仿真

图 4-10 是 IC 复用单元的功能时序仿真波形，模拟了 IC 复用单元对 IC_A 单元和 IC_B 单元提交的有效帧进行多路复用，然后写到 RRM 缓冲的过程。




图 4- 10 RRM 缓冲写控制时序仿真图

Fig.4- 10 Timing Waveforms of RRM FIFO Writing Control

中国知网 https://www.cnki.net

从图中可以看出在完整性检查以后（相应的 ic_finish_flg 被置 1），IC_A 单元和 IC_B 单元提交的有效帧（相应的 ic_rm_ctr 被置 1）通过状态机 IC_JDG 进行多路复用到 ic_handled_frm 信号线上，由 rm_fifo_wr_en 和 rm_fifo_wr_ack 的状态可以知道被送到 ic_handled _frm 信号线的有效帧在各自对应的 ic_jdg_state 状态下先后被写入 RRM 缓冲。由仿真的运行结果可知，所设计的 IC 复用单元可以成功的完成两路 IC 单元处理帧的复合，并写到 RRM 缓冲的功能。

4.4 RRM 子模块

4.4.1 结构设计

第二章已对虚拟链路层接收冗余管理功能进行了详细分析[41]，RRM 子模块的主要功能是从 RRM 缓冲读取帧，然后对帧进行冗余管理，丢弃掉冗余帧，并提交有效帧给虚拟链路层的上层网络。本设计对接收冗余管理采用基于 SN 和 SkewMax 的 RRM 策略，这种策略要求 RRM 子模块将当前接收帧与前一个接收帧进行 SN 比较，因此处理过程中需要对每条虚拟链路存储上一次接收帧的 SN，同时还需要对每一个启动帧启动 SkewMax 定时器，限制冗余帧的接收间隔。RRM 子模块的内部逻辑如图 4-11 所示。




图 4- 11 RRM 子模块内部逻辑框图

Fig.4- 11 RRM Sub-module Internal Logic Block

其中，SN 查找表由一组寄存器实现，通过指定虚拟链路的 VL_ID，可以对寄存器组进行定位，从而得到相关的 SN；SkewMax 定时器负责确定启动帧和冗余帧的最大接收时间间隔，需要对每条虚拟链路分配一个 SkewMax 定时器，每次启动帧被接收时，激活其所在虚拟链路的 SkewMax 定时器[42]；RRM 单元完成 RRM 子模块的接收冗余管理功能。

中国知网 https://www.cnki.net

4.4.2 功能实现

SkewMax 定时器的定时值根据实际应用的网络状态进行设置，其工作原理与发送功能模块的 Jitter/BAG 定时器相同，这里不再赘述。

RRM 子模块通过有限状态机 RRM 的设计来实现 RRM 单元的功能，状态机 RRM 需要完成对 RRM 缓冲的帧读取，并结合基于 SN 和 SkewMax 的 RRM 策略对当前帧进行冗余管理。




图 4- 12 RRM 子模块状态机 RRM 的设计

Fig.4- 12 RRM FSM Design of RRM Sub-module

图 4-12 描述了状态机 RRM 的状态转移条件。RRM 子模块的状态机 RRM 分为复位状态（RESET）、读状态（READ）和处理状态（HANDLE）3 个状态。

1）复位状态（RESET）

当 RRM 子模块复位（RST=1），状态机 RRM 处于复位状态，RRM 子模块不进行任何操作；当 RRM 子模块完成复位（RST=0），即 RRM 子模块可以开始处理 RRM 缓冲的帧，状态机 RRM 才能脱离复位状态进入读状态。

中国知网 https://www.cnki.net

2）读状态（READ）

RRM 子模块在此状态下读取 RRM 缓冲的一个帧。当接收到 RRM 缓冲发出的读有效信号（rm_fifo_rd_valid=1）后，RRM 单元读取 RRM 缓冲的帧。状态机 RRM 在以下情况跳出读状态：

A、当前帧读取完毕，则进入处理状态。

B、RRM 子模块发出复位指令，则进入复位状态。

3）处理状态（HANDLE）

RRM 子模块在该状态下对帧进行冗余管理操作。首先根据帧的 VL 属性配置信息确定是否对帧进行冗余管理；如果帧所在虚拟链路的冗余管理功能使能，则对帧依据 RRM 策略进行冗余管理。RRM 单元的具体工作流程如图 4-13 所示，其中 RST_FRM[vl_id]=1 表示当前帧是端系统复位后虚拟链路 vl_id 接收的第一帧，应该被无条件接收。状态机 RRM 在以下情况跳出处理状态：

A、处理过程中，RRM 子模块发生复位则进入复位状态。

B、当前操作已完成对帧的冗余管理（rm_finish_flg=1），则进入读状态。




图 4- 13 状态机 RRM 的处理状态工作流程

Fig.4- 13 FSM RRM HANDLE Status Process

中国知网 https://www.cnki.net

4.4.3 时序仿真

图 4-14 是 RRM 子模块的时序仿真波形，模拟了 RRM 子模块读取 RRM 缓冲，并对读取的帧进行冗余管理的操作过程。从波形图中各信号的状态变化，可以知道复位后的每个时钟周期，在读状态下（rm_state_reg=1），对 RM 缓冲读数据（rm_fifo_rd_en=1），如果读操作有效（rm_fifo_rd_valid=1）则 RRM 单元获取帧（rm_target_rm）；接着在处理状态下（rm_state_reg=2），对读取的帧进行冗余处理得到处理帧（rm_handled_frm）。




图 4- 14 RRM 子模块功能时序仿真

Fig.4- 14 RRM Sub-module Timing Simulation

观察波形中的处理帧，可以发现在状态机 RRM 的控制下，RRM 子模块可以支持对端系统复位后每条虚拟链路第一帧的无条件接收，并在将有效帧送到上层网络前，进行了 SN 字段分离（rm_handled_frm），正确地完成了虚拟链路层对 AFDX 接收帧的包解析。由仿真结果可以看出所设计的 RRM 子模块可以实现接收功能模块的接收冗余管理功能。

4.5 本章小结

本章首先根据第二章对虚拟链路层接收功能的分析，给出了虚拟链路层接收功能模块的总体结构设计；然后对接收功能模块的各个子模块基于 SN 和 SkewMax 的 RRM 策略进行了设计及仿真仿真，并给出了各个子模块的功能时序验证结果，仿真结果表明设计的接收功能模块可以完成虚拟链路层的完整性检查和冗余管理。

中国知网 https://www.cnki.net

第五章 基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台设计与实现

本论文的 AFDX 端系统虚拟链路层功能模块是为应用到“基于 AFDX 的 FMS 仿真通讯平台”而进行研究设计的。“基于 AFDX 的 FMS 仿真通讯平台”是对前期完成的“基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台”的改进，以满足不断发展的航空电子需求。本文需要根据“基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台”的构架和实例应用的通讯数据对虚拟链路层功能模块进行仿真验证，因此在仿真验证虚拟链路层功能模块前，本章先对“基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台”的设计实现过程进行介绍。

5.1 通讯平台概述

5.1.1 ARINC429 总线

ARINC429 总线，又称 Mark33 数字信息传输系统（Digital Information Transfer System，简称 DITS），是专为航空电子系统通讯规定的航空工业总线标准，它忽略了不同厂家航电系统接口的复杂性，为航空电子系统通讯提供了统一平台，是现代民用飞机的通用总线标准之一。根据 ARINC429 规范，数据信息是通过一对单向、差分耦合的双绞屏蔽线传输，所以 ARINC429 本质属于串行通讯范畴。ARINC429 数据发送时经过二级差分驱动，调制方式则采用双极归零制的三态码方式，即信息由“高”、“低”和“零”状态组成的三电平状态调制，总线上的每一个发送器对应最多 20 个接收器，最低传送速率为 12.5kbps，最高传送速率为 100kbps[43]。

（1）数据字格式

ARINC429 总线的数据字格式的一个字（word）为 32bit，一个标准的 32 位数据字分为 5 个部分，如图 5-1 所示。

32	31-30	29----------11	10-9	8---------1
Parity	SSM	MSB DATA LSB	SDI	Label

图 5- 1 ARINC429 数据字格式

Fig.5- 1 ARINC429 Word Format

中国知网 https://www.cnki.net

1）奇偶校验位（Parity）：位于数据字的 bit 32，通常情况下采用的是奇校验，即数据字中“1”的个数为奇数。

2）信号状态阵列位（Sign Status Matrix，简称 SSM）：位于数据字的 bit 31 和 bit 30，标识数据字的特性，如方向、符号等，对于 BNR 和 BCD 编码方式 SSM 有不同定义，也可表示数据发生器的数据状态是无效数据还是试验数据。

3）数据位（Data）：位于数据字的 bit29 到 bit 11，根据实际要求以数字（BNR 编码或 BCD 编码）或以字母编码。

4）源/目的识别位（Source Destination Identifiers，简称 SDI）：为数据字的 bit 10 到 bit 9 ，当需要将一些专用字传输到一个多系统的特定系统时，就可以用 SDI 来识别这些专用字的目的地，SDI 也可以根据字内容来判别一个多系统的源系统。在某些特定情况下，这两位（bit10 和 bit9）不表示源/目的识别功能。

5）标号位（Label）：位于数据字的 bit 8 到 bit 1，采用 8 进制编码，定义传输数据所属的信号类型，例如纬度数据、经度数据等。

需要注意的是数据字的位号从 1 开始，而不是从通常的 0 开始的。为了使通讯完全标准化和防止冲突产生，ARINC429 总线对所有的飞行功能都已经规范了特定标号（Label）和数据编码格式。

（2）数据传输顺序

在连续传送数据时，每个数据字之间至少插入 4 个空状态（NULL）进行隔离，即字间隙。32bits 的 ARINC429 数据字发送顺序依次为：bit8(Label[8]) →bit7→…→bit1(Label[1])→bit9→bit10→bit11→bit12→…→bit32（Parity）。需要注意的是，除了 Label 发送顺序是高位在前之外，其余部分（SDI、Data、SSM、Parity）都是低位在前开始发送。

（3）编码

ARINC429 常用的数据类型有以下几种格式：BCD（Binary Coded Decimal，二进制编码）、BNR（Two’s Complement Binary Notation，二进制补码编码）、离散数据和维护数据及确认。下面对通讯平台设计中涉及到的 BCD 数据编码格式和 BNR 数据编码格式分别进行介绍。

1）BCD 数据编码

BCD 是一种用二进制数表示十进制数的编码方法，为 ARINC429 数据字的常用格式。ARINC429 总线的通用 BCD 数据字格式如图 5-2 所示，其中数据区（bit29 至 bit11）共 19 位分为 5 组，从 BCD CH1 到 BCD CH5 即 BCD 数据字有效位数最多为 5。最高有效组（BCD CH1）只含 3 位，这样可表示的十进制数有效范围

中国知网 https://www.cnki.net

为 0-7；如果它表示的十进制数大于 7，则 bit29 到 bit27 填零，BCD CH2 变为最高有效组。其余四个部分各含 4 位，可表示的十进制数有效范围为 0-9。

32	31-30	29-27	26-23	22-19	18-15	14-11	10-9	8---------1
Parity	SSM	BCD CH1	BCD CH2	BCD CH3	BCD CH4	BCD CH5	SDI	Label
		MSB	DATA			LSB		

图 5- 2 ARINC429 通用 BCD 编码格式

Fig.5- 2 BCD Format of ARINC429 Word

对于某些特定 Label 的参数如经度、纬度等，数据区占用 SDI 两位即总共位 20bits 分为 6 组，如图 5-3 所示。

32	31-30	29	28-25	24-21	20-17	16-13	12-9	8-------1
Parity	SSM	BCD CH1	BCD CH2	BCD CH3	BCD CH4	BCD CH5	BCD CH6	Label
		MSB	DATA				LSB	

图 5- 3 有效位数为 6 的 BCD 编码格式

Fig.5- 3 BCD Format of 6 Valid Segments

如果要表示带小数的数据字，则小数点的位置由分辨率（Resolution）决定。在 ARINC429 标准中已对不同参数的分辨率做了规定。

下面以数值大小为 650 的地速（Ground Speed）为例说明 BCD 编码方式，如图 5-4 所示。其中从 ARINC429 规范可以查询到参数地速的 Label 为 012（八进制），测量单位为 Knots，分辨率（Resolution）为 1.0（保留小数后一位），有效位数（Sigbits）为 4。

由于该参数有效位数为 4，图中第五组 BCD 码（BCD CH5）为无效数据，在实际运用中用“0”或其他数字填充，本例用“0”填充，BCD CH1~ BCD CH4 表示的 4 位有效数为 0650，根据分辨率 1.0 可确定小数点位置，此参数的测量单位为 Knots，所以实际表示的物理意义为地速 650Knots。

Parity	SSM	BCD CH1	BCD CH2	BCD CH3	BCD CH4	BCD CH5	SDI	Label
32	31 30	29 28 27	26 25 24 23	22 21 20 19	18 17 16 15	14 13 12 11	10 9	8 7 6 5 4 3 2 1
		4 2 1	8 4 2 1	8 4 2 1	8 4 2 1	8 4 2 1		1 2 4 1 2 4 1 2
0	0 0	0 0 0	0 1 1 0	0 1 0 1	0 0 0 0	0 0 0 0	0 0	0 1 0 1 0 0 0 0
0	0	**0**	**6**	**5**	**0**	**0**	0	**012**

图 5- 4 ARINC429 BCD 数据字示例

Fig.5- 4 ARINC429 BCD Word Example

中国知网 https://www.cnki.net

2）BNR 数据编码

BNR 数据编码也是一种常用的 ARINC429 数据字格式，采用 2 进制补码小数记法。ARINC429 总线的通用 BNR 编码格式如图 5-5 所示。

32	31-30	29	28----------11	10-9	8---------1
Parity	SSM		MSB DATA LSB	SDI	Label

图 5- 5 ARINC429 数据字的 BNR 编码格式

Fig.5- 5 BNR Format of ARINC429 Word

数据区（bit29 到 bit11）共 19 位，其中 bit29 表示数据特性，bit28 到 bit11 共 18 位用来编码表示数值的大小，bit28 为数据区最高有效位（代表参数所规定最大值 Range 的 1/2）。负数编码时，数据区按照正数的 2 进制补码编码，负号由 bit29 标识。值得注意的是在实际运用中虽然有时需要改变某些参数的有效位个数以满足分辨率要求，但是有效位数的改变并不影响参数既定的最大值。

下面以数值大小为 423.0 的选择空速（Selected Airspeed）为例说明 BNR 编码方式，如图 5-6 所示。从 ARINC429 规范可以查得参数的 Label 为 103（八进制），测量单位为 Knots，分辨率（Resolution）为 0.25，有效位数（Sigbits）为 11，最大值（Range）为 512。

Parity	SSM	MSB	DATA												LSB	SDI	Label		
32	31 30	29	28	27	26	25	24	23	22	21	20	19	18	17 ---11		10 9	8 7 6	5 4 3	2 1
			1/2	1/4	1/8	1/16	1/32	1/64	1/128	1/256	1/512	…					1 2 4	1 2 4	1 2
0	0 0	0	1	1	0	1	0	0	1	1	1	0	0	0 --- 0		0 0	1 1 0	0 0 0	1 0
0	0	+	**1/2 + 1/4 + 1/16 + 1/128 + 1/256 + 1/512**													0	**103**		

图 5- 6 BNR 编码举例

Fig.5- 6 Example of ARINC429 Word in BNR Format

根据 ARINC429 规定，该参数的有效位数为 11，图中 bit17 到 bit11 为无效数据，在实际运用中用“0”或其他数字填充，本例用“0”填充，上图表示的有效十进制数为 512*（1/2 + 1/4 + 1/16 + 1/128 + 1/256 + 1/512）=423，此参数的测量单位为 Knots，所以实际表示的物理意义为选择空速 423Knots。

5.1.2 飞行管理仿真系统

飞行管理系统（Flight Management System，简称 FMS）综合了以前一些飞机电子设备的功能并加以发展扩大，使设备的自动化程度更高。飞机可以在 FMS 的

中国知网 https://www.cnki.net

控制下，以最佳的飞行路径、最佳的飞行剖面及最省燃油的方式从起飞机场飞行到目的机场。这种优化功能体现于 FMS 的导航、制导和显示功能之中。飞行员通过 FMS 操纵飞机显得非常简单方便，这样可以让飞行员腾出更多的时间以更安全地管理飞机的飞行。FMS 是大型飞机数字化电子系统的核心，对飞机自动飞行的可靠稳定具有举足轻重的作用。目前的 FMS 主要由 Rockwell Collins、Honeywell 和 GE 等有限的几家国外大型航空电子公司所垄断，这些厂家都具有完善的生产、测试、服务和适航规范体系，占据了国际民机市场 90%以上份额[44]，而国内的 FMS 研究现在还处于理论分析阶段，许多技术细节有待深入研究，因此 FMS 的开发对国内大飞机研发具有重要意义。

在 FMS 开发过程中，通常需要借助仿真进行功能和性能测试。当然最理想的情况是使用真实的飞机测试 FMS，但更经济和实用的方法是在实验室中开发仿真验证平台即飞行管理仿真系统（简称 FMS 仿真系统），对 FMS 的性能进行动态测试。

FMS 仿真系统[45,46]旨在帮助 FMS 的开发以及方便 FMS 性能的动态测试，从功能上它应该包括仿真系统的通讯接口、飞行动态仿真、飞行管理仿真和用户界面与显示等几部分。

1）飞行动态仿真

飞行动态仿真为 FMS 测试提供飞机飞行模拟环境，该部分包括飞机六自由度飞机动态仿真，飞机自动驾驶仪仿真，飞行环境仿真和主要传感器模型的仿真。

2）飞行管理仿真

飞行管理仿真为待测试的 FMS 功能模块，该部分包括导航传感器数据融合算法，飞行计划与优化算法，垂直和水平四维制导算法等。

3）用户界面与显示

主要为航图与飞行轨迹显示、飞机飞行状态的显示和仿真系统管理相关参数的显示。

4）仿真系统的通讯接口

通讯接口为 FMS 提供仿真通讯环境，是仿真系统的重要组成部分。

5.1.3 任务背景

本文结合具体的科研项目“大型民用飞机飞行管理数字仿真系统”，研究设计并实现一个具有通用性和可重构性的仿真通讯平台，该平台是飞行管理数字仿真系统的一个重要组成部分。

中国知网　https://www.cnki.net

FMS 的深入研究势必需要进行 FMS 的多个功能或完整功能仿真，仿真过程中根据研发需求可能需要对仿真系统的仿真模块进行重组调整，这就要求 FMS 仿真系统的通讯接口具备可灵活重构的功能，以满足仿真系统重构的需要，避免仿真功能重组带来的通讯接口重复开发问题；FMS 的完整功能仿真通常需要不同用户共同开发各个模块，然后进行联合仿真，这要求仿真信号的通信格式具备通用性，以满足各模块之间的数据交互。

目前 FMS 仿真通讯的实现普遍具有以下局限：一是普遍采用的简单直连通讯接口，只适用于 FMS 较少功能仿真，可重构性差，显然不能满足要求，如文献[47]采用建立局域网进行简单通讯实现 FMS 导航制导功能仿真。二是忽略民机机载设备按照航空总线协议进行数据传输的现实情况，产生仿真信号不具备通用性以及仿真环境真实性差的问题，如文献[48]实现民机 FMS 的建模与仿真采用的 C/S 结构通讯。

由于 ARINC429 总线是目前民用飞机应用最为广泛的航空数据传输总线[49,50]，作为 FMS 通讯所采用的传输协议，它已对 FMS 信号的数据格式包括编码方式、精度和单位标准等做了规定，可以保证 FMS 仿真信号的通用性。同时，TCP/IP 协议具有可以灵活调整网络上仿真节点的优势，满足仿真系统对功能重构及系统扩展的需求。因此本文提出构建具有通用性的基于 ARINC429 总线和 TCP/IP 飞行管理仿真系统通讯平台，在 FMS 开发仿真过程中运用本文设计完成的通讯平台可以为 FMS 单功能的或完整的仿真测试提供通讯环境，而无需进行第三方的数据通讯开发，从而加速 FMS 的设计和实现过程。

5.2 通讯平台设计

5.2.1 FMS 仿真概念模型

根据 FMS 仿真系统的功能，将其模块化，建立一个 FMS 仿真概念模型。仿真概念模型包含三种类型的子模块，每个子模块包含多个功能模块，可以根据实际需要灵活组合，以满足仿真系统的扩展：

1）FMS 子模块：包含 ARINC702 协议[51]规定 FMS 应具有的主要功能，由飞行性能和管理优化、导航制导和 CDU 等功能模块组合。

2）仿真验证子模块：执行 FMS 子模块的制导指令，并产生其所需要的飞行动态数据，由飞机动态模型、自动驾驶仪和传感器模型等功能模块组合。

3）显示子模块：由航图显示和飞行显示等功能模块组合。

中国知网 https://www.cnki.net

实际应用中依据此仿真概念模型结构开发仿真系统的子模块。通讯平台连接仿真系统的各子模块，集中处理所有通讯操作，为 FMS 仿真提供通讯接口功能。

5.2.2 整体设计方案

在仿真概念模型的基础上，通讯平台通过在上层采用 TCP/IP 网络连接仿真系统各子模块(以下简称 “仿真子模块”)，在底层采用 ARINC429 总线模拟 FMS 的机载信息传输环境，实现 FMS 仿真系统的通讯接口功能，其整体设计结构如图 5-7 所示。




图 5- 7 通讯平台整体设计方案

Fig.5- 7 Comunication Platform Solution

通讯平台的硬件主体包括 ARINC429 总线信号板卡[52]、带网卡计算机以及系统扩展时需要的交换机。通讯平台采用的 ARINC429 卡基于 PCI 接口形式(32 位、33MHz PCI 数据总线），是具有 ARINC429 标准数据接口的数据处理板卡，板卡能让计算机方便地连接到 ARINC429 总线上，作为 ARINC429 总线上的通讯节点。计算机自带通用网卡和交换机实现 TCP/IP 通讯。通讯平台计算机集中了 FMS 仿真通讯操作及仿真计算，根据功能分为总线计算机和仿真计算机(以下分别简称“总线 PC”和“仿真 PC”)，整个硬件搭建非常简单，方便实际运用。

在硬件平台搭建的基础上，需要设计开发控制通讯平台数据通讯的传输软件。其中，仿真子模块作为用户开发的进程运行于仿真 PC 上，只要通过数据交互函数对通讯平台终端 Client（以下简称“通讯平台终端”）进程发送数据或监听数据即可；所有的数据通讯工作由总线 PC 和通讯平台终端处理。总线 PC 完成编码解码、解包组包、校错、数据调度、ARINC429 通讯控制以及通讯平台 TCP/IP 服

中国知网 https://www.cnki.net

务器实现等工作，其中 ARINC429 板卡负责 ARINC429 协议栈的处理。通讯平台终端以独立进程方式运行于仿真 PC 上，需要完成通讯平台与仿真子模块的接口功能和通讯平台 TCP/IP 客户端功能。

本文通讯平台的软件开发环境是基于 Windows XP SP3 操作系统，Microsoft Virtual C++6.0 编译软件。软件设计突出模块化设计思想，根据通讯平台的功能将通讯平台分为三个通讯层次、采用两种数据传输格式，子程序根据不同通讯层次的功能模块要求分别编写，这样使通讯平台的程序具有较好的可移植性及可读性，便于后期维护和升级。

第一层：总线 PC 之间按照 ARINC429 总线通讯，这部分的数据传输格式为 ARINC 429 标准 32 位数据字。

第二层：总线 PC 和仿真 PC 之间按照 TCP/IP 协议通讯，采用本文给出的 INF 数据结构进行传输。

第三层：仿真 PC 上的通讯平台终端 TCP/IP Client（简称“通讯平台终端”）进程与 FMS 仿真系统子模块进程的数据交互，这部分的数据传输格式与第二层相同。

软件设计的内容就是围绕这三个通讯层次和数据传输格式转换进行，使本通讯平台在搭建的硬件基础上达到实现 FMS 仿真系统通讯接口功能的目的。

在这三个通讯层次中，总线 PC 之间的 ARINC429 通讯程序开发和总线 PC 与仿真 PC 之间的 TCP/IP 协议通讯的服务器端程序开发集合于一个进程；总线 PC 与仿真 PC 之间的 TCP/IP 协议客户端的通讯程序开发与 FMS 仿真系统子模块进程的数据交互程序开发集合于一个进程；在数据传输格式转换中，需要完成 ARINC429 标准 32 位数据字和本通讯平台自定义的 INF 数据结构之间的数据格式转换。下面分别对这两个通讯进程以及数据传输格式转换的实现进行详细介绍。

5.3 通讯平台实现

5.3.1 总线 PC 上的通讯进程

总线 PC 既是作为 FMS 仿真系统的 ARINC429 总线通讯控制器同时又是作为 TCP/IP 协议下的服务器端，所以总线 PC 上的通讯程序包括 ARINC429 总线的数据通讯程序实现和 TCP C/S 结构服务器端的通讯程序实现。本文通讯平台将这两个程序开发集合于一个进程，涉及通讯平台三个通讯层次中的第一层和第二层。这个通讯进程包含四个通讯线程：

中国知网 https://www.cnki.net

1）ARINC429 总线数据接收线程

2）ARINC429 总线数据发送线程

3）TCP 接收线程

4）TCP 发送线程

其中 ARINC429 总线数据发送线程和 TCP 发送线程采用当缓冲的容量达到某一设定界限时触发线程启动；而 ARINC429 总线数据接收线程和 TCP 接收线程采用当通道有数据接收时触发线程启动。TCP 发送缓冲和 ARINC429 发送缓冲起到同步 ARINC 总线数据收发和 TCP 服务器端数据收发的目的。

（1）ARINC429 总线的数据通讯程序

通讯平台开发的 ARINC429 总线通讯程序通过调用 ARINC429 板卡动态链接库相应的接口函数来操作板卡, 实现板卡跟外部 ARINC429 总线设备通讯, 接口函数如表 5-1 所示。

表 5- 1 ARINC429 信号板卡接口函数

接口函数	功能描述
OBT429TOPCI_LibInit()	初始化 ARINC429 板卡驱动库
DeviceFindAndOpen()	打开 429 板卡并获得句柄
OBT429_RESET()	板卡复位
DeviceClose()	板卡关闭
RXN_INIT()	RXN 参数设置（N 为 1，2，3，4）
TXN_INIT()	TXN 参数设置（N 为 1，2）
TXN_SEND()	TXN 发送数据（N 为 1，2）
RXN_ReceiveData()	RXN 接收数据（N 为 1，2，3，4）
RX_ENABLE()	接收通道的接受使能
TX_ENABLE()	发送通道的发送使能
TX_CIRCLE_INIT()	发送通道循环发送设置
TX_CIRCLE_ ENABLE()	发送通道循环发送使能
TX_CIRCLE_SENDNUM()	发送通道循环发送数据个数统计

ARINC429 总线通讯设计有两个 I/O 线程：一个 ARINC429 总线数据接收线

中国知网　https://www.cnki.net

程和一个 ARINC429 总线发送数据线程。两个线程都由执行线程起动，当任务完成后，ARINC429 I/O 线程等待执行线程的下一次起动信号。

在 ARINC429 总线通讯程序启动后板卡自动进行初始化，然后进入 ARINC429 通讯 I/O 线程的启动等待；用户可以通过通讯平台控制界面修改 ARINC 429 信号板卡相关通道的参数设置，这里需要注意的是整个通讯平台的接收通道总是应该先于发送通道使能，以避免数据的丢失；同时本文通讯平台支持对 ARINC429 通讯的停止/开始控制；如果通讯过程中出现错误，通讯平台还可支持错误手动测试分析。

ARINC429 总线数据接收线程将接收到的数据信息送入 TCP 发送缓冲寄存器，同时监视着第 32 位奇偶校验位，以保证传输的有效性。图 5-8 所示为 ARINC429 总线接收线程的工作流程。




图 5- 8 ARINC429 总线接收线程工作流程

Fig.5- 8 ARINC429 Receiving Thread Workflow

通讯平台每台总线 PC 具有两路发送通道，以通讯速率分类信号的发送通道。其中发送通道 1 为高速通讯通道（100Kbps），发送通道 2 为低速通讯通道（12.5Kbps）。根据 ARINC702 和 ARINC429 相关定义，低速模式下的数据主要是无线电接收设备和飞行控制计算系统等传送的参数数据；高速模式下的数据主要是电子飞行仪器系统（Electronic Flight Instrument，简称 EFI）需要显示的参数

中国知网 https://www.cnki.net

数据。这些参数可以根据 ARINC429 中 Label 和 Equipment ID 查出，表 5-2 列出了发送通道 1 的部分参数。

表 5- 2 ARINC429 信号板卡发送通道 1 部分参数

标号 Label（Oct）	参数 Parameter
206	Computed Airspeed 计算空速
207	Maximum Allowable Airspeed 最大允许空速
210	True Airspeed 真实空速
213	StaticAir Temperature 静态大气温度

ARINC429 总线数据发送线程负责从 ARINC429 总线发送缓冲中取数，根据 Label 标志码为参数信号选择合适的发送通道，实现数据的发送。ARINC429 总线发送线程工作流程如图 5-9 所示。




图 5- 9 ARINC429 总线发送线程工作流程

Fig.5- 9 ARINC429 Transmit Thread Workflow

（2）TCP 服务器端程序开发

服务器端的开发比较简单，只需要负责实现与 TCP/IP 客户端的通讯。程序运行后自动创建服务器；创建成功后 TCP 发送和接收线程有效；用户可以通过通讯

中国知网 https://www.cnki.net

平台控制界面修改 TCP 连接的参数设置，这里需要注意的是整个通讯平台的 TCP 服务器端总是应该先于 TCP 客户端先创建，以避免数据的丢失；同时通讯平台支持对 TCP 通讯的手动停止/开始控制；如果通讯过程中出现错误，通讯平台还可支持错误测试分析。这部分包括两个线程：TCP 发送线程和 TCP 接收线程。

TCP 发送线程：负责从 TCP 发送缓冲中取数；向 TCP/IP 服务器端发送数据；显示、统计发送数据个数，便于用户对数据监控。

TCP 接收线程：实现接收 TCP/IP 服务器端发送过来的数据；将数据放入 ARINC 429 发送缓冲；显示、统计接收数据，便于用户对数据监控。

对于通讯平台总线 PC 上 TCP 发送线程和接收线程的数据显示格式采用的是 8 位 16 进制数值转换而来的字符串数据。在前面提到的总线 PC 和仿真 PC 之间的数据传输格式为 8 位 16 进制数字表示的字符（由板卡传输 32 位字格式转化），图 5-10 描述了通讯平台显示格式的代表意义。

ARINC429 标准32位数据字	29 28 27 26 25 --- 15 14 13 12 11					10 9	30 31 32		1---4	5---8
板卡传输32位字格式	32 31 30 29 28 --- 18 17 16 15 14					13 12	11 10	9	8---5	4---1
数据字的5个部分	DATA					SDI	SMM	P	Label	
数值大小	0 1 1 0	1 0 0 1	1 1 0 0	0 0 0 0	0 0 0	0 0	1 1	0	0 1 0 0	0 0 1 1
8位16进制数字	6	9	C	0	0	6			4	3
8位16进制字符	“6”	“9”	“C”	“0”	“0”	“6”			“4”	“3”

图 5- 10 TCP 通讯线程数据显示格式意义说明

Fig.5- 10 Data Display Format of TCP Thread

5.3.2 仿真 PC 上的通讯进程

仿真 PC 通讯进程包括两个部分：仿真 PC 与总线 PC 之间的 TCP/IP 协议通讯的客户端程序开发（通讯平台终端）和通讯平台终端与仿真子模块进程的数据交互程序开发。仿真 PC 上的通讯进程涉及通讯平台三个通讯层次中的第二层和第三层，仿真 PC 通讯进程的数据接收和发送子程序由 Windows 消息触发启动。下面分别介绍 TCP 客户端和数据交互的程序开发，其中在这部分程序中涉及到的数据格式转换即编码解码实现，将在下一小节中将详细介绍。

（1）TCP 客户端程序开发

仿真 PC 客户端程序实现仿真 PC 与总线 PC 的 TCP/IP 客户端的通讯。仿真 PC 的 TCP/IP 客户端在程序运行后自动与默认的服务器端连接，连接成功后 TCP 发送和接收线程有效，用户可以通过通讯平台控制界面对通讯过程进行控制。

中国知网 https://www.cnki.net

（2）数据交互函数开发

这部分的程序功能是实现 TCP 客户端进程与仿真子模块进程的数据交互。实现多个进程之间的数据通讯，一般常用的有以下几种方法：

1）利用标准的 Windows 消息：WM_COPYDATA 消息

WM_COPYDATA 消息主要目的是允许在进程间传递只读数据，使用 SendMessage()函数，接收方在数据复制完成前不返回，这样发送方就不可能删除和修改数据，对于少量数据可以用 WM_COPYDATA 方便地实现通信。

2）使用共享内存方式（Shared Memory)

这种方法需要设定一块共享内存区域 ，得到共享内存的指针，然后其它进程通过指针找出共享内存。在传送大量数据时较有优势，但是内存共享处理麻烦。

考虑本文通讯平台的 FMS 仿真数据为只读属性同时具有单次传输量少的特点，采用 WM_COPY DATA 消息机制设计数据交互函数更有优势。

当一个应用程序向另一个应用程序发送数据时将会发出 WM_COPYDATA 系统消息，因此可以考虑通过向消息队列插入 WM_COPYDATA 消息的方法来实现数据在进程间的拷贝。

在使用 WM_COPYDATA 消息时，由第一个消息参数指定发送窗口的句柄，第二个消息参数则为一同数据相关的数据结构 COPYDATASTRUCT 的指针，此结构原形声明如下：

```
typedef struct tagCOPYDATASTRUCT{
    DWORD dwData;
    DWORD cbData;
    PVOID lpData;
} COPYDATASTRUCT;
```

只需将待发送数据的首地址赋予 lpData、并由 cbData 指明数据块长度即可。消息发出后，接收方程序在 WM_COPYDATA 消息的响应函数中通过随消息传递进来的第二个参数完成对数据块的接收，实现了数据交互接收函数的功能。

5.3.3 数据格式转换

A429data 结构和 INF 数据包是实现通讯平台可重构性和通用性的核心数据结构。使用定义的 A429data 和 INF 结构，并将功能模块作为 TCP/IP 网络节点，可以使通讯平台支持仿真系统 2-1016 个功能模块的自由重构，实现了通讯平台的可重构性；同时通讯平台底层囊括了 FMS 通用信号的编码解码处理，上层的 FMS

中国知网 https://www.cnki.net

仿真子模块就可以通过 INF 数据包直接收发仿真数据，不依赖于通讯协议，保证了通讯平台的通用性。

为了实现平台底层 ARINC429 协议与上层 TCP/IP 网络的连接，定义了 A429data 数据结构。A429data 结构对应 ARINC429 标准 32 位数据字，包含了一个信号的相关信息，其格式如下：

```
Struct A429data{
    UINT        sdi;
    UINT        label;
    UINT        ssm;
    double   data;
}
```

其中，sdi 对应 ARINC429 标准 32 位数据字的 SDI 域，为信号的目的功能模块标识号，确定仿真 PC 上的功能模块，其取值范围为 0 到 3；label 对应 Label 域，标识数据的信号类型，其中定义 label=62 的信号类型为仿真 PC 地址；ssm 对应 SSM 域，标识信号状态；data 对应 DATA 域，表示了信号的数值。

INF 数据包包含一组数据及其目的地址，其格式如下：

```
Struct INF{
    A429data addr;
    A429data data_0;
    ……;
    A429data data_n;
}
```

其中，addr 为仿真 PC 的标识号，其 addr.data 域的数值对应仿真 PC 的 IP 地址第四段，取值范围为 0 到 253（其中 254、255 为总线 PC 占用）；data_x 表示了信号 x 的相关信息，x 的范围为 0 到 n，信号个数 n 根据实际应用的需求确定，同时受 A429 板卡接收通道缓冲的约束。




图 5- 11 通讯平台的编码解码示意图

Fig.5- 11 Coded/Decoded Concept of Communication Platform

中国知网 https://www.cnki.net

ARINC429 标准 32 位数字字和本通讯平台自定义的 A429data 结构之间的格式转换分为解码和编码两个过程，如图 5-11 所示。ARINC429 规范已对通讯平台传输的 FMS 仿真系统各参数的数据格式做了规定，且可以通过参数的 Label 查得其数据格式采用的编码方式。无论是编码还是解码，首先都要根据标号 Label 判断该参数的编码方式：BCD 编码或 BNR 编码；并得出数据转换需要的相关参数；然后调用相应的处理子程序。下面分别介绍通讯平台的 BCD/BNR 编码和解码实现。

（1）BCD 编码及 BNR 编码

ARINC429 总线的 BCD 编码思想：首先将待转换的 A426data 结构类型数据中的 A429data.data 字段取出，根据 BCD 编码规则（在 5.1.1 中已介绍了 ARINC429 数据字的 BCD 编码方式）将数据转换成 19 位 10-2 进制数；再将转换好的 19 位数据字段与 A429data.label 字段、 A429data.ssm 字段、A429data.sdi 字段组合成 ARINC429 标准数据字。在编码和解码设计过程中默认 Parity 位为 0，图 5-12 为 BCD 编码的子程序流程。




图 5- 12 BCD 编码流程图

Fig.5- 12 BCD Coded FlowChart

中国知网 https://www.cnki.net

ARINC429 总线的 BNR 编码思想：与 BCD 编码思想不同之处在于对 A429data.data 字段根据 BNR 编码规则转换成 18 位二进制数，图 5-13 为 BNR 编码的子程序流程。




图 5- 13 BNR 编码流程图

Fig.5- 13 BNR Coded FlowChart


（2）BCD 解码及 BNR 解码

ARINC429 总线的 BCD 解码思想：从 32 位 ARINC 标准数据字中，取出 19 位数据位，根据 Label 查表得到参数 Resolution（分辨率）确定小数点位和参数 Sigbits（有效位数）确定数据区有效位的 BCD 码个数，接着由 BCD 编码规则得到 A429data.data。A429data 数据结构的其它部分 ssm、sdi 由 32 位 ARINC 标准数据字的对应 bit 位置取出。图 5-14 的 a 图所示为 BCD 解码子程序流程。

BNR 解码思想：与 BCD 编码思想不同之处在于对 A429data.data 的处理上。图 5-14 的 b 图所示为 BNR 解码子程序流程，处理程序根据 Label 查表得到参数 Resolution（分辨率）确定小数位数、参数 Sigbits（有效位数）确定数据区有效位

中国知网 https://www.cnki.net

数及权重值和参数 Range（数据区数值有效大小范围）由其与权重的乘积得出数值大小，接着根据 BNR 编码规则得到 A429data.data。其中 19 位数据域的最高位为数据的特性标识位，在 BNR 解码过程中默认数据域的 bit18 为最高位。



a) BCD **解码**　　b) BNR **解码**

a) BCD Decode　　b) BNR Decode

图 5- 14 BCD/BNR 解码子程序流程图

Fig.5- 14 BCD/BNR Decoded Flowchart

5.3.4 通讯平台控制界面

通讯平台由总线 PC 上的通讯进程（负责实现 ARINC429 总线的数据通讯和 TCP C/S 结构服务器端的通讯功能）和仿真 PC 上的通讯进程（负责实现 TCP/IP 客户端的通讯功能及其与 FMS 仿真子模块进程的数据交互功能）共同控制硬件达到实现 FMS 仿真系统通讯接口的目的。通讯平台的各通讯进程在启动后进入监控模

中国知网　https://www.cnki.net

式，用户可以通过通讯平台控制界面查看通讯平台各通道的通讯状态、手动选择开始/结束通道通讯、进行测试错误分析、设置通讯参数和观察通讯数据等，通讯平台控制界面分为以下几个页面：通讯控制页面、通讯参数设置页面和数据发送接收监控界面。

（1）通讯控制页面

通过这个页面可以查看通讯平台各通道的通讯状态（“正常通讯”或“物理连接断开”等状态显示）及通道手动选择开始/结束，通讯控制界面如图 5-15 所示；通讯进程支持错误测试分析功能是在测试显示窗口显示错误类型，并弹出对话框提示检查相应可能的错误操作从而达到排错的功能。当系统需要进行结构调整改变仿真功能时，可以通过控制界面设置相关参数，完成仿真系统的重构。




图 5- 15 通讯平台控制界面

Fig.5- 15 Communication Platform GUI

（2）通讯参数设置页面

通讯参数设置页面为用户提供总线 PC 通讯进程相关通讯参数的设置，并显示设置的参数，方便用户下次查看对比。通讯参数设置页面如图 5-16 所示，用户可以在通讯参数设置界面完成 ARINC429 信号板卡接收通道及发送通道的参数设

中国知网 https://www.cnki.net

置：

1）设置通道选择，可一次多个同时设置

2）接收字长、发送字长设置

3）接收速率、发送速率设置

4）接收、发送奇偶校验设置

5）接收 SDI 校验设置

6）接收 Label 校验设置

7）发送字间隙设置




图 5- 16 通讯平台参数设置页面

Fig.5- 16 Communication Platform Set Tab

发送字间隙设置是用来设置发送的连续两个 ARINC429 消息字之间的间隙，根据 ARINC429 标准规定最小的字间间隙为 4 个位宽（ARINC429 位宽）。

这里需要注意两点：接收通道的字长设置应与相对应的发送通道的字长相匹配，否则会造成错误；每个接收通道最多可以设置 7 个供比较的 Label 值，它们的默认值均为 0。如果某个应用系统中需要的 Label 值至少为 7 个，可以将剩下的

中国知网 https://www.cnki.net

Label 设置为所需 Label 值中的任何一个或几个，否则默认值 0 可能会被当做合法的标识符。例如，某个系统所需的 Label 值为 3 个：0x12、0x34、0x56。那么，在进行 Label 值校验设置的时候，可以将 Label_n（n=1、2、3、4、5、6、7）中的任何 3 个设为 0x12、0x34、0x56，而剩下的 4 个也应该都填入 0x12（或 0x34 或 0x56）。否则，由于剩下的 4 个 Label_n 的值为 0x00 也会被当作一个合法的标识符。

（3）数据发送接收监控界面

通过这个页面可以实时观察接收和发送的数据及其流量，从而达到监控的目的，包括对 TCP 通讯和 ARINC429 板卡的各发送和接收通道的数据监控。图 5-17 的左图为 TCP 发送接收数据监控页面示意图，右图为 ARINC429 发送接收数据监控页面示意图。



a) TCP 发送接收数据监控页面　　b) ARINC429 发送接收数据监控页面

a) TCP Communication Monitor Tab　　b) ARINC429 Communication Monitor Tab

图 5- 17 数据发送接收监控页面

Fig.5- 17 Data Communication Monitor Tab

5.4 通讯平台的测试与实例应用

5.4.1 性能测试

在前面通讯平台实现的基础上，对其性能进行测试。通过对不同仿真步长下通讯平台输入输出数据的对比，评估通讯平台的实时性和可靠性性能。

取上海浦东机场到北京首都机场航线的一组经纬度及飞行高度仿真数据，以不同的仿真步长发送这组数据作为通讯平台的输入信号，同时记录通讯平台的输出数据。图 5-18 所示为不同仿真步长下，通讯平台输出数据相对输入信号的偏离程度对比，其中偏离程度由通讯平台的丢包次数与输入数据个数的百分比计算得到。从图可以看出，当仿真系统的仿真步长大于 10ms，通讯平台运行可靠，也就

中国知网　https://www.cnki.net

是通讯平台可以保证在 4374Kbps 速率下有效运行，考虑基于 A429 总线传输的实际机载设备最高传输速率仅要求为 100Kbps，因此通讯平台符合仿真通讯对实时性和可靠性的要求。




图 5- 18 通讯平台输入输出信号偏离程度

Fig.5- 18 Contrast for Communication Platform Input and Output

5.4.2 实例应用及分析

基于本文通讯平台运行的某项目 FMS 仿真系统是对 FMS 的飞行计划、导航制导、性能优化等几个主要功能进行仿真，通过航图显示和飞行显示的运行情况考核 FMS 的功能和性能是否达到预定要求。




图 5- 19 通讯平台实例应用结构图

Fig.5- 19 Communication Platform Application

中国知网 https://www.cnki.net

下面演示此仿真系统重构前后，通讯平台的运行情况，其结构如 5-19 所示。FMS 仿真系统选择上海浦东机场到北京首都机场航线作为仿真航路，仿真步长为 10ms。仿真分为两步：

（1）仿真系统包含 3 个子模块：FMS、航图显示和飞行模拟环境。

通过通讯平台控制界面的通道状态栏目（图 5-20 和图 5-22 所示）观察 FMS 仿真系统的通讯平台运行情况，其中 TCP/IP 连接 1、TCP/IP 连接 2 和 TCP/IP 连接 3 分别表示图 5-19 中总线 PC_B 从左至右连接的三个子模块。

从图 5-20 可以看出通讯平台运行正常，即 FMS 仿真系统的通讯状态正常，图中 TCP/IP 连接 2 对应的仿真系统航图显示模块运行效果如图 5-21 所示，其中加粗点表示飞机的动态飞行位置，图中的仿真航迹表明仿真系统运行正常。



图 5- 20 系统重构前平台运行情况

Fig.5- 20 Communication Status Before Reconstruction




图 5- 21 仿真系统航图显示

Fig.5- 21 Simulator Chart Display

（2）重构仿真系统：如图 5-19 虚线所示，增加 CDU（Control Display Unit，控制显示单元）和飞行显示子模块，去掉航图显示子模块。

从图 5-22 的 TCP/IP 连接通讯状态可以看出 FMS 仿真系统重构后，其通讯状态正常。

中国知网　https://www.cnki.net



图 5- 22 系统重构后平台运行情况

Fig.5- 22 Communication Status After Reconstruction

实例的运行结果表明通讯平台符合 FMS 开发过程中对仿真通讯可靠性和可重构性的要求。

通过通讯平台的性能测试及实例验证说明了本文设计实现的通讯平台可以满足 FMS 仿真对数据通讯可重构性及通用性的需求，为采用 ARINC429 总线通讯的 FMS 开发研究提供一个较真实的仿真通讯环境。同时只要在通讯平台的底层增加相关信号的编码解码处理，也可为面向采用 ARINC429 总线通讯的其它机载设备研究提供一个较真实的仿真通讯环境。目前，已将研究成果应用于某航电实验室的 FMS 仿真系统研发。

5.5 本章小结

本章依据 FMS 仿真系统对通讯接口的功能要求，首先定义了一个 FMS 仿真概念模型，并在此模型的基础上，提出了通讯平台的整体设计方案；然后详细阐述了通讯平台通讯进程及数据格式转换的实现过程，并介绍了通讯平台控制界面的功能；最后对通讯平台的性能进行了测试，接着通过一个应用实例验证了通讯平台可以支持仿真系统的仿真功能重构要求。

中国知网 https://www.cnki.net

第六章 端系统虚拟链路层功能仿真验证

由前面的分析可知，端系统的虚拟链路层功能可以分为接收功能和发送功能。将接收缓存子模块、IC 子模块和 RRM 子模块级联起来就组成了一个完整的接收功能模块，可以完成虚拟链路层从接收双通道 MAC 的数据帧，到帧的完整性检查和冗余管理的全过程，实现了虚拟链路层功能模块的接收功能。

将发送缓存子模块、调度器子模块和 TRM 子模块级联起来就组成了一个完整的发送功能模块，可以完成多条虚拟链路从帧并行进入虚拟链路层到多路复用输出的全过程，实现了虚拟链路层功能模块的发送功能。

6.1 验证方案

由于 AFDX 是一种全双工网络，具有独立的发送和接收通道，即对于 AFDX 协议栈的虚拟链路层，其发送功能模块和接收功能模块是相互独立运行的，同时考虑 FPGA 采用多任务并行的工作方式，因此对于虚拟链路层功能的顶层仿真验证只需要分别对发送功能模块和接收功能模块进行顶层模块仿真验证。在前面虚拟链路层功能的发送功能模块和接收功能模块的设计实现中已经分别对发送缓存子模块、调度器子模块、TRM 子模块、接收缓存子模块、IC 子模块和 RRM 子模块都进行了功能仿真，并达到预期结果和时序。因此本章对于发送功能模块和接收功能模块只需要采用一致性测试，即将仿真输出结果与期望结果进行对比，如果二者相符，则测试通过；如果出现不一致，则模块的设计存在错误。下面对发送功能模块和接收功能模块的一致性测试进行说明。

6.1.1 发送功能模块验证方案

本设计实现的发送功能模块包含了发送缓存子模块、调度器子模块和 TRM 子模块，完成多条虚拟链路从帧并行进入虚拟链路层到多路复用输出的全过程，实现了虚拟链路层功能模块的发送功能。

对仿真输入数据设定为 60bytes 的 AFDX 帧（未经 MAC 添加 FCS 字段），发送功能模块的写接口为 32bits，需要分 15 个 words 写入。由于帧的字长较大，设计测试数据为有效载荷递增 1 的字段，作为对比测试数据与输出数据是否具备

中国知网 https://www.cnki.net

一致性，同时对 VL_0、VL_1 和 VL_2 的冗余发送状态分别配置为冗余发送、只发送到网络 A 和只发送到网络 B，如表 6-1 所示。

表 6- 1 VL 冗余配置

配置	冗余管理
VL_0	使能
VL_1	只发送到网络 A
VL_2	只发送到网络 B

与仿真输入条件相对应，发送功能模块的仿真结果应该是对 VL_0、VL_1 和 VL_2 按照本文提出的调度策略进行调度，并将帧发送到相应的网络上。通过观察仿真输出结果判断设计的发送功能模块是否通过功能验证。

6.1.2 接收功能模块验证方案

与发送功能模块顶层仿真验证流的程相同，将接收功能模块在 ISE 软件进行编译综合，然后编写本模块的测试程序（Testbeneh 程序）在 ModelSim 平台上对所实现的接收功能模块进行仿真。

在前面的设计中，已对接收功能模块的接收缓存子模块、IC 子模块和 RRM 子模块进行了功能时序仿真，并验证了各子模块的设计正确性。因此在这里，只需要对接收功能模块指定输入测试数据，然后对比经过该模块处理后的输出帧是否符合期望值，同时观察接收处理模块的传输延时是否符合 ARINC664 第 7 部分对接收延迟应小于 150us 的要求。

对接收功能模块指定 VL_0、VL_1 和 VL_2 的输入数据，如表 6-2 所示。

表 6- 2 输入测试数据的 SN 序列

配置	MAC_A	MAC_B
VL_0	1,2,3,4,5,6,7,…正常序列	4,5,6,7,8,9,……模拟复位后非零 SN 的接收
VL_1	1,2,3,4,5,6,7,…正常序列	1,2,5,6,7,8,9,…模拟网络传输帧丢失
VL_2	1,2,3,4,4,4,4,…模拟网络阻塞	1,2,3,4,5,6,7….正常序列

期望的处理输出结果应如表 6-3 所示。只要观察仿真结果的输出是否符合期望，可以判断接收功能模块是否通过功能验证。

中国知网 https://www.cnki.net

表 6- 3 期望输出结果

配置	IC_A	IC_B
VL_0	正常接收，无错误	正常接收，无错误
VL_1	正常接收，无错误	在接收帧 5 时，出现错误，帧 5 被丢弃，下一帧帧 6 被正常接收，接着正常
VL_2	接收第 2 个帧 4 后，出现错误，之后的帧都被丢失	正常接收，无错误

6.2 仿真参数的配置

在对虚拟链路层功能模块进行仿真验证前，需要对虚拟链路层功能模块处理的 6 条虚拟链路的参数进行配置，以更好地对虚拟链路层功能模块进行功能测试。

ARINC664 第 7 部分规定使用 AFDX 网络前，需要预先配置虚拟链路的属性参数，这些参数包括：虚拟链路的 ID 号、冗余管理使能、完整性检查使能、BAG 值和最大帧长度 Lmax，其中虚拟链路的 ID 号、冗余管理使能和完整性检查这 3 个参数的配置，不会对其他帧产生影响，因此可以很容易确定。而对于 BAG 值和最大帧长度 Lmax 则需要根据实际应用需求以及考虑网络上的其他端系统进行配置，为了更合理地对虚拟链路层功能模块进行功能仿真测试，相比使用理论上的假设数据进行配置，如果能够以某个实际应用系统为参考模型，然后利用应用系统的通讯数据对虚拟链路参数进行配置，显然是更优的选择，得到的仿真结果也更有实际应用价值。

第五章已经对虚拟链路层功能模块的设计基础“基于 ARINC429 和 TCP/IP 协议的 FMS 仿真通讯平台”进行了介绍，在这个通讯平台中，对上层仿真计算机进行多播发送的总线计算机，相当于 AFDX 网络中的交换机，各仿真计算机则相当于 AFDX 网络中的端系统，而每条 ARINC429 传输链路都可以看出是 AFDX 的虚拟链路，同时通讯平台完成的 FMS 信号的 ARINC429 格式编码解码，可以被 AFDX 提供的帧封装技术封装成 AFDX 帧，因此可以将此通讯平台应用于虚拟链路层功能模块的应用验证中。而对于本章进行的功能验证而言，可以利用此通讯平台的实例应用（FMS 仿真系统）作为参考模型，定义虚拟链路的路径，并以该实例的通讯数据作为参考，对虚拟链路层功能模块的虚拟链路属性配置参数，如验证过程中各 VL 的 Lmax、BAG 等。

FMS 仿真系统以最小 10ms 的步长产生数据流，且数据帧的有效载荷长度小于 16bytes，因此将虚拟链路层功能模块的 6 条虚拟链路的 BAG 都配置为 10ms、

中国知网 https://www.cnki.net

Lmax 都配置为 64bytes，同时对其他参数的配置如下：使能冗余管理、使能完整性检查、对各虚拟链路的 ID 依次编号 1 到 6，在仿真过程中为了便于标识，将接收 VL 和发送 VL 各自从 1 到 3 编号。

6.3 仿真结果

将发送功能模块和接收功能模块在 ISE 软件下经过编译综合，采用专门编写的测试程序（Testbeneh 程序）在 ModelSim 平台上，根据由通讯平台配置的仿真参数，对其进行仿真，并观察仿真结果。下面分别对发送功能模块和接收功能模块的仿真结果进行说明。

6.3.1 发送功能模块仿真结果

图 6-1 为发送功能模块在 ModelSim 环境下的仿真截图，模拟了虚拟链路层功能模块的数据发送处理过程。




图 6- 1 发送功能模块仿真波形

Fig.6- 1 Transmit Module Wave

图中 pqf_wr_data 为 3 条虚拟链路的并行测试输入数据，mac_a_data 和 mac_b_data 为被调度后，经过冗余管理的输出帧（以 16 进制表示），vl_load_n 为输入帧的顺序值。将输出结果通过写入函数输出到文件“sim_mac.dat”中。对比 sim_mac.dat 文件中虚拟链路的有效载荷值与 vl_load_n，二者相符合，即仿真

中国知网 https://www.cnki.net

结果与期望结果相符；从图中可以看出各条虚拟链路输出的帧长度均为 60bytes（不包括 4bytes 的 FCS 字段）与设定的输入相符，且抖动延时为 140us 符合最大抖动延时要求；同时 VL0、VL1 和 VL2 的冗余发送状态均与配置相同，上述结果表明了设计的正确性。

6.3.2 接收功能模块仿真结果

图 6-2 为接收功能模块在 ModelSim 环境下的功能仿真截图，模拟了虚拟链路层功能模块的接收处理过程。




图 6- 2 接收功能模块功能时序仿真

Fig.6- 2 Receive Module Timing Simulation

从图中可以发现接收功能模块的 IC 子模块 IC_A 单元和 IC_B 单元分别对来自 MAC_A 和 MAC_B 的帧进行了完整性检查处理，IC_A 单元对 SN=4 的重复帧根据 IC 规则进行了丢弃和更新提交，IC_B 则将所有的接收帧提交到 RRM 缓冲；从波形中观察 sdata_a 和 sdata_b 与 rm_handled_frm 的关系，可以发现 RRM 单元完成帧的接收冗余管理。

中国知网 https://www.cnki.net

仿真结果表明了发现接收功能模块的各子模块在期望进行处理的时间点都有对 VL 传输出现的异常进行处理，即仿真输出结果符合期望结果，表明了本模块设计的正确性，可以实现虚拟链路层的接收功能。

从图 6-3 的仿真波形中测得该接收功能模块传输一个 64bytes 测试帧的最大传输延迟为 205.07ns，若传输帧长度 1518bytes 的 AFDX 最大帧，则传输延迟不会超过 100us，符合 ARINC664 第 7 部分对接收延迟应小于 150us 的要求。




图 6- 3 接收功能模块接收延迟

Fig.6- 3 Receiving Delay on Receive Module

上述发送功能模块和接收功能模块的仿真结果共同表明了本文设计的虚拟链路层功能模块逻辑功能正确。

6.4 本章小结

本章主要对虚拟链路层功能模块进行了仿真验证，首先给出了发送功能模块和接收功能模块的验证方案，然后根据第五章介绍的通讯平台的实例架构和经验数据配置了虚拟链路的属性参数，最后对发送功能模块和接收功能模块按照设计的验证方案进行仿真测试，并对仿真结果进行了分析。

中国知网 https://www.cnki.net

第七章 总结与展望

7.1 论文总结

本论文就 FPGA 器件实现端系统协议栈的虚拟链路层功能进行了分析及仿真研究，主要成果如下：

1）在理解 ARINC664 第 7 部分关于端系统虚拟链路层相关规范的基础上，根据设计的应用背景对虚拟链路层的功能进行了深入地分析，并对其发送功能提出了基于静态优先级的综合调度策略用于实现虚拟链路层的流量整形和调度功能，以及采用基于 SN 和 SkewMax 的 RRM 策略实现了虚拟链路层的接收冗余管理。

2）在设计中采用了划分模块的设计思想，将整个设计分成多个功能模块，利用 Verilog HDL 语言对各个功能子模块：发送缓存子模块、调度器子模块、TRM 子模块、接收缓存子模块、IC 子模块和 RRM 子模块进行了设计和仿真研究。

3）设计实现了“基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台”，将该通讯平台实例应用的网络构架和通讯数据参数应用于虚拟链路层功能模块的仿真及验证过程。

4）完成了虚拟链路层功能模块的功能时序仿真及验证。表 7-1 为本文在各子模块时序仿真以及发送功能模块和接收功能模块的顶层仿真验证过程中涉及到的关键参数测试结果。

表 7- 1 虚拟链路层功能模块关键参数的测试结果

关键参数	测试结果	结果分析
BAG	完成指定整形间隔	满足 ARINC664 规范要求
SkewMax	小于 1us	满足 ARINC664 规范要求
SN	能正常完成[1,255]循环增长	满足 ARINC664 规范要求
完整性检查	能正常完成	满足 ARINC664 规范要求
接收冗余管理	能正常完成	满足 ARINC664 规范要求
发送冗余管理	能正常完成	满足 ARINC664 规范要求

中国知网 https://www.cnki.net

表 7- 1（续）

关键参数	测试结果	结果分析
处理帧长	60-1514 Bytes	满足 ARINC664 规范要求
调度延时	具备优先级调度	符合通讯平台的应用需求
接收延迟	115.45us(64 Bytes)	小于 150us 满足 ARINC664 规范要求

本文的主要创新点：在硬件方面，提出了端系统协议栈虚拟链路层功能模块基于 FPGA 的 SOC 系统设计方案；在调度策略方面，提出了采用静态优先级的综合调度策略，将虚拟链路层发送过程中的流量整形和虚链路调度整合在同一个最小调度周期进行，可以更好地满足具有不同时延要求的数据处理。

7.2 工作展望

虽然欧美对于 AFDX 端系统通讯卡已经进行产品化生产，但是目前国内对于 AFDX 网络的研究和实现仍然处于起步阶段，还没有商业化的产品出现，造成了可用研究资料稀少的现状，同时在进行端系统的虚拟链路层功能模块的设计实现过程中由于实验设备采购失败等原因，本文只完成了端系统核心模块的虚拟链路层功能模块的功能仿真验证。

根据本论文的完成情况，下一步可以将已经通过时序验证的虚拟链路层功能模块下载到 FPGA 原型开发板，进行 FPGA 原型验证，完成硬件实现；然后采用基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台的应用实例作为工作环境，对该虚拟链路层功能模块进行实际应用验证。

中国知网 https://www.cnki.net

参 考 文 献

[1] Ian Moir, Allan Seabridge. 民用航空电子系统. 北京:航空工业出版社. 2009

[2] 郑锡平. AFDX 应用分析[J]. 航空制造技术. 2010(3):104-105

[3] 支超有. 机载数据总线技术及其应用. 北京:国防工业出版社. 2009

[4] AEEC. ARINC Specification 664 Part 7: Avionics Ful1 Duplex Switched Ethemet (AFDX) Network[S]. 2005

[5] 熊华钢, 李峭, 黄永邦. 航空电子全双工交换式以太网标准研究[J]. 航空标准化与质量. 2008, 223:25-26

[6] 王斌文. 航空全双工以太网交换机若干关键技术研究与实现[硕士论文]. 西安:西安电子科技大学. 2008

[7] Condor Engineering Inc. AFDX Protocol Tutorial. 2005

[8] 杜宏伟, 马捷中. 航空电子全双工交换式以太网及其关键技术研究[J]. 测控技术. 2008, 27 (12):65-67

[9] Creative Electronic Systems, Inc. AFDX White Paper. 2003

[10] 熊华钢, 李峭, 黄永邦. 航空电子全双工交换式以太网标准研究(续)[J]. 航空标准化与质量. 2008, 224:20-23

[11] 钟杰, 何民, 王怀胜等. AFDX 构架及协议分析[J]. 电讯技术. 2010, 50 (1):65-70

[12] 武华, 马捷中, 翟正军. AFDX 端系统通讯端口的设计与实现[J]. 测控技术. 2009, 28(3):56-59

[13] 石锋. 航空电子全双工交换式以太网编址方案设计[J]. 电讯技术. 2009, 49 (9):59-62

[14] 陈昕, 周拥军, 万剑雄. AFDX 端系统关键技术的研究与实现[J]. 计算机工程. 2009, 35 (5):1-3

[15] 楼晓强, 田泽. AFDX 网络终端系统的确定性分析与实现[J]. 计算机技术与发展. 2010, 20 (8):56-62

[16] Xilinx, Inc. AFDX Solutions. 2009

[17] 田城, 王勇, 王东光. 基于软硬件协同的 AFDX 协议片上系统设计[J]. 计算机技术与应用. 2010(3):144-147

[18] Marc Boyer, Christian Fraboul. Tightening End to End Delay Upper Bound for AFDX Network Calculus with Rate Latency FIFO Servers Using Network Calculus[C]. IEEE Press. 2008

[19] 陈昕, 周拥军, 蒋文保等. AFDX 协议性能分析及调度算法研究[J]. 电子学报. 2009, 37(5) 1000-1005

[20] 石改辉, 张原. 优先级管理的全双工交换式以太网实时通信[J]. 火力与指挥控制. 2009, 34(11):171-174

中国知网 https://www.cnki.net

[21] Jean-Luc Scharbarg, Christian Fraboul. Probabilistic Upper Bounds for Heterogeneous Flows Using a Static Priority Queueing on an AFDX Network[C]. IEEE Press. 2008:1220-1227
[22] Actel, Inc. Developing AFDX Solutions. 2005
[23] Anand M., Vestal S., Dajani Bronwn S., et al. Formal Modeling and Analysis of the AFDX Frame Management Design[C]. Proceedings of the 9th IEEE International Symposium on Object and Component-oriented Real-time Distributed Computing. IEEE Press. 2008
[24] 陈昕, 路娟, 周拥军. AFDX 冗余管理机制的仿真[J]. 计算机工程. 2008, 34(23):92-94
[25] Jan Täubrich, Reinhard Von Hanxleden. Formal Specification and Analysis of AFDX Redundancy Management Algorithms[C]. Process of SAFECOMP'07. Springer-Verlag. 2007:436-450
[26] 李哲, 田泽, 张荣华. AFDX 网络中 SkewMax 的研究[J]. 计算机技术与发展. 2010, 20(6)
[27] Mifdaoui A., Frances F., Fraboul C. Full Duplex Switched Ethernet for Next Generation 1553B Based Applications[C]. Proceedings of the 13th IEEE Real Time and Embedded Technology and Applications Symposium. IEEE Press. 2007
[28] 张志, 翟正军, 姚方圆. 基于 FPGA 的 AFDX 端系统协议芯片的设计与实现[J]. 计算机测量与控制. 2010, 18(2):422-424
[29] Xin Chen, Xudong Xiang, Jianxiong Wan. A Software Implementation of AFDX End System [C]. 2009 International Conference on New Trends in Information and Service Science. IEEE Press. 2009
[30] 任向隆, 马捷中, 翟正军. 基于 FPGA 的 AFDX 端系统协议栈虚链路层的研究与实现[J]. 计算机测量与控制. 2010, 18(1):157-160
[31] Xilinx, Inc. Virtex-5 FPGA User Guide UG190(V5.2). 2009
[32] 田耘, 徐文波. Xilinx FPGA 开发使用教程. 北京:清华大学出版社. 2008:10-13
[33] 夏宇闻. Verilog 数字系统设计教程. 北京:北京航空航天大学出版社. 2008
[34] Pong P. Chu. FPGA Prototyping by Verilog Examples-Xilinx Spartan3 Version. New Jersey: John Wiley & Sons, Inc. 2008
[35] Xilinx, Inc. Packet Queue V2.2(DS509). 2007
[36] 万剑雄. 实时通信协议 AFDX 调度仿真系统的研究与实现[硕士论文]. 北京:北京信息科技大学. 2008
[37] 王伟鹏, 张延园, 姚进华. 基于 FPGA 的 ARINC664/AFDX 端系统设计[J]. 微处理机. 2009, 4(2):1-4
[38] TechSAT GmbH. AFDX@/ARINC664 Tutorial. 2008
[39] 叶佳宇, 陈晓刚, 张新家. 基于 AFDX 的航空电子通讯网络的设计[J]. 测控技术. 2008, 27(6):56-60
[40] Xilinx, Inc. FIFO Generator V4.4 User Guide (UG175). 2008
[41] 罗杰, 霍曼. AFDX 通信链路技术及其在航空电子系统的应用[J]. 航空电子技术的发展与应用. 2010(9):16-21
[42] 彭寒, 石锋. 基于 AFDX 的机载数据网络端系统通信机制[J]. 科技创新导报. 2009(20)

中国知网 https://www.cnki.net

[43] AEEC. ARINC Specification 429 PART 1 Functional Description, Electrical Interface, Label Assignments and Word Formats[S]. 2004
[44] 邓中卫, 范秋丽, 罗杰. 国外民用飞机飞行管理系统发展现状与趋势[J]. 航空保安. 2006, 2(2):50-54
[45] 曹全新, 严林芳, 刘永超. 民用飞机飞行仿真系统研究[J]. 测控技术. 2009, 28(7):102-107
[46] Liu Ming-he. Dynamic Simulator of A Flight Management System for Commercial Jetliner-Development, Integration and Application[Dissertation]. Quebec: Concordia University. 2002
[47] 姜华男, 宋东, 王波等. FMS 导航与制导及系统数字仿真[J]. 电子测术. 2007, 30(11):6-9
[48] 王江云, 杨晓阳. 民机飞行管理系统建模与仿真实现[J]. 飞行力学. 2008, 26(2):81-84
[49] 丁勇飞. 机载航电总线系统发展评述[J]. 航空电子技术. 2003, 34(2):1-7, 25
[50] 熊华钢, 周贵荣, 李峭. 机载总线网络及其发展[J]. 航空学报. 2006, 27(6):1135-1144
[51] Aeronautical Radio, Inc. ARINC Characteristic 702-6[S]. 1994
[52] 珠海欧比特控制工程有限公司. EMBC1000-PCI429-42 使用说明书 V1.3 [Z]. 2009
[53] 王骥. 实时以太网技术在航空电子系统中的应用[硕士论文]. 哈尔滨:哈尔滨工程大学. 2006
[54] Charara H., Scharbarg J.L., Ermont J., et al. Methods for Bounding End-to-end Delays on An AFDX Networks[C]. Proceedings of the 18th Euromicro Conference on Real-time Systems. IEEE Press. 2006
[55] 李哲, 田泽, 杨峰等. 基于 AFDX 网络终端系统 SoC 的 FPGA 原型验证. 航空计算技术. 2010, 40(2):130-133
[56] 丁勇飞. 机载航电总线系统发展评述[J]. 航空电子技术. 2003, 34(2):1-7
[58] 陈仁文, 朱莉娅. 大型飞机中的若干关键测控技术及其发展趋势[J]. 航空制造网. 2009
[57] 王鹏, 姚明昕, 鲍民权. 基于 FPGA 的航空全双工以太网交换芯片[J]. 计算机工程. 2008, 34(23):261-263
[60] Scharbarg R.F., Christian J.L., F. Stochastic. Network Calculus for End-to-end Delays Distribution Evaluation on An Avionics Switched Ethernet[C]. Proc. of the 5th IEEE International Conference on Industrial lnformatics. IEEE Press. 2007
[61] 杜亚娟. 航空全双工交换式以太网探究[J]. 计算机工程. 2009, 35 (11):77-79
[62] 任向隆, 马捷中. 航空电子全双工交换式以太网终端系统研究[J]. 计算机测量与控制. 2009, 17(5):924-948
[63] 沈磊, 杨绍辉, 邱智亮. AFDX 网络中基于虚拟计时的警管算法[J]. 计算机应用. 2008, 28(12):3029-3031, 3036
[63] Li Qiao, Ge Peng, Xiong Huagang, et al. Efective Bandwidth over AFDX[C]. 25th IEEE Digital Avionics Systems Conference. 2006
[65] 张原, 石改辉. 全双工交换式以太网实时通信研究. 西北工业大学学报[J]. 2008, 26 (4):476-480
[66] 柴明. AFDX 交换芯片调度设计与系统测试[硕士论文]. 西安:西安电子科技大学, 2008

中国知网 https://www.cnki.net

附录 1 缩略语

AFDX	Avionics Full Duplex Switched Ethernet Network 航空电子全双工交换式以太网
BAG	Bandwidth Allocation Gap 带宽分配间隔
BCD	Binary Coded Decimal 二进制编码
BNR	Two's Complement Binary Notation 二进制补码编码
CDU	Control Display Unit 控制显示单元
DITS	Digital Information Transfer System 数字信息传输系统
EFI	Electronic Flight Instrument 电子飞行仪器系统
ES	End System 端系统
FCS	Frame Check Sequence 帧校验序列
FMS	Flight Management System 飞行管理系统
FPGA	Field Programmable Gate Array 现场可编程门阵列
FSM	Finite State Machine 有限状态机
FTT	Free To Transmit Flag 有效传输标识
IC	Integrity Check 完整性检查
PSN	Previous SN 前一个接收帧的序列号
RM	Redundancy Management 冗余管理
RRM	Receiving Redundancy Management 接收冗余管理
RSN	Received SN 当前接收帧的序列号
SDI	Source Destination Identifiers 源/目的识别位
SN	Sequence Number 序列号
SSM	Sign Status Matrix 信号状态阵列位
TRM	Transmit Redundancy Management 发送冗余管理
VL	Virtual Link 虚拟链路

中国知网 https://www.cnki.net

致 谢

首先，我要衷心感谢我的导师胡士强教授。本文是在他悉心指导下完成的，在论文选题、论文研究和论文撰写修改的每个阶段，胡老师都给予了细致的指导和帮助，这些对论文的完成都起着关键作用。拜师他的门下是我的幸运，胡老师严谨的治学态度、务实的工作作风和长者的道德风范，在学术上和生活上为我树立了楷模，从他那里我不仅学到科学的思维方法，同时也学到了许多人生的哲理，他的言传身教将使我终生受益。

感谢朱亮老师、杨永胜老师和刘世前老师在我的读研期间给予的指导和帮助，他们的教导给我留下了深刻的印象，使我受益非浅。

感谢吴艳平、何皖华和实验室其他同学，与他们的交流和探讨使我开阔了思路并得到了许多有益的启发。

感谢我的好友衡丽君、秦凤平、欧阳小穗、徐进津、魏亚辉和刘耀勇，他们对我的学习和生活给予了真诚的关怀，与他们的深厚友谊将是我一生的宝贵财富。

我要特别感谢我的朋友高伟达在论文排版和图片校对上给予的无私帮助，还有我的家人和朋友在我忙于论文写作时对我的理解、帮助和支持。

最后，感谢所有关心和帮助过我的每一个人。

中国知网 https://www.cnki.net

攻读硕士学位期间已发表或录用的论文

[1] 许燕婷, 胡士强. 基于 ARINC429 和 TCP/IP 的 FMS 仿真通讯平台设计与实现. 测控技术.（已录用）

中国知网 https://www.cnki.net