

醒工硬件-硬件工程师笔试面试题目解析

第六章 模拟电路-运放，ADC，基准源

目录

醒工硬件-硬件工程师笔试面试题目解析	1
第六章 模拟电路-运放，ADC，基准源	1
一. 运放的虚短，虚断，虚地	2
1.1 虚短	2
1.2 虚断	3
1.3 虚地	3
1.4 虚短、虚断、虚地在计算中的应用	4
1.5 要点	4
二. 运放的参数与选型	4
2.1 运放参数阶段	5
2.2 理想运放与实际运放的参数区别	10
2.3 要点	10
三. 运放的基本运算电路	10
3.1 同相电压跟随	11
3.2 同相比比例放大电路	11
3.3 反相比比例放大电路	12
3.4 加法电路（反相）	12
3.5 减法电路（差分放大电路）	13
3.6 微分与积分	14
3.7 要点	15
四. 运放实际应用中的电路	16
4.1 恒流源	16
4.2 转换信号范围	17
4.3 ADC+OP	18
4.4 DAC+OP	19
4.5 4-20mA 电流检测	21
五. ADC 的功能与转换过程	21
5.1 ADC 的功能	21
5.2 ADC 的转换过程	22
六. ADC 的架构与优缺点	23
6.1 逐次逼近 SAR	23
6.2 FLASH 型	24
6.3 流水线型	26
6.4 Σ - Δ （Sigma Delta）型	27
6.5 优缺点对比	27

七. ADC 选型参数解读	28
7.1 量程 full-scale range FSR	28
7.2 分辨率 Resolution	28
7.3 最低有效位 LSB/最小分辨率	28
7.4 测量误差	29
7.5 采样速率/转换速率/带宽	31
7.6 参考电压 Vref	31
7.7 通道数	32
7.8 对外接口	32
7.9 输入电阻(输入电流)	33
7.10 ADC 与 DAC 的联系, DAC 选型参数	34
八. 如何提高 ADC 检测精度	34
8.1 ADC 合理选型	34
8.2 信号源与 ADC 的阻抗匹配	34
8.3 单端输入与差分输入选择	35
8.4 低通滤波	37
8.5 高精度基准源	37
8.6 电源设计	38
8.7 PCB 布局	39
九. 参考电压应用与设计	39
9.1 参考电压的应用	39
9.2 参考电压生成电路	43

xinggongyingjian

抖音/Bilibili

版权所有, 禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自/

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播

一. 运放的虚短，虚断，虚地

1.1 虚短

虚短：指运放处于**负反馈**（即输出通过电阻接回反相输入 $IN-$ 引脚）的**线性放大状态**时（大多数运放电路都工作在此状态），**理想运放的同相输入 $IN+$ 和反相输入 $IN-$ 引脚可以认为是等电位的，故称为“虚短（路）”**。理想运放与运放设计计算时一般可以认为 $V_{IN+}=V_{IN-}$ ；实际运放芯片的 V_{IN+} 和 V_{IN-} 间有电压差“输入失调电压 V_{os} ”，一般为 mV 级别，部分高精度运放可达 μV 级

6.7 电气特性：LM358、LM358A

在 $V_S = (V+) - (V-) = 5V$, $T_A = 25^\circ C$ 条件下测得（除非另有说明）

参数		测试条件 ⁽¹⁾		最小值	典型值 ⁽²⁾	最大值	单位
失调电压							
V _{OS}	输入失调电压	V _S = 5V 至 30V; V _{CM} = 0V; V _O = 1.4V	LM358		3	7	mV
				T _A = 0°C 至 70°C		.9	
			LM358A		2	3	
				T _A = 0°C 至 70°C		5	
dV _{OS} /dT	输入失调电压漂移		LM358	T _A = 0°C 至 70°C	7		μV/°C
			LM358A	T _A = 0°C 至 70°C	7	20	

SYMBOL	PARAMETER	CONDITIONS (Note 6)		MIN	TYP	MAX	UNITS
V _{OS}	Input Offset Voltage	(Note 11)			35	100	μV
		0°C ≤ T _A ≤ 70°C	●	55	270	μV	
		-40°C ≤ T _A ≤ 85°C	●	75	350	μV	
		V _S = 5V, V _{CM} = V _S + 0.1V		150	550	μV	
		V _S = 5V, V _{CM} = V _S - 0.3V, 0°C ≤ T _A ≤ 70°C	●	180	750	μV	
		V _S = 5V, V _{CM} = V _S - 0.3V, -40°C ≤ T _A ≤ 85°C	●	200	1000	μV	
		V _S = 5V, V _{CM} = -0.1V		1.5	30	mV	
		V _S = 5V, V _{CM} = 0V, 0°C ≤ T _A ≤ 70°C	●	1.8	45	mV	
		V _S = 5V, V _{CM} = 0V, -40°C ≤ T _A ≤ 85°C	●	2.0	50	mV	

1.2 虚断

虚断：指运放的同相输入 $IN+$ 和反相输入 $IN-$ 引脚输入阻抗非常大，故引脚的输入电流非常小，对于**理想运放**计算时可认为流入同相输入 $IN+$ 和反相 $IN-$ 引脚的电流为 0， $I_{IN+}=I_{IN-}=0$ ，故称为“**虚断**”。实际运放芯片的同相输入 $IN+$ 和反相输入 $IN-$ 引脚会有电流流入，称为“输入偏置电流 I_b ”和“输入失调电流 I_{os} ”，一般为 nA~ μA 级别

输入偏置电流							
I_b	输入偏置电流	$V_O = 1.4V$	LM358		-20	-250	nA
				$T_A = 0^{\circ}C \text{ 至 } 70^{\circ}C$		-500	
			LM358A		-15	-100	
				$T_A = 0^{\circ}C \text{ 至 } 70^{\circ}C$		-200	
I_{os}	输入失调电流	$V_O = 1.4V$	LM358		2	50	nA
				$T_A = 0^{\circ}C \text{ 至 } 70^{\circ}C$		150	
			LM358A		2	30	
				$T_A = 0^{\circ}C \text{ 至 } 70^{\circ}C$		75	
dI_{os}/dT	输入失调电流漂移		LM358A		10		$pA/^{\circ}C$
				$T_A = 0^{\circ}C \text{ 至 } 70^{\circ}C$		300	

I _B	Input Bias Current	(Note 11) 0°C ≤ T _A ≤ 70°C -40°C ≤ T _A ≤ 85°C	● ●	±2 ±3 ±7	±20 ±35 ±50	nA nA nA	
		V _S = 5V, V _{CM} = V _S + 0.1V V _S = 5V, V _{CM} = V _S - 0.3V, 0°C ≤ T _A ≤ 70°C V _S = 5V, V _{CM} = V _S - 0.3V, -40°C ≤ T _A ≤ 85°C	● ● ●	0.19 0.19 0.25	0.40 0.60 0.75	μA μA μA	
		V _S = 5V, V _{CM} = -0.1V V _S = 5V, V _{CM} = 0V, 0°C ≤ T _A ≤ 70°C V _S = 5V, V _{CM} = 0V, -40°C ≤ T _A ≤ 85°C	● ● ●	-5 -8.4 -10	-0.41 -0.45 -0.47	μA μA μA	
SYMBOL	PARAMETER	CONDITIONS (Note 6)		MIN	TYP	MAX	UNITS
I _{OS}	Input Offset Current	(Note 11) 0°C ≤ T _A ≤ 70°C -40°C ≤ T _A ≤ 85°C	● ●		4 5 8	25 35 55	nA nA nA
		V _S = 5V, V _{CM} = V _S + 0.1V V _S = 5V, V _{CM} = V _S - 0.3V, 0°C ≤ T _A ≤ 70°C V _S = 5V, V _{CM} = V _S - 0.3V, -40°C ≤ T _A ≤ 85°C	● ● ●		6 10 15	30 40 65	nA nA nA
		V _S = 5V, V _{CM} = -0.1V V _S = 5V, V _{CM} = 0V, 0°C ≤ T _A ≤ 70°C V _S = 5V, V _{CM} = 0V, -40°C ≤ T _A ≤ 85°C	● ● ●		0.1 0.1 0.15	1.6 2.0 2.4	μA μA μA

LT1678

醒工硬件

1.3 虚地

虚地：若同相输入 $IN+$ 和反相 $IN-$ 其中任一引脚（通过电阻）接地，通过“虚断”引脚电流为 0 可得接地引脚的电压为 0，再根据“虚短”， $V_{IN+}=V_{IN-}$ ，可得两个输入引脚电压都为 0，等同于接在 GND 上，故称为“虚地”

1.4 虚短、虚断、虚地在计算中的应用

例如下图是一个简单的反相放大电路（出自《运算放大器权威指南（第 4 版）》，首先根据“虚地”，同相输入 $IN+$ 引脚接 GND，故 $V_{IN+}=0\text{V}$ ；根据“虚短”，反相输入 $IN-$ 引脚与同相输入 $IN+$ 相同， $V_{IN-}=V_{IN+}$ ；根据“虚断”， $IN+$ 和 $IN-$ 引脚流入电流都为 0，故图中 $I_B=0$

则可得出，

$$I_1 = V_{IN}/R_g$$

$$I_1 = I_2 + I_B, \therefore I_B = 0 \therefore I_1 = I_2$$

$$V_{OUT} = V_{IN} - I_2 * R_f = -I_2 * R_f = -I_1 * R_f = -V_{IN} * (R_f/R_g)$$

输出电压 V_{OUT} 与输入电压成反比例关系，放大倍数由 2 个电阻决定




图 2-7 反相放大电路

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

1.5 要点


理解虚短、虚断、虚地，要结合运放的特性记忆，并在运放电路计算中大量练习和应用

虚短是由于运放在负反馈放大状态时，运放有通过调整输出反馈，使反相输入 $IN-$ 引脚与同相输入 $IN+$ 引脚电压相同的能力；虚断是由于运放输入阻抗非常大，故输入电流接近 0；虚地则是结合上面的虚短+虚断推理出来的

在计算 **基本的运放电路（同相放大，反相放大，加法，减法等）** 时，需要频繁的运用虚短、虚断、虚地的概念，故 **一定要将基本运放电路都亲手计算几次!!!** 这样才能熟练掌握概念运用和节点电流的分析方法

二. 运放的参数与选型

以意法 ST LM358 运放为例，说明运放的参数与选型规则



LM358 是一款双路运放，包括 2 个电源引脚 $VCC+$ 与 $VCC-$ （可以使用单电源， $VCC+$ 接电源+， $VCC-$ 接 GND；或者接正负电源， $VCC+$ 接正压电源， $VCC-$ 接负压电源），6 个信号引脚（ $IN1+$ ， $IN1-$ 为第一路运放的输入， $Oout1$ 为第一路运放的输出，同理 $IN2+$ ， $IN2-$ 为第二路运放的输入， $Oout2$ 为第二路运放的输出；两路运放共用电源）

2.1 运放参数阶段

供电电压：电源电压有绝对值与工作电压。

绝对值电压即超过此范围可能损坏芯片，例如 LM358 单电源供电（ $VCC+$ 接电源+， $VCC-$ 接 GND）时 $VCC+$ 最高可耐压 32V；双电源供电时， $VCC+$ 电压耐压 16V， $VCC-$ 电压耐压 -16V，即不能超过 $\pm 16V$ 范围

Symbol	Parameter	LM158,A	LM258,A	LM358,A	Unit
V_{CC}	Supply voltage	+/-16 or 32			V

工作电压即在此范围内运行芯片可保证正常工作。例如 LM358 建议单电源供电在 3~30V 范围；对应的双电源供电就是 $\pm 1.5V \sim \pm 15V$

Symbol	Parameter	Value	Unit
V_{CC}	Supply voltage	3 to 30	V

Rail to rail 轨到轨：经常考察的概念。指运放输出的幅值能否到达运放供电的幅值（例

如 3.3V 供电的运放，若支持轨到轨，则 V_{out} 最高可输出 3.3V；若不支持轨到轨，则 V_{out} 最高只能输出到 2.6V 左右）。

LM358 未说明是否支持轨到轨，但是通过查阅参数，在 V_{CC+} 为 30V 供电时，输出电压最高仅有 27~28V，说明此运放不支持轨到轨

V_{OH}	High level output voltage $R_L = 2\text{ kW}$, $V_{CC+} = 30\text{ V}$ $T_{min} \leq T_{amb} \leq T_{max}$ $R_L = 10\text{ kW}$, $V_{CC+} = 30\text{ V}$ $T_{min} \leq T_{amb} \leq T_{max}$	26	27	V
		26		
		27	28	
		27		
V_{OL}	Low level output voltage $R_L = 10\text{ kW}$ $T_{min} \leq T_{amb} \leq T_{max}$		5	mV
			20 20	

而下图这颗凌特（目前已被 ADI 收购）LT1678 的手册明确说明支持输入-输出轨到轨，例如使用 3.3V 电源供电做同相电压跟随应用，则可支持到输入 $V_{in+}=3.3\text{V}$ ，输出 $V_{out}=3.3\text{V}$



FEATURES

- Rail-to-Rail Input and Output
- 100% Tested Low Voltage Noise:
3.9nV/Hz Typ at 1kHz
5.5nV/Hz Max at 1kHz


DESCRIPTION

The LT[®]1678/LT1679 are dual/quad rail-to-rail op amps offering both low noise and precision: 3.9nV/Hz wideband noise, 1/f corner frequency of 4Hz and 90nV peak-to-peak 0.1Hz to 10Hz noise are combined with outstanding

开环差模增益/放大倍数：理想运放的开环放大倍数为无穷大；实际运放的开环放大倍数是有限的，一般用单位分贝 dB 表示。增益 Gain 与放大倍数的关系为 $\text{Gain}=20\log A_d$ ， A_d 为差模放大倍数

下图为 LM358 的开环增益 open-loop gain

Figure 11. Open-loop gain




（单位增益）带宽 Wide bandwidth (unity gain)：单位增益带宽是具有单位增益的放大器

可以工作而不会导致信号严重失真的最大频率。

例如下图 LM358 的开环增益-频率响应，纵坐标为 0dB（对应倍数为 1）时的横轴坐标约为 1.1MHz，则运放的带宽约为 1.1MHz

- Wide bandwidth (unity gain): 1.1 MHz (temperature compensated)

Figure 2. Open-loop frequency response



增益带宽积 GBP Gain bandwidth product: 增益带宽积可以理解为放大器的增益和频率响应范围的乘积。较大的增益带宽积意味着放大器能够在更宽的频率范围内提供较高的增益。

下图为 LM358 的增益带宽积

GBP	Gain bandwidth product $V_{CC}^+ = 30\text{ V}$, $f = 100\text{ kHz}$, $V_{in} = 10\text{ mV}$, $R_L = 2\text{ kW}$, $C_L = 100\text{ pF}$				
		0.7	1.1		MHz

带宽与增益带宽积在数值上是基本相同的。区别在于带宽主要描述增益降为 0dB 的对应频率，增益带宽积主要描述乘积（例如增益带宽积 1.1MHz，则 500kHz 频率时候增益为 1.1MHz/500kHz=2.2 放大倍数）（这里解释较为复杂，醒工对模电涉猎不深，如有错误，欢迎指教）

驱动电流：指运放的 Out 输出引脚的输出驱动能力，一般为**几十 mA**。注意这个电流既可以从运放流向外部的（source 电流），也可以是从外部流入运放的（sink 电流），即运放输出具有双向**推拉电流**的能力。

I_{source}	Output current source $V_{CC}^+ = +15\text{ V}$, $V_O = +2\text{ V}$, $V_{id} = +1\text{ V}$				mA
		20	40	60	
I_{sink}	Output sink current $V_{CC}^+ = +15\text{ V}$, $V_O = +2\text{ V}$, $V_{id} = -1\text{ V}$ $V_{CC}^+ = +15\text{ V}$, $V_O = +0.2\text{ V}$, $V_{id} = -1\text{ V}$	10	20		mA
		12	50		

输入失调电压 V_{os} 与温漂：根据“虚短”，理想运放的同相输入 IN_+ 和反向输入 IN_- 电压是相同的；但是实际运放的同相输入 IN_+ 和反向输入 IN_- 无法做到完全平衡，导致输出 Out 不会为 0；若让输出 Out 为 0，则同相输入 IN_+ 和反向输入 IN_- 间会有一个**微小的压差**，即为输入失调电压 V_{os} （Input Offset Voltage）。

一般运放的 V_{os} 为 mV 级别，部分优秀的精密运放可达 μV 级别； V_{os} 不是恒定的，会随

着温度变化，即温漂。可见下图 V_{io} 和 DV_{io} 即为 LM358 的输入失调电压 V_{os} 与温漂

Symbol	Parameter	Min.	Typ.	Max.	Unit
V_{io}	Input offset voltage ⁽¹⁾ LM158A, LM258A, LM358A LM158, LM258 LM358		1 2	2 3 5 7	mV
	$T_{min} \leq T_{amb} \leq T_{max}$ LM158A, LM258A, LM358A LM158, LM258 LM358			4 7 9	
DV_{io}	Input offset voltage drift LM158A, LM258A, LM358A LM158, LM258, LM358		7 7	15 30	$\mu V/^{\circ}C$

输入失调电流 I_{os} 与温漂：与输入失调电压类似，实际运放的同相输入 $IN+$ 和反向输入 $IN-$ 无法做到完全平衡，故同相输入 $IN+$ 和反向输入 $IN-$ 的输入电流之间会有一个微小的**电流差**，称为输入失调电流 I_{os} （Input Offset Current）

一般运放的 I_{os} 为 $nA \sim \mu A$ 级别； I_{os} 不是恒定的，会随着温度变化，即温漂。可见下图 I_{io} 和 DI_{io} 即为 LM358 的输入失调电流 I_{os} 与温漂

I_{io}	Input offset current LM158A, LM258A, LM358A LM158, LM258, LM358		2 2	10 30	nA
	$T_{min} \leq T_{amb} \leq T_{max}$ LM158A, LM258A, LM358A LM158, LM258, LM358			30 40	
DI_{io}	Input offset current drift LM158A, LM258A, LM358A LM158, LM258, LM358		10 10	200 300	$pA/^{\circ}C$

输入偏置电流 I_b ：根据“虚断”，理想运放的输入阻抗无穷大，流入运放输入引脚的电流为 0；然而实际运放输入阻抗一般是几十 $M\Omega$ 级别的，故会有一定的输入电流；同相输入 $IN+$ 和反向输入 $IN-$ 的**输入电流的平均值**称为输入偏置电流 I_b （Input Bias Current）

一般运放的 I_b 为 $nA \sim \mu A$ 级别。可见下图 I_{ib} 即为 LM358 的输入偏置电流 I_b


I_{ib}	Input bias current ⁽²⁾ LM158A, LM258A, LM358A LM158, LM258, LM358		20 20	50 150	nA
	$T_{min} \leq T_{amb} \leq T_{max}$ LM158A, LM258A, LM358A LM158, LM258, LM358			100 200	

输入阻抗：运放的一个特点就是输入阻抗非常大，输出阻抗小（故我们经常使用 模拟量-运放-ADC 和 DAC-运放-模拟量 这样的电路，**在本章第 x 题会有介绍**）。运放的输入阻抗一般在几十 $M\Omega$ 级别以上，手册上一般不会标注。

压摆率 SR Slew Rate：运放的输出引脚 Out 变化速率是有限的，即输出的上升沿和下降沿都有上升/下降时间。压摆率定义为一定时间（ $1ns$ 或 $1\mu s$ ）运放输出上升或下降的电压值， $SR=dV/dt$ ，单位为 $V/\mu s$ 或 V/ns 。如果说带宽和增益带宽积反映了运放放大高频小信号的能力，那么压摆率 SR 就反映了运放跟随和输出大幅值信号的能力。

例如下图，输入为一个阶跃信号，运放做同相电压跟随，可见运放的上升沿和下降沿均为 $10\mu s$ ；则对应的**压摆率为电压变化值除以时间** $=2.5V/10\mu s=0.25V/\mu s$ （注意单位）

Figure 4. Voltage follower pulse response
with $V_{CC} = 15\text{ V}$



下图为 LM358 压摆率，标准值为 $0.6\text{ V}/\mu\text{s}$ 。压摆率与负载的容值关系很大，负载容值越大则压摆率会越低。


SR	Slew rate $V_{CC}^+ = 15\text{ V}$, $V_i = 0.5\text{ to }3\text{ V}$, $R_L = 2\text{ kW}$, $C_L = 100\text{ pF}$, unity gain	0.3	0.6		$\text{V}/\mu\text{s}$
----	--	-----	-----	--	------------------------

共模抑制比 CMRR Common Mode Rejection Ratio: 共模信号即信号输入 IN_+ 、 IN_- 间相同的部分，对于理想运放，若同相输入 IN_+ 与反向输入 IN_- 输入完全相同的信号（幅值、相位均相同），则输出为 0；而实际的运放同相输入 IN_+ 与反向输入 IN_- 不可能完全对称，也就无法完全抑制共模信号，共模抑制比越高则说明输出中共模信号的比例越小

共模抑制比的计算公式 $CMRR = 20 \cdot \log(A_d/A_c)$ ，其中 A_d 为差模放大倍数， A_c 为共模放大倍数

下图为意法 ST 的 LM358 的 CMRR 参数图，CMRR 是随温度和频率变化的

Figure 16. Common-mode rejection ratio



下图为 Ti 的 LM358 CMRR 参数与 PSRR 参数与频率、温度间的关系




图 6-13. CMRR 和 PSRR 与频率间的关系




图 6-14. 共模抑制比与温度间的关系 (dB)

电源抑制比 PSRR Power Supply Rejection Ratio: 运算放大器的输出是电源以及输入值的函数, 电源抑制比描述了放大器在其直流电源电压变化时保持其输出电压的能力 (即电源波动时, 运放的输出波动越小, 说明电源抑制比越高)

电源抑制比的计算公式 $PSRR = 20 \cdot \log(Ripple_In / Ripple_Out)$ $Ripple_In$ 和 $Ripple_Out$ 分别表示电源电压波动和输出电压波动

SVR	Supply voltage rejection ratio $V_{CC}^+ = 5\text{ V to } 30\text{ V}, R_s \leq 10\text{ k}\Omega$ $T_{min} \leq T_{amb} \leq T_{max}$	65 65	100		dB
-----	--	----------	-----	--	----

2.2 理想运放与实际运放的参数区别

理想运放一般将输入失调电压 V_{os} 、输入失调电流 I_{os} 、输入偏置电流 I_b 按照 0 计算; 输入阻抗、开环放大倍数 A_d 、带宽 BW、增益带宽积 GBP、共模抑制比 CMRR、电源抑制比 PSRR、压摆率 SR 按照无穷大计算

2.3 要点:

轨到轨和压摆率是面试经常考察的概念 (因为容易被忽略)

选型时要**根据电路需求的特点, 有侧重点的选则运放** (因为一颗运放不可能每个参数都很优秀)

例如差分放大的关注共模抑制比 CMRR, 小信号放大的关注输入失调电压 V_{os} , 高阻信号输入的的关注输入失调电流 I_{os} 和输入偏置电流 I_b , 高频信号关注带宽 BW、增益带宽积 GBP, 低频大幅值信号关注压摆率 SR 等。


三. 运放的基本运算电路

运放的基本运算电路包括同相电压跟随, 同相比比例放大电路, 反相比比例放大电路, 加法电路, 减法电路 (差分放大电路), 微分、积分电路等

在做这些基本的运放运算电路时, 需要应用“虚短”“虚断”进行计算

下面题目中的图片部分来自《运算放大器权威指南（第四版）》

3.1 同相电压跟随



上图为最简单的同相电压跟随（省略了运放的供电部分，仅关注运放的同相输入 $IN+$ 、反相输入 $IN-$ 、输出 OUT 即可）

外部输入信号 V_{IN} 从同相输入端 $IN+$ 输入，则 $V_{IN+}=V_{IN}$ ，根据“虚短”， $V_{IN-}=V_{IN+}=V_{IN}$ ，由于 OUT 引脚和反相输入 $IN-$ 是直接连接的，故：

$$V_{OUT}=V_{IN-}=V_{IN}$$

运放的输出电压与输入电压幅值相同，相位相同，故称为同相电压跟随。

同相电压跟随和同相比例放大电路的优点是输入阻抗非常大，可达几十 $M\Omega$ 级别

3.2 同相比例放大电路




图 2-6 同相放大电路

同相比例放大电路比同相电压跟随电路对比，多了 2 个电阻，略微复杂一些，但是可以调节放大信号放大比例。

外部输入信号 V_{IN} 从同相输入端 $IN+$ 输入，则 $V_{IN+}=V_{IN}$ ，根据“虚短”， $V_{IN-}=V_{IN+}=V_{IN}$ ；根据“虚断”，输入端 $IN+$ 和 $IN-$ 的电流都为 0；则可以根据电阻比例分压得到：

$$V_{OUT} \cdot R_g / (R_f + R_g) = V_{IN-}$$

$$\therefore V_{OUT} = V_{IN} \cdot (R_f + R_g) / R_g = V_{IN} \cdot (1 + R_f / R_g)$$

放大倍数仅与电阻阻值有关

由此可见，同相比例放大电路的输出电压必定高于输入电压

3.3 反比例放大电路




图 2-7 反相放大电路

反比例放大电路比同相比例放大电路对比,区别在于输入信号 V_{IN} 是通过一个电阻输入到反向输入 $IN-$ 引脚的,而同相输入 $IN+$ 引脚是接 GND 的。

由于同相输入 $IN+$ 引脚接 GND , 故 $V_{IN+}=0V$; 根据“虚短”“虚地”可得, $V_{IN-}=V_{IN+}=0V$; 故 $I_1=V_{IN}/R_g$; 根据“虚断”可得, $I_B=0$, 故 $I_1=I_2$ 。

$$\therefore V_{OUT}=V_{IN-}-I_2 \cdot R_f=0-(V_{IN}/R_g) \cdot R_f=-V_{IN} \cdot R_f/R_g$$

放大倍数仅与电阻阻值有关

输出电压 V_{OUT} 与输入电压 V_{IN} 相位相反 (多了一个负号), 幅值比例由电阻决定, 故称为反比例放大电路

需要注意的是, **反比例放大电路的输入阻抗较低**, 由于“虚地”, 可以认为输入信号 V_{IN} 是通过电阻 R_g 接到 GND 的, 故电路的输入阻抗为 R_g (运放电路中电阻一般取 **kΩ** 级别; 故**反比例放大电路的输入阻抗 R_g 远小于同相放大电路的几十 MΩ 级别**)

3.4 加法电路 (反相)




图 2-8 加法器电路

反相加法电路是对反比例放大电路的扩展

假设反相加法电路有多个输入电压 $V_1, V_2, \dots, V_N$, 通过电阻 $R_1, R_2, \dots, R_N$ 接入到运放的反相输入引脚 $IN-$

根据“虚短”“虚地”, 可得 $V_{IN-}=V_{IN+}=0V$

$$\therefore I_1=V_1/R_1; I_2=V_2/R_2; \dots; I_N=V_N/R_N$$

根据“虚断”, 流入反相输入引脚 $IN-$ 的电流为 0, 故 $I_f=I_1+I_2+\dots+I_N$

$$\therefore V_{OUT}=V_{IN-}-I_f \cdot R_f=0-(V_1/R_1+V_2/R_2+\dots+V_N/R_N) \cdot R_f$$

若有 $R_1=R_2=\dots=R_N$, 则 $V_{OUT}=- (V_1+V_2+\dots+V_N) \cdot R_f/R_1$

可见此时输出电压仅与电阻阻值有关; **输出电压与输入电压之和成正比**。

3.5 减法电路（差分放大电路）




图 2-9 差分放大器

上图为运放的减法电路，也是差分放大电路。有 2 种方法可以计算

第一种就是直接利用“虚短”“虚断”计算：

根据“虚断”，可得 $V_{IN+} = V_1 * R_2 / (R_1 + R_2)$ ；根据“虚短”， $V_{IN-} = V_{IN+}$

假设流过 R_3 的电流为 I_3 ，流过 R_4 的电流为 I_4

$I_3 = (V_2 - V_{IN-}) / R_3$ ，根据“虚断”， $I_3 = I_4$

则 $V_{OUT} = V_{IN-} - I_4 * R_4 =$

$$V_1 * \frac{R_2}{R_1 + R_2} - \frac{V_2 - V_{IN-}}{R_3} * R_4 = \frac{V_1 * R_2}{R_1 + R_2} - \frac{R_4 * (R_1 + R_2) V_2 - R_4 * R_2 * V_1}{R_3 * (R_1 + R_2)}$$

若 $R_1 = R_3$ ， $R_2 = R_4$ ，则上式等于

$$\frac{R_1 * R_2 * V_1 - R_2 * (R_1 + R_2) * V_2 + R_2 * R_2 * V_1}{R_1 * (R_1 + R_2)} = \frac{R_2}{R_1} * (V_1 - V_2)$$

最终 $V_{OUT} = (V_1 - V_2) * R_2 / R_1$ ，实现了减法运放

第一种计算方法虽然不难理解，但是计算过程较为复杂，可以使用第二种叠加法来简便计算

第二种叠加定理计算方法：

V_{OUT} 的输出是由于 V_1 和 V_2 输入激励叠加而成，假设 V_1 激励引起的输出为 V_{OUT1} ， V_2 激励引起的输出为 V_{OUT2} ，则根据叠加定理， $V_{OUT} = V_{OUT1} + V_{OUT2}$

首先看 V_1 激励（此时将 V_2 置零即接 GND）：

$V_{IN-} = V_{IN+} = V_1 * R_2 / (R_1 + R_2)$ ， $V_{OUT1} = V_{IN-} * (R_3 + R_4) / R_3 = V_1 * [R_2 * (R_3 + R_4)] / [R_3 * (R_1 + R_2)]$

若 $R_1 = R_3$ ， $R_2 = R_4$ ，则上式 $V_{OUT1} = V_1 * [R_2 * (R_1 + R_2)] / [R_1 * (R_1 + R_2)] = V_1 * R_2 / R_1$

再看 V_2 激励（此时将 V_1 置零即接 GND）：

此时电路即为反向比例放大电路， $V_{OUT2} = -V_2 * R_4 / R_3 = -V_2 * R_2 / R_1$


则总输出 $V_{OUT} = V_{OUT1} + V_{OUT2} = (V_1 - V_2) * R_2 / R_1$

可见利用叠加定理计算起来要简洁很多（但是需要能理解叠加定理）

需要注意的是，减法电路（差分放大电路）的输入阻抗较低，是由电阻 $R_1 \sim R_4$ 决定的，故仅有 $K\Omega$ 级别。

3.6 微分与积分

微分电路：



上图为微分电路，根据“虚短”“虚断”“虚地”， $V_{IN+}=V_{IN-}=0$ ， $I_C=I_R$ ，电容两端电压等于

则输出电压 $V_{OUT}=-I_R \cdot R=-RC \cdot \frac{dV_{IN}}{dt}$

下图为微分电路在阶跃输入信号下的响应，可见输出信号为阶跃信号的边沿变化率（微分-求导-边沿变化率）。





图 6.1.20 微分电路输入、输出波形分析

积分电路：




上图为积分电路，根据“虚断”“虚地”，可得 $V_{IN+}=V_{IN-}=0$ ， $I_R=V_{IN}/R$

则电容 C 两端电压被充电， $I_C=I_R$

则有：(t1, t2 表示积分时间上下限)

$$V_{OUT} = -U_C = -\frac{1}{C} \int_{t_1}^{t_2} I_C dt = -\frac{1}{RC} \int_{t_1}^{t_2} V_{IN} dt$$

下图为积分电路在不同输入情况下的响应。可见积分电路可以将方波转化为三角波，对于正弦波可以改变相位。



备注：微分和积分电路需要了解电容充放电的电流、电压、电容关系，此部分可参考《电路》第六章储能元件。电容的电流 i，电压 U，容值 C 间的简单关系如下：

$$i = C \cdot \frac{dU}{dt}$$

$$U = \frac{1}{C} \cdot \int i dt$$

3.7 要点

电压跟随、比例放大、加法、减法等电路是运放应用中经常使用的电路，笔试题目中考察的也比较多，需要掌握电路参数计算方法。相对而言，微分和积分考察较少，有精力有兴趣可以了解一下工作原理。


运放的基础运算电路主要应用“虚短”“虚断”“虚地”这 3 个知识点，结合基尔霍夫定

律（电流）。每种运算电路都需要自动动手计算一下，把“虚短”“虚断”“虚地”用熟。

四. 运放实际应用中的电路

4.1 恒流源

恒流源电路大部分都使用运放负反馈电路控制
可以直接使用运放做小电流恒流源，mA 级别输出，电路如下图



上图中 $V_{ref_2.5V}$ 是一个 2.5V 的参考源输入。根据“虚短”可得， $V_{IN-}=V_{IN+}=2.5V$ ；根据“虚断”，流入运放同相和反向输入引脚的电流为 0，故有 $I_R=I_A$ ；

$$\therefore I_R = V_{IN-} / R = 2.5 / 1K = 2.5mA$$


$\therefore I_A = I_R = 2.5mA$ ，即无论 R_L 负载电阻阻值多大，流过 R_L 和电流计的电流都是 2.5mA

（其实也有限制，运放输出电压 V_{OUT} 不可能超过供电电压，若 R_L 阻值超过一定程度则电流会开始减小）

由于受到运放输出电压和输出电流的限制（一般运放输出电流最多只有几十 mA），上述电路实用价值不大，实际应用的恒流源大部分使用运放负反馈+MOS/BJT 功率管。

运放负反馈电路作为控制器，配合 MOS/BJT 作为主回路功率管，恒流源可达几十 A

下图为使用 MOS/BJT 配合运放负反馈的恒流源电路，此类电路的通流能力由 MOS/BJT 决定，可达几十 A 级别。（这个电路在第二章 2.1.4 三极管应用电路讲过）



图中 Q27 为 NPN 功率三极管（或者用 NMOS）控制主通路开度，U19 为运放用于做**负反馈控制**，R79 为电流采样电阻，主通路电流为 I 。电路工作时，从 Vref_TP+ 引脚送入参考电压，例如做 2A 恒流驱动，则送入 0.2V 做参考电压（参考电压=采样电阻*设定电流）；OP_VIN+ = 0.2V, OP_VIN- = 采样电阻 0.1Ω * 电流 I 。

主通路电流 偏高时： $I \uparrow \rightarrow OP_VIN- \uparrow \rightarrow OP_OUT \downarrow \rightarrow I \downarrow$


主通路电流 偏低时： $I \downarrow \rightarrow OP_VIN- \downarrow \rightarrow OP_OUT \uparrow \rightarrow I \uparrow$

此电路在设计和选型时要注意：1 如果使用 MOS 管可能对栅极电压有要求，则运放的工作电压尽可能选高些，可以输出较高的栅极电压，减小导通损耗（但是不要超过运放或 MOS 的栅极耐压）；2 工作时 MOS/BJT 功率管上功率损耗会很大，需要注意 MOS/BJT 功率管的封装和散热；3 R79 100mΩ 电流采样电阻要使用高精度采样电阻，最好可以使用低温漂器件（或者增大电阻封装，减小电阻温升；电阻阻值会由于温度变化产生漂移）

4.2 转换信号范围

OP 可以对信号进行线性变化，即 $V_{OUT} = k * V_{IN} + m$ 。例如输入信号范围 $0 \sim +2.5V$ ，可以使用运放将其转换为 $-5 \sim +5V$ 范围。这是基于运放基本电路-减法（差分放大）电路实现的。

将 $0 \sim +2.5V$ 的信号转换为 $-5 \sim +5V$ 信号的电路如下：



上图电路中使用 TL431 产生一个 2.5V 的参考电压 Vref_2V5，并使用电阻分压产生一个 1.25V 的参考电压 Vref_1V25。DAC 产生一个 $0 \sim +2.5V$ 的模拟量信号，送入运放的同相输入；Vref_1V25 送入运放的反相输入；运放为减法（差分放大）电路，输出 $V_{OUT_OP} = 3.9K/1K * (V_{IN} +$

$$-V_{IN-}) \approx 4 * (V_{IN+} - V_{IN-})$$

DAC产生的 $0 \sim +2.5V$ 的模拟量信号做减法后范围变为 $-1.25V \sim +1.25V$ ，放大 4 倍后范围变为 $-5V \sim +5V$ 。

此电路在设计 and 选型时要注意：电压参考源 TL431 与 5V 连接的串阻 R15 功率较大，需要使用大封装电阻；R3/R4/R22/R25/R23/R24 与参考源电压或运放的放大倍数有关，需要使用 1% 或更高精度电阻；Vref_1V25 实测可能比 1.25V 低，可以微调 R23、R24 阻值（是由于差分放大电路输入电阻较小，导致分压不准确），运放 LM358 要输出 $\pm 5V$ 信号，则其供电范围要宽于 $\pm 5V$ 至少 $1 \sim 2V$ ，且负压输出需要使用正负双电源供电（运放 VOUT_OP 输出范围不可能超过运放的供电范围；且 LM358 不是轨到轨运放，供电电压范围还要再大些），故图中使用了 $\pm 10V$ 双电源供电。

4.3 ADC+OP


ADC 是模电中常用器件，可以将模拟量信号转化为数字信号；但是 ADC 的输入阻抗一般仅有 $K\Omega$ 级别，若模拟量信号源输出阻抗大，则接入 ADC 可能对信号源造成影响。

例如在常见的 NTC 电阻测温电路中，使用 NTC 电阻与普通电阻分压后将电压信号送入 ADC。下图为 STM32F103 内部集成 ADC 的输入阻抗 R_{AIN} 值与采样周期之间的关系，可见以 $3.96\mu s$ 采样时间为例，对应 ADC 输入阻抗 $50K\Omega$ ，若按照普通电阻与 NTC 电阻均为 $10K\Omega$ 计算，则 ADC 输入阻抗会引起至少 5% 左右的电压误差（ADC 采集到的电压值偏低）。

Table 47. R_{AIN} max for $f_{ADC} = 14 MHz^{(1)}$


T_s (cycles)	t_s (μs)	R_{AIN} max (k Ω)
1.5	0.11	0.4
7.5	0.54	5.9
13.5	0.96	11.4
28.5	2.04	25.2
41.5	2.96	37.2
55.5	3.96	50
71.5	5.11	NA
239.5	17.1	NA

下图为将 ADC 的输入阻抗 R_{AIN} 值例化到采样电路后的实际等效电路，过低的 ADC 的输入阻抗 R_{AIN} 会导致 ADC 检测值偏低。



为保证测量精度，有 2 种方法，1 是进行标定（即使用温度计测温-与 ADC 检测值——对应后做拟合），2 是使用一级运放电路，**利用运放输入阻抗大、输出阻抗小的特性**，消除此误差

使用 NTC 电阻分压-运放同相跟随-ADC 的电路架构，适配性更强（改变 ADC 采样周期时， R_{AIN} 值改变，但是有运放时，由于**运放输出阻抗很低**，可以保证 ADC 采样到的电压不变）。电路架构如下图所示，R21/R18 使用欧姆级小电阻用于调试；C9 和 C10 为预留的滤波电容工位，默认不上件。**运放可以使用同相跟随，也可以使用同相比例放大，这 2 种电路都有极高的输入阻抗，不会影响 NTC 电阻分压。**



4.4 DAC+OP

DAC 的输出驱动能力一般较弱，大多数 DAC 输出电流仅能到 mA 级别，故若用于驱动大电流或**大电容负载**场景（例如 DAC 输出信号通过一段**长线缆**传输，则线缆的寄生电容会较大），可能会出现模拟量输出值变化缓慢、波形变形退化的问题；另外某些芯片可能需要一些较为**特殊的电压作为参考电压（尤其是要求 sink-source 推拉电源时）**，电流需求超过 DAC 能提供的范围；这时候就可以使用 DAC+OP 同相电压跟随电路来增强驱动能力。

如下图所示，DAC 的输出电流负载能力只有几 mA 级别；搭配运放后，输出电流负载能力可达至少 30mA 左右（由运放决定）。下图为 DAC AD5683 输出电流，负载能力 $\pm 5\text{mA}$ 。

AD5683R/AD5682R/AD5681R/AD5683					
参数	最小值	典型值	最大值	单位	测试条件/注释
基准输出					
输出电压	2.4975		2.5025	V	环境温度
基准电压源TC ²					参见“术语”部分
A级		5	20	ppm/°C	
B级		2	5	ppm/°C	
输出阻抗		0.05		Ω	
输出电压噪声		16.5		μV p-p	0.1 Hz至10 Hz
输出电压噪声密度		250		nV/√Hz	环境温度下, f = 10 kHz, C _L = 10 nF
容性负载稳定性		5		μF	R _L = 2 kΩ
负载调整率(源)		50		μV/mA	环境温度, V _{DD} ≥ 3 V
负载调整率(吸)		30		μV/mA	环境温度
输出电流负载能力		±5		mA	V _{DD} ≥ 3 V
电压调整率		80		μV/V	环境温度
热滞		125		ppm	第一周期
		25		ppm	其它周期

大部分运放输出电流能力可达几十 mA 级别, 比 DAC 的驱动能力强很多, 下图为 LM358


I _{source}	Output current source V _{CC} ⁺ = +15 V, V _O = +2 V, V _{id} = +1 V	20	40	60	mA
I _{sink}	Output sink current V _{CC} ⁺ = +15 V, V _O = +2 V, V _{id} = -1 V V _{CC} ⁺ = +15 V, V _O = +0.2 V, V _{id} = -1 V	10 12	20 50		mA μA

某些大电流运放输出电流能力可达几百 mA, 甚至安培级, 下图为 ADA4891

输出特性			
输出电压摆幅	R _L = 1 kΩ至2.5 V R _L = 150 Ω至2.5 V	0.01至4.98 0.08至4.90	V V
输出电流	1% THD, 1 MHz, 2 V峰峰值	125	mA

ADA4891-1/ADA4891-2/ADA4891-3/ADA4891-4					
参数	测试条件/注释	最小值	典型值	最大值	单位
短路电流					
源电流			205		mA
吸电流			307		mA

下图为 DAC+运放组成的应用电路, 运放输出模拟电压信号经过一个小阻值串阻 (一般用欧姆级, 便于调试; 预留一个对地电容工位不上件), 送入运放的同相输入端, 做一个同相电压跟随电路, 运放即可输出与 DAC 输出电压相同、但是电流驱动能力强很多的模拟量信号了。



4.5 4-20mA 电流检测


使用差分输入，检测小信号，可以**放大**。**差分输入抗共模干扰**

仪表常用 4-20mA 电流输出表示测量结果，故需要使用电流检测电路将电流信号转化为电压信号，再将电压信号送入 ADC，转化为数字信号。

五. ADC 的功能与转换过程

5.1 ADC 的功能

ADC 功能：ADC 即 Analog to Digital Converter，模拟到数字转换器，可以将模拟信号转换为数字信号。



我们常用的主控芯片（单片机、SOC、FPGA 等）都是数字芯片，仅能识别逻辑“0”“1”，即高电平与低电平，逻辑 0 与逻辑 1。而自然世界中的物理量，大部分是连续变化的，例如温度、湿度、压力、电压、电流等。

故为了测量、检测物理量，必须有一种器件，可以将**时间与数值连续的物理量，转换成时间上离散的、数值上二进制的形式**，这种器件就是 ADC。离散的时间周期由 ADC 的采样率决定，数值上的二进制位数由 ADC 的分辨率位数决定。

5.2 ADC 的转换过程

故 ADC 工作基本可以分成三个步骤，即**采样、（保持）、量化、编码**：


采样将连续模拟信号在时间上转化为离散的模拟信号（此阶段涉及参数为采样率、带宽等），需要注意的是采样频率要大于原信号的 2 倍以上（香农采样定理；否则信号会混叠；混叠是指高频率的信号成分被错误地表示为低频率的信号成分，导致信号失真）；

采样与量化间一般还需要做保持步骤，即保证量化过程中采样值模拟量稳定；

量化进一步将时间上离散的模拟信号转换为幅值也离散化的电压值（此阶段涉及分辨率、量化误差、测量精度误差等）；

编码是将离散化的电压值转换成标准的二进制格式并输出给外部主芯片。

下图左为采样，下图右为量化-编码示意图（出处为数电课本）



举例（图片出自 UG480），

0-1V 量程，12bit ADC：

则 $LSB = 1/2^{12} = 1/4096 = 0.000244V = 0.244mV$


$0V \sim 0.244mV \rightarrow$ 二进制 000000000000

$0.244mV \sim 0.488mV \rightarrow$ 二进制 000000000001

$999.75mV \sim 1V \rightarrow$ 二进制 111111111111 （即十六进制 FFF）

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播




六. ADC 的架构与优缺点

常见的 ADC 架构包括逐次逼近 SAR 型，FLASH 型，流水线型， Σ - Δ 型

6.1 逐次逼近 SAR

逐次逼近 SAR 型（Successive Approximation Register）原理与架构较为简单，内部主要结构为 DAC 与比较器，使用二分法比较，直到 DAC 与输入电压压差小于 1LSB，比较结束。



以 1V 量程、6bit 的 SAR ADC 为例， $2^6=64$ 。假设输入电压 V_{in} ；上图中蓝色折线为 DAC 输出电压，棕色线为 V_{in} 电压。

①第一次 DAC 输出量程的一半即 0.5V， $V_{in}>0.5V$ ，故 ADC 输出最高位为 1；

②第二次 DAC 输出量程的 3/4， $V_{in}<0.75V$ ，故 ADC 输出下一位为 0；

③第三次 DAC 输出量程的 5/8， $V_{in}>0.625V$ ，故 ADC 输出下一位为 1；

.....

⑧第八次 DAC 输出量程的 41/64， $V_{in}<0.640625V$ ，故 ADC 输出最低位为 0；

如此共比较 8 次，ADC 输出值为 101000


优点是**结构简单，功耗低**；缺点是采样与转换速率较慢，因为单次比较就需要 DAC 的 RC 输出与稳定建立时间、比较延时、逻辑延时，共需要比较 n （位数）轮。

6.2 FLASH 型

FLASH 型 ADC 通过分压电阻，一次性生产一系列的比较电压，通过多个比较器与 V_{in} 进行同时比较；最终将比较结果编码输出。

从编解码器我们就可以了解到（例如常见的 3-8 译码器和 8-3 编码器），对于 n 位的 FLASH 型 ADC 输出，内部需要有 2^n 数量级个数的比较器（这里分压电阻和比较器具体数量可能从 $2^n - 1$ 到 $2^n + 1$ 有所不同，但是规模数量级是不变的；例如对于 8bit 的 FLASH 型 ADC，需要 255 个还是 257 个比较器其实没有区别）。例如下图 3bit FLASH ADC，有 9 个（ $2^3 + 1$ ）分压电阻和 8 个（ 2^3 ）比较器。

Flash converter



3-bit flash ADC :

fastest
 2^3 comparators
 input cap. $\sim 2^3$

limited to 6 bit
 (1 ... 2 GS/s)

下图为数电课本中的 FLASH 型 ADC 架构与译码表




图 8.6.1 并联比较型 A/D 转换器(闪速 A/D 转换器)

[illegible]


FLASH 型的特点就是利用多个比较器来判别输入电压范围，单个时间周期完成转换；比较器数量越多，则分辨率越高。

故 FLASH 型 ADC 的优点就是**转换速度最快**；**缺点就是分辨率有限**，一般 $\leq 10\text{bit}$ （因为 FLASH 型 ADC 内部比较器规模为 2^n 级别，分辨率高则芯片尺寸、成本会暴涨）

6.3 流水线型

流水线型 Pipeline ADC 内部分为多级流水线（stage）工作： n 位分辨率的流水线型 ADC 内部由 n 级 1bit 转换模块组成；每级转换模块内部构成为采样保持电路+1bit ADC（即比较器）+1bit DAC+放大器组成。

Pipelined ADC Architecture



举例说明一个 4bit 流水线型 ADC

假设输入模拟电压 $V_{in}=0.4\text{V}$ ，量程 FSR 为 1V

①第一级 stage1：输入 $V_{in}=0.4\text{V}$ ，比较器比较电压为 0.5V （量程的一半），比较器输出 0（因为 $V_{in}=0.4\text{V} < 0.5\text{V}$ ），DAC 输出电压 $0.5 \times 0 = 0\text{V}$ （0 是本级比较器输出值），放大倍数 2，输出 $V_1 = (0.4 - 0) \times 2 = 0.8\text{V}$ 给下一级使用（后续不再赘述）

②第二级 stage2：输入 $V_1=0.8\text{V}$ ，比较器比较电压为 0.5V ，比较器输出 1，DAC 输出电压 $0.5 \times 1 = 0.5\text{V}$ ，放大倍数 2，输出 $V_2 = (0.8 - 0.5) \times 2 = 0.6\text{V}$

③第三级 stage3：输入 $V_2=0.6\text{V}$ ，比较器比较电压为 0.5V ，比较器输出 1，DAC 输出电压 $0.5 \times 1 = 0.5\text{V}$ ，放大倍数 2，输出 $V_3 = (0.6 - 0.5) \times 2 = 0.2\text{V}$

④第四级 stage4：输入 $V_3=0.2\text{V}$ ，比较器比较电压为 0.5V ，比较器输出 0，DAC 输出电压 $0.5 \times 0 = 0\text{V}$ ，放大倍数 2，输出 $V_4 = (0.2 - 0) \times 2 = 0.4\text{V}$ （其实没有后续的 ADC 级了，也就不需要再放大了）

⑤最终通过第一级到第四级，得到 ADC 完成的数字量转换值为 0110，完成了模数转换。（其实如果我们把这个运算扩展到第 8 级可得 0110 0110，对应十进制数为 102，对应电压约为 $102/256 \approx 0.398 \approx V_{in}$ ，说明我们的推断过程是正确的）


⑥同时，当残差 v_1 从第一级输出给第二级时，此时第一级的工作已经完成，又可以接收新的模拟输入了；整个 ADC 架构也都是如此，像流水线一样工作。下表中 stage1~4 表示 ADC 的第一级到第四级，Time 的 $T_1, T_2, \dots, T_n$ 表示多个时间周期， $S_1 \sim S_n$ 表示一系列的模拟采样值， $D_1 \sim D_n$ 表示 ADC 完成的数字量转换。

Time	Stage1	Stage2	Stage3	Stage4	ADC输出
T1	S1	NA	NA	NA	NA
T2	S2	S1	NA	NA	NA
T3	S3	S2	S1	NA	NA
T4	S4	S3	S2	S1	D1
T5	S5	S4	S3	S2	D2
...	...	...	...	...	...
Tn	Sn	Sn-1	Sn-2	Sn-3	Dn-3
Tn+1	Sn+1	Sn	Sn-1	Sn-2	Dn-2

流水线型 ADC 的缺点在于转换延迟较长，对于 n 位分辨率的 ADC，需要经过 n 级的转换、做差、放大过程。

6.4 $\Sigma - \Delta$ (Sigma Delta) 型

$\Sigma - \Delta$ (Sigma Delta) ADC 可以达到很高的精度，需要过采样、数字滤波消除量化噪声，从而实现高分辨率（最高可达 24~32bit）。而这样做的代价是牺牲了采样速度，延迟变大，功耗也不低。基于这样的特性， $\Sigma - \Delta$ (Sigma Delta) ADC 在连续信号采集，高精度测量等领域有着广泛的应用。



$\Sigma - \Delta$ ADC 的模拟部分较为简单，数字部分执行滤波和抽样较为复杂，这里暂时不做介绍。

6.5 优缺点对比

四种 ADC 架构的优缺点对比：

ADC 架构	优点	缺点
逐次逼近 SAR	架构简单尺寸小， 功耗小	分辨率有限
FLASH	转换速度最高，延迟最低	分辨率最低 $\leq 10\text{bit}$
流水线	采样率与精度较为均衡	延迟较高
$\Sigma - \Delta$	精度最高，可达 24~32bit	采样率低，延迟高

电路设计时可以根据实际应用场景进行选型，目前应用较多的是逐次逼近 SAR（成本低，功耗低）和 Σ - Δ 型（精度高）

七. ADC 选型参数解读

7.1 量程 full-scale range FSR

量程英文翻译为 full-scale range，故一般手册中用 FSR 简写。

量程有正压单引脚输入的，例如 STM32 内部的 ADC 一般认为量程为 $0\sim 3.3\text{V}$ ；也有双引脚差分输入的，例如 ADS1115，最小量程范围 $-0.256\sim +0.256\text{V}$ ，最大量程 $-6.144\text{V}\sim +6.144\text{V}$ ，量程关于 0V 对称

	MIN	NOM	MAX	UNIT
POWER SUPPLY				
Power supply (VDD to GND)	2		5.5	V
ANALOG INPUTS⁽¹⁾				
FSR Full-scale input voltage range ⁽²⁾ ($V_{IN} = V_{(AINP)} - V_{(AINN)}$)	± 0.256		± 6.144	V
$V_{(AINN)}$ Absolute input voltage	GND		VDD	V


7.2 分辨率 Resolution

常见的 ADC 分辨率一般分为 8/12/14/16bit，分辨率的含义是可以将模拟量的量程转换成数字量的位数；8bit 范围为 $2^8=256$ ，对应数字量 $0\sim 255$ ；同理，12bit 范围为 $2^{12}=4096$ ，对应数字量 $0\sim 4095$ 。分辨率位数越高，数字量分的越细，则理论上的转换精度越高。

例如一个 12bit，量程 3.3V 的 ADC，12bit 范围为 $2^{12}=4096$ ，对应数字量 $0\sim 4095$ ，其中 0V 对应数字量 0 ， 3.3V 对应数字量 4095 （这里各个 ADC 厂家定义可能有一定区别，差别很小，不会超过 1LSB）。

7.3 最低有效位 LSB/最小分辨率

LSB 是 Least Significant Bit 的缩写，即最低有效位，表示 ADC 理论上能分辨的最小电压间隔。



例如一个 12bit，量程 3.3V 的 ADC，12bit 范围为 $2^{12}=4096$ ，则 $\text{LSB}=3.3/4096\approx 0.000806\text{V}$ ；

这也是 ADC 能区分的最小电压间隔，数字量 1 代表 0.000806V，数字量 2 代表 0.0016V，...，数字量 2048 代表 1.65V，数字量 4095（这也是 ADC 输出的数字量最大值，12 位逻辑 1，二进制 111111111111 即十六进制 FFF）代表 3.299V（一般 ADC 是无法到达参考电压 Vref 的，会有 1LSB 压差；或者这里可以不做区分）

例如下图为 16bit ADC ADS1115 的 FSR 与 LSB 间的关系；可见在 ADC 分辨率位数恒定的情况下，FSR 量程越小，则 LSB 越小，ADC 的理论最小量化误差也越小。

$$LSB = FSR / 2^{16}$$

16bit 分辨率

Table 3. Full-Scale Range and Corresponding LSB Size

FSR	LSB SIZE
$\pm 6.144 \text{ V}^{(1)}$	187.5 μV
$\pm 4.096 \text{ V}^{(1)}$	125 μV
$\pm 2.048 \text{ V}$	62.5 μV
$\pm 1.024 \text{ V}$	31.25 μV
$\pm 0.512 \text{ V}$	15.625 μV
$\pm 0.256 \text{ V}$	7.8125 μV

7.4 测量误差


测量误差与最低有效位 LSB 容易混淆。简单理解就是，LSB 是理论上的、理想的、完全线性的 ADC 采样的最小分辨率，而实际 ADC 是非理想的、非线性的、受温度影响的，会产生各种额外的测量误差。

这部分内容过于细节，一般非专业模拟设计有一定了解即可。

量化误差：Quantization Error，这是理想、线性的 ADC 也无法避免的误差，量化误差固定为 $\pm 1/2 \text{ LSB}$

*偏移误差：Offset Error，可以认为是零点处的误差。电压从 0 开始增大时，引起输出第一次跳变的电压值，与理论上应该引起第一次跳变的电压值（0.5 LSB）的差值

*增益误差：Gain Error，可以认为是满量程处的误差。用最接近满量程时跳变点电压值和理论跳变点电压值的差表示



*微分非线性误差：DNL（Differential Nonlinearity）。理论上每增加或减少 1 LSB 的电压，都会引起输出对应的一次跳变。但实际情况可能出现，电压的步距大于或小于 1 个 LSB 的理论步距。

*积分非线性误差：INL（Integral Nonlinearity）。差分非线性 DNL 累积起来造成的对实际转换曲线的最大偏离就是 INL。

*总误差：TUE（Total Unadjusted Error），实际转换曲线与理想转换曲线间的最大误差。

（这里推荐 B 站工科男孙老师的一个视频“新手不会选 ADC 芯片？看这几个参数就对了！”可以更好得理解用尺子测量长度比喻 ADC 的误差）

例如下图为 12bit ADC AD9238 的精度误差。可以用 %FSR 为计量单位，也可以用 LSB 为计量单位。

Parameter	Temp	Test Level	AD9238BST/BCP-20			AD9238BST/BCP-40			AD9238BST/BCP-65			Unit
RESOLUTION	Full	VI	12			12			12			Bits
ACCURACY												
No Missing Codes Guaranteed	Full	VI	12			12			12			Bits
Offset Error	Full	VI		±0.30	±1.2		±0.50	±1.1		±0.50	±1.1	% FSR
Gain Error ¹	Full	IV		±0.30	±2.2		±0.50	±2.4		±0.50	±2.5	% FSR
Differential Nonlinearity (DNL) ²	Full	V		±0.35			±0.35			±0.35		LSB
	25°C	I		±0.35	±0.9		±0.35	±0.8		±0.35	±1.0	LSB
Integral Nonlinearity (INL) ²	Full	V		±0.45			±0.60			±0.70		LSB
	25°C	I		±0.40	±1.4		±0.50	±1.4		±0.55	±1.75	LSB
TEMPERATURE DRIFT												
Offset Error	Full	V		±4			±4			±6		μV/°C
Gain Error	Full	V		±12			±12			±12		ppm/°C

温漂误差：温度变化也会增大测量误差。

*ENOB：有效位数 ENOB（Effective Number of Bits），单位为 bit，用于描述 ADC 系统的供台有效分辨率。对于理想的 n 位分辨率 ADC 系统，其 ENOB 应当无限接近 n，但真实电路

会不可避免的引入噪声（热噪声，谐波失真，非线性失真，采样时钟抖动等），从而降低 ADC 的实际动态分辨率。一般模拟信号频率越高，采样率越高，则 ENOB 越低。

ENOB 与 ADC 分辨率有什么区别呢？首先，ADC 系统包括采样-保持-量化-编码 4 个步骤，ADC 分辨率仅体现了“量化”这一步骤的理论精度；而 ENOB 体现了 ADC 系统的实际精度；第二，ADC 分辨率主要体现在对于静态模拟信号、理想工作环境的分辨率，而 ENOB 需要考虑实际应用、动态模拟输入信号的影响。

下图为 12bit ADC AD9238 的 ENOB 参数，可见模拟信号频率 f_{INPUT} 越高，则 ENOB 越低

EFFECTIVE NUMBER OF BITS (ENOB)						
$f_{\text{INPUT}} = 2.4 \text{ MHz}$	25°C	V	11.5	11.5	11.4	Bits
	Full	V	11.4			Bits
$f_{\text{INPUT}} = 9.7 \text{ MHz}$	25°C	IV	11.3	11.5		Bits
	Full	V		11.4		Bits
$f_{\text{INPUT}} = 19.6 \text{ MHz}$	25°C	IV		11.3	11.4	Bits
	Full	V			11.2	Bits
$f_{\text{INPUT}} = 32.5 \text{ MHz}$	25°C	IV			11.1	Bits
	Full	V			10.9	Bits
$f_{\text{INPUT}} = 100 \text{ MHz}$	25°C	V	11.1	11.1		Bits

7.5 采样速率/转换速率/带宽

下图为 AD9280 的转换速率和采样速率，转换速率最大 32MHz；采样速率是 32MSPS（SPS=Sample Per-Second）；此芯片采样速率和转换速率一般是相同的。采样速率指 ADC 每秒对模拟信号采样的次数；转换速率指 ADC 每秒进行模拟量转换为数字量的操作次数。大部分 ADC 的采样速率小于或等于其转换速率。

AD9280—SPECIFICATIONS (AVDD = +3 V, DRVDD = +3 V, $F_s = 32 \text{ MHz}$ (50% Duty Cycle), MODE = AVDD, 2 V Input Span from 0.5 V to 2.5 V, External Reference, T_{MIN} to T_{MAX} unless otherwise noted)

Parameter	Symbol	Min	Typ	Max	Units	Condition
RESOLUTION			8		Bits	
CONVERSION RATE	F_s		32		MHz	

FEATURES

CMOS 8-Bit **32 MSPS Sampling** A/D Converter

Pin-Compatible with AD876-8

Power Dissipation: 95 mW (3 V Supply)

下图为 AD9280 的带宽，300MHz。带宽指模拟信号衰减-3dB（即模拟电压信号衰减为 0.7 倍）时对应的信号频率。一般 ADC 的带宽是远高于采样速率和转换速率的。带宽和采样速率、转换速率不是一个概念。

ANALOG INPUT					
Input Voltage Range	A _{IN}	REFBS	REFTS	V	REFBS Min = GND; REFBS Max = AVDD
Input Capacitance	C _{IN}	1		pF	Switched
Aperture Delay	t _{AP}	4		ns	
Aperture Uncertainty (Jitter)	t _{UJ}	2		ps	
Input Bandwidth (-3 dB)	BW	300		MHz	
Full Power (0 dB)					
DC Leakage Current		43		μA	Input = ±FS


7.6 参考电压 Vref

参考电压一般与量程相同。ADC 转换出的数字量都是根据模拟信号与参考电压 Vref 间

的比例决定的，故要保证 ADC 输出准确，必须保证参考电压 V_{ref} 准确。一般对于高精度需求，可以使用**基准源**芯片作为参考电压 V_{ref} 。对于精度要求不高的应用，可以使用**电阻分压**等方法产生参考电压 V_{ref} 。

7.7 通道数

ADC 路数一般为 1~4 路。例如下图的 ADS1114，其输入 $A_{IN0} \sim A_{IN1}$ 可以做两路独立单端输入，也可以做一路差分输入；同理，ADS1115 可以做四路独立单端输入，也可以做两路差分输入。



7.8 对外接口

对外接口是 ADC 的数字部分。接口有 IIC、SPI、并口、LVDS 等，一般和 ADC 速度有关。例如 ADS1115，分辨率 16bit，采样率和转换速率 860SPS (sample per second)，使用 IIC 接口（按照 16bit，860SPS 计算，计算数据带宽 $16 \times 860 = 14\text{Kbps}$ 左右，IIC 总线传输速率快速模式 400Kbps/高速模式 3.4Mbps，带宽足够）。

例如 AD9280，分辨率 8bit，转换速率 32MSPS，最大数据带宽 $8 \times 32\text{M} = 256\text{Mbps}$ ，这个数据带宽使用 IIC 或者单线 SPI 是肯定不够的，故使用了并口传输，并口数据线 $D0 \sim D7$ 共 8 根，数据线频率与 CLK 采样时钟线一致。



例如 HMCAD1511，分辨率 8bit，转换速率为：250MSPS/500MSPS/1GSPS（内部 4 路 ADC），最大数据带宽 $8 \times 1\text{G} = 8\text{Gbps}$ ，接口为 LVDS*8 路，

故实际输出采样时钟 LCLK 为 500MHz，每路 LVDS 带宽 1Gbps（双沿采样），总带宽 8Gbps





Figure 4: Quad channel - LVDS timing 8-bit output

7.9 输入电阻（输入电流）

下图为 ADS1115 在不同输入模式（共模即单端 ADC 信号/差模输入）、不同量程下的输入电阻。可见一般是有 MΩ 兆欧级别的，属于较大的输入阻抗

7.5 Electrical Characteristics

At $V_{DD} = 3.3\text{ V}$, data rate = 8 SPS, and full-scale input voltage range (FSR) = $\pm 2.048\text{ V}$ (unless otherwise noted). Maximum and minimum specifications apply from $T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$. Typical specifications are at $T_A = 25^\circ\text{C}$.

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
ANALOG INPUT					
Common-mode input impedance	FSR = $\pm 6.144\text{ V}^{(1)}$		10		M Ω
	FSR = $\pm 4.096\text{ V}^{(1)}$, FSR = $\pm 2.048\text{ V}$		6		
	FSR = $\pm 1.024\text{ V}$		3		
	FSR = $\pm 0.512\text{ V}$, FSR = $\pm 0.256\text{ V}$		100		
Differential input impedance	FSR = $\pm 6.144\text{ V}^{(1)}$		22		M Ω
	FSR = $\pm 4.096\text{ V}^{(1)}$		15		
	FSR = $\pm 2.048\text{ V}$		4.9		
	FSR = $\pm 1.024\text{ V}$		2.4		
	FSR = $\pm 0.512\text{ V}$, $\pm 0.256\text{ V}$		710		k Ω

若输入阻抗低/输入电流大,可能对于电压-电阻采样方式的模拟信号源(例如 NTC 热敏电阻或电阻式薄膜压力传感器)可能引起测量误差;解决方法是进行标定校正,或使用运放对模拟信号做同相跟随后送入 ADC。

7.10 ADC 与 DAC 的联系, DAC 选型参数

ADC 与 DAC 是一个信号流相反的过程,故大部分参数 ADC 与 DAC 是相通的

八. 如何提高 ADC 检测精度

如何提升 ADC 的采样精度,降低测量误差,是一个系统性工程,涉及方案设计、器件选型、PCB 布局等。

8.1 ADC 合理选型

主要体现在 ADC 的分辨率位数(8/10/12/14/16bit),FSR,LSB 等参数

$$\text{LSB} = \text{FSR} / 2^n$$

故应选择合适的测量范围,与尽可能高的 ADC 位数,可以让 LSB 更小,即 ADC 的分辨率更高。


例如对于同一个 8bit ADC,若被测信号范围为 0-1V,则将 FSR 量程设置为 1.65V 对比量程 3.3V 可以提高一倍精度。

另外,这些参数仅能体现 ADC 的理论分辨率;若想减少实际测量误差,还需要关注 ADC 的误差,例如 OE 偏移误差/GE 增益误差/DNL 微分非线性误差/INL 积分非线性误差/TUE 总误差/ENOB 有效分辨率等。

8.2 信号源与 ADC 的阻抗匹配。

一般来说,信号源的输出阻抗越小,ADC 的输入阻抗越大,则测量精度越高(否则 ADC 工作会对信号源输出电压有影响)。独立 ADC 的输入阻抗一般可达 M Ω 级别,而 STM32 等单片机内部集成的 ADC 输入阻抗一般仅有 k Ω 级。故若 ADC 输入阻抗较小(例如单片机的集成 ADC)且信号源为电阻型传感器(例如 NTC 热敏电阻,压力膜传感器等),由于信号源


输出阻抗很大，故建议使用 OP 运放做同相跟随（运放的同相跟随电路有高输入阻抗&低输出阻抗的特性），将运放输出的电压信号传递给 ADC，而非直接将传感器的电压信号给 ADC。
配图重新画一下，改成框架图



8.3 单端输入与差分输入选择


差分输入的抗干扰（主要是板上的共模干扰与空间中的 EMC 共模干扰）能力较强，尤其适合长距离模拟信号传输的检测（对于单端采样的电压信号，也可以使用信号+采样点 GND 构建伪差分）。

例如下图对正弦信号的采样，左侧为单端，右侧为差分，可见单端信号容易受到其他信号串扰（例如采样时钟的上升沿/下降沿感应出的毛刺）。而若将两路单端以差分走线形式传输，在末端做减法，则可以滤除共模干扰。




使用差分输入有 2 种实现方法：

若不需要对信号进行放大，可以直接使用差分 ADC 采样，配置好量程即可，例如下图中的 LTC2385，差分模拟信号 AIN+与 AIN-经过一阶低通滤波后直接输入 ADC 的 IN+与 IN-引脚。




也可以使用一个双路运放，将差分模拟信号 AIN+与 AIN-分别做同相跟随后，低通滤波，输入 ADC 的 IN+与 IN-引脚（有阻抗变换，适合高输出阻抗的信号源）。

Low Power Input Drive Circuit for Signals up to 200kHz



若需要对信号进行放大，可以使用专用的仪用运放，或者 3 个分立运放进行搭建（一致性不如仪用运放），配合单端 ADC。



尤其对于电流采样等设计，可以考虑使用开尔文走线。开尔文总线是一种伪差分设计方式。

例如下图为 INA240 的 PCB 设计指导，电流采样电阻的引线要从焊盘中间预留位置以类似差分的形式做开尔文走线，减少由于铜皮和焊盘在主通路中的电阻形成额外压降，降低共

模干扰的影响。




图 9-7. 分流器至 INA240 的连接

8.4 低通滤波

ADC 采样一般为低频信号（相对于板上其他数电信号；例如电源噪声频段都是 MHz 级别），此时可以考虑低通滤波。




图3.采用16 位1 MSPS ADC AD7980 的RC 滤波器

例如上图为对 100kHz 正弦波信号采样时，在运放与 ADC 之间使用了一阶 RC 低通滤波（18.9 欧+2.7nF）。

也可以使用数字滤波，与硬件设计无关，暂不介绍。

8.5 高精度基准源

ADC 的测量范围 FSR 一般由 V_{REF} 参考电压输入引脚决定；对于低成本、低精度要求的 ADC 系统，可以直接使用供电电源、或 1%精度电阻分压来提供 V_{REF} 参考电压。若对检测精度要求较高，则需要使用专用的基准源芯片，产生精确的 V_{REF} 电压。

基准源一般是有精度百分比与温度漂移的，可以选则精度更高、温漂更小的。

技术规格

ADR3412电气特性

除非另有说明, $V_{IN} = 2.3\text{ V}$ 至 5.5 V , $T_A = 25^\circ\text{C}$, $I_{LOAD} = 0\text{ mA}$ 。


表3

参数	符号	条件	最小值	典型值	最大值	单位
输出电压	V_{OUT}		1.1988	1.2000	1.2012	V
初始精度	V_{OSR}				± 0.1	%
					± 1.2	mV
温度系数	TCV_{OUT}	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			8	ppm/ $^\circ\text{C}$

8.6 电源设计

建议使用 LDO 对 ADC、运放、基准源等器件供电。

例如下图为 LDO 的 PSRR 曲线, 可见 LDO 对于不同频率的噪声均有较强的抑制作用, 可以减少电源噪声对模拟采样的影响。




且此 LDO 仅对模拟部分供电, 不对其他器件例如数字部分供电, 防止同电源轨道的负载间噪声串扰。

各模拟器件均要设置合理的去耦电容, 一般使用 MLCC, 大电容+小电容搭配使用, 例如 $10\mu\text{F} + 100\text{nF}$, 保证全频段均有较好的滤波效果。

8.7 PCB 布局

模拟器件与数字器件分区布局，尽量不要有交叉。



合理分地，模拟地 AGND 与数字地 GND 分开铺铜，通过 0 欧电阻单点连接。

包地，对关键输入信号可以考虑包地，降低外部串扰（低速模拟信号几乎不需要考虑阻抗控制，故包地降低特征阻抗的负面影响更小）。

合理布局，降低 ADC、基准源、运放等关键模拟器件的温升，从而降低温漂。建议模拟部分器件远离大功率器件，例如开关电源、主芯片等。


九. 参考电压应用与设计

基准源或参考电压在数电与模电中均有应用；数电中一般精度要求较低，而模电中由于基准源很容易影响 ADC/DAC 的测量或输出精度，故一般要求较高。


9.1 参考电压的应用

①DDR 的 VREF

例如 DDR3 的 REF 电源，包括 VREFCA 和 VREFDQ，是 DDR 专用电平 SSTL15 的参考电平（虽然是数字接口，但是内部判别时，并不是简单的高低电平逻辑）。



下图为 SSTL 根据 VREF 判别示意图；左侧为理想最低阈值标准波形，右侧为带振铃的接近真实应用情况判别波形。



Note: 1. Numbers in diagrams reflect nominal values.

②CMOS 的参考电压
例如下图为某 CMOS 图像传感器的电源轨道，可见除了常规的模拟和数字轨道，还有很多特殊电压轨道，此类即为感光器件的参考电压，一般电流小，要求电压精度高，噪声低。

Item		Pins	Symbol	Min.	Typ.	Max.	Unit
Supply voltage	Analog	VDD33A		3.0	3.3	3.6	V
	Digital	VDD18D		1.6	1.8	2	V
		VDDPLL		1.6	1.8	2	V
	Pixel	VDDPIX		2.4	2.6	3.6	V
		VDDPIX_LDC		0	0.8	1.0	V
		VDRH		2	3.0	3.6	V
		VDRL		0	0	1	V
		VRH		0	3.0	3.6	V
		VRL			-0.3	1	V
		VTX1L		0	0	0	V
		VTX2L		0	0	0	V
Voltage reference	Analog	VTD		2	N/A	3.3	V
		VRF		0.8	1.15	1.5	V
		VREF		0.8	1	1.5	V
		VRS		0.8	1.15	1.5	V

③ADC/DAC 的参考电压-Vref 决定 FSR 量程

例如下图为 AD7192, 其 REF1N1+和 REF1N1-即为参考电压输入引脚。此 ADC 使用差分参考源, 抗干扰能力更强, 且量程设置更灵活, 可以方便的检测负电压信号。




Figure 1.

AD7192

Pin No.	Mnemonic	Description
13	AIN3	Analog Input. This pin can be configured as the positive input of a fully differential input pair when used with AIN4 or as a pseudodifferential input when used with AINCOM.
14	AIN4	Analog Input. This pin can be configured as the negative input of a fully differential input pair when used with AIN3 or as a pseudodifferential input when used with AINCOM.
15	REF1N1(+)	Positive Reference Input. An external reference can be applied between REF1N1(+) and REF1N1(-). REF1N1(+) can lie anywhere between AV_{DD} and $AGND + 1V$. The nominal reference voltage, $(REF1N1(+) - REF1N1(-))$, is AV_{DD} , but the part functions with a reference from 1V to AV_{DD} .
16	REF1N1(-)	Negative Reference Input. This reference input can lie anywhere between $AGND$ and $AV_{DD} - 1V$.

例如下图为 DAC AD5683，其 VREF 引脚为参考电压引脚，且为双向功能，既支持外部基准源输入参考电压，也支持内部基准源产生参考电压并输出。




图1. AD5683R/AD5682R/AD5681R MSOP
(更多信息参见“功能框图—LFCSP”部分)

7	7	7	V _{REF}
---	---	---	------------------

AD5683R/AD5682R/AD5681R基准输出。
使用内部基准电压源时，此引脚为基准输出。
此引脚默认用作基准输出。建议通过一个10 nF电容将此引脚去耦至GND。

④OP 运放偏置电压

例如下图为低侧电流检测方案，考虑到可能出现负电流的情况，为防止负电流以及在采样电阻上产生的负电压无法被 ADC 检测（假设 ADC 量程为 0-3.3V），故需要使用 OP 减法电路，给被检测值增加一个偏置电压，偏置电压为 $V_s/2$ 即 $3.3/2=1.65V$ 。




图 2-1. 具有模拟接地基准电压和输入保护二极管的差分放大器




图 2-2. 具有本地戴维南等效基准电压的差动放大器

⑤参考电压在电源设计中的应用

例如下图为 Si3402 POE 电源 PD 降压芯片的反激拓扑, 可见在次级侧反馈是使用一个 R1&R2 电阻分压+TLV431 电压基准源+光耦的架构。




Figure 3.2. Si3404 Isolated Flyback Application Diagram

9.2 参考电压生成电路


①电阻分压:

成本最低, 适合要求不高的应用场景; 缺点是无法提高大参考电流, 电流会影响参考电压的精度, 电流越大则 V_{ref} 输出会越低。

②电阻分压+运放:

例如下图就是使用了电阻分压（左边的 AD5254 可以理解成数控电位器）设定需要的参考电压+运放 LT6220 做同相电压跟随；

额外多使用一级运放的优点是运放具有高输入阻抗、低输出阻抗特点，且较电阻分压支持较大电流，且同时支持拉电流与灌电流；故使用电阻分压+运放的参考电压源一般可以支持 $\pm 30\text{mA}$ 左右的推拉电流需求，且输出的参考电压不随电流变化，成本相对较低。



③ DAC+运放


与电阻分压+运放的架构与特点类似，优点是 DAC 输出电压可以数控调节；但是 DAC 一般输出电流较小，且不支持灌电流，额外加一级运放同相跟随，可以保证支持 $\pm 30\text{mA}$ 左右的推拉电流需求。

总体来讲成本偏高，优点是灵活性高，适合即时可调参考电压，或同时需要多路参考电压设计。

④ PWM+RC 滤波+（运放）

假设 GPIO 引脚输出高电平为 3.3V ，输出低电平为 0V ，输出的 PWM 占空比为 D ，则经过 RC 滤波后的 PWM 波可以近似认为是一个 $3.3 \cdot D$ 电压的模拟信号。额外加一级运放保证电流输出能力。

例如下图为 3.3V 50%占空比的 PWM 波形，经过 RC 滤波后，转换成近似 1.65V 的模拟电压。




CH1 黄色波形为单片机输出的 PWM 波，CH2 蓝色波形为经过 RC 滤波后的模拟电压。



优点是成本低，缺点是输出的参考电压不精确，电压波动较大。

⑤DDR 专用电源：


对于 DDR 应用，一般使用专用的 DDR 电源芯片，可以提供 VTT 端接电源和 VREF 参考电源。例如下图为 TPS51200，输出 DDR3 所需的 VTTREF 参考电源（此电压值通过芯片 1 脚 REFIN 配置）。



⑥TL431

TL431 是一种常用的基准源芯片，特点是成本低，输出电压范围大。

TL431 对外一般是 3 个引脚，分别为 K 脚（Cathode 阴极），R 脚（Reference 参考），A 脚（Anode 阳极）。下图是 TL431 的引脚定义与典型应用电路。



TL431 内部架构：参考等效原理图，由内部基准源+运放+三极管负反馈架构




图 8-1. 等效原理图


TL431 的工作原理是内部运放对比 R 脚输入的参考电压 (REF)，若低于 2.5V (内部基准源 V_{ref} 产生)，则减少 K-A 脚间的内部三极管开度，提高 K 脚电压输出；若 R 脚输入高于 2.5V，则增大 K-A 脚间的内部三极管开度，降低 K 脚电压输出。K 脚输出一般通过电阻分压网络连接到 R 脚，实现电压等比例。

输出参考电压范围：2.5-36V

精度：一般为 1% (另外也有 0.5% 和 2% 的)


应用电路：

A. $V_{out}=V_{KA}=V_{ref}=2.5V$ ，此时电路设计和计算较简单，仅需要通过改变 input 与 V_{KA} 间串阻 (阻值不影响 V_{KA} ，仅影响 I_{KA} 和 TL431 的热功率)，考虑 TL431 连续阴极电流 I_{KA} 与热功率，串阻热功率即可。



B. $V_{out}=V_{KA}>V_{ref}=2.5V$:

此时需要 2 个电阻做对 V_{KA} 进行分压后送入 V_{ref} （类似开关电源的 FB 引脚分压）；通过改变 $R1$ 和 $R2$ 的阻值可以改变输出电压值 V_{KA}



$$V_{KA} = V_{ref} \left(1 + \frac{R1}{R2} \right) + I_{ref} \times R1$$

参数	测试电路	测试条件	最小值	典型值	最大值	单位
I_{ref}	基准输入电流	请参阅图 7-2		2	4	μA

图中流入 R 引脚的电流 $I_{ref} \approx 2\mu A$, 故若应用对电压精度要求不高, 可以忽略此部分 ($I_{ref} \times R1$) 影响, 计算更简单, 此时

$$V_{out}=V_{KA}=V_{ref} * (1+R1/R2) \approx 2.5V * (1+R1/R2)$$

设计例程: 假设 $V_{CC}=12V$, 基于 TL431 设计 $V_{out}=5V$ 的参考电压

6.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V_{KA}	阴极电压 ⁽²⁾		37	V
I_{KA}	连续阴极电流范围	-100	150	mA
$I_{I(ref)}$	基准输入电流	-0.05	10	mA
T_J	工作结温范围		150	°C
T_{stg}	贮存温度范围	-65	150	°C


6.4 建议运行条件

请参阅⁽¹⁾

		最小值	最大值	单位
V_{KA}	阴极电压	V_{ref}	36	V
I_{KA}	连续阴极电流范围	1	100	mA
T_A	自然通风条件下的工作温度范围	TL43xxC	0	70
		TL43xxI	-40	85
		TL43xxQ	-40	125

(1) 最大功耗是与 $T_{J(max)}$ 、 θ_{JA} 和 T_A 相关的函数。在任何允许的环境温度下, 允许的最大功耗为 $P_D = (T_{J(max)} - T_A) / \theta_{JA}$ 。在 150°C 的绝对最大 T_J 下运行可能会影响可靠性。

设计时主要考虑 TL431 的耐压 V_{KA} , 通流 I_{KA} , 电路中 3 个电阻的取值、功率等。
耐压 $V_{KA} < 36V$, 本设计中仅需要输出 5V 参考电压, 满足 TL431 耐压要求。
连续阴极电流 I_{KA} 范围 1-100mA, 考虑散热问题, 且一般基准源输出电流为 mA 级, 故暂定 $I_{KAmax} \approx 10mA$ (I_{KA} 也不能太小 $< 1mA$, 否则 TL431 无法正常工作)



此时 $R100$ 两端电压差为 $12V - 5V = 7V$, $I1 = 10mA$, 故 $R100 = 7 / 0.01 = 700\Omega$; 故取最接近的常用电阻值 680Ω

计算 $R100$ 功率, $P_R = 0.01 * 0.01 * 680 = 0.068W$, 考虑功率降额后, 选择至少 0805 封装 (0805

额定功率 1/8W 即 0.125W，考虑高温应用按照约降额一半估算，建议选择较大的封装，后期调试空间更大)

英制	额定功率	最大工作电压
0201	1/20W	25
0402	1/16W	50
0603	1/10W	50
0805	1/8W	150
1206	1/4W	200
1210	1/3W	200
1812	1/2W	200
2010	3/4W	200
2512	1W	200

R101 和 R102 选择：建议选择 R100 的 5~10 倍阻值左右。阻值不建议选太小，否则无意义的发热较大，且会影响参考源电路的最大输出电流；也不建议选太大，否则 TL431 的 R 引脚电流 I_{ref} 会造成输出电压不准确，增加设计难度。

初步评估若 R101=R102=4.7K，则流过电流 $I_2=5/(4.7K+4.7K)\approx 0.51mA$ ，I_{ref} 造成的电压误差约为 $I_{ref}\cdot R101=2\mu A\cdot 4.7K\approx 0.0094V$ ，对输出电压影响很小，可以忽略。

下图为 R 脚输入电流 I_{ref}，常规值可以取 2 μA 左右

Parameter	Symbol	Test conditions	Min	Typ	Max	Unit
Reference input current (Fig.2)	I _{ref}	I _{KA} =10mA, R ₁ =10k Ω R ₂ = ∞		1.5	4	μA

验算 R101 与 R102 的功率： $P=I^2R=(0.51\cdot 10^{-3})^2\cdot 4700=0.0012W$ ，即使使用 0402 电阻 (1/16W=0.0625W) 降额也可以满足。

对于此电路中的电流，有关系：

$$I_1=I_{out}+I_{KA}+I_2$$

其中 $I_{KA}>1mA$ ，否则 TL431 无法保证稳压效果

$$I_2=5V/(4.7K+4.7K)=0.51mA$$

$$I_1=(12-5)V/680\Omega=10.29mA$$

$$\text{故 } I_{out} \text{ 最大值为 } I_1-I_2-I_{KA-min}=10.29-0.51-1=8.78mA$$

这是本参考源电路能够为负载（例如 DAC、ADC 等的参考电压引脚输入，或者运放的偏置电平输入等）提供的最大电流（若负载吸收的电流 $<8.78mA$ ，则多余的电流会增大 I_{KA} 值，由 TL431 吸收； I_{out} 与 I_{KA} 之和固定）。

⑦基准源芯片

使用专用的基准源芯片是一种高精度、低温漂的参考电压解决方案，缺点是相对成本较高。

基准源的输出电压常见值包括 1.25V、2.048V、2.5V、4.096V、5V 等，部分可调型号可通过外接电阻设置输出电压，或者通过数字接口（IIC）等配置输出电压。

基准源芯片具有较高的输出电压精度（即初始精度，一般在 25℃ 测量），即输出电压与设置电压的差值，一般在 1% 以下，部分高精度芯片可达 0.1% 甚至更低。（对比：如果是使用普通开关电源/LDO 输出确定参考电压值，精度往往只能保证 $\pm 5\%$ 左右；如果使用 1% 电阻分压输出参考电压，则精度约 $\pm 2\%$ ，且需要考虑电源精度误差叠加，与参考电压输出电流变化引起的误差）

使用基准源芯片也需要考虑温漂，温漂单位一般为 ppm/°C；低温漂的基准源<10ppm/°C。

另外还需要关注基准源芯片的输出噪声、电源抑制比、电压调节率、负载调节率等参数。

例如下图为 ADR3425 基准源的参数表，输出电压 2.5V，初始精度为 0.1%，温度系数为 8ppm/°C，电压调节率（输入电压引起输出电压变化）和负载调节率（输出电流引起输出电压变化）均为 ppm 级别；输出电流源的能力为-3~+10mA。


ADR3425电气特性

除非另有说明， $V_{IN} = 2.7V$ 至 $5.5V$ ， $I_L = 0mA$ ， $T_A = 25^\circ C$ 。

表5

参数	符号	条件	最小值	典型值	最大值	单位
输出电压	V_{OUT}		2.4975	2.500	2.5025	V
初始精度	V_{OUT}				± 0.1	%
温度系数	TCV_{OUT}	$-40^\circ C \leq T_A \leq +125^\circ C$		2.5	8	ppm/°C
电压调整率	$\Delta V_{OUT}/\Delta V_{IN}$	$V_{IN} = 2.7V$ 至 $5.5V$ $V_{IN} = 2.7V$ 至 $5.5V$ ， $-40^\circ C \leq T_A \leq +125^\circ C$		5	50	ppm/V
负载调整率	$\Delta V_{OUT}/\Delta I_L$	$I_L = 0mA$ 至 $10mA$ $V_{IN} = 3.0V$ ， $-40^\circ C \leq T_A \leq +125^\circ C$		10	30	ppm/mA
源电流		$I_L = 0mA$ 至 $-3mA$ $V_{IN} = 3.0V$ ， $-40^\circ C \leq T_A \leq +125^\circ C$		10	50	ppm/mA
输出电流容量	I_L	$V_{IN} = 3.0V$ 至 $5.5V$	10			mA
源电流		$V_{IN} = 3.0V$ 至 $5.5V$	-3			mA

下图为 ADR3425 的应用电路图，4 脚为供电输入引脚，需要使用 1uF+0.1uF 电容滤波，注意 V_{IN} 电压要高于输出的参考电压 200mV 以上。6 脚位 V_{OUT_FORCE} 输出，输出精准的 2.5V 参考电压。



此参考源同时支持远端电压检测，若参考电压需通过长 PCB 走线传输，且电流相对较大，可能在 PCB 上引起压降，可以使用 V_{OUT_SENSE} 和 GND_SENSE 引脚接到远端的 V_{REF} 参考电压与 GND。（ V_{OUT_SENSE} 和 GND_SENSE 走线按照开尔文走线方式，减少干扰）




图41. 开尔文连接应用示例

1-6-2018 17:20:00

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播