

第四章-主动芯片类：单片机，FPGA，DDR，复位与看门狗

目录

第四章-主动芯片类：单片机，FPGA，DDR，复位与看门狗	1
1. 单片机最小系统架构设计	5
1.1. 解答	5
1.1.1. 最小系统	5
1.1.2. 主芯片	5
1.1.3. 电源	5
1.1.4. 时钟	6
1.1.5. 复位	7
1.1.6. 配置和调试	8
1.2. 解答要点	8
1.3. 关联资料或视频	8
2. 单片机不能正常启动时，如何排查故障？	9
2.1. 解答	9
2.1.1. 电源相关	9
2.1.2. 复位相关	9
2.1.3. 时钟相关	10
2.1.4. 配置电路相关	11
2.1.5. 调试口相关	12
2.1.6. 软件相关	13
2.2. 解答要点	13
2.3. 关联资料或视频	13
3. 翻译单片机英文 datasheet-简介页面	14
3.1. 解答	14
3.1.1. 内核与存储器	15
3.1.2. 时钟与复位，电源管理，低功耗模式	15
3.1.3. ADC，DMA，IO 接口，DEBUG 接口	16
3.1.4. 定时器	17
3.1.5. 通信接口，CRC 校验，封装	18
3.2. 解答要点	19
3.3. 关联资料或视频	19
4. FPGA 与 SOC 的特点与异同	19
4.1. 解答	19
4.1.1. SOC 特点	20
4.1.2. FPGA 特点	20
4.1.3. SOC 与 FPGA 对比	21
4.1.4. SOC 与 FPGA 异构融合	22
4.2. 解答要点	23
4.3. 关联资料或视频	23
5. FPGA 上电时序与电源特性	24

5.1. 解答	24
5.1.1. Xilinx 的 7 系列 FPGA	24
5.1.2. ALTERA 的 Cyclone V FPGA	24
5.1.3. 总结	25
5.2. 解答要点	26
5.3. 关联资料或视频	26
6. FPGA 的配置和加载	26
6.1. 解答	26
6.1.1. FPGA 的调试	26
6.1.2. FPGA 的加载	27
6.1.3. FPGA 的配置引脚	28
6.2. 解答要点	30
6.3. 关联资料或视频	30
7. 常见 MCU, FPGA, SOC, DDR, FLASH 芯片供应商	30
7.1. 解答	30
7.1.1. MCU	30
7.1.2. FPGA	31
7.1.3. SOC	31
7.1.4. DDR	31
7.1.5. FLASH	31
7.2. 解答要点	31
7.3. 关联资料或视频	32
8. (DDR) SDRAM 内存芯片有哪些操作? 涉及哪些芯片引脚?	32
8.1. 解答	32
8.1.1. 上电初始化	32
8.1.2. 预充电 PRECHARGE	33
8.1.3. 模式寄存器配置 LOAD MODE REGISTER	33
8.1.4. 激活操作 ACT	33
8.1.5. 读操作 READ	33
8.1.6. 写操作 WRITE	34
8.1.7. 刷新 REFRESH	34
8.2. 解答要点	34
8.3. 关联资料或视频	34
9. DDR SDRAM 内存芯片有哪些引脚? 分别是什么功能?	35
9.1. 解答	35
9.1.1. 地址线	36
9.1.2. 命令线	36
9.1.3. 数据线	37
9.1.4. 电源线	38
9.2. 解答要点	38
9.3. 关联资料或视频	38
10. (DDR) SDRAM 内存颗粒容量计算与带宽计算	38
10.1. 解答	38
10.1.1. SDRAM 容量计算	39

10.1.2. DDR3 容量计算	39
10.1.3. DDR4 容量计算	40
10.1.4. 容量计算对实际设计的指导	40
10.1.5. DDR SDRAM 芯片带宽计算	41
10.1.6. DDR SDRAM 带宽需求评估	42
10.2. 解答要点	42
10.3. 关联资料或视频	42
11. DDR 走线等长设计	42
11.1. 解答	42
11.1.1. 单片 DDR3 设计范例	42
11.1.2. 多片 DDR3 设计范例	43
11.1.3. 是等长设计还是等时设计	44
11.1.4. DDR 等长不等时的原因	46
11.2. 解答要点	46
11.3. 关联资料或视频	46
12. DDR 原理图与 PCB 设计时哪些引脚可以交换	47
12.1. 解答	47
12.1.1. 数据线交换规则	47
12.1.2. 地址、命令线不能交换的原因	48
12.2. 解答要点	49
12.3. 关联资料或视频	49
13. POR 上电复位电路	49
13.1. 解答	49
13.1.1. 复位的原因	49
13.1.2. RC 复位	49
13.1.3. 专用上电复位芯片	50
13.1.4. 芯片间级联复位	50
13.1.5. 看门狗复位	51
13.1.6. 复位设计注意事项	52
13.2. 解答要点	53
13.3. 关联资料或视频	53
14. 看门狗的功能与看门狗电路设计	53
14.1. 解答	53
14.1.1. 看门狗功能	54
14.1.2. 看门狗框架与引脚定义	54
14.1.3. 看门狗时序图	55
14.1.4. 看门狗电路设计	56
14.2. 解答要点	56
14.3. 关联资料或视频	57
15. 时钟方案设计	57
15.1. 解答	57
15.1.1. 无源晶体	57
15.1.2. 有源晶振-单端/差分	58
15.1.3. 时钟缓冲器	60

15.1.4. 主芯片输出时钟源	62
15.1.5. 各类时钟源对比	65
15.2. 解答要点	66
15.3. 关联资料或视频	66

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

1. 单片机最小系统架构设计

1.1. 解答


1.1.1. 最小系统

单片机最小系统包括主芯片，电源，时钟，复位，配置和调试

下面以 STM32F103RBT6 的最小系统为例，简述各部分功能与 PCB 设计要点

1.1.2. 主芯片

主芯片选择 STM32F103RBT6，此芯片为 LQFN64 封装，内部集成了 FLASH 和 SRAM，故简单应用可以不外接存储芯片、运行内存芯片。



1.1.3. 电源

电源部分包括单片机供电电源和引脚的去耦电容等。


①单片机的电源引脚和电源地共 11 个。其中数字电源为 VDD1/2/3/4，此部分直接接到 3.3V 电源接可。VBAT 为电池电源，如果实际无需求，也接到 3.3V 即可。VDDA 是模拟电源（用于单片机内部 ADC 等），需要与数字电源隔离，故接到单独的 VDDA_3.3V 电源。电源地也是如此，数字地 VSS1/2/3/4 直接接 GND 即可，模拟地 VSSA 要接到单独的 AGND

②模拟电源与数字电源/电源地如何隔离：数字电源 3.3V 通过电感滤波（也可以用磁珠

滤波)产生 VDDA_3.3V 模拟电源,电感或磁珠可以隔离数字电源部分的高频噪声。电源地方面,数字地 GND 与模拟地 AGND 使用 0 欧电阻单点连接。

③电源引脚的去耦电容:数字电源部分有 5 个引脚,分别是 VDD1/2/3/4 和 VBAT,每个引脚都需要一个**单独的、尽可能靠近引脚的 100nF 去耦电容**(**不要把这些去耦电容放在一起**)。模拟电源部分有 1 个引脚,就需要一个单独的 100nF 去耦电容

④电源芯片部分:5V 电源通过 J1 DC 接口从外部输入,使用 LDO 线性稳压源产生 3.3V 给单片机供电,需要注意电源的输入和输出都要使用 10uF+100nF 电容进行滤波。电源芯片可以为简便使用 LDO,例如 AMS1117,但是 5V 转 3.3V 效率只有 $3.3/5*100\%=66\%$ 。也可以为提高效率,使用 DC-DC 供电,基本可以达到约 90%效率,电路结构相对较复杂。




PCB 设计方面:电源芯片和单片机芯片要离开一定距离,防止**电源芯片发热**影响单片机工作;电源芯片的**去耦电容 C12**,C12 一定要**靠近 VIN 引脚**,去耦电容 C13,C14 一定要靠近 VOUT 引脚。单片机的电源引脚去耦电容 C5,C6,C7,C8,C17 一定要尽可能靠近 VDD1/2/3/4 和 VBAT 引脚,每个引脚分配一个 **MLCC 电容**,距离越近则去耦效果越好(因为走线、过孔等都会增加寄生电感,影响去耦效果)。C1 和 C2 要尽可能靠近电感 L1 两端,保证去耦效果;GND 和 AGND 数字地和模拟地要形成两块独立的铺铜,中间通过 0 欧电阻 R1 单点连接。

1.1.4. 时钟

单片机有内部 RC 震荡时钟,但是不准确(易受温度影响,频偏较大),故外部提供 8MHz 晶体(无源),也可以使用有源晶振(晶体不需额外供电,有源晶振需要供电)。如果做 RTC 应用(即例如计时现实时间 yy 年 mm 月 dd 日 hh 时 mm 分 ss 秒),还需要接 RTC 时钟(32.768KHz)

8MHz 晶体的 2 个引脚分别接单片机的 OSC_IN 和 OSC_OUT 引脚,要放置对地负载电容,晶体的负载电容参数可以在其手册中查到,假设我们选用了一颗负载电容 $C_L=12pF$ 的晶体,则取 $C_9=C_{10}$, $C_L=C_9/2+C_s$, C_s 为晶体引脚和 PCB 走线的寄生电容,一般 $C_s \approx 4 \sim 5pF$ (经验值),可以计算得到 $C_9=C_{10}=2*(12-4.5)=15pF$,取近似值的电容 $12 \sim 18pF$ 均可。(如果电容值取的偏差太大,可能会使晶体频偏超标)

这两颗电容一般使用 **COG 电容**,不受**温度**影响,防止容值变化引起晶振**频偏**。(晶振的频偏一般用 **ppm** 标识, $ppm=percent \text{ per million}$ 百万分之一,常用晶振频偏参数为 $\pm 20 \sim 30ppm$)



PCB 设计时，**晶体要尽可能靠近单片机引脚**，C9 和 C10 两颗电容对称放置，OSC_IN 和 OSC_OUT 走线尽可能对称。晶体要远离 PCB 板边（防止对外 EMI 辐射超标），四周最好用 GND 铺铜+GND 过孔包围，减少对周围信号的干扰。晶体下面的层最好是 GND，不可走信号线，防止干扰。


1.1.5. 复位

复位主要实现 2 个功能，即上电复位 POR（power on reset）和手动复位。单片机的复位引脚为 NRST 引脚，此引脚通过一个 10K 上拉电阻 R2 上拉到 3.3V 电源，引脚对地放置一个 100nF 电容和一个按键开关 SW1。

上拉电阻 R2 的功能是保证此引脚在上电后为高电平（STM32 是低电平复位有效）。

对地按键开关 SW1 的功能是手动复位（调试时使用，量产产品可以不放复位开关）。

对地电容 C3 作用有三个，一是在上电时，通过 R2 给电容充电，使单片机 **NRST 引脚电平上电速度慢于 3.3V 电源**，这样可以保证 3.3V 电源已经上电完成后芯片才结束复位开始加载工作；二是在使用 SW1 按键开关手动复位时，机械结构的按键会产生抖动信号，需要用电容**滤除抖动信号**，防止错误复位或复位时长不够，单片机无法正常工作；三是复位信号 NRST 走线可能会受到 PCB 上其他信号线**耦合的干扰信号或者外部 EMC 干扰**，电容 C3 可以提供**一个干扰信号的对地泄放通路**，防止 NRST 被干扰异常复位。**注意电容 C3 做 PCB 设计时一定要靠近单片机引脚！**




PCB 设计时要注意，NRST 走线尽可能短，尽可能靠近单片机，远离外部干扰（例如对外接口、金属件、螺丝孔等），远离时钟（NRST 是单片机 7 脚，和外部时钟引脚 5,6 脚相邻，走线时要注意尽可能远离，必要时可以包地保护）

1.1.6. 配置和调试

单片机 STM32 的配置引脚为 BOOT0 和 BOOT1 引脚，用于配置启动方式，一般默认从内部 FLASH 启动（BOOT0=0, BOOT1=x），此时使用跳线帽连接 P1 的 3 和 5 脚即可。

调试使用 SWD 接口，仅需两根信号线，SWCLK 时钟线和 SWDIO 数据线，连接到对外调试接口座子，建议在走线上串联一个 0 欧电阻，便于调试测试。如果调试座子需要对外供电，需要使用磁珠（U4）隔离或者换成 PPTC 限流保护，磁珠前后需要加 100nF 电容滤波



此部分 PCB 设计，主要要考虑操作方便，更换跳线帽、拔插调试接口等，避免操作时碰到其他器件损坏。

1.2. 解答要点

此题目较为基础，但是复杂的系统也是在最小系统的基础上逐渐增加功能构建而成的。校招需要掌握到可以手画最小系统电路的程度。PCB 设计时，可以根据信号线的功能和特点来确定设计，例如复位 NRST 易受干扰；晶体时钟对外有辐射有干扰；去耦电容要靠近电源引脚来提高去耦效果等。

1.3. 关联资料或视频

暂无

2. 单片机不能正常启动时，如何排查故障？

2.1. 解答

排查单板故障是在开发、调试、维护中都需要的一项基本能力；理解了单片机的电路架构、最小系统、启动过程，就可以推导出排查故障的步骤

下面排查过程以 3.3V 供电的 STM32F1 单片机为例。


2.1.1. 电源相关

首先断电时测 3.3V 电源电阻，正常的电源电阻一般为百 Ω ~几十 $K\Omega$ 之间，太小或者太大则说明电源或芯片有短路或断路

然后给单板上电，用万用表测 3.3V 电源输出电压，一般在 $\pm 5\%$ 范围内（即约 3.15V~3.45V）都是不影响芯片正常工作的

若使用可调式稳压源给单板供电，可以观察稳压源的输出功率；一般 STM32F1 系列的单板，如果外围芯片不多，单板电流大约为几十~300mA 左右，如果电流太大，则说明可能有器件阻值异常，可以按照电源→去耦电容→主芯片顺序排查

可以用热成像仪观察单板，看单板有无温度特别高的器件，很可能是器件短路损坏（例如单独的滤波电容温度很高，说明已失效短路）



若单片机有要求的上电时序，还要用示波器检查多电源的上电时序是否符合要求。

2.1.2. 复位相关

首先要确定单片机的复位电平，是高电平复位还是低电平复位，具体的电压是 1.8V 还是 3.3V 还是 5V。

以 STM32F1 单片机为例，复位为低电平有效，即 NRST 引脚电压低于 0.8V 时单片机会被复位，高于 2V 时不会复位（见下图），故可以用万用表测量 NRST 引脚电压是否为高电平。


Table 38. NRST pin characteristics

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
$V_{IL(NRST)}^{(1)}$	NRST Input low level voltage		-0.5	-	0.8	V
$V_{IH(NRST)}^{(1)}$	NRST Input high level voltage		2	-	$V_{DD}+0.5$	

如果是低电平，可能是复位开关卡住了，或者是复位的上拉电阻与对地电容电路图画反了，或者是贴片器件时有问题。

有示波器可以用示波器测量复位引脚和单片机供电波形，看复位信号拉高是否在电源完成上电之后；如果复位信号拉高太早，电源还未上电完成，则此时单片机开始启动加载可能会有异常。如下图所示，芯片是有要求上电完成后间隔一段时间再拉高 Reset 的。

Figure 5. Power on reset/power down reset waveform




2.1.3. 时钟相关

若单片机使用外部时钟提供时钟源，此时外部时钟故障，则单片机可能会无法正常工作，检查的方法是用示波器测量晶体/晶振的输出是否正常，需要关注时钟的以下参数：

- 频率：晶体/晶振的频率是否与程序配置相同，频率是否在单片机支持范围内。一般偏差在 5% 内不会影响启动，只可能定时相关功能运行不准确
- 幅值：有源晶振的幅值要与单片机时钟输入引脚电平匹配，例如单片机时钟引脚是 3.3V 电平，使用了 1.8V 供电的晶振幅值不能满足单片机引脚的高电平阈值（按照 CMOS 电平标准一般是 $3.3V \times 80\% = 2.64V$ ）
- 占空比：一般时钟的正占空比要求为 45%~55% 之间
- 上升/下降/高电平/低电平时间：单片机可能对时钟的上升时间（指信号从幅值的 20% 上升到 80% 的时间）、下降时间、维持高电平时间、维持低电平时间有要求。

下图可见时钟的高电平阈值（红色）、低电平阈值（红色）、高电平时间（深蓝色）、低电平时间（橙色）、上升时间（浅蓝）、下降时间（绿色）



下图为 STM32F1 的时钟要求，支持外部时钟 1~25MHz 频率，低电平阈值 $0.3 \times V_{DD}$ ，高电平阈值 $0.7 \times V_{DD}$ （例如 GPIO 引脚电平 3.3V，则要求时钟波形的高电平 $> 3.3 \times 0.7 = 2.31V$ ，低电平 $< 0.99V$ ），正占空比 45~55%，上升下降沿时间不能超过 20ns，高低电平维持时间不能少于 5ns

Table 20. High-speed external user clock characteristics

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
f_{HSE_ext}	User external clock source frequency ⁽¹⁾		1	8	25	MHz
V_{HSEH}	OSC_IN input pin high level voltage		$0.7V_{DD}$	-	V_{DD}	V
V_{HSEL}	OSC_IN input pin low level voltage		V_{SS}	-	$0.3V_{DD}$	
$t_{w(HSE)}$ $t_{w(HSE)}$	OSC_IN high or low time ⁽¹⁾		5	-	-	ns
$t_r(HSE)$ $t_f(HSE)$	OSC_IN rise or fall time ⁽¹⁾		-	-	20	
$C_{in(HSE)}$	OSC_IN input capacitance ⁽¹⁾		-	5	-	pF
$DuCy_{(HSE)}$	Duty cycle		45	-	55	%
I_L	OSC_IN Input leakage current	$V_{SS} \leq V_{IN} \leq V_{DD}$	-	-	± 1	μA

1. Guaranteed by design, not tested in production.

STM32F1

E.对于无源晶振，要检测 2 个负载电容是否损坏，可以更换合适容值的电容进行测试。

2.1.4. 配置电路相关

单片机一般有启动配置引脚，配置单片机的程序加载、启动方式，可能通过跳线、电阻选焊、拨码开关等方式，需要检查是否误动过

下图为 STM32F103 的 BOOT0、BOOT1 启动引脚配置，默认一般是 BOOT0=0 的启动方式从单片机内部 FLASH 启动

Table 9. Boot modes

Boot mode selection pins		Boot mode	Aliasing
BOOT1	BOOT0		
x	0	Main Flash memory	Main Flash memory is selected as boot space
0	1	System memory	System memory is selected as boot space
1	1	Embedded SRAM	Embedded SRAM is selected as boot space

有的单片机配置较复杂，例如 CYUSB3014，这是一种 USB3.0 接口芯片，内部也集成了

单片机，它有多种启动模式，PMODE[2:0]为启动配置引脚，引脚有高电平 1、低电平 0、浮空 F 三种状态，芯片支持 USB 加载、IIC 加载、SPI 加载、同步/非同步并口加载等 7 种启动加载方式

- Boot from USB
- Boot from I²C
- Boot from SPI (SPI devices supported are M25P32 (32 Mbit), M25P16 (16 Mbit), M25P80 (8 Mbit), and M25P40 (4 Mbit)) or their equivalents
- Boot from GPIF II ASync ADMux mode
- Boot from GPIF II Sync ADMux mode
- Boot from GPIF II ASync SRAM mode

Table 2. FX3 Booting Options

PMODE[2:0] ^[1]	Boot From
F00	Sync ADMux (16-bit)
F01	ASync ADMux (16-bit)
F11	USB boot
F0F	ASync SRAM (16-bit)
F1F	I ² C, On Failure, USB Boot is Enabled
1FF	I ² C only
0F1	SPI, On Failure, USB Boot is Enabled

2.1.5. 调试口相关


烧录器 JTAG/SWD 等调试接口的线序是否正确，烧录器支持的电压范围与主芯片调试引脚是否匹配，TX、RX 是否接反；

下图为 STM32F103 的 JTAG (5pin) 和 SWD (2pin) 引脚定义

Table 219. SWJ debug port pins

SWJ-DP pin name	JTAG debug port		SW debug port		Pin assignment
	Type	Description	Type	Debug assignment	
JTMS/SWDIO	I	JTAG Test Mode Selection	IO	Serial Wire Data Input/Output	PA13
JTCK/SWCLK	I	JTAG Test Clock	I	Serial Wire Clock	PA14
JTDI	I	JTAG Test Data Input	-	-	PA15
JTDO/TRACESWO	O	JTAG Test Data Output	-	TRACESWO if async trace is enabled	PB3
NJTRST	I	JTAG Test nReset	-	-	PB4

有些芯片可能接 JTAG 或者串口烧录器会无法正常启动，拔掉烧录器才能正常启动，如下图中，使用 USB 下载器，可能会控制 BOOT0 引脚拉高，进入串口加载程序模式，导致芯片内部 FLASH 的程序无法加载



2.1.6. 软件相关

如果上述问题都已经排查完成，可以关注软件是否正常：程序编译时选择的单片机型号是否正确；程序中是否有死循环等问题；可以烧录简单的 DEMO 程序（例如点灯）来测试硬件是否正常。

2.2. 解答要点

不要把故障排查当成简单的维修，而是要在**排查故障的过程中加深对系统的理解**，并总结出系统设计的薄弱之处，进行优化，降低系统故障率，提高后续维护效率

故障排查是一种软硬件结合的调试过程，需要对单片机的硬件架构、电路图、启动时的软件流程都有一定理解才能高效完成。

校招要求：单片机无法启动是与其最小系统结构高度相关的，理解了最小系统结构，就可以针对最小系统逐一排查

社招要求：不要生硬记忆如何排查故障，而是要理解这个流程，形成一套自己的方法，并将其推广到其他平台（例如可以思考如果 FPGA 或是 SOC 平台无法正常启动，该如何定位故障？与单片机的方法有哪些相同的，哪些是不同的？）

2.3. 关联资料或视频

醒工硬件“单片机不能启动 如何排查故障？”

3. 翻译单片机英文 datasheet-简介页面

3.1. 解答

希望大家通过大量阅读 **datasheet**（尤其是英文的）增强对信息的获取能力，获取供应商的第一手资料。目前虽然芯片国产化越来越普遍，但是英文手册仍然是通用性、专业性、准确性最强的（比如很多专有名词用中文表述会有歧义，供应商翻译的中文手册很多也会省略掉一些范例应用部分内容）

例子：翻译并解读 **STM32** 的 **datasheet** 简介页面。**翻译过程中对接口和资源做了简单介绍**，防止刚开始学习硬件的同学看到很多缩写和专有名词理解不了




STM32F103xB

Medium-density performance line ARM-based 32-bit MCU with 64 or 128 KB Flash, USB, CAN, 7 timers, 2 ADCs, 9 com. interfaces

Datasheet - production data

Features

- ARM 32-bit Cortex™-M3 CPU Core
 - 72 MHz maximum frequency, 1.25 DMIPS/MHz (Dhrystone 2.1) performance at 0 wait state memory access
 - Single-cycle multiplication and hardware division
- Memories
 - 64 or 128 Kbytes of Flash memory
 - 20 Kbytes of SRAM
- Clock, reset and supply management
 - 2.0 to 3.6 V application supply and I/Os
 - POR, PDR, and programmable voltage detector (PVD)
 - 4-to-16 MHz crystal oscillator
 - Internal 8 MHz factory-trimmed RC
 - Internal 40 kHz RC
 - PLL for CPU clock
 - 32 kHz oscillator for RTC with calibration
- Low power
 - Sleep, Stop and Standby modes
 - V_{BAT} supply for RTC and backup registers
- 2 x 12-bit, 1 μ s A/D converters (up to 16 channels)
 - Conversion range: 0 to 3.6 V
 - Dual-sample and hold capability
 - Temperature sensor
- DMA
 - 7-channel DMA controller
 - Peripherals supported: timers, ADC, SPIs, I²Cs and USARTs
- Up to 80 fast I/O ports
 - 26/37/51/80 I/Os, all mappable on 16 external interrupt vectors and almost all 5 V-tolerant



- Debug mode
 - Serial wire debug (SWD) & JTAG interfaces
- 7 timers
 - Three 16-bit timers, each with up to 4 IC/OC/PWM or pulse counter and quadrature (incremental) encoder input
 - 16-bit, motor control PWM timer with dead-time generation and emergency stop
 - 2 watchdog timers (Independent and Window)
 - SysTick timer 24-bit downcounter
- Up to 9 communication interfaces
 - Up to 2 x I²C interfaces (SMBus/PMBus)
 - Up to 3 USARTs (ISO 7816 interface, LIN, IrDA capability, modem control)
 - Up to 2 SPIs (18 Mbit/s)
 - CAN interface (2.0B Active)
 - USB 2.0 full-speed interface
- CRC calculation unit, 96-bit unique ID
- Packages are ECOPACK®

Table 1. Device summary

Reference	Part number
STM32F103xB	STM32F103C8, STM32F103R8 STM32F103V8, STM32F103T8
STM32F103xB	STM32F103RB, STM32F103VB, STM32F103CB, STM32F103TB

3.1.1. 内核与存储器

- ARM 32-bit Cortex™-M3 CPU Core
 - 72 MHz maximum frequency, 1.25 DMIPS/MHz (Dhrystone 2.1) performance at 0 wait state memory access
 - Single-cycle multiplication and hardware division
- Memories
 - 64 or 128 Kbytes of Flash memory
 - 20 Kbytes of SRAM

• ARM 架构 32 位 Cortex-M3 核（32 位指处理器一次能处理 32 位 bit 的数据，比 8 位单片机处理能力强很多）

-72MHz 最高主频（这个主频是通过单片机内部的 PLL 倍频获得的）

1.25DMips/MHz 表示 1 秒每 MHz 的速度能执行 1.25M 个 Dhrystone 指令。Dhrystone 是测量处理器运算能力的最常见基准程序之一，常用于处理器的整型运算性能的测量

-内部有单周期乘法器和硬件除法器（单周期乘法器指可以在 CPU 的一个周期完成一次乘法；关于除法，大家都知道对于计算机来说除法比乘法困难很多，消耗的资源和时间也长，硬件除法器可以提高除法速度，在 2~12 个 CPU 周期完成除法）

• 存储器：64 或 128KB（byte，不是 bit）内部集成 FLASH（非易失，可以用于存储程序或数据）

20KB SRAM 内部集成的运行内存（断电丢失；不是 DRAM，不需要刷新）

3.1.2. 时钟与复位，电源管理，低功耗模式

- Clock, reset and supply management
 - 2.0 to 3.6 V application supply and I/Os
 - POR, PDR, and programmable voltage detector (PVD)
 - 4-to-16 MHz crystal oscillator
 - Internal 8 MHz factory-trimmed RC
 - Internal 40 kHz RC
 - PLL for CPU clock
 - 32 kHz oscillator for RTC with calibration
- Low power
 - Sleep, Stop and Standby modes
 - V_{BAT} supply for RTC and backup registers

• 时钟，复位与供电管理：

-单片机供电和各 IO 引脚支持 2.0~3.6V 电压范围供电，

-POR（power on reset 上电复位）PDR（power down reset）与可编程的电压检测器（POR 和 PDR 是保证单片机在供电电压不足时候自动处于复位状态，防止供电导致程序运行异常。PVD 指单片机内部可以检测供电电压，且通过编程设置报警阈值电压或产生中断）

-支持 4~16MHz 外部晶体/晶振时钟源

- 内部 8MHz RC 震荡时钟，且生产时已校正过（普通 RC 时钟随温度变化，频率偏移较大）
- PLL（锁相环）应用于 CPU 时钟（即单片机内部有 PLL 锁相环，可以将时钟源例如 8MHz 倍频成最高 72MHz，用于 CPU 主频和各 IO 总线 APB 时钟应用）
- 32kHz 内部 RTC 时钟已校准（RTC，real time clock，用于计时类应用，例如 2024 年 3 月 13 日 23 时 43 分 12 秒。内部 RTC 的精度要略低于专用的外接 RTC 芯片）

- 低功耗：

- 有睡眠模式，停止模式，待机模式（这 3 种模式功耗都非常低，常用于穿戴设备、电池供电设备等）
- 有电池供电引脚，用于 RTC 部分供电与备份寄存器（这样有电池，主电源断电也不会丢失设置好的时间和寄存器配置）

3.1.3. ADC，DMA，IO 接口，DEBUG 接口

- 2 x 12-bit, 1 μ s A/D converters (up to 16 channels)
 - Conversion range: 0 to 3.6 V
 - Dual-sample and hold capability
 - Temperature sensor
- DMA
 - 7-channel DMA controller
 - Peripherals supported: timers, ADC, SPIs, I²Cs and USARTs
- Up to 80 fast I/O ports
 - 26/37/51/80 I/Os, all mappable on 16 external interrupt vectors and almost all 5 V-tolerant
- Debug mode
 - Serial wire debug (SWD) & JTAG interfaces

- ADC（Analog to Digital Converter 模数转换器）：

- 2 路 12 位（即可将模拟信号转换为 0-4095），转换速率 1us，最多支持 16 个外部信号；
- 转换范围 0~3.6V；
- 可以支持双 ADC 交替/同步采样，带有保持电容；
- 单片机内部有温度传感器，可以通过 ADC 读取内部温度

- DMA（DMA，Direct Memory Access 直接内存访问，指数据可以不通过 CPU 控制，自动在外设和存储器间传输，节省了 CPU 的资源）：

- 7 通道 DMA 控制器
- 支持的外设引脚：定时器，ADC，SPI 接口，IIC 接口，USART 接口（Universal Synchronous/Asynchronous Receiver/Transmitter 通用同步/异步收发器，可以简单理解成有时钟/无时钟的串口）（即可将这些外部接口的数据直接搬运到单片机内部的 FLASH 或 SRAM 中）

- 高达 80 个高速 IO 接口：
- （根据封装）有 26/37/51/80 个 IO 接口（例如单片机总引脚数 100，最大 IO 数 80，其他 20 个引脚是电源、GND、配置等引脚无法做 IO 用），均可映射到 16 个外部中断控制器（即外部引脚均可触发中断），且几乎都可以耐压到 5V
- DEBUG 调试模式：
- 串行接口调试，支持 SWD 接口和 JTAG 接口

3.1.4. 定时器


- 7 timers
 - Three 16-bit timers, each with up to 4 IC/OC/PWM or pulse counter and quadrature (incremental) encoder input
 - 16-bit, motor control PWM timer with dead-time generation and emergency stop
 - 2 watchdog timers (Independent and Window)
 - SysTick timer 24-bit downcounter
- 7 个定时器：
- 三个 16bit 定时器，每个定时器支持 4 路输入捕获（IC=Input capture）/输出比较（OC=Output compare）/PWM 生成或脉冲计数器和正交增量式编码器输入；
- 16bit，驱动控制 PWM 定时器，支持死区时间生成和急停；
- 2 个看门狗定时器（独立看门狗和窗口看门狗）；
- 系统滴答定时器 24bit 递减计数器

一些相关解释：

16bit/24bit:16bit 最大值为 $2^{16}-1=65535$ 24bit 最大值为 $2^{24}-1=16,777,215$ ；定时器增加到最大值或设定值时会归零，并产生一个定时器溢出事件

输入捕获：一般先要设置输入捕获的边沿检测极性，如：我们设置上升沿检测，那么当检测到上升沿时，定时器会把计数器 CNT 的值锁存到相应的捕获/比较寄存器 TIMx_CCRy 里， $y=1\sim4$ 。然后我们再设置边沿检测为下降沿检测，当检测到下降沿时，定时器会把计数器 CNT 的值再次锁存到相应的捕获/比较寄存器 TIMx_CCRy 里。最后，我们将前后两次锁存的 CNT 的值相减，就可以算出高电平脉冲期间内计数器的计数个数，再根据定时器的计数频率就可以计算出这个高电平脉冲的时间。

输出比较：定时器工作在递增计数模式，纵轴是计数器的计数值 CNT，横轴表示时。当 $CNT < CCRx$ 时，IO 输出低电平（逻辑 0）；当 $CNT \geq CCRx$ 时，IO 输出高电平（逻辑 1）；当 $CNT = ARR$ 时，定时器溢出，CNT 的值被清零，然后继续递增，依次循环。在这个循环中，改变 CCRx 的值，就可以改变 PWM 的占空比，改变 ARR 的值，就可以改变 PWM 的频率，这就是 PWM 输出的原理



PWM: PWM (Pulse Width Modulation) 简称脉宽调制，可以用于调压、调整灯亮度（呼吸灯）、调整电机转速、控制舵机角度等

编码器: 编码器可以将角位移或直线位移转换为一系列的电脉冲信号。编码器分为绝对式和增量式，一般编码器有 A, B 两相，AB 两相信号间角度为 $+90^\circ$ 或 -90° 即正交， $+90^\circ$ 或 -90° 用于表示运动正向/反向

驱动控制-死区: 驱动控制一般用半桥电路，有上下两个功率管（MOS 或 IGBT），两个功率管不能同时导通否则会短路烧毁，故需要在控制上下管导通间插入死区，保证一个功率管已经关闭再开启另外一个功率管

独立看门狗: 看门狗有独立的时钟，主时钟故障时也不影响看门狗计时，但是此独立时钟准确性相对较差；独立看门狗超时会直接复位。

窗口看门狗: 窗口看门狗使用的是 APB1 的 PCLK1 时钟，窗口看门狗支持中断，可以在复位前重置定时器

独立看门狗(IWDG) 是独立于系统之外，因为有独立时钟，所以不受系统影响的系统故障探测器。主要用于监视硬件错误。

窗口看门狗(WWDG) 是系统内部的故障探测器，时钟与系统相同。如果系统时钟不走了，这个狗也就失去作用了。主要用于监视软件错误。

3.1.5. 通信接口，CRC 校验，封装

- Up to 9 communication interfaces
 - Up to 2 x I²C interfaces (SMBus/PMBus)
 - Up to 3 USARTs (ISO 7816 interface, LIN, IrDA capability, modem control)
 - Up to 2 SPIs (18 Mbit/s)
 - CAN interface (2.0B Active)
 - USB 2.0 full-speed interface
- CRC calculation unit, 96-bit unique ID
- Packages are ECOPACK®

• 高达 9 个通信接口:

-2 个 IIC 接口(支持 SMBus 系统管理总线/PMBus 电源管理总线 这两者都是基于 IIC 总线的)
 -3 个 USART 接口(支持 ISO7816 这个是 SIM 卡的接口协议; LIN(Local Interconnect Network) 是一种低成本的串行通讯网络用于实现汽车中的分布式电子系统控制; IrDA 是红外通信协议; modem control 模式控制即额外有 CTS 清除发送、RTS 请求发送这 2 个引脚，用于 USART 的流控制)

-2 个 SPI 接口，最高可达 18Mbit/s 是 bit 比特

-CAN2.0B 接口协议（控制器局域网 CAN(Controller Area Network)属于现场总线的范畴，是一种有效支持分布式控制系统的串行通信网络。是由德国博世公司在 20 世纪 80 年代专门为汽车行业开发的一种串行通信总线。由于其高性能、高可靠性以及独特的设计而越来越受到人们的重视，被广泛应用于汽车业、航空业、工业控制、安全防护等领域）

- CRC（循环冗余检查 CRC 是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性）校验计算单元（硬件独立 CRC 单元可以节省软件代码空间）

96bit 唯一 ID（可以理解成每片 STM32 都有独特的硬件身份证号，不重复，可以用于设备标识-多台相同设备区分，或者用于程序加密-防止别人抄板并复制程序）

- ECOPACK: "Ecopack" 封装是一种环保的电子元件封装技术。该封装技术的目的是通过采用环保材料，减少对环境的污染和提高制造过程的可持续性（例如出口设备大部分要求 ROHS 环保认证，ECOPACK 是符合 ROHS 标准的）

3.2. 解答要点

阅读英文 datasheet 是硬件工程师的基本能力要求，有时候校招笔试题会有手册简介的翻译题。故阅读 datasheet 在硬件学习开始阶段是越多越好，像主芯片（MCU、SOC、FPGA）、存储器（DDR、FLASH）、电源（BUCK、BOOST、LDO）、传感器、ADC、DAC、OP 等都需要有了解；在阅读了大量手册后，就会发现手册都有一定规律，后续选型时查阅新器件的手册就可以快速定位，找到需要的指标参数。

通过阅读 datasheet，需要理解芯片的接口资源、硬件资源、引脚、应用场景等；在设计时要带着问题找指标，尽可能在性能和成本间做一个平衡。

社招需要有根据产品需求对主芯片进行选型的能力。

3.3. 关联资料或视频

暂无

4. FPGA 与 SOC 的特点与异同


4.1. 解答

相比 MCU 单片机，FPGA 和 SOC 主控系统更为复杂，性能也更强，但这二者特点不同，应用场景也不同

4.1.1. SOC 特点

SOC, System on a Chip, 顾名思义, 就是在一片芯片上集成一整个信息处理系统, 称为片上系统或系统级芯片。SOC 的**集成度非常高**, 内部往往集成了 CPU, GPU 或 NPU (用于图像处理、AI 运算等) 处理器, DDR 控制器 (用于对接**高速的 DDR SDRAM**), **高速接口例如 PCIE 控制器、USB2.0/3.0 接口、HDMI 接口、DP 接口、MIPI 接口**, 和各类低速接口 (IIC, SPI, UART, 千兆网 RGMII 等), 以及少量模拟接口 (ADC、DAC 等)

以下图为例, 瑞芯微的 RK3588 是目前常用的高性能视频处理 SOC, 就集成了上述功能与接口; 从性能来讲, 它的各个接口是非常先进的, 例如 DDR 支持到 LPDDR5, PCIE 支持到 3.0, HDMI 支持到 2.0, 还集成了 8K 视频的硬件编解码器



另外, 由于 SOC 上一般是运行 **Linux 嵌入式系统** 的, 故各个**接口调用和配置非常方便**, **软件开发速度快**。

4.1.2. FPGA 特点

FPGA, Field Programmable Gate Array, 现场可编程门阵列。顾名思义, FPGA 的最大特点就是其大多数引脚都可以自行定义功能, 通用性强, 灵活性强; 且内部逻辑门数量非常多, 可以做大量并行的逻辑运算。

我们都知道, 一块主控芯片, 在出厂后, 其功能基本就确定了, 例如上述的 SOC RK3588, 它的 DDR 内存只能接到 SOC 的 DDR 控制器专用引脚, HDMI 也只能接到 SOC 的 HDMI 控制

器专用引脚。而 FPGA 不同，只要引脚速度和电平满足，大部分引脚都可以自定义功能，即一个引脚既可以用于接 DDR 内存芯片，也可以用于做 HDMI 接口显示，也可以做 RGMII 接口用于千兆网，也可以做串口 RS232 应用，灵活性非常高。

另外，由于 FPGA 内部有超量的逻辑门资源，使得 FPGA 特别适合做重复性的并行任务，例如图片处理。假设有一张 1920*1080 的 8bit 黑白图像，每个像素点的 8bit 数值 0~255 表示灰度，现在需要进行二值化处理，即低于 128 的归为黑色 0，高于 128 的归为白色 1，那么 FPGA 如果资源足够，可以例化成 1920*1080=2,073,600 路比较器，2,073,600 路比较器并行处理，在一个时钟周期内完成二值化；而如果是使用 CPU 做此类任务，由于 CPU 是串行的，故虽然 CPU 频率比 FPGA 高很多（CPU 一般是 GHz 级别，FPGA 一般是几十~几百 MHz），但是需要串行顺序执行 1920*1080=2,073,600 次指令才能完成二值化，所需时间会比 FPGA 久很多。

另外，FPGA 一般也会集成高速串行接口收发器（SERDES 串行/解串），速度可达 Gbps 级别，可以灵活应用，例如有 8 路发送 8 路接收，那么可以例化成 1 个 PCIe x8，或者例化成 1 个 PCIe x4 + 2 路 USB 3.0 + 2 路 SFP 光纤接口等，即完全可以根据需求自行分配，可以支持 PCIe、USB、光纤 SFP、SATA、万兆网的 USXGMII、视频流用的 SLVS-EC 和 CoaXpress 等接口。

Table 1: 7 Series Families Comparison

Max. Capability	Spartan-7	Artix-7	Kintex-7	Virtex-7
Logic Cells	102K	215K	478K	1,955K
Block RAM ⁽¹⁾	4.2 Mb	13 Mb	34 Mb	68 Mb
DSP Slices	160	740	1,920	3,600
DSP Performance ⁽²⁾	176 GMAC/s	929 GMAC/s	2,845 GMAC/s	5,335 GMAC/s
MicroBlaze CPU ⁽³⁾	260 DMIPs	303 DMIPs	438 DMIPs	441 DMIPs
Transceivers	—	16	32	96
Transceiver Speed	—	6.6 Gb/s	12.5 Gb/s	28.05 Gb/s
Serial Bandwidth	—	211 Gb/s	800 Gb/s	2,784 Gb/s
PCIe Interface	—	x4 Gen2	x8 Gen2	x8 Gen3
Memory Interface	800 Mb/s	1,066 Mb/s	1,866 Mb/s	1,866 Mb/s
I/O Pins	400	500	500	1,200
I/O Voltage	1.2V–3.3V	1.2V–3.3V	1.2V–3.3V	1.2V–3.3V
Package Options	Low-Cost, Wire-Bond	Low-Cost, Wire-Bond, Bare-Die Flip-Chip	Bare-Die Flip-Chip and High-Performance Flip-Chip	Highest Performance Flip-Chip

逻辑单元数
内部BRAM缓存

高速串行接口数量
/速度

PCIe接口支持
DDR接口速度

例如上图 Xilinx 的 7 系列 FPGA，档次从低到高为 Spartan7 到 Virtex7，逻辑单元、缓存、DSP 数量、高速串行收发器数量和带宽、DDR 接口速度都是从低到高。且 FPGA 的引脚均可以支持 1.2~3.3V 的 IO 电压，根据需要自行配置。

4.1.3. SOC 与 FPGA 对比

成本方面：SOC 成本低，FPGA 成本高（因为 FPGA 引脚功能灵活，内部有很多冗余电路，故同档次而言 FPGA 成本高）

功耗：SOC 功耗低，FPGA 功耗高（原因同上，FPGA 的多功能冗余电路和逻辑门等即使不工作也会消耗能量；但要注意 FPGA 的功耗是变化比较大的，功耗和内部资源使用占比成正比）

性能：大多数时候 SOC 较强（例如 DDR 控制器接口，SOC 支持到 DDR4 和 LPDDR4/5 了，同档次的 FPGA 大部分还只能支持到 DDR3/4，有代差；这也是是因为 FPGA 内部多功能冗余电路限制了接口速度）但是 SERDES 串行接口方面，二者差不多，甚至 FPGA 稍强（中高档 FPGA 基本都可以支持到 10Gbps 以上的串行接口）

灵活性：FPGA 高于 SOC；FPGA 的大部分引脚可以自由分配，在开发新产品时很有优势（假设新产品需要超多的 DDR 内存接口或者 LVDS 接口等，而 SOC 每种接口的数量是有限的）

就无法应用，但 FPGA 几乎可以将所有引脚按需求例化)

并行处理能力：FPGA 高于 SOC，FPGA 特别擅长做并行+重复的工作，例如图像处理、数据信号处理滤波等

开发难度：FPGA 高于 SOC，因为 FPGA 实际内部是通过加载配置形成电路的，并不是编写程序，不便于实时调试（实时在线调试需要重新例化出硬件探针），在跨时钟域等设计方面难度很大


时序控制：FPGA 高于 SOC；FPGA 在时序方面是可以精确控制到时钟周期的，可达 ns 级别，而 SOC 由于系统调度问题，在时序方面可靠性要差一些（嵌入式系统的多线程也不是真正的完全并行）。

稳定性、可靠性：FPGA 高于 SOC；FPGA 实际内部是通过加载配置形成电路的，电路的可靠性要远高于代码（尤其是 SOC 的代码在 DDR 中运行，由于系统的内存操作问题，出问题的概率要高很多），故军工行业常用 FPGA 开发。

4.1.4. SOC 与 FPGA 异构融合

目前 FPGA 厂家均推出了 SOC 与 FPGA 融合的异构产品，例如 Xilinx 的 ZYNQ 系列，ALTERA 的 Agilex 系列，这类产品内部集成了 SOC 和 FPGA，**同时具有 SOC 的可运行 Linux 嵌入式系统、接口开发灵活的优点和 FPGA 的引脚分配灵活、并行运算性能强的优点**，且由于将 SOC 和 FPGA 集成在了同一颗芯片内，二者通信方便，内部带宽高，避免了在单板 PCB 上放置独立 SOC+FPGA 的布板面积大、功耗高和主芯片间通信拉线多的痛点，降低了功耗和成本。

下图为 Xilinx 的 ZYNQ7000 系列的架构图，上方浅绿色 **Processing System（简称 PS）** 部分是 **ARM 核 SOC 部分**，可见各种 IIC、SPI、SDIO、DDR 等接口都是挂载在这部分的；下方黄色 **Programmable Logic（简称 PL）** 部分是逻辑部分（可以认为是 **FPGA 部分**+一些其他功能），二者通过**内部 AXI 高速总线通信**。目前 ZYNQ 已广泛应用于工业视觉、高清视频处理、智能网络设备、医疗设备等应用。



4.2. 解答要点

FPGA 和 SOC 对比，二者各有优点，各有擅长的场景，一定要**根据需求选型**。

校招一般了解 MCU、SOC、FPGA 的特点即可

社招需要根据产品类型选择合适的平台类型（例如都是视频流产品，安防监控相机都是用 SOC，工业相机都是用 FPGA），并根据产品需求，可以拆解出硬件指标要求，选择合适的主芯片（例如根据引脚数/高速接口资源/低速接口资源/DDR 内存带宽等进行选型，平衡性能与成本）

4.3. 关联资料或视频

暂无

5. FPGA 上电时序与电源特性

5.1. 解答

以最常用的 Xilinx 和 ALTERA 的 FPGA 为例，说明 FPGA 上电时序，总结时序规律，说明各个电源的特性

5.1.1. Xilinx 的 7 系列 FPGA

以 Xilinx 应用广泛的中端产品 Artix-7 系列 FPGA 为例说明上电时序要求
下图出自 ds181_Artix_7_Data_Sheet 手册

XILINX. Artix-7 FPGAs Data Sheet: DC and AC Switching Characteristics

Power-On/Off Power Supply Sequencing

The recommended power-on sequence is V_{CCINT} , V_{CCBRAM} , V_{CCAUX} , and V_{CCO} to achieve minimum current draw and ensure that the I/Os are 3-stated at power-on. The recommended power-off sequence is the reverse of the power-on sequence. If V_{CCINT} and V_{CCBRAM} have the same recommended voltage levels then both can be powered by the same supply and ramped simultaneously. If V_{CCAUX} and V_{CCO} have the same recommended voltage levels then both can be powered by the same supply and ramped simultaneously.

可见推荐上电时序为 V_{CCINT} (FPGA 逻辑核心电源，一般简称核电) + V_{CCBRAM} (FPGA 内部 BRAM 电源) → V_{CCAUX} (辅助电源) → V_{CCO} (各个 BANK 的 IO 电源)。这个上电时序可以保证上电最小的电流冲击，保证上电时 FPGA 引脚为三态 (即高阻态 Z)

Table 2: Recommended Operating Conditions⁽¹⁾⁽²⁾

Symbol	Description	Min	Typ	Max	Units
FPGA Logic					
$V_{CCINT}^{(3)}$	For -3, -2, -2LE (1.0V), -1, -1Q, -1M devices: internal supply voltage	0.95	1.00	1.05	V
	For -1LI (0.95V) devices: internal supply voltage	0.92	0.95	0.98	V
	For -2LE (0.9V) devices: internal supply voltage	0.87	0.90	0.93	V
V_{CCAUX}	Auxiliary supply voltage	1.71	1.80	1.89	V
$V_{CCBRAM}^{(3)}$	For -3, -2, -2LE (1.0V), -2LE (0.9V), -1, -1Q, -1M devices: block RAM supply voltage	0.95	1.00	1.05	V
	For -1LI (0.95V) devices: block RAM supply voltage	0.92	0.95	0.98	V
$V_{CCO}^{(4)(5)}$	Supply voltage for HR I/O banks	1.14	—	3.465	V

各电源电压， V_{CCINT} 和 V_{CCBRAM} 为 0.9~1V， V_{CCAUX} 为 1.8V， V_{CCIO} 根据不同 BANK 对外设计电压支持 1.2~3.3V

5.1.2. ALTERA 的 Cyclone V FPGA


下图出自 ALTERA 官方文档 Cyclone V Device Handbook

Power-Up Sequence Recommendation for Cyclone V Devices

Figure 10-3: Power-Up Sequence Recommendation for Cyclone V Devices

To ensure the minimum current draw during device power up for Cyclone V devices, follow the power-up sequence recommendations as shown in the following figure.

Power up V_{CCBAT} at any time. Ramp up the power rails in Group 1 to a minimum of 80% of their full rail before Group 2 starts. Power up V_{CCE_GXB} and V_{CCL_GXB} together with V_{CC} .



图中要关注的电源主要有 **VCC** (FPGA 逻辑核心电源, 一般简称核电, CycloneV E 系列固定为 1.1V), **VCCPGM** (FPGA 的配置电源, 一般为 3.3V), **VCCIO** (FPGA 的各 BANK IO 电源, 根据 IO 不同可能有 1.5V 适配 DDR3, 1.8/2.5V 适配 LVDS, 3.3V 适配大部分外围芯片), **VCCFPLL** (FPGA 的 PLL 锁相环部分供电, 固定 2.5V), **VCCAUX** (FPGA 辅助电源, 固定 2.5V)

按照官方建议, 同时考虑常用电压, 上电时序为 **VCC 1.1V → VCCAUX+VCCFPLL 2.5V → VCCIO 3.3V**, POR 上电复位 (复位芯片或 RC 复位) 挂在 3.3V 电源上

5.1.3. 总结

由于目前市场份额上 Xilinx+ALTERA 占据了绝大多数份额, 且国产化 FPGA 也是大部分参考 Xilinx 设计的, 故 FPGA 的上电时序可以基本确定, 下面描述各个时序的电源及其特点:

时序 1: FPGA 核心电源, 此电源电压较低 (一般为 0.8~1.2V), 电流较大 (百 mA~几十 A), 命名一般为 VCC/VCCINT 等, 如果有 BRAM 电源且电压相同, 也可以和核心电源共用电源和时序。一般用 DC-DC 开关电源供电

时序 2: FPGA 的辅助电源和 PLL 电源, 命名一般为 VCCAUX+VCCPLL (Xilinx 的 PLL 电源是复合在 AUX 里的, 没有独立 PLL 电源)。由于 PLL 锁相环其实是模拟电源, 故给 PLL 供电要关注 FPGA 的噪声容限, 看是否要加磁珠滤波等, 或是否需要 LDO

时序 3: FPGA 各个 BANK 的 IO 电源, 一般固定有 3.3V 的, 可能还会有 1.2/1.5/1.8/2.5V 的, 命名一般为 VCCIO、VCCO 等, 用于 FPGA 和外设芯片供电, 放在最后时序, POR 上电 (复位芯片或 RC 复位) 也挂在此电源。一般用 DC-DC 开关电源供电

其他上电时序: 有的 FPGA 有 ADC 电源引脚, 有电池电源引脚 VCCBAT, 或者有 Serdes (高速串口例如 PCIE 接口这种) 电源。ADC 电源、电池电源引脚一般无要求时序; Serdes 电源以 Xilinx 为例, 推荐的上电时序为 VCCINT 1.0V → MGTAVCC 1.0V → MGTAVTT 1.2V 或 MGTAVCC 1.0V → VCCINT 1.0V → MGTAVTT 1.2V

The recommended power-on sequence to achieve minimum current draw for the GTP transceivers is V_{CCINT} , $V_{MGTAVCC}$, $V_{MGTAVTT}$ OR $V_{MGTAVCC}$, V_{CCINT} , $V_{MGTAVTT}$. Both $V_{MGTAVCC}$ and V_{CCINT} can be ramped simultaneously. The recommended power-off sequence is the reverse of the power-on sequence to achieve minimum current draw.

5.2. 解答要点

需要理解 **FPGA 上电时序的意义**：保证上电时对电源的电流冲击最小（假设核心电源 VCCINT 正常运行时为 2A，则上电时瞬间电流可能有 3A 以上，上电时序异常可能会进一步加大此上电电流），保证 **FPGA 上电时引脚状态稳定**（一般上电时引脚为高阻态 Z 或通过引脚/比特流配置的内部上下拉，保证外设电路在上电时不会异常动作）

校招掌握基本的**核心电源 VCC/VCCINT**→**辅助和 PLL 电源 VCCAUX+VCCPLL**→**IO 电源 VCCIO** 这个上电时序就可以了（一般也是电压从低到高的顺序）

社招还需要掌握 **SERDES 上电时序**，以及各个**电源的特点**（例如核心电源电流大，但是对电源质量要求不高；AUX 和 PLL 电源对电源纹波噪声质量有一定要求；SERDES 电源对纹波噪声质量要求很高等），对各个电源芯片如何选型（DC-DC，LDO），如何搭建**电源架构**保证**转换效率和电源质量**（例如 SERDES 的 MGTAVCC1.0V 电源可以先用 DC-DC 将 5V 转为 1.3V，再用 LDO 将 1.3V 转为 1.0V，这样效率和电源质量都较高）

5.3. 关联资料或视频

ALTER 的 Cyclone V Device Handbook（ALTERA 被 Intel 收购，在官网可以搜到）

Xilinx 的 ds181_Artix_7_Data_Sheet（Xilinx 被 AMD 收购，在官网可以搜到）

如果做 FPGA 硬件开发的同学建议看一下，官方的资料非常丰富完善，尤其是 Xilinx 的

6. FPGA 的配置和加载


6.1. 解答

已常见的 Xilinx 的 FPGA 为例，说明 FPGA 的配置和加载：主动/被动加载，复位，JTAG 调试，引脚状态，done，等

6.1.1. FPGA 的调试

FPGA 的调试是通过 JTAG 接口实现的，一般来说 JTAG 的接口需要至少 6 芯，即电源/GND/TCK 时钟/TMS 测试模式/TDI 测试数据输入/TDO 测试输出输出。也可以通过 JTAG 来配置 FPGA，可以下载到 FPGA 片内 SRAM（烧 bit 文件，掉电后易失）或者下载到外部 FLASH（bin 文件或 mcs 文件，掉电后非易失）

JTAG 接口因为是对外接口，故需要使用 **TVS 防护**，防止拔插时**人体或电脑接口静电放电 ESD 损坏** FPGA 引脚。JTAG 接口和 FPGA 引脚间一般串联 22~33 欧电阻，不影响信号传递（信号一般为 MHz 速度级别），同时可以抑制外部干扰，抑制静电放电 ESD。



醒工硬件

xinggongyingjian


6.1.2. FPGA 的加载

FPGA 加载主要可以分为两种模式，主动模式和被动模式

大部分应用中 FPGA 是通过主动 SPI 模式加载的，即单板上 FPGA 是主控芯片（尤其是板上只有 FPGA 一个可编程器件时），配置文件存储在外部 FLASH 中


主动 SPI 加载模式时，FPGA 与 FLASH 通过 SPI 接口通信，FPGA 为主设备，FLASH 为从设备，SPI 的数据线数可以为 1/2/4 线（1 线为 Standard 模式，2 线为 Dual 模式，4 线为 Quad 模式；并行线数越多，频率越高，则加载越快）。通信时 FPGA 发出时钟并控制片选，首先 FPGA 通过数据线 D0 给 FLASH 发送加载模式（1/2/4 线）、约定加载频率（例如 10/20/33/50MHz）等，然后由 FPGA 发出时钟并控制片选，FLASH 通过 D1（1 线）或 D0+D1（2 线）或 D0~D3（4 线）向 FPGA 发送配置文件，配置文件发送完成后 FPGA 内部会进行校验、配置和初始化过程，完成启动。

下图中左半部分为 FPGA 主动加载相关引脚（时钟 CCLK_0 为专用引脚，加载完成后不可复用；片选 QSPI_CS 和数据 QSPI_D0~D3 也是配置专用引脚，但是加载完成后可以复用做其他功能），右半部分为 FLASH 芯片，SPI 接口电平 3.3V（有时高端 FPGA 的配置部分电压为 1.8V，则 FLASH 也要用 1.8V 的）



当板上有其他主控芯片时，可以考虑 FPGA 使用被动加载模式（这样不用为 FPGA 专门预留一个 FLASH，节约器件）


被动加载模式时，配置时钟由外部主控芯片提供（例如单片机或 SOC）送入 FPGA 的 CCLK_0 引脚，数据也由外部主控芯片提供送入 FPGA 的 DIN 引脚（即上面主动加载时的 QSPI_D1 引脚）。被动加载也有多线模式，可以支持到 x8/x16/x32 线数据，提高 FPGA 的加载速度。



6.1.3. FPGA 的配置引脚

介绍 FPGA 较为重要的配置相关引脚。

配置 BANK 供电：配置 BANK 可以视为 BANK0，也是有专门的供电的，也需要去耦电容，配置用的上拉电压要与 BANK 电压相同。一般中低档 FPGA 配置 BANK 电压可以支持到 3.3V，高档 FPGA 配置 BANK 电压可能只支持 1.8V 以下。下图中的 VCCO_0 就是配置 BANK 供电引脚。




M[2:0]: 通过 1K Ω 以内的电阻上拉到配置 BANK 电源或者 GND, 确定 FPGA 的加载模式 (主动/被动等)

M[2:0]	0	Dedicated	Input	Configuration Mode M[2:0] determine the configuration mode. See Table 2-3, page 23 for the configuration mode settings. Connect each mode pin either directly, or via a ≤ 1 k Ω resistor, to V _{CC0_0} or GND.
--------	---	-----------	-------	--

Configuration Mode	M[2:0]	Bus Width	CLK Direction
Master Serial	000	x1	Output
Master SPI	001	x1, x2, x4	Output
Master BPI	010	x8, x16	Output
Master SelectMAP	100	x8, x16	Output
JTAG	101	x1	Not Applicable
Slave SelectMAP	110	x8, x16, x32 ⁽¹⁾	Input
Slave Serial ⁽²⁾	111	x1	Input

例如下图中 M[2:0]=001 为主动 SPI 模式




PROGRAM_B: **复位引脚**，需要通过 4.7KΩ 以内的电阻上拉到配置 BANK 电源，可以增加一个连接到 GND 的按键用于手动复位

PROGRAM_B	0	Dedicated	Input	Program (bar) Active-Low reset to configuration logic. When PROGRAM_B is pulsed Low, the FPGA configuration is cleared and a new configuration sequence is initiated. Configuration reset initiated upon falling edge, and configuration (i.e. programming) sequence begins upon the following rising edge. Connect PROGRAM_B to an external $\leq 4.7\text{ k}\Omega$ pull-up resistor to V_{CCO_0} to ensure a stable High input, and recommend push-button to GND to enable manual configuration reset. Note: Holding PROGRAM_B Low from power-on does not keep the FPGA configuration in reset. Instead, use INIT_B to delay the power-on configuration sequence.
-----------	---	-----------	-------	--

Done: 可用于配置完成指示，开漏输出，配置完成输出高电平，一般会连接一个指示灯，指示 FPGA 是否配置完成

DONE	0	Dedicated	Bidirectional	Done A High signal on the DONE pin indicates completion of the configuration sequence. The DONE output is an open-drain output by default. Note: DONE has an internal pull-up resistor of approximately 10 kΩ. There is no setup/hold requirement for the DONE register. These changes, along with the DonePipe register software default, eliminate the need for the DriveDONE driver-option. External 330Ω resistor circuits are not required but can be used as they have been in previous generations.
------	---	-----------	---------------	--

下图左为配置 BANK 电压为 3.3V 时的 Done 接指示灯方法，下图右为配置 BANK 电压为 1.8V 时的 Done 接指示灯方法（1.8V 无法点亮发光二极管，所以要用 MOS 管转一下电平）



PUDC_B: 用于确定 FPGA 配置期间 IO 引脚的状态。在配置期间，FPGA 的大部分 IO 引脚都处于不定态，不受程序约束（因为内部还没配置初始化完成），可能导致连接的单板上的电路异常；此时就需要用 PUDC_B 来约束，PUDC_B 拉低则 FPGA 的 IO 引脚为内部上拉，PUDC_B 拉高则 FPGA 的 IO 引脚为高阻态。

PUDC_B	14	Multi-function	Input	Pull-Up During Configuration (bar) Active-Low PUDC_B input enables internal pull-up resistors on the SelectIO pins after power-up and during configuration. - When PUDC_B is Low, internal pull-up resistors are enabled on each SelectIO pin. - When PUDC_B is High, internal pull-up resistors are disabled on each SelectIO pin. PUDC_B must be tied either directly, or via a $\leq 1\text{ k}\Omega$ to V_{CC0_14} or GND. When PUDC_B is tied to GND, the activation of internal pull-ups during power-on depends on the power sequence because the PUDC_B control signal is forwarded through an input buffer in bank 14 and internal paths to the enables of internal pull-ups at applicable pins in their respective I/O banks. An external pull-up resistor is recommended between a pin and the pin's V_{CC0} power supply when it is critical for the pin to be pulled High immediately as the pin's V_{CC0} power ramps up. Caution! Do not allow this pin to float before and during configuration.
--------	----	----------------	-------	--

CCLK, FCS_B, D00_MOSI, D01_DIN, D[00-31]: 配置专用的时钟/片选/数据引脚, 可见 6.1.2 的 FLASH 连接方式

6.2. 解答要点

校招的话对 FPGA 的调试、加载、复位、配置引脚功能有大概了解即可

社招如果要求 FPGA 平台开发经验, 则需要较为深入的理解: **主动/被动加载**的过程与参数 (例如加载频率、加载模式、单线/四线 SPI 加载等), **配置引脚的功能**, **FPGA 在加载时的引脚状态 (内部上拉/下拉)**, FPGA 加载异常时如何定位故障, 多主芯片时如何设计合理的加载架构等

虽然不同厂家的 FPGA 引脚命名会有些区别, 但是基本的加载配置和功能划分原理是相同的, 熟练掌握一种 (例如 Xilinx 的) 就可以很快上手其他厂家的 FPGA

6.3. 关联资料或视频

Xilinx 官方文档 ug470_7Series_Config

7. 常见 MCU, FPGA, SOC, DDR, FLASH 芯片供应商

7.1. 解答

简述以上器件的常见供应商, 按照进口和国产分类

7.1.1. MCU

进口: ST 意法半导体的 STM8、STM32 系列单片机, Microchip 美国微芯的 PIC 系列单片

机

国产：兆易创新 GigaDevice 的 GD32 系列单片机，上海东软的 ESP8P 和 ESP32F 系列单片机

7.1.2. FPGA

进口：Xilinx 的 7 系列（例如中端 Artix-7，高端 Kintex-7 系列）和异构集成了 SOC 的 ZYNQ 系列，ALTERA 的 CycloneV 系列。Xilinx，ALTERA，Lattice 分别是全球 FPGA 行业的第一二三大供应商

国产：安路科技，紫光同创，复旦微电子等

7.1.3. SOC

进口：Broadcom 博通的 BCM 系列，NXP 恩智浦的 i.MX6 系列

国产：海思 Hi 系列如 Hi3796，瑞芯微的 RK35 系列例如 RK3588，全志 A/H/R 系列

7.1.4. DDR

目前工业产品用 DDR3/4 较多，消费类电子用 LPDDR4/5 较多。不同供应商的 DDR 一般可以互相兼容

进口：三星 Samsung，海力士 SK hynix，镁光 Micron

国产：南亚科技 Nanya（台湾），兆易创新 GigaDevice，紫光国芯 UniIC

7.1.5. FLASH

FLASH 常用的主要有 NOR FLASH（容量小，但是可以随机访问，可以执行代码），NAND FLASH（容量大，成本低，但是要整块读写，不能执行代码或者需要专门的电路），eMMC（其实内部就是 NAND FLASH 加上一个 eMMC 控制器）。不同供应商的 FLASH 有可能兼容，需要验证

进口：镁光 Micron，赛普拉斯 Cypress

国产：旺宏科技 Macronix（台湾），华邦 Windbond

7.2. 解答要点

了解每种芯片的主要供应商，在学习平台时可以去官网找资料作为参考，头部供应商一般应用文档、参考代码等都会比较全面

社招需要对常用通用芯片（DDR、FLASH、电源）的国产化替代有一定经验

7.3. 关联资料或视频

暂无

8. (DDR)SDRAM 内存芯片有哪些操作？涉及哪些芯片引脚？

8.1. 解答

简述 (DDR) SDRAM 的基本操作，描述操作过程中应用到的硬件引脚。SDRAM 与 DDR SDRAM (1~4 代) 的操作基本相同。

各操作方式是通过 CS# (Chip Select 片选)、RAS# (Row Address Strobe 行选通)、CAS# (Column Address Strobe 列选通)、WE# (Write Enable 写使能) 这 4 根信号线引脚组合而成的。

操作类型	CS#	RAS#	CAS#	WE#
NOP 命令禁止	H	X	X	X
NOP 空操作	L	H	H	H
ACT 激活操作	L	L	H	H
READ 读操作	L	H	L	H
WRITE 写操作	L	H	L	L
PRECHARGE 预充电操作	L	L	H	L
AUTO REFRESH 或 SELF PRECHARGE 自刷新或自充电	L	L	L	H
LOAD MODE REG 配置模式寄存器	L	L	L	L

下面的叙述中为便于举例描述，假定内存芯片地址线行地址为 A0~13，行列地址线复用，列地址为 A0~9，BANK 地址线为 BA0~2，数据线为 DQ0~15

8.1.1. 上电初始化

上电初始化不是一个操作，是一系列操作和过程

- ①首先是上电，VDD+VDDQ 同时上电→Vref 上电→Vtt 上电
- ②主控拉高 (DDR) SDRAM 芯片的 RESETn 复位引脚和 CKE 时钟使能引脚。
- ③上电完成后，等待主控发的单端时钟 CLK 或差分时钟 CK/CK# 时钟信号稳定运行 200us
- ④通过 PRECHARGE 预充电操作对所有 BANK 进行预充电
- ⑤配置扩展模式寄存器和配置模式寄存器
- ⑥通过 PRECHARGE 预充电操作对所有 BANK 进行预充电
- ⑦发起两次或以上的 AUTO REFRESH 自动刷新
- ⑧ (DDR) SDRAM 开始正常工作

8.1.2. 预充电 PRECHARGE

(DDR) SDRAM 存储单元依靠电容充放电实现存储单元逻辑状态的记录，因此在完成一次操作后，需对已经操作完成的行进行回写。


对 (DDR) SDRAM 内部某一行的操作完成后，如需继续对另一行进行操作，需先关闭当前的工作行（并进行充电），该操作称为预充电 PRECHARGE 操作

预充电 PRECHARGE 涉及的引脚有 CS#、RAS#、CAS#、WE# 这 4 个引脚形成组合指令，并通过 A10 地址线复用控制预充电所有 BANK 还是单独一个 BANK

8.1.3. 模式寄存器配置 LOAD MODE REGISTER

(DDR) SDRAM 的上电初始化过程中需要对模式寄存器进行配置，用于定义内存的操作模式，例如 BURST 模式、CL 参数、突发长度等。

模式寄存器配置 LOAD MODE REGISTER 涉及的引脚有 CS#、RAS#、CAS#、WE# 这 4 个引脚形成组合指令，以及 **A0~A12** 地址线引脚用于配置模式寄存器的值。故 (DDR) SDRAM 设计中一般 **A0~A12** 地址线引脚是不能交换的！（下图出自王剑宇《高速电路设计实践》）



8.1.4. 激活操作 ACT

对 (DDR) SDRAM 存储单元的取址需要三个参数：BANK 地址，行地址，列地址。

ACT 操作执行时，主控芯片（例如 CPU，SOC，FPGA）发出其中的 2 个地址：**BANK 地址**（利用 BA0~2），**行地址**（A0~A13），以便激活待操作的行。第三个参数，**列地址**，将在 **READ 读操作或 WRITE 写操作**中指定。

激活操作 ACT 涉及的引脚有 CS#、RAS#、CAS#、WE# 这 4 个引脚形成组合指令，以及 BANK 地址引脚 BA0~2、行地址引脚 A0~A13。

8.1.5. 读操作 READ

ACT 操作完成后，可以进行读操作 READ 或写操作 WRITE。

读操作 READ 会发出两个地址：BANK 地址（利用 BA0~2），**列地址**（**行列地址线复用**，

A0~A9)。READ 指令发出后，(DDR) SDRAM 会根据采样得到的行地址和列地址，将对应存储单元的数据放大并传输到数据总线 DQ0~15 上，传输给主控芯片。

读操作 READ 涉及的引脚有 CS#、RAS#、CAS#、WE#这 4 个引脚形成组合指令，以及 BANK 地址引脚 BA0~2、行地址引脚 A0~A13、数据线 DQ0~15

8.1.6. 写操作 WRITE

写操作 WRITE 与读操作 READ 基本相同，区别只在于数据传输的方向是从主控芯片传输给 (DDR) SDRAM。

写操作 WRITE 涉及的引脚有 CS#、RAS#、CAS#、WE#这 4 个引脚形成组合指令，以及 BANK 地址引脚 BA0~1、行地址引脚 A0~A13、数据线 DQ0~15

8.1.7. 刷新 REFRESH

由于 (DDR) SDRAM 是通过电容单元储存数据，而电容有漏电流现象，故需要定期对存储单元进行刷新。刷新操作分为两种，AUTO REFRESH 自动刷新（工作状态的内存）和 SELF REFRESH（休眠状态的内存）。

刷新涉及的引脚有 CS#、RAS#、CAS#、WE#这 4 个引脚形成组合指令。

(DDR) SDRAM 的刷新时间间隔一般为 64ms。高温下由于电容漏电流变大，刷新时间要缩短，故一般 (DDR) SDRAM 工作于 **85℃ 以上环境时刷新时间要加快到 32ms**。

8.2. 解答要点

了解 (DDR) SDRAM 的操作有助于理解 SDRAM 的硬件设计，例如哪些信号要做等长设计，为什么要做等长设计，哪些引脚可以交换，**哪些引脚为何不能交换**；有助于理解 SDRAM 高速信号测试调试，如果不清楚 SDRAM 的操作流程与涉及引脚，则内存有问题时候很难设计合理的测试调试方案开展工作。

此题目记忆内容较多，难度较大，可以配合 DDR SDRAM 引脚功能、容量计算章节共同理解。

可以进一步自行了解 DDR 的预取技术、运行频率、操作时序、CL-t_{RCD}-t_{RP} 等性能指标。

8.3. 关联资料或视频

详细介绍可参考王剑宇《高速电路设计实践》7.2 章节-常用存储器介绍及其应用要点

9. DDR SDRAM 内存芯片有哪些引脚？分别是什么功能？

9.1. 解答

DDR SDRAM 的引脚基本可以分为以下三大类：地址线，命令线，数据线
以 DDR3 镁光 2Gb 容量的 MT41K128M16JT-125（封装 FBGA96）为例

Table 4: 96-Ball FBGA – x16 Ball Descriptions

Symbol	Type	Description
A[14:13], A12/BC#, A11, A10/AP, A[9:0]	Input	Address inputs: Provide the row address for ACTIVATE commands, and the column address and auto precharge bit (A10) for READ/WRITE commands, to select one location out of the memory array in the respective bank. A10 sampled during a PRECHARGE command determines whether the PRECHARGE applies to one bank (A10 LOW, bank selected by BA[2:0]) or all banks (A10 HIGH). The address inputs also provide the op-code during a LOAD MODE command. Address inputs are referenced to V_{REFCA} . A12/BC#: When enabled in the mode register (MR), A12 is sampled during READ and WRITE commands to determine whether burst chop (on-the-fly) will be performed (HIGH = BL8 or no burst chop, LOW = BC4). See Table 67 (page 100).
BA[2:0]	Input	Bank address inputs: BA[2:0] define the bank to which an ACTIVATE, READ, WRITE, or PRECHARGE command is being applied. BA[2:0] define which mode register (MR0, MR1, MR2, or MR3) is loaded during the LOAD MODE command. BA[2:0] are referenced to V_{REFCA} .
CK, CK#	Input	Clock: CK and CK# are differential clock inputs. All control and address input signals are sampled on the crossing of the positive edge of CK and the negative edge of CK#. Output data strobe (DQS, DQS#) is referenced to the crossings of CK and CK#.
CKE	Input	Clock enable: CKE enables (registered HIGH) and disables (registered LOW) internal circuitry and clocks on the DRAM. The specific circuitry that is enabled/disabled is dependent upon the DDR3 SDRAM configuration and operating mode. Taking CKE LOW provides PRECHARGE POWER-DOWN and SELF REFRESH operations (all banks idle), or active power-down (row active in any bank). CKE is synchronous for power-down entry and exit and for self refresh entry. CKE is asynchronous for self refresh exit. Input buffers (excluding CK, CK#, CKE, RESET#, and ODT) are disabled during POWER-DOWN. Input buffers (excluding CKE and RESET#) are disabled during SELF REFRESH. CKE is referenced to V_{REFCA} .
CS#	Input	Chip select: CS# enables (registered LOW) and disables (registered HIGH) the command decoder. All commands are masked when CS# is registered HIGH. CS# provides for external rank selection on systems with multiple ranks. CS# is considered part of the command code. CS# is referenced to V_{REFCA} .
LDM	Input	Input data mask: LDM is a lower-byte, input mask signal for write data. Lower-byte input data is masked when LDM is sampled HIGH along with the input data during a write access. Although the LDM ball is input-only, the LDM loading is designed to match that of the DQ and DQS balls. LDM is referenced to V_{REFDQ} .
ODT	Input	On-die termination: ODT enables (registered HIGH) and disables (registered LOW) termination resistance internal to the DDR3 SDRAM. When enabled in normal operation, ODT is only applied to each of the following balls: DQ[15:0], LDQS, LDQS#, UDQS, UDQS#, LDM, and UDM for the x16; DQ0[7:0], DQS, DQS#, DM/TDQS, and NF/TDQS# (when TDQS is enabled) for the x8; DQ[3:0], DQS, DQS#, and DM for the x4. The ODT input is ignored if disabled via the LOAD MODE command. ODT is referenced to V_{REFCA} .
RAS#, CAS#, WE#	Input	Command inputs: RAS#, CAS#, and WE# (along with CS#) define the command being entered and are referenced to V_{REFCA} .
RESET#	Input	Reset: RESET# is an active LOW CMOS input referenced to V_{SS} . The RESET# input receiver is a CMOS input defined as a rail-to-rail signal with DC HIGH $\geq 0.8 \times V_{DD}$ and DC LOW $\leq 0.2 \times V_{DDQ}$. RESET# assertion and desertion are asynchronous.

9.1.1. 地址线

以下**地址线均为单向**，即主控芯片发送给 DDR 芯片。

地址线 A0~A14，做地址功能，是**行列复用的**，**译码**后，在行列查找表中选中特定 memory array 存储器阵列。另外，在 DDR3 中，A10 复用做 PRECHARGE 控制，A12 在 mode register (MR) 配置时做 burst chop 控制功能

例如下图是一个译码的范例，假设行地址为 A0~A2，列地址复用为 A0~A2，则行地址 A0 A1 A2 共可以译码出 $2^3=8$ 行（3 位二进制数，000=0, 001=1, 010=2, 011=3, 100=4, 101=5, 110=6, 111=7 共 8 个数值），列地址 A0 A1 A2 共可译码出 $2^3=8$ 列，则地址共 $8*8=64$ 个 memory array 存储器阵列，每个存储器阵列存储 16bit 比特数据（16bit 为数据位宽，与 DQ 数据线数量相同）

		列地址A0 A1 A2							
		Column0	Column1	Column2	Column3	Column4	Column5	Column6	Column7
行地址 A0 A1 A2	ROW0								
	ROW1								
	ROW2								
	ROW3								
	ROW4								
	ROW5								
	ROW6								
	ROW7								

MT41K128M16JT-125 的行地址为 A0~A13，**列地址复用为 A0~A9**（一般列地址数都比行地址少），则地址总数为 $(2^{14}) * (2^{10}) = 2^{24} = 16,777,216$

BA0~2: BANK Address。BANK 可以理解为行列地址外面嵌套的“块”，也需要译码。可以认为有几个 BANK，就有几套行列查找表。MT41K128M16JT-125 的 BANK 引脚为 BA[2:0]，则共有 $2^3=8$ 个 BANK

根据地址、BANK、数据位宽即可计算容量，地址*位宽*BANK 数
 $= 16,777,216 * 16 * 8 = 2,147,483,648 = 2\text{Gbit}$ （注意 **2Gb 是 bit，不是 BYTE**；一般描述 PC 和嵌入式产品指标中标 GB，描述 DDR 芯片时标 Gb）

容量计算可见后续章节“DDR-SDRAM 内存芯片颗粒 容量计算”

9.1.2. 命令线

以下**命令线均为单向**，即主控芯片发送给 DDR 芯片。

CK/CK#: 差分时钟，地址命令线的参考时钟

CKE: Clock Enable，基本是用于控制 DDR 的低功耗模式，当 CKE 拉低时，DDR 不再读取 CK 时钟信号、RESET# 信号、ODT 信号，DDR 相当于不接受外部指令（因为地址命令线都是以 CK 为基础采样的），开始做自刷新 self refresh 保证数据不丢失，可以理解成计算机的休眠模式

CS#: Chip Select, 片选信号

ODT: On-die Termination 片内端接开关，ODT 功能是针对双向信号的，即数据引脚 DQ, DQS, DM，自动控制在接收端做端接。


RAS# CAS# WE#: Row 行地址选通 Column 列地址选通 写使能

在地址总线上输入行地址，稍后立刻置“行地址选通”（即 RAS）有效，置 RAS 有效后，DDR 芯片就把行地址缓存下来，然后把行地址送入译码模块

RESET#: 复位信号，低有效。注意的是，RESET# 信号的电平标准和上面的地址命令线电平标准不同，上面的地址命令线的电平标准都是 SSTL 电平，以 DDR 芯片供电电压 VDD/VDDQ 的一半为中间值；而 RESET# 是以 DDR 芯片供电电压 VDD/VDDQ 的 20%/80% 作为低/高判别电平

SSTL 电平：大部分地址命令线和 DQ，DM 都是此电平标准 以 $V_{REF}=V_{DD}/2$ 为中间电平

Figure 10: DDR3L 1.35V Input Signal



Note: 1. Numbers in diagrams reflect nominal values.

9.1.3. 数据线

数据线主要包括 DQ 线传输数据，DQS 差分数据时钟，DM 数据掩码

其中 DQ 与 DQS 为双向（主控芯片↔ DDR），UDM/LDM 为单向（主控芯片→DDR）

Table 4: 96-Ball FBGA - x16 Ball Descriptions (Continued)

Symbol	Type	Description
UDM	Input	Input data mask: UDM is an upper-byte, input mask signal for write data. Upper-byte input data is masked when UDM is sampled HIGH along with that input data during a WRITE access. Although the UDM ball is input-only, the UDM loading is designed to match that of the DQ and DQS balls. UDM is referenced to V_{REFDQ} .
DQ[7:0]	I/O	Data input/output: Lower byte of bidirectional data bus for the x16 configuration. DQ[7:0] are referenced to V_{REFDQ} .
DQ[15:8]	I/O	Data input/output: Upper byte of bidirectional data bus for the x16 configuration. DQ[15:8] are referenced to V_{REFDQ} .
LDQS, LDQS#	I/O	Lower byte data strobe: Output with read data. Edge-aligned with read data. Input with write data. Center-aligned to write data.
UDQS, UDQS#	I/O	Upper byte data strobe: Output with read data. Edge-aligned with read data. Input with write data. DQS is center-aligned to write data.

DQSP/N, UDQSP/N: 差分时钟；LDQS 为低 8 位数据的时钟，UDQS 为高 8 位数据的时钟；**DQS 的信号方向与 DQ 相同**，即写入 DDR 时 DQ 与 DQS 信号方向均为主控芯片→DDR，读出 DDR 时 DQ 与 DQS 信号方向均为 DDR→主控芯片。

DQ0~7, DQ8~15: 这是一片 16bit 位宽的 DDR 芯片，DQ0~7 为数据的低 8 位，DQ8~15 为数据的高 8 位

LDM/UDM: 低/高 8 位数据的数据掩码指令。例如 UDM 拉高，则写入时候高 8 位数据（DQ8~15）不会写入 DDR。LDM 同理

9.1.4. 电源线

V _{DDQ}	Supply	DQ power supply: 1.5V ±0.075V. Isolated on the device for improved noise immunity.
V _{REFCA}	Supply	Reference voltage for control, command, and address: V _{REFCA} must be maintained at all times (including self refresh) for proper device operation.
V _{REFDQ}	Supply	Reference voltage for data: V _{REFDQ} must be maintained at all times (excluding self refresh) for proper device operation.
V _{SS}	Supply	Ground.
V _{SSQ}	Supply	DQ ground: Isolated on the device for improved noise immunity.
ZQ	Reference	External reference ball for output drive calibration: This ball is tied to an external 240Ω resistor (RZQ), which is tied to V _{SSQ} .
NC	-	No connect: These balls should be left unconnected (the ball has no connection to the DRAM or to other balls).

VDD: DDR 芯片供电, DDR3 为 1.5V, DDR3L 为 1.35V, 很多 DDR3 可以兼容 1.5/1.35

VDDQ: DQ 数据部分电源供电, 一般可以与 VDD 共电源

VREFCA: 地址命令线部分的参考电源, VDD 的一半, 可以用电阻分压, 也可以用专用 DDR 电源

VREFDQ: 数据线部分的参考电源, VDDQ 的一半, 同上, 可共用

VSS: DDR 芯片供电的 GND

VSSQ: DQ 数据部分供电的 GND

ZQ: 外接 240 欧电阻, 校准 ODT 电阻, 因为芯片内部阻值受温度影响较大, 故使用外接。ODT 的阻值都是 240/x, x=2/4/6/8/12, 例如 40 欧 ODT 电阻=240/6

9.2. 解答要点

DDR SDRAM 内存芯片引脚定义是基础且关键的知识, 掌握后才能进行 DDR 的电路设计、PCB 设计、硬件调试。即使是对已有图纸进行小修改 (例如从 2Gb 的 DDR 换成 8Gb 的), 那也要首先了解了引脚功能才能修改。

可以内存芯片的引脚功能与内存操作、内存的数据读写流程结合起来进行记忆。

9.3. 关联资料或视频

醒工硬件视频《DDR 芯片各引脚功能》

10. (DDR) SDRAM 内存颗粒容量计算与带宽计算

10.1. 解答

根据地址、BANK、数据位宽即可计算容量, 故需要关注芯片的地址线 A0~Ax (行列复

用)、BANK 地址线、DQ 数据线

容量=2^{^(行地址线数+列地址线数+BANK 线数+BG 线数)}*数据线位宽

注: BG 线仅 DDR4 有。SDRAM 和 DDR1-3 代按照 BG 线数=0 计算即可

下面就以 SDRAM、DDR3、DDR4 为例分别验证此公式计算 SDRAM 芯片容量

10.1.1. SDRAM 容量计算

单片机使用内存一般是 SDRAM, 以华邦 SDRAM W9825G6KH 为例, 根据名称可知是 256Mb 容量



5. PIN DESCRIPTION

PIN NUMBER	PIN NAME	FUNCTION	DESCRIPTION
23-26, 22, 29-36	A0-A12	Address	A0-A8 Multiplexed pins for row and column address. Row address: A0-A12. Column address: A0-A8. A10 is sampled during a precharge command to determine if all banks are to be precharged or bank selected by BS0, BS1.
20, 21	BS0, BS1	Bank Select	Select bank to activate during row address latch time, or bank to read/write during address latch time.
2, 4, 5, 7, 8, 10, 11, 13, 42, 44, 45, 47, 48, 50, 51, 53	DQ0-DQ15	Data Input/Output	Multiplexed pins for data output and input.

行地址线 A0~A12 共 13 根, 列地址线复用其中的 A0~A8 共 9 根


容量 bit= 2^{^(13 根行地址线+9 根列地址线+3 BANK 选则线 BS0-1)} *16 位宽 = (2²⁴)*16=268,435,456=(除以二次 1024 后)256Mb

10.1.2. DDR3 容量计算

目前 DDR3 芯片在各类 SOC/FPGA 平台上应用仍十分广泛

以镁光 2GbMT41K128M16JT-125 为例

Parameter	256 Meg x 8	128 Meg x 16
Configuration	32 Meg x 8 x 8 banks	16 Meg x 16 x 8 banks
Refresh count	8K	8K
Row address	32K A[14:0]	16K A[13:0]
Bank address	8 BA[2:0]	8 BA[2:0]
Column address	1K A[9:0]	1K A[9:0]



行地址线 A0~A13 共 14 根，列地址线复用其中的 A0~A9 共 10 根
 容量 bit= 2¹⁴ (14 行地址线+10 列地址线+3 BANK 选则线 BA0-2) *16 位宽=(2²⁷)*16
 =2,147,483,648=(除以三次 1024 后)2Gb

10.1.3. DDR4 容量计算

目前大部分 SOC 和高端 FPGA 已支持到 DDR4 内存颗粒，x86 平台也仍主力使用 DDR4 内存颗粒

以三星 K4A4G165W 为例。DDR4 的主要区别是增加了 BG 即 Bank Group 引脚。

4 Gb Addressing Table

Configuration		1 Gb x4	512 Mb x8	256 Mb x16
Bank Address	# of Bank Groups	4	4	2
	BG Address	BG0~BG1	BG0~BG1	BG0
Row Address	Bank Address in a BG	BA0~BA1	BA0~BA1	BA0~BA1
		A0~A15	A0~A14	A0~A14
Column Address		A0~A9	A0~A9	A0~A9
Page size		512B	1KB	2KB

行地址线 A0~A14 共 15 根，列地址线复用其中的 A0~A9 共 10 根
 容量 bit=2¹⁵ (15 行地址线+10 列地址线+2 BANK 选则线 BA0-1 +1 BANK 选组线 BG0) *16
 位宽=(2²⁸)*16=268,435,456*16=4,294,967,296=(除以三次 1024 后)4Gb

10.1.4. 容量计算对实际设计的指导

在做 DDR 内存设计时，经常需要做兼容设计，例如 PCB 兼容 2Gb、4Gb、8Gb 的内存颗粒，此时就可以根据不同容量 DDR SDRAM 颗粒，预留更多的地址线，兼容不同容量芯片

10.1.5. DDR SDRAM 芯片带宽计算

DDR 带宽计算并不复杂，知道 DDR 的运行速度与芯片位宽即可。（这里的计算方法是基于 DDR 颗粒的，而非 PC 内存条）

DDR 带宽=DDR 运行速度 Mbps*位宽 bit

注意这里的 DDR 运行速度是指数据引脚的接口传输速率单位为 Mbps，而不是时钟频率 MHz

2. Key Features

[Table 2] 4Gb DDR4 E-die Speed bins

Speed	DDR4-1600	DDR4-1866	DDR4-2133	DDR4-2400	Unit
	11-11-11	13-13-13	15-15-15	17-17-17	
tCK(min)	1.25	1.071	0.938	0.833	ns
CAS Latency	11	13	15	17	nCK
tRCD(min)	13.75	13.92	14.06	14.16	ns
tRP(min)	13.75	13.92	14.06	14.16	ns
tRAS(min)	35	34	33	32	ns
tRC(min)	48.75	47.92	47.06	46.16	ns


- JEDEC standard 1.2V (1.14V~1.26V)
- $V_{DDQ} = 1.2V$ (1.14V~1.26V)
- $V_{PP} = 2.5V$ (2.375V~2.75V)
- 800 MHz f_{CK} for 1600Mb/sec/pin, 933 MHz f_{CK} for 1866Mb/sec/pin, 1067MHz f_{CK} for 2133Mb/sec/pin, 1200MHz f_{CK} for 2400Mb/sec/pin
- 8 Banks (2 Bank Groups)

The 4Gb DDR4 SDRAM E-die is organized as a 32Mbit x 16 I/Os x 8banks device. This synchronous device achieves high speed double-data-rate transfer rates of up to 2400Mb/sec/pin (DDR4-2400) for general applications.

The chip is designed to comply with the following key DDR4 SDRAM features such as posted CAS, Programmable CWL, Internal (Self) Calibration, On Die Termination using ODT pin and Asynchronous Reset.

例如我们使用一颗三星 DDR4 芯片，K4A4G165WE，芯片为 16bit 位宽，运行于 1600Mbps，则 DDR 带宽=1600Mbps*16bit=25600Mbps=25Gbps。注意这里的单位是 Gbit 每秒，而非 BYTE。

故若要提高 DDR 带宽，方法主要是提高 DDR 运行速度，或者提高位宽（即使用多片 DDR 芯片做位扩展，多片 DDR 地址线+命令线复用，DQ 数据线独立接到主芯片），所以我们在 DDR/SOC 的核心板中经常看到这种 2/4 片 DDR 的设计。



例如图中的 2 片 DDR，其地址线+命令线网络名是相同的，使用 T 型拓扑或 fly-by 拓扑，一起连接到主芯片的地址线+命令线引脚；数据线相关的 DQ、DQS、DM 都是独立的，每个引脚分别连接到主芯片对应引脚。

10.1.6. DDR SDRAM 带宽需求评估

上面计算得到的 DDR 带宽是其理论带宽，实际使用时需要考虑读、写、效率问题。

例如做一个图像采集设计，外部图像输入到采集卡，在采集卡上做处理与缓存，再通过采集卡 PCIE 接口上传到 PC；外部图像输入为 8K 分辨率 7680*4320，图像格式为彩色 RGB8（即 R，G，B 三色每色均为 8bit 深度，彩色三色共 24bit 深度），帧率为 60fps，则图像输入带宽为 $7680\text{Hpix} \times 4320\text{Vpix} \times 24\text{bit} \times 60 = 47,775,744,000\text{bps} \approx 44.5\text{Gbps}$ 。这还仅是图像输入的带宽，即写入 DDR 的带宽。上传到 PCIE 接口即读出 DDR 的带宽同样为 44.5Gbps。另外，在读写切换、主芯片系统访问 DDR 时，会损失一些效率，对于成熟设计，我们一般按照 70% 的效率评估。

故我们实际需要的 DDR 带宽不能小于 $(44.5\text{Gbps} + 44.5\text{Gbps}) / 70\% = 127\text{Gbps}$ 。

由此可见，单片 DDR 的带宽往往是不能满足系统需求的，故往往使用多片 DDR 芯片扩展，提高带宽。同时优化程序设计，提高 DDR 效率。

提高 DDR 效率的方法有优化程序降低系统使用 DDR 的频率；尽可能连续读出或者连续写入数据；如果主芯片引脚资源允许且系统运行内存要求不高，也可以考虑给系统运行单独挂载内存，例如使用 SRAM 或者 PSRAM，这类内存引脚较少，设计较 DDR SDRAM 简单一些。

10.2. 解答要点

容量计算是较为简单的但是基础的关于 DDR 内存芯片的理论题目，在理解了地址译码、行列地址线复用、BANK 选择、数据位宽后也可以自行推导出公式。

带宽计算则相对复杂一些，主要是根据产品需求来确定 DDR SDRAM 需要的频率与片数（位宽），同时评估主芯片是否有足够的接口速度与引脚数支持内存接口。

10.3. 关联资料或视频

醒工硬件视频“DDR-SDRAM 内存芯片颗粒 容量计算公式”


11. DDR 走线等长设计

11.1. 解答

简述 PCB 设计时，DDR 走线如何做等长设计：
DQ 数据线+DM 跟着同组 DQS 差分时钟做等长
地址和命令线跟着 CLK 差分时钟做等长

11.1.1. 单片 DDR3 设计范例

下图是一个 FPGA 开发板原理图的 DDR3 部分




DQ0~7 和 LDM 参考 LDQSP/N (黄色框内) DQ8~15 和 UDM 参考 UDQSP/N (蓝色框内)

地址 A0~13 和 BA0~2, 命令线 CKE, RAS, CAS, CSn, WE, ODT 等参考 CLKP/N (绿色框内)

11.1.2. 多片 DDR3 设计范例

下图是 ZYNQ7010 的 PS 部分 DDR, 使用 2 片 16bit DDR3



DDR 芯片 1 U8 DQ0~7 和 DM0 参考 DQS0P/N (绿色框内) DQ8~15 和 DM1 参考 DQS1P/N (橙色框内)

DDR 芯片 2 U9 DQ16~23 和 DM2 参考 DQS2P/N (蓝色框内) DQ24~32 和 DM3 参

考 DQS3P/N (棕色框内)

地址 A0~14 和 BA0~2, 命令线 CKE, RAS, CAS, CSn, WE, ODT 等参考 CLKP/N (红色框内)。两片 DDR 芯片共用地址线, 命令线及其参考时钟。

11.1.3. 是等长设计还是等时设计

其实严格来讲, **DDR 的走线等长设计是让信号同时传递到 DDR 芯片内部, 故实际是等时设计**

芯片设计指导里面给的参数一般也是时间参数 (尤其是 DDR3 以后的高速设计)

(下图中例子均出自 Xilinx FPGA 的 UG586 MIG)

例如 FPGA 是 XC7K160T-2FFG, DDR3 速度支持到 1600Mbps, 使用 1866Mbps 的 DDR3 芯片, 则 DQ 和 DQS 的时延差 < 23.2ps

Table 1-67: DQ to DQS Skew Limit

FPGA Rating		Memory Component Rating					
Rated	Actual	2,133	1,866	1,600	1,333	1,066	800
1,866	1,866	18.0	5.0	—	—	—	—
	1,600	62.6	49.5	31.3	—	—	—
	1,333	125.2	112.1	93.9	66.4	—	—
	1,066	150.0	150.0	150.0	150.0	125.4	—
	800	150.0	150.0	150.0	150.0	150.0	150.0
1,600	1,866	—	—	—	—	—	—
	1,600	36.2	23.2	5.0	—	—	—
	1,333	98.8	85.8	67.6	40.1	—	—
	1,066	150.0	150.0	150.0	134.0	99.0	—
	800	150.0	150.0	150.0	150.0	150.0	150.0
1,333	1,866	—	—	—	—	—	—
	1,600	—	—	—	—	—	—
	1,333	63.7	50.7	32.5	5.0	—	—
	1,066	150.0	144.7	126.4	98.9	63.9	—
	800	150.0	150.0	150.0	150.0	150.0	150.0

若 FPGA 是 A7 系列的 XC7A100T, DDR3 速度支持到 800Mbps, 使用 1866Mbps 的 DDR3 芯片, 则 DQ 和 DQS 的时延差 < 148.2ps

Table 1-67: DQ to DQS Skew Limit (Cont'd)

FPGA Rating		Memory Component Rating					
Rated	Actual	2,133	1,866	1,600	1,333	1,066	800
1,066	1,866	—	—	—	—	—	—
	1,600	—	—	—	—	—	—
	1,333	—	—	—	—	—	—
	1,066	98.7	85.7	67.5	40.0	5.0	—
	800	150.0	150.0	150.0	150.0	150.0	98.5
800	1,866	—	—	—	—	—	—
	1,600	—	—	—	—	—	—
	1,333	—	—	—	—	—	—
	1,066	—	—	—	—	—	—
	800	150.0	148.2	130.0	102.5	67.0	5.0

若 FPGA 是 XC7K160T-2FFG, DDR3 速度支持到 1600Mbps, 使用 1866Mbps 的 DDR3 芯片,

则地址/命令线和 CLK 的时延差 < 45ps

Table 1-68: CK to Address/Control Skew Limit

FPGA Rating		Memory Component Rating					
Rated	Actual	2,133	1,866	1,600	1,333	1,066	800
1,866	1,866	35.0	25.0	-	-	-	-
	1,600	124.1	114.1	94.1	-	-	-
	1,333	150.0	150.0	150.0	150.0	-	-
	1,066	150.0	150.0	150.0	150.0	150.0	-
	800	150.0	150.0	150.0	150.0	150.0	150.0
1,600	1,866	-	-	-	-	-	-
	1,600	55.0	45.0	25.0	-	-	-
	1,333	150.0	150.0	150.0	130.2	-	-
	1,066	150.0	150.0	150.0	150.0	150.0	-
	800	150.0	150.0	150.0	150.0	150.0	150.0

再看一个 SOC 设计的例子

例如 RK3588 SOC 的 DDR 时延, RK3588 使用 LPDDR4, 速度可达 3200Mbps (下图出自 RK3588 PCB 设计指导白皮书 161 页)

可见 DQ、DM 和 DQS 时延差 < 16ps

地址、命令线和 CLK 时延差 < 16ps

DQS 和 CLK 时延差 < 40ps

参 数	要 求
DQ、DM 单端信号阻抗	40 Ohm ± 10%
地址控制线 (除了 CKE 信号) 单端信号阻抗	40 Ohm ± 10%
CKE 单端信号阻抗	50 Ohm ± 10%
差分信号阻抗	(80~90) Ohm ± 10%
DQ 和 DQS 之间的等长 (同一个 Byte 内)	≤ 16ps
DM 和 DQS 之间的等长 (同一个 Byte 内)	≤ 16ps
地址、控制线和 CLK 之间的等长	≤ 16ps
DQS_P 和 DQS_N 之间的等长 (同一个 Byte 内)	≤ 1ps
CLK_P 和 CLK_N 之间的等长	≤ 1ps
DQS 和 CLK 之间的等长	≤ 40ps
不同 Byte 之间的间距 (airgap)	≥ 2 倍走线宽度
同一个 Byte 内 DQ 和 DQ 之间的间距 (airgap)	≥ 2 倍走线宽度
同一个 Byte 内 DQ 和 DQS 之间的间距 (airgap)	建议 ≥ 3 倍走线宽度 至少 2 倍走线宽度
地址控制线之间的间距 (airgap)	≥ 2 倍走线宽度
CLK 和其他信号线之间的间距	建议 ≥ 3 倍走线宽度 至少 2 倍走线宽度

根据以上可以归纳出, DDR 运行速度越高, 则等时参数越严格

具体①DQ/DM 和 DQS ②地址命令线与 CLK ③DQS 与 CLK 间的等长/等时参数要根据厂家提供资料确定

简单总结方便记忆, 设计要求已加严

800Mbps-时延差 < 50ps

1600Mbps-时延差 < 20ps

3200Mbps-时延差 < 10ps

P/N 间差分对内部时延差 < 1ps

1ns=1000ps, 1ns 信号传播约 6000mil, 故 1ps 约传播 6mil

11.1.4. DDR 等长不等时的原因

是什么原因导致的等长不等时呢？走线长度一样的 2 根线一定等时吗？

有以下 3 个原因会导致等长设计≠等时设计

①过孔时延：过孔的时延比同长度走线高很多；过孔的时延一般是 ps 级别，时延 $T_{\text{delay}} = \sqrt{LC}$ ，L 和 C 是过孔的寄生电感和寄生电容，较难估算，一般过孔时延为 10~20ps 左右

故设计时，要让**做等长设计的同组信号走相同层，换层相同，过孔相同，就可以抵消掉过孔时延问题**

②表层/内层传输速度差异：电信号在 PCB 中传播速度 $V = 11.8 / \sqrt{Er}$ ，单位为 inch/ns (inch 英寸 1 inch=1000 mil)

FR4 的 Er 介电系数 ≈ 4 ，故内层走线（带状线 strip line）的 $V = 11.8/2 \approx 6\text{inch/ns}$ ，即 6000mil-1ns

外层走线（微带线 microstrip line）由于一边是 FR4 其 Er 介电系数 ≈ 4 ，另一边是空气其 Er 介电系数 ≈ 1 ，故微带线传播速度 $V > 6\text{inch/ns}$ ，实际约 6600mil-1ns

故设计时，要**计算不同层的走线时延，最终相加计算出总时延**（EDA 软件里的叠层信息要设置好）

③Pin Delay **芯片内部引脚封装延时**：主控芯片内部封装的引脚也不是严格等长的，做 DDR 设计时，尤其是高速设计，需要考虑 Pin Delay，例如下图是 Xilinx 的 FPGA xcku15p-ffve1517 的 Pin Delay。Pin Delay 的长度或时间可以导入到 EDA 软件里，做等时/等长设计时使用

#Package Version: PRODUCTION 1.1 6/22/2017
#Package Pin Delay Version: PRODUCTION 1.0 10/26/2016

#The follow and # should be tied off to a 1.8V standard -

O Bank	Pin Number	Site	Site Type	Min Trace Delay (ps)	Max Trace Delay (ps)
0	AA19		DXN	87.816	88.699
0	AA20		DXP	92.38	93.308
0	AD22		TMS_0	116.833	118.007
0	AD23		CCLK_0	125.649	126.911
0	AD24		RSVDGND	114.877	116.031
0	AD25		D00_MOSI	119.271	120.469
0	AD26		D01_DIN_C	127.255	128.533
0	AE22		D02_0	109.514	110.614
0	AE23		D03_0	135.598	136.96
0	AE24		DONE_0	136.854	138.23
0	AE26		INIT_B_0	115.278	116.436
0	AE27		M0_0	123.425	124.665
0	AF22		M1_0	92.252	93.179
0	AF23		VCCO_0		

11.2. 解答要点

DDR 的等长设计是基本是**通用理论题中难度最大的题目**了（因为 DDR 基本在所有较为复杂的系统设计中都会用到，速度相对较高；其他困难题目涉及产品平台更多，通用性不强）

校招一般掌握到**DQ 数据线+DM 跟着同组 DQS 差分时钟做等长，地址和命令线跟着 CLK 差分时钟做等长**的程度即可（理解了 DDR 的时钟功能，如何做等长就容易理解了）；会设计**单片 DDR 原理图**即可。

社招要求掌握等长与等时的区别，不同速率 DDR 的等时指标，等长与等时区别的原因（过孔，内外层，Pin Delay）；需要会设计**多片 DDR 的原理图+PCB 图**

11.3. 关联资料或视频

醒工硬件视频“DDR 芯片 PCB 等长设计”

Xilinx 官方文档 UG586 MIG

RK3588 PCB 设计指导白皮书.pdf

12. DDR 原理图与 PCB 设计时哪些引脚可以交换

12.1. 解答

在做 DDR 的 PCB 设计时，由于 DDR 的走线较多，速率高，对时序的要求又高，故经常需要对 DDR 的线序进行交换；交换时遵循怎样的规则呢？


数据线：组间交换-可以组间整组交换；组内交换-同组 8 根 DQ 间可以交换

地址线、命令线：不可以交换

12.1.1. 数据线交换规则

组内交换是归属同一 DQS 时钟组内的 8 根 DQ 数据线可以任意交换；

组间交换是 DQ 8 根+DM 1 根+DQS 差分对间可以整组交换



例如图中的 DDR3 镁光 MT41K128M16JT-125 (其实可以看到图中的芯片 DQ 引脚和右侧的网络名就是已经交换过的)

组内交换：DQ0-7 内部可以任意交换；DQ8-15 内部可以任意交换


组间交换：DQ0~7+DM0+DQSP/N0 为一组 DQ8~15+DM1+DQSP/N1 为一组，组间整体交换

DM 功能：当给定的字节 lane (8 位 DQ) 的 DM_n 采集到低电平时，DRAM 会掩掉 DQ 作为输入 pin 接收到的写操作数据

DQS 功能：双向时钟，DQ 的采样时钟，由于 DDR 速度越来越快，如果是主控→DDR 的单向时钟，采样沿会不准确（非同步）；故地址和命令的时钟使用 CK 和 CK#引脚这对差分时钟，方向固定主控→DDR；数据 DQ 引脚采样参考时钟 DQSP/N，读操作时 DQS 方向 DDR→主控，写操作时 DQS 方向主控→DDR，即 **DQS 信号传递方向永远和 DQ 相同（同步时钟）**

如何理解 DQ 组内交换：

DDR 内部最小存储单元就是一个一个的电容+MOS 架构（如下图），不同 DQ 对应的存储空间并无区别。可以将 DQ 理解成仓库，DQ0~DQ7 是完全相同的仓库，主控理解成仓库保管员；将货物 A 放入仓库 1（DQ1）再从仓库 1 中取出，和将货物 A 放入仓库 2（DQ2）再从仓库 2 中取出并无区别



12.1.2. 地址、命令线不能交换的原因

不可以交换，因为地址线和命令线引脚不仅用于行列选通，有复用其他功能，且在 DDR 的初始化过程有使用；CS#、RAS#、CAS#、WE# 4 根线用于控制基本操作

例如 DDR3 中 A10 复用做预充电，A12 复用做 BC Burst Chop


Symbol	Type	Description
A[14:13], A12/BC#, A11, A10/AP, A[9:0]	Input	Address inputs: Provide the row address for ACTIVATE commands, and the column address and auto precharge bit (A10) for READ/WRITE commands, to select one location out of the memory array in the respective bank. A10 sampled during a PRECHARGE command determines whether the PRECHARGE applies to one bank (A10 LOW, bank selected by BA[2:0]) or all banks (A10 HIGH). The address inputs also provide the op-code during a LOAD MODE command. Address inputs are referenced to V _{REFCA} . A12/BC#: When enabled in the mode register (MR), A12 is sampled during READ and WRITE commands to determine whether burst chop (on-the-fly) will be performed (HIGH = BL8 or no burst chop, LOW = BC4). See Table 67 (page 100).

例如 DDR4 中 A10 复用做预充电，A12 复用做 BC，A14~A16 复用做 WEn，CASn，RASn

A0 - A17	Input	Address Inputs: Provide the row address for ACTIVATE Commands and the column address for Read/Write commands to select one location out of the memory array in the respective bank. (A10/AP, A12/BC_n, RAS_n/A16, CAS_n/A15 and WE_n/A14 have additional functions, see other rows. The address inputs also provide the op-code during Mode Register Set commands. A17 is only defined for the x4 conformation.
A10 / AP	Input	Auto-precharge: A10 is sampled during Read/Write commands to determine whether Autoprecharge should be performed to the accessed bank after the Read/Write operation. (HIGH: Autoprecharge; LOW: no Autoprecharge). A10 is sampled during a Precharge command to determine whether the Precharge applies to one bank (A10 LOW) or all banks (A10 HIGH). If only one bank is to be precharged, the bank is selected by bank addresses.
A12 / BC_n	Input	Burst Chop: A12 / BC_n is sampled during Read and Write commands to determine if burst chop (on-the-fly) will be performed. (HIGH: no burst chop; LOW: burst chopped). See command truth table for details.

在初始化过程中，A0~A12 还用于配置模式寄存器 MODE REGISTER，具体见 8.1.3

Figure 50: Mode Register 0 (MR0) Definitions



12.2. 解答要点

DDR 设计中引脚交换也是常见的理论题，此题目难度适中；原理图和 PCB 中引脚交换也是设计中经常遇到的问题，实用性很强

引脚能否交换其实是与 DDR 的工作原理相关的，理解了 DDR 的操作过程和存储原理，就可以理解为何能或不能交换引脚，如何交换引脚了。

12.3. 关联资料或视频

醒工硬件视频“DDR 芯片数据引脚 DQ 能否交换”“DDR 芯片地址引脚 A[0:x]能否交换”

13. POR 上电复位电路

13.1. 解答

POR=Power On Reset，指上电过程中的(主控芯片)复位过程。简述为何上电过程中要对主控芯片进行复位，以及常用的复位电路

13.1.1. 复位的原因


单板刚刚上电完成或者系统运行出错跑飞时，需要通过复位来将主控芯片寄存器中的值清空，恢复成初始状态，防止影响主控芯片初始化或正常工作

13.1.2. RC 复位

RC 复位的优点是成本低。缺点是复位时间不精确。

RC 复位即对主控芯片复位引脚，放置对电源的上拉电阻，和对地的电容，利用 RC 充电延时实现复位；电源上电过程中由于 RC 充电延时，主控芯片复位引脚为低电平；待电源上电完成后，电容被缓慢充电到电源电压，主控芯片复位引脚为高电平，开始程序加载、初始化等流程（一般上拉电阻使用 10K 电阻，对地电容使用 100nF MLCC）

下图是 STM32 的 datasheet 中的复位电路，由上拉电阻+滤波电容+按键组成



如果芯片不需要手动按键复位，只需要上电 POR，则可以省去按键。对地滤波电容需要


保留。上图中芯片内部集成了上拉电阻，故可以不外接上拉电阻；但是外接上拉电阻建议一直保留，更换芯片时兼容性更强，通用性强，且便于调 RC 参数

13.1.3. 专用上电复位芯片

如果对复位要求较高，或者要求**复位脉宽**（例如主控芯片要求复位必须拉低引脚 xx 时间），则可以使用专用的上电复位芯片。

下图为使用 MAX809 为例的复位电路应用

下图为 MAX809（SOT-23）的时序图，上电完成（供电达到 **VTH 阈值电压** 即认为上电已完成）后 MAX809 输出的 RESETn 引脚会拉低 140ms 复位脉宽，然后才会拉高



使用上电复位芯片时需要注意以下三点：

A. 复位输出引脚要加上拉电阻，有的是推挽输出，有的是开漏输出，考虑通用性设计建议保留上拉电阻

B. 选择合适的复位电压型号，一般 VTH 选择供电电源的 90% 左右，例如 3.3V 电压的 VTH 约 2.93V，2.5V 电源的 VTH 约 2.32V。在 datasheet 中会标出各型号的工作电压与 VTH 电压

符号	参数	测试条件	最小值	典型值	最大值	单位
VDD	输入电压		1.0		5.5	V
I _{VDD}	工作电流	VDD=2.0V		8		uA
		VDD=3.0V		10		
		VDD=5.0V		14		
V _{RST}	复位阈值电压 (VDD 上升)	L 型 TA=25℃	4.537	4.63	4.723	V
		TA=-40℃~+125℃	4.40		4.86	
		M 型 TA=25℃	4.292	4.38	4.468	
		TA=-40℃~+125℃	4.16	4.00	4.56	
		J 型 TA=25℃	3.92		4.08	
		TA=-40℃~+125℃	3.80		4.20	
		T 型 TA=25℃	3.003	3.08	3.157	
		TA=-40℃~+125℃	2.92		3.23	
		S 型 TA=25℃	2.857	2.93	3.003	
		TA=-40℃~+125℃	2.78		3.08	
		R 型 TA=25℃	2.564	2.63	2.696	
		TA=-40℃~+125℃	2.50		2.76	
		Z 型 TA=25℃	2.262	2.32	2.378	
		TA=-40℃~+125℃	2.22		2.42	

C. 要使用最后一个上电时序的电源来给复位芯片供电


例如主控芯片为 FPGA，Xilinx 的 Artix7 系列，上电时序为 1.0V 核电→1.8V AUX 电源→3.3V IO 电源，则复位芯片要选择 3.3V 规格，用 3.3V 供电（因为 3.3V 上电完成时才能保证所有电源均已完成上电）。

13.1.4. 芯片间级联复位

芯片间级联复位，适用于稍微复杂的系统，即**使用一个有编程功能的芯片用 GPIO 引脚去复位其他芯片**。

芯片间级联复位的优点是非常灵活（可以通过编程实现），且节省了专用复位芯片的成本。


例如下图，一个 MCU+FPGA+CMOS 传感器+DDR+PHY 的系统，主控程序是跑在 MCU 单片机里的，这种一般就使用 MCU 的 GPIO 引脚去复位 FPGA，再用 FPGA 的 GPIO 引脚复位 DDR、PHY 和 CMOS 图像传感器。




13.1.5. 看门狗复位

看门狗芯片的功能是接收主芯片的喂狗信号，喂狗超时则输出复位信号，复位主芯片。看门狗可以防止程序跑飞、卡死等异常状况，硬件看门狗最为可靠。看门狗芯片一般也集成了上电复位功能。

下图为 CN825 硬件看门狗芯片的应用电路。具体看门狗的功能、应用、电路等可以见本章第 14 题



上图的 CN825 为带上电复位功能的看门狗。MRn 引脚为手动复位功能。RESETn 为复位输出。WDI 为喂狗输入。**使用时需要 MCU 定期喂狗**（即 MCU 输出给 WDI 引脚的电平要有高低变化，一般是 1 秒左右以内要变化一次，否则看门狗会拉低 RESETn）




复位脉冲宽度	tRES		140	200	280	ms
RESET 或 RESET 管脚输出电压	VOH	ISOURCE=1mA ISOURCE=8uA,VCC=1.1V	VCC-1			V
	VOL	ISINK=3.2mA ISINK=150uA,VCC=1.1V			0.3 0.3	V
看门狗定时时间	tWD		0.95	1.6	2.25	秒

上图为 CN825 的参数,可见它的复位脉宽(拉低复位引脚保持低电平的时间)为 200ms,喂狗超时时间为 1.6s(超过此时间看门狗芯片 WDI 引脚未检测到高低电平变化则发生超时,看门狗芯片会拉低复位引脚)。注意这些时间参数可能随着工艺或者环境温度变化,使用时要注意。

使用看门狗时候要保证主控芯片启动速度较快,保证喂狗超时时间内可以完成启动,进行喂狗,否则会被一直循环复位。

对于没有上电复位功能的看门狗,可以和上电复位芯片一起使用,用一个与门合并逻辑。如果确定都是开漏 OD 输出可以直接并联。推挽输出则不能直接并




13.1.6. 复位设计注意事项

A.串电阻+就近电容----保证 EMC 性能

复位信号在 PCB 上走线时候易收到信号干扰,尤其是有外界 EMC 干扰信号时。故建议在复位信号上串一个 330 欧左右的电阻,减少干扰;同时在靠近主芯片复位引脚的位置放一颗 10nF 左右的 MLCC,滤除高频干扰。MLCC 要尽可能靠近复位引脚,layout 注意。

复位尽可能远离对外接口、时钟等




下图是 GD32 的 PCB 设计指导,也提到电容 C16 与上拉电阻 R6 要尽可能靠近引脚 NRST,且远离干扰和高频信号

3.3. Reset Circuit

NRST trace PCB Layout reference is as follows:

Figure 3-3. Recommend NRST Trace Layout Design



Note: The resistance and capacitance of the reset circuit should be as close as possible to the NRST pin of the MCU, and the NRST trace should be kept away from devices with strong interference risk and high-speed traces as far as possible. If conditions permit, it had better to wrap the NRST traces for better shielding effect.

B. 复位低电平宽度

要成功复位芯片，一般低电平脉宽至少要百 ns 级别。某些芯片可能达到 ms 级别。选择 RC 参数或使用 GPIO 复位时要注意此低电平脉宽时间。

STM32 Table 38. NRST pin characteristics

Symbol	Parameter	Conditions	Min	Typ	Max	Unit
$V_{IL}(NRST)^{(1)}$	NRST input low level voltage		-0.5	-	0.8	V
$V_{IH}(NRST)^{(1)}$	NRST input high level voltage		2	-	$V_{DD}+0.5$	V
$V_{hys}(NRST)$	NRST Schmitt trigger voltage hysteresis		-	200	-	mV
R_{PU}	Weak pull-up equivalent resistor ⁽²⁾	$V_{IN}=V_{SS}$	30	40	50	k Ω
$V_{F}(NRST)^{(1)}$	NRST input filtered pulse		-	-	100	ns
$V_{NF}(NRST)^{(1)}$	NRST input not filtered pulse		300	-	-	ns

13.2. 解答要点

各种复位方案均有其优缺点，要根据实际情况选用，综合考虑功能（注重功能考虑上电复位芯片和看门狗）、成本（RC 成本最低）、灵活性（程序控制灵活性最高）等。

如果复位电路故障，可能导致主芯片启动异常或工作异常；复位电路故障一般多发于 EMC 干扰（例如 ESD 静电放电）、高温或低温环境、频繁快速上下电等，此时要使用示波器测试复位信号波形，查询芯片的复位电平与脉宽，确定能否正常复位。

13.3. 关联资料或视频

醒工硬件视频“芯片复位方案”

14. 看门狗的功能与看门狗电路设计

14.1. 解答

简述看门狗的功能，看门狗的引脚定义，看门狗的选型参数，以及看门狗的电路设计

14.1.1. 看门狗功能


硬件看门狗芯片，Watch Dog Timer，可用于受到电气噪音、电源故障、静电放电等影响（造成软件运行进入死循环，或者卡死）的应用，当主控芯片程序运行异常时（例如程序卡死，一段时间主控芯片没有在特定“喂狗”引脚输出波形变化 $0 \rightarrow 1$ 或 $1 \rightarrow 0$ ），看门狗芯片拉低 RESETn 引脚复位主控芯片，让主控芯片重新加载运行

14.1.2. 看门狗框架与引脚定义

看门狗芯片除了定时喂狗复位功能，一般都有 POR 上电复位+手动复位。有的喂狗时间还可调。有的看门狗芯片额外有电压监测功能。

以下均以 TPV6823 看门狗芯片为例。

应用架构图：



引脚定义：VCC 芯片供电（含 POR 功能） WDI 喂狗输入信号（连接主控芯片的 GPIO，引脚高低电平定时变化，即“喂狗”） RESETn 复位输出信号（连接主控芯片的复位引脚，长时间不喂狗则看门狗芯片拉低 RESETn 引脚，复位主芯片） MRn 手动复位输入（例如手动复位开关按键）




Table 1. Pin Functions: TPV6823

Pin		I/O	Description
NO.	Name		
1	RESET	O	Active-Low Reset Push-Pull Output Stage. Asserted whenever V _{CC} is below the reset threshold, V _{TH} .
2	GND	-	Ground.
3	MR	I	Manual Reset Input. This is an active-low input, which, when forced low for at least 1 μ s, generates a reset. It features a 50-k Ω internal pull-up.
4	WDI	I	Watchdog Input. The watchdog input generates a reset if the voltage on the pin remains low or high for the duration of the watchdog timeout. The timer is cleared if a logic transition occurs on this pin or if a reset is generated.
5	VCC	-	Power Supply Voltage Monitored.

14.1.3. 看门狗时序图

首先需要明确看门狗芯片的一些关键参数：上电 POR 阈值电压 $V_{TH}=2.93V$ ，复位拉低脉宽时间 $t_{RP}=200ms$ ，喂狗超时时间 $t_{WD}=1.6s$

V_{TH}	Reset Threshold Voltage	TPV6823R	2.55	2.63	2.70	V
		TPV6823S	2.85	2.93	3.00	V
t_{RP}	Reset Timeout Period		140	200	280	ms
WDI Pin						
t_{WD}	Watchdog Timeout Period		1.12	1.6	2.4	s

上电开始后，当供电电压 V_{CC} 到达 V_{TH} 阈值时，首先发生上电复位， $RESETn$ 引脚被拉低 t_{RP} 时间，保证主控芯片的上电复位；主控芯片启动后，程序正常运行，开始用 GPIO 引脚给看门狗芯片的 WDI 引脚喂狗信号（高低电平变化）；假设某时刻主控芯片运行异常，程序卡死，则 GPIO 无法继续输出喂狗信号，WDI 引脚电平不变化，则经过 t_{WD} 时间后，发生喂狗超时，看门狗芯片会拉低 $RESETn$ 引脚，复位主控芯片，让主控芯片重新启动运行。具体时序图见下图。





Figure 11. Watchdog Timing Diagram

14.1.4. 看门狗电路设计

看门狗电路设计前首先要确定以下参数：

- 首先要确定主芯片的启动时间，是否可以在 t_{WD} 时间内完成启动并开始喂狗，否则会反复复位（有看门狗芯片可以设置喂狗时间）；
- 关注引脚电平，喂狗引脚和复位引脚，看门狗芯片和主控芯片引脚电平是否一样，如相同则可以直接连接，不同需要考虑换芯片或者做电平匹配电路；
- 关注复位输出是推挽还是开漏 OD 输出，OD 输出要额外加上拉电阻，推挽不需要（为保证兼容性，建议都加上拉 10K 左右电阻）



上图是一个使用看门狗芯片 CN8255 与 STM32 的设计例子

MR#: 通过 10K 电阻上拉到 3.3V，若 KEY1 开关闭合则手动复位系统；C6 100nF 为去抖电容。如果单板不需要手动复位功能，KEY1 按键可以去掉（MR#仍要保证上拉）。

单片机 PA1→看门狗 WDI：单片机引脚 PA1 输出 3.3V 方波给看门狗的 WDI 引脚，即喂狗信号

看门狗 RESET#→单片机 NRST：看门狗芯片输出 3.3V 复位信号给单片机。供电+3.3V 正常且一直有喂狗信号时，RESET#为高电平，单片机正常运行；供电+3.3V 低于 2.93V 或单片机超时无喂狗信号时，RESET#为低电平，单片机被复位。串阻 330 欧可以抑制噪声且初步调试时断开看门狗。

14.2. 解答要点

看门狗也是笔试面试时常见的理论题，虽然实际电路设计中使用独立看门狗芯片的机会并不多（很多芯片都内部自带“软狗”或“硬狗”），但是其使用原理、时序、电路设计、**软硬件联合设计**（例如喂狗引脚的频率如何确定，主芯片启动过程中是否会超时，**启动慢的芯片可以考虑用 uboot 喂狗或使用超时时时间可调的看门狗芯片等**）需要掌握

校招理解看门狗的功能和原理即可。

社招需要掌握看门狗电路设计，能画出 VCC-WDI-RESETn 的时序图（能**自行画出时序图**，

说明理解了看门狗的上电复位与超时复位功能）。

14.3. 关联资料或视频

醒工硬件 “看门狗电路 1/2/3”


15. 时钟方案设计

15.1. 解答


简述无源晶体，有源晶振（单端/差分），时钟缓冲器，主芯片出时钟等多种时钟源方案，并分析其优缺点。

15.1.1. 无源晶体

无源晶体，需要搭配适当的电容使用，注意在计算负载电容时要计算 PCB 走线寄生电容。如下图是 4 种无源晶体；一般 2pin 封装的无源晶体引脚就是 XI 和 XO；4pin 封装的无源晶体引脚是 XI 和 XO，加上 2 个 GND 引脚。



无源晶体匹配电容计算方法：例如下图中标注 CL 负载电容 12pF 负载容值的晶体，可计算使用两颗 18pF 左右的 C1，C2 匹配电容。（ $CL=12pF \approx 4pF+18pF/2$ ）



X322525MOB4SI

品牌: YXC(扬兴晶振)

封装: SMD3225-4P

描述: 全国产 贴片金属 型号升级...

晶振类型: 贴片晶振

频率: 25MHz

常温频差: $\pm 10ppm$

负载电容: 12pF

类目: 无源晶振

编号: C9006

详细: 数据手册

领券 包邮券

嘉立创贴片惊喜价格(库存338K+)


SMT基础库

$$CL = C1 * C2 / (C1 + C2) + CS$$

CS为电路板的寄生电容，一般取 3~5pF，取C1 = C2，那么公式可以简化成如下：

$$CL = C1 / 2 + CS$$

应用：例如大部分千兆网芯片都是用 25MHz 晶体方案。下图为 Microchip 微芯的 KSZ9031（也可以 XI 引脚单独接有源晶振），图中使用的匹配电容 C158，C168 为 18pF。



15.1.2. 有源晶振-单端/差分

有源晶振（英文一般为 oscillator）的区别在于需要供电，选型时注意供电电压，使能引脚，带容性负载能力，输出串阻。有源晶振有单端/差分的，一般单端的至少 4pin 封装，差分的至少 6pin 封装。

下图为一颗 25MHz 单端有源晶振，4pin，4 个引脚分别为电源 VDD、GND、使能(Tri-state)、时钟输出 OUTPUT。



使用单端有源晶振时需要关注晶振供电，因为一般晶振输出的时钟信号高电平幅值与供

电电压是相同的，需要与主芯片时钟输入引脚电平匹配。


Current Consumption

Power Dissipation Vcc=1.8~3.3V 15pF only				
Supply Voltage (V)	1.000~40.000MHZ		41.000~54.000MHZ	
	7050/5032/3225	2520/2016/1612	7050/5032/3225/2520	2016/1612
1.8V	4mA max	4mA max	9mA max	10mA max
2.5V	4.5mA max		10mA max	
3.3V	5mA max		12mA max	


Pin Dimension

Pin	#1	#2	#3	#4
FUNCTION	Tri-state	GND	OUTPUT	VDD


Pin Assignments



例如下图为单端有源晶振的实际应用电路：3.3V 供电通过一个磁珠进行滤波，防止晶振工作的高频噪声对主电源造成干扰；电源经过磁珠后需要使用电容进行滤波；晶振的 1 脚使能通过一个 10K 电阻进行上拉（很多晶振此引脚都有内部上拉，但是留一个上拉电阻可以提高电路兼容性）；3 脚时钟输出引脚通过一个 22 欧/33 欧的串阻输出给主芯片（串阻是用于阻抗匹配）；串阻后可以再额外加一个预留的 0402 以上电容工位，预留做 EMC 电容，若晶振引起 RE 超标，则可以在此工位焊接一个 pF 或者 nF 级别小电容进行调试，降低 RE 辐射。



下图为一颗 200MHz 差分晶振，6pin，引脚分别为电源，GND，使能，差分输出+，差分输出-，NC。



Aging	±3ppm				25°C First year, Vcc=2.5V,3.3V	
	100MHZ	125MHZ	148.5MHZ	156.25MHZ	180MHZ	200MHZ
Phase Jitter(12KHZ~20MHZ)	0.3ps Typ.				0.1ps Typ.	

Pin Dimension

Pin	#1	#2	#3	#4	#5	#6
FUNCTION	OE	NC	GND	OUT+	OUT-	VDD

Notes: To maintain stable operation provide a 0.01uF to 0.1uF by-pass capacitor at a location as near as possible to the power source terminal of the crystal product (between Vcc-GND).




Figure 1. Pin Assignments

使用差分时钟时需要关注其电平与主芯片是否匹配；一般差分时钟输出电平有 **LVDS**、**LVPECL**、CML、HSCL 电平等，尽可能选择与主芯片匹配的差分时钟；也可以自行搭建电平转换电路（差分电平转换电路较为复杂，此处暂不介绍）

Crystal Oscillator YS0210PR

Applications


- 10 GB Ethernet,
SONET, SATA, SAS,
Fibre Channel

Features

- Wide Frequency Range:
10 ~ 1500MHz
- Output LVPECL or LVDS



- Package Size: 3.2*2.5, 5.0*3.2, 7.0*5.0mm
- Quartz Crystal
Differential Oscillator



15.1.3. 时钟缓冲器

一般来说，一个时钟源仅能对应一个主芯片的时钟输入引脚；若多个主芯片之间需要相同时钟输入，考虑到同步性，并不能使用多个晶体/晶振分别提供时钟（首先多个晶体晶振间即使频率相同，也会有微小频偏，相位也不相同，可能会导致芯片间累计采样沿误差，导致误码等问题）；若使用一个有源晶振同时接多个主芯片时钟输入引脚，则由于引脚变多，并联容性负载大（**一般有源晶振都有驱动容性负载能力参数，pF 级别；这个和无源晶体的匹配电容完全不同，要区分开！**），会导致上升沿退化变缓、频偏、甚至震荡不稳定的问题。且时钟走线一分二，不完全对称，可能会加剧信号反射，影响信号完整性。

例如下图是一个 25MHz 的有源单端晶振参数表，其输出负载最大支持 15pF（这个是有源晶振，不是无源晶体的匹配电容），由于一般芯片引脚的容性负载约为 8pF 左右，故在考虑 PCB 走线的寄生电容情况下，一驱二是有一定风险的。

1. 石英晶体参数规格 QUARTZ CRYSTAL UNIT SPECIFICATION							
※描述 Description		: Quartz Crystal					
※产品类别 Product Type		: OSC-3225					
※测量设备 Measure equipment		: S8A 2808					
※电气特性 Electrical Characteristics							
	项目 Item	符号 Symbol	电气特性规格 Electrical Specification				备注 Notes
			下限 Min.	中心 Typ.	上限 Max.	单位 Units	
1	标准频率 Nominal Frequency	F0	25.000			MHz	
2	振荡模式 Oscillation Mode	-	Fundamental			-	
3	频率偏差 Frequency Tolerance	FT	-20	-	20	ppm	At 25°C±°C
4	温度频率 Equivalent Series Resistance	TC	-30	-	30	ppm	
5	工作温度 Operating Temperature		-40	-	85	°C	
6	储存温度范围 Storage temperature range	T _{stg}	-55	-	125	°C	
7	老化率 Aging rate	F _{age}		±3		ppm	First year
8	供电电压 For the pressure	V _{dd}	3.3±10%			V	
9	电流 current	I _{cc}			10.0	mA	
10	输出波形 Output waveform		CMOS				
11	占空比 Duty ratio	TH/T	45	50	55	%	
12	输出负载 The output load	C _L		15		pF	

此时可以考虑使用时钟缓冲器芯片。

时钟缓冲器的功能是可以将一路时钟输入分成多路时钟输出，产生多路的同源时钟（频率+相位均完全相同）。时钟缓冲器芯片有单端/差分的，有一分二/四/多路的。

例如下图中的 CDCV304 就是一种多路的单端时钟缓冲器，支持一分四，电平范围支持 2.5/3.3V。

 **TEXAS
INSTRUMENTS**

CDCV304
SCAS643I - SEPTEMBER 2000 - REVISED OCTOBER 2017

CDCV304 200-MHz General-Purpose Clock Buffer, PCI-X Compliant

1 Features

- General-Purpose and PCI-X 1:4 Clock Buffer
- Operating Frequency
 - 0 MHz to 200 MHz General-Purpose
- Low Output Skew: <100 ps
- Distributes One Clock Input to One Bank of Four Outputs
- Output Enable Control that Drives Outputs Low when OE is Low
- Operates from Single 3.3-V Supply or 2.5-V Supply
- PCI-X Compliant
- 8-Pin TSSOP Package

2 Description


The CDCV304 is a high-performance, low-skew, general-purpose PCI-X compliant clock buffer. It distributes one input clock signal (CLKIN) to the output clocks (1Y[0:3]). It is specifically designed for use with PCI-X applications. The CDCV304 operates at 3.3 V and 2.5 V and is therefore compliant to the 3.3-V PCI-X specifications.

The CDCV304 is characterized for operation from -40°C to 85°C for automotive and industrial applications.


Device Information⁽¹⁾

PART NUMBER	PACKAGE	BODY SIZE (NOM)
CDCV304	TSSOP (8)	3.00 mm × 4.40 mm

(1) For all available packages, see the orderable addendum at the end of the datasheet.




其 CLKIN 引脚为时钟输入引脚，1Y0~1Y3 为 4 个时钟输出引脚。



15.1.4. 主芯片输出时钟源

主芯片可以通过编程出方波作为时钟，要使用特点的时钟引脚，比如 FPGA 的 MRCC 引脚，单片机的专用时钟引脚。缺点是上升沿慢，驱动能力低，频偏和抖动较大等。优点是成本低，频率灵活，且时钟可以关闭。例如可以用主芯片出时钟给外挂的百兆千兆网 PHY 芯片等。

例如下图的 STM32F1，只有挂载 APB2 总线上的引脚可以出 72MHz 时钟，APB1 总线最多只能输出 36MHz 时钟。



例如下图中，Xilinx 的 FPGA，其 MRCC、SRCC 这种全局时钟引脚做时钟输入输出用效果更好（延时、抖动较小）。




Figure 1-5: BUFR/BUFMR/BUFIO Clock Region Detail

例如下图做 HDMI 接口输出，HDMI 的差分时钟 HDMI_CLK_P/N 就使用了 Xilinx FPGA 的 MRCC 和 SRCC 引脚。

IO_L8N_T1_16	A15	B16	L9	P	HDMI0 D1_P
IO_L9P_T1_DQS_16	A16	B16	L9	N	HDMI0 D1_N
IO_L9N_T1_DQS_16	A13	B16	L9	P	HDMI0 D2_P
IO_L10P_T1_16	A14	B16	L9	N	HDMI0 D2_N
IO_L10N_T1_16	B17	B16	L11	P	HDMI0 CLK_P
IO_L11P_T1_SRCC_16	B18	B16	L11	N	HDMI0 CLK_N
IO_L11N_T1_SRCC_16	D17	B16	L12	P	B16 L12_P
IO_L12P_T1_MRCC_16	C17	B16	L12	N	HDMI0 SCL
IO_L12N_T1_MRCC_16	C18	B16	L13	P	HDMI0A CLK_P
IO_L13P_T2_MRCC_16	C19	B16	L13	N	HDMI0A CLK_N
IO_L14P_T2_SRCC_16	E19	B16	L14	P	B16 L14_P
IO_L14N_T2_SRCC_16	D19	B16	L14	N	B16 L14_N
IO_L15P_T2_DQS_16	F18	B16	L15	P	B16 L15_P
IO_L15N_T2_DQS_16	E18	B16	L15	N	HDMI0 HPD
IO_L16P_T2_16	B20	B16	L16	P	HDMI0A D2_P
IO_L16N_T2_16	A20	B16	L16	N	HDMI0A D2_N
IO_L17P_T2_16	A18	B16	L17	P	HDMI0 D0_P
IO_L17N_T2_16	C19	B16	L17	N	HDMI0 D0_N
IO_L18P_T2_16	D19	B16	L18	P	B16 L18_P
IO_L18N_T2_16	E20	B16	L18	N	B16 L18_N
IO_L19P_T3_16	D20	B16	L19	P	HDMI0 SDA
IO_L19N_T3_VREF_16	C20	B16	L19	N	HDMI0 OUT_EN
IO_L20P_T3_16	C22	B16	L20	P	HDMI0A D0_P
IO_L20N_T3_16	B22	B16	L20	N	HDMI0A D0_N
IO_L21P_T3_DQS_16	B21	B16	L21	P	HDMI0A D1_P
IO_L21N_T3_DQS_16	A21	B16	L21	N	HDMI0A D1_N
IO_L22P_T3_16	E22	B16	L22	P	HDMI0A HPD
IO_L22N_T3_16	D22	B16	L22	N	HDMI0A SCL
IO_L23P_T3_16	E21	B16	L23	P	HDMI0A OUT_EN
IO_L23N_T3_16	D21	B16	L23	N	HDMI0A SDA
IO_L24P_T3_16	G21	B16	L24	P	B16 L24_P
IO_L24N_T3_16	G22	B16	L24	N	B16 L24_N
IO_25_16	F21	B16	IO25	P	B16 IO25_P

ALTERA 的 FPGA 也有时钟专用引脚，其 CLK[0..11][p,n] 为专用的时钟资源引脚。

CV-52004
2020.07.24

Clock Resources in Cyclone V Devices

4-3

Clock Resource	Device	Number of Resources Available	Source of Clock Resource
GCLK and RCLK networks	- Cyclone V E A5, A7, and A9 - Cyclone V GX C4, C5, C7, and C9 - Cyclone V GT D5, D7, and D9	- GCLK networks: 16 - RCLK networks: 88	CLK[0..11][p,n] pins, PLL clock outputs, and logic array
	- Cyclone V E A2 and A4 - Cyclone V GX C3		CLK[0..3][p,n], CLK[6][p,n], CLK[8..11][p,n] pins, PLL clock outputs, and logic array
	Cyclone V SE A2		

下图为 ALTERA FPGA 5CEFA7F31 官方开发板的原理图，其时钟引脚大部分用于做时钟功能，且可以做单端时钟（例如 ENETA_RX_CLK），也可以成对引脚做差分时钟（例如 HSMC_CLK_IN_P/N）。



15.1.5. 各类时钟源对比

对于大部分单板设计而言，使用无源晶体/单端有源晶振较多；成本而言，无源晶体较低，但是若在较宽的温度范围，其频偏有可能超标；有源晶振的成本较高，但是在其工作温度范围内频偏较稳定，甚至有带温度补偿的有源晶振。

对于成熟设计且对频率准确性要求不高的应用场景，降低成本时，可以考虑主芯片引脚出时钟给外围芯片，节省一颗晶体/晶振；但是要测试信号的频率、上升沿、占空比等参数。

对于主芯片而言，由于大多数主芯片内部都有 PLL 锁相环资源，故有时可以仅使用单时钟源输入做多种应用（例如 Xilinx 的 FPGA，做 DDR 设计时可以从主时钟源 PLL 倍频得到时钟，不需要单独给 DDR 提供一颗时钟；但是它在做 SERDES 高速串行接口设计时，又必须额外提供高频差分时钟）。

15.2. 解答要点

时钟设计是硬件单板的“心跳”，若时钟设计不好，则整个单板功能都可能受影响（接口采样异常、通信丢码误码、计时不准等）。另外时钟由于其频率高、上升沿陡、能量大，PCB 走线时也容易对其他信号造成串扰，或者造成 RE 辐射超标（大部分 RE 辐射超标点都在时钟频率或其倍频）。故在做时钟设计时，需要同时关注原理图设计和 PCB 设计，并对 EMC 设计有一定理解。

校招一般掌握无源晶体和单端有源晶振即可，包括无源晶体匹配电容的计算方法（理解计算公式，而非仅会计算数值）和单端有源晶振的电路（电源滤波去耦，时钟输出串阻做阻抗匹配，预留 EMC 电容工位）；要掌握时钟的 PCB 设计规则。

社招除了需要掌握各种时钟方案及电路外，还需要掌握单端时钟电平转换、差分时钟电平转换（较复杂，因为涉及交流耦合和直流工作点，部分还需要考虑电流源）、单板多芯片时钟树设计（考虑性能/成本等多因素）；掌握对时钟信号的测试调试（频率，频偏，上升沿，下降沿，占空比等参数如何测量）及物料切换（国产/进口/不同供应商同封装物料切换验证）；能配合做 RE 辐射超标整改调试等。

15.3. 关联资料或视频

本课程第五章第 7 题 时钟 PCB 走线设计。

“醒工硬件”视频《醒工答疑 9-无源晶体与有源晶振能否互相替代》

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自/

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播