

第七章-单板接口电路

目录

第七章-单板接口电路	1
1. IIC 接口与相关知识	4
1.1. 解答	4
1.1.1. IIC 接口的定义	4
1.1.2. IIC 接口的常见芯片与其几种近似接口	4
1.1.3. IIC 接口的接口协议	7
1.1.4. IIC 接口的物理电路连接	8
1.1.5. IIC 接口为什么用开漏输出	10
1.1.6. IIC 接口上拉电阻如何选择；IIC 总线如果挂载的芯片数量增加，上拉电阻应如何变化	10
1.2. 解答要点	11
1.3. 关联资料或视频	12
2. SPI 接口与相关知识	12
2.1. 解答	12
2.1.1. SPI 接口的定义	12
2.1.2. SPI 接口的常见芯片	13
2.1.3. SPI 接口的电路连接	16
2.1.4. SPI 接口的多芯片扩展	18
2.2. 解答要点	19
2.3. 关联资料或视频	19
3. 接口的建立时间、保持时间及其测量方法	19
3.1. 解答	19
3.1.1. 建立时间和保持时间的含义	20
3.1.2. 建立时间和保持时间的测量	20
3.2. 解答要点	21
3.3. 关联资料或视频	22
4. 示波器与逻辑分析仪的区别与用途	22
4.1. 解答	22
4.1.1. 使用示波器测量低速接口	22
4.1.2. 使用逻辑分析仪测量低速接口	23
4.1.3. 示波器与逻辑分析仪结合使用	24
4.2. 解答要点	24
4.3. 关联资料或视频	24
5. RS232 接口与电路设计	25
5.1. 解答	25
5.1.1. RS232 接口简介	25
5.1.2. RS232 接口电平	26
5.1.3. RS232 电路设计	26
5.1.4. RS232 波形解读	27

5.2. 解答要点	28
5.3. 关联资料或视频	28
6. RS485 接口与电路设计	28
6.1. 解答	28
6.1.1. RS485 接口简介	28
6.1.2. RS485 接口电平	29
6.1.3. RS485 电路设计	29
6.1.4. RS485 波形解读	31
6.2. 解答要点	31
6.3. 关联资料或视频	32
7. RS232 与 RS485 的区别对比, IIC、SPI 与 UART 接口对比	32
7.1. 解答	32
7.1.1. RS232 与 RS485 的区别	32
7.1.2. IIC、SPI 与 UART 接口对比	33
7.2. 解答要点	33
7.3. 关联资料或视频	33
8. 差分信号的优点与常见差分接口简介	34
8.1. 解答	34
8.1.1. 差分信号与单端信号区别	34
8.1.2. 差分信号优缺点分析	35
8.1.3. 常见的差分信号简介	36
8.2. 解答要点	37
8.3. 关联资料或视频	37
9. LVDS 接口原理	38
9.1. 解答	38
9.1.1. LVDS 介绍	38
9.1.2. LVDS 接口电气标准	38
9.1.3. LVDS 的采样时钟	40
9.1.4. LVDS 的等长设计	42
9.1.5. 长距离传输衰减问题	43
9.2. 解答要点	44
9.3. 关联资料或视频	44
10. 千兆网接口原理	45
10.1. 解答	45
10.1.1. OSI 以太网七层协议	45
10.1.2. 千兆网接口拓扑	45
10.1.3. 千兆网芯片 PHY 电路设计	46
10.1.4. RJ45 接口线序	50
10.1.5. 十兆网、百兆网与千兆网的区别	51
10.1.6. 千兆网的 PCB 设计	53
10.2. 解答要点	54
10.3. 关联资料或视频	54
11. HDMI 接口原理	55
11.1. 解答	55

11.1.1. HDMI 接口示意图与简介	55
11.1.2. HDMI 接口差分信号幅值与拓扑	55
11.1.3. HDMI 差分对信号速率	57
11.1.4. HDMI 接口其他引脚功能	58
11.1.5. HDMI 接口的 PCB 设计	58
11.2. 解答要点	60
11.3. 关联资料或视频	60
12. PCIE 与 USB 接口简介	60
12.1. 解答	60
12.1.1. PCIE 接口简介	60
12.1.2. *PCIE 接口电路设计	61
12.1.3. USB 接口简介	63
12.1.4. USB 接口电路设计	63
12.1.5. PCIE 与 USB 接口的 PCB 设计	64
12.2. 解答要点	65
12.3. 关联资料或视频	66

版权所有，禁止私自传播

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

1. IIC 接口与相关知识

1.1. 解答

IIC 接口是单板上芯片间通信的常用接口，虽然速度较低，但是仅需要两线制，设计和控制思路非常巧妙，无论是硬件设计还是控制逻辑都有很多可以考察的点。

1.1.1. IIC 接口的定义

IIC (Inter-Integrated Circuit) 总线是一种重要的串行通信协议，由荷兰的飞利浦半导体（现在的恩智浦半导体 NXP）在 1982 年开发。随着技术的成熟和普及，I2C 协议得到了广泛的应用和扩展。从最初的标准模式(100kHz)，发展到快速模式(400kHz)和高速模式(3.4MHz)。

IIC 总线一般采用 7 位地址，故总线上理论上最多可以挂载 $2^7=128$ 个设备。

IIC 总线为两线制，时钟线 SCL+数据线 SDA，通过上拉电阻维持高电平，总线上挂载设备的 IO 引脚均使用 OD 开漏输出模式。

IIC 信号线的高低电平阈值如下图，低电平阈值为 30% 供电电压，高电平阈值为 70% 供电电压。

Table 10. Characteristics of the SDA and SCL I/O stages

n/a = not applicable.

Symbol	Parameter	Conditions	Standard-mode		Fast-mode		Fast-mode Plus		Unit
			Min	Max	Min	Max	Min	Max	
V_{IL}	LOW-level input voltage ^[1]		-0.5	0.3V _{DD}	-0.5	0.3V _{DD}	-0.5	0.3V _{DD}	V
V_{IH}	HIGH-level input voltage ^[1]		0.7V _{DD}	[2]	0.7V _{DD}	[2]	0.7V _{DD} ^[1]	[2]	V

IIC 总线是一种同步（即有同步时钟），半双工总线（全双工：同时进行读写操作，数据可以同时双向传输；半双工：同一时间仅能进行读操作或写操作，数据可以双向传输，但是不能同时进行），同一时间最多仅能有 1 主设备+1 从设备进行通信，且仅能进行读操作或写操作。

1.1.2. IIC 接口的常见芯片与其几种近似接口

IIC 接口用于一般用于外设芯片的参数配置与少量数据读写。常见的 IIC 接口芯片如下：EEPROM，小容量非易失存储芯片，例如 AT24 系列，容量一般为 Kbit。

Pin Configuration




Pin Descriptions


Table 1: Pin Configuration

Pin Designation	Type	Name and Functions
A0 - A2	I	Address Inputs IIC地址
SDA	IO & Open-drain	Serial Data IIC接口
SCL	I	Serial Clock Input
WP	I	Write Protect
GND	P	Ground
VCC	P	Power Supply
NC	NC	No Connect


常见低速传感器，例如 MPU6050 **陀螺仪芯片**（加速度/角速度传感器）



温湿度传感器如Ti的 HDC1080DMBR, Sensirion(瑞士盛思锐)的 SHT20/30/40 系列等。



低速 ADC、DAC，例如Ti的 ADC，ADS1115。



简单的 OLED 屏幕，例如汉昇 HS96L03W2C03，仅需要供电引脚与 IIC 接口。



PIN No.	Symbol	Description
1	GND	Power Supply for OLED Ground of Logic Circuit This is a ground pin. It must be connected to Ground.
2	VCC	Power Supply for OLED This is a voltage supply pin. It must be connected to Source.
3	SCL	The serial clock input SCL.
4	SDA	The serial data input SDA.

另外还有很多高速接口，其附带低速配置接口使用近似 IIC 接口的模式，IIC 接口的几种近似如下：

PCIe 的 SMBUS 总线，用于控制 PCIe 设备。工作频率为 10~100KHz，有超时管理功能，可靠性较高。

HDMI 的 DDC 接口包含一路 IIC 接口，上拉电阻限定范围为 1.5KΩ~2KΩ，工作于标准模式 100KHz。此 IIC 接口固定为 5V 电平，对接主芯片 SOC/FPGA 时一般要做电平转换。

High-Definition Multimedia Interface Specification

Version 1.4

4.2.8 DDC

The Display Data Channel (DDC) I/Os and wires (SDA, SCL, DDC/CEC Ground), shall meet the requirements specified in the I²C-bus Specification, version 2.1, Section 15 for "Standard-Mode" devices. Note that the discussions of high capacitance environments in the I²C-bus Specification, section 17.2, "Switched pull-up circuit for Fast-mode I²C-bus", may be applied to the HDMI environment as well.

HDMI devices shall have DDC electrical characteristics complying with the values shown in Table 4-35, Table 4-36 and Table 4-37.

The exact method and measurement procedure is written in HDMI Compliance Test Specification. In some cases, buffers or I²C "accelerators" may be inserted in the cable as long as all I²C timing requirements are met.

Table 4-35 Maximum Capacitance of DDC line


Item	HDMI Source	Cable Assembly	HDMI Sink
SDA - DDC/CEC Ground	50pF	700pF	50pF
SCL - DDC/CEC Ground	50pF	700pF	50pF

1.1.3. IIC 接口的接口协议

这部分内容严格来讲与硬件无关,但是由于考察此类低速接口知识点时大家一般还在做单片机开发,软硬件是不分割的,且了解一些接口协议有助于后续的硬件接口调试,故仍做一些基本介绍。


接口协议主要指 IIC 接口发送数据的规则,一般是起始帧+从机地址(7 位/10 位)+R/W 读写+ACK+(8 位寄存器地址+ACK)+8 位数据+ACK+停止帧。

下图中 Start 表示起始帧, R/W 表示读写位, A 表示应答位, Stop 表示停止帧。



IIC 总线空闲时, SCL 和 SDA 均为高电平。

起始帧 START: SCL 高电平期间, 主机把 SDA 从高电平拉低(只能主机发起)。主机检测到 SDA 低电平后, 会把 SCL 拉低, 开始发送时钟, 占用总线。IIC 总线只有主机可以控制 SCL(特殊情况例如从机等待、多主机仲裁等除外)。




停止帧 STOP: 数据发送完成, ACK 完成后, SCL 高电平期间, 主机将 SDA 从低电平拉高(只能主机发起)。主机检测到 SDA 这个上升沿后, 认为本次通信已结束, 在下次起始帧前不会再拉低 SCL。此时表示释放总线, 总线进入 idle 空闲状态。

地址: 起始帧信号后为从机 IIC 地址, 一般为 7 位二进制数。也有扩展地址使用 10 位的, 需要分 2 次发送(第一次发送固定的 11110+从机高 2 位地址+R/W, 第二次发送从机的低 8 位地址)。

读写位 R/W: IIC 地址后为 R/W 读写位, 0 表示 WRITE 主机将数据写入从机, 1 表示 READ 主机从从机处读取数据。


应答位 ACK/NACK: 应答, 每 7 位地址+1 位 R/W 或者 8 位数据后, 接收信息的一方都要在第 9 个时钟周期拉低 SDA 作为 ACK 信号(例如发完从机 7bit 地址+R/W 后从机回 ACK; 写操作时主机发完 8bit 数据后从机回 ACK; 读操作时从机发完 8bit 数据后主机回 ACK), 表示已成功接收; 若 SDA 保持高电平, 则为 NACK, 表示通信失败。

数据有效性: 数据线 SDA 的高低电平必须在时钟 SCL 为高电平期间保持稳定。只有当时钟 SCL 线上的时钟信号为低电平时, 数据线 SDA 的高低电平才能改变。




1.1.4. IIC 接口的物理电路连接

IIC 接口至少 2 个芯片，一主一从，IO 电平需要相同（不同则需要做电平转换），**总线上仅需要 SCL 线和 SDA 线各一个上拉电阻**（在没有做接口电平转换的情况下，不要重复接上拉电阻！一般阻值为 $1k\Omega \sim 10k\Omega$ ，5%精度即可）。




如果多个同类型从芯片接到同一个 IIC 总线，则需要注意从芯片地址线 A0, A1, A2 之类的上下拉，让地址错开。例如同时将多个 AT24C256C 挂载在同一个 IIC 总线，为防止地址冲突，需要将 A0, A1, A2 引脚做不同的上下拉给芯片配置不同的 IIC 地址，地址引脚上下拉与 IIC 地址的关系可以在手册中找到。例如下图为 A0, A1, A2 引脚高低电平状态与 IIC 7 位地址间的关系。

Figure 7-1. Device Addressing




下图为多篇 AT24C256 挂载在同一个 IIC 总线，芯片 U3 的地址为 1010011（对应 A2/A1/A0 电平），芯片 U4 的地址为 1010001（对应 A2/A1/A0 电平），就是通过上下拉电阻设置的。




若主芯片与从芯片的 IIC 接口电平不一致，则需要做电平转换。

IIC 电平转换（1.8V~5V 均较常见；5V 例如 HDMI 的；普通传感器用 3.3V 较多）转换方案可以用低成本的 MOS 管转换电路（但是有一定风险，具体可见第二章第 7 题 MOS 管功能 7.1.2，此处不重复介绍），也可以用专门的电平转换芯片。

下图是 RK3568 开发板上 SOC 与 HDMI 间的 IIC 接口电平转换电路，使用 2 个小型 NMOS 管，将 HDMI 连接器中的 5V IIC 接口电平转换为 3.3V。



下图为 Xilinx A7 开发板上 FPGA 与 HDMI 间的 IIC 接口电平转换电路，使用电平转换芯片 GTL2002，将 HDMI 连接器中的 5V IIC 接口电平转换为 3.3V。



另外，若需要对 IIC 接口进行隔离（例如某些大功率电源应用，需要 IIC 设定工作参数、反馈运行状态等，高压功率侧与低压控制侧要隔离），可以使用 IIC 双线隔离芯片，例如纳芯微的 NSI8100，两侧的电源 VDD 与地 GND 均为独立的，可以支持 3.75kV 以上的隔离。

电压与最高 2Mhz 的传输速度。

Key Features

- Up to 5000V_{rms} Insulation voltage
- I²C Clock rate: up to 2MHz
- Power supply voltage: 2.5V to 5.5V
- High CMTI: 150kV/us
- Chip level ESD: HBM: ±6kV
- High system level EMC performance:
Enhanced system level ESD, EFT, Surge immunity
- Low power consumption: 1.5mA/ch (1 Mbps)
- Operation temperature: -40°C~125°C

Functional Block Diagrams




Figure 1. NSI8100N Block Diagram

1.1.5. IIC 接口为什么用开漏输出

IIC 总线会有多个芯片挂载在同一总线上，其中任一芯片拉低总线，总线上其他芯片都可以接收到，说明总线已被占用。IIC 总线上其实是通过开漏输出做的线与逻辑（只要有一个设备输出低电平，总线就为低电平）。

IIC 总线不能用推挽做，因为推挽输出若一个芯片输出高电平，一个芯片输出低电平，则可能短路，损坏芯片。这里可以参考课程第二章第 6 题 6.1.3 OC 门与 OD 门。

1.1.6. IIC 接口上拉电阻如何选择；IIC 总线如果挂载的芯片数量增加，上拉电阻应如何变化

IIC 接口的上拉电阻建议选择 1kΩ~10kΩ 范围（供电 5V 以内），5%精度即可。

若上拉电阻选的太大，则由于 IIC 总线的高电平只能由上拉电阻提供，故阻值过大会使得 IIC 总线的高电平上升缓慢，可能导致采样异常；若 IIC 通信速率较高或实测上升沿缓慢，可以在范围内减小上拉电阻阻值。

电阻也不能太小，有 3 个原因：

1. 能耗加大，尤其不利于电池供电设备的续航能力。
2. 芯片引脚的 Sink 灌电流通流能力有限。实际大多数芯片 IO 引脚的通流能力 Source/Sink 电流范围约为 4~25mA，按照 3.3V 计算，若上拉电阻为 1kΩ，拉低时芯片 IO 引脚 Sink 电流为 3.3mA，小于 4mA，大多数芯片的 IO 可以支持。
3. 芯片的 OC/OD 门对地导通时也有一定阻抗，若上拉电阻太小，电流过大，则可能导致拉低时芯片 IO 的低电平偏高，甚至可能高于低电平判别阈值 $V_{IL(TH)}$ 。

例如下图为温湿度传感器 HDC1080 的 IIC 接口阈值电压表；输入判别低电平阈值为 0.3*VDD 供电电压；输出低电平时，若灌电流为 3mA，则输出的电压不高于 0.4V。

HDC1080

SNAS672A – NOVEMBER 2015 – REVISED JANUARY 2016


www.ti.com

7.6 I2C Interface Electrical Characteristics

At $T_A = 30^\circ\text{C}$, $V_{DD} = 3\text{V}$ (unless otherwise noted)

PARAMETER	TEST CONDITION	MIN	TYP	MAX	UNIT
I2C INTERFACE VOLTAGE LEVEL					
V_{IH}	Input High Voltage	0.7xV _{DD}			V
V_{IL}	Input Low Voltage		0.3xV _{DD}		V
V_{OL}	Output Low Voltage	Sink current 3mA		0.4	V

同一条 IIC 总线上如果挂载的芯片数量增加, 则应适当减小上拉电阻; 因为额外的芯片引脚、PCB 走线等都会增加总线的寄生电容, IIC 总线的高电平由上拉电阻提供, 总线可以理解成一个 RC 充电模型, 如下图左所示, 寄生电容 C 增大, 上拉电阻 R 需要减小, 否则上升沿会变慢, 可能采样异常。下右图为 IIC 总线在不同通信速率时要求的总线最大等效电容 C_L 与上升沿时间 T_r 。



$T_r = 0.8473 \cdot R \cdot C_L$		
IIC 模式	IIC 信号线最大等效电容	IIC 信号最大上升时间
标准模式	400pF	1000ns
快速模式	400pF	300ns
高速模式	550pF	120ns

上升时间 T_r 公式里的 0.8473 乘数, 是根据高电平阈值 $0.7 \cdot V_{DD}$ 与低电平阈值 $0.3 \cdot V_{DD}$ 的时间差计算而得的, 即从供电电压的 0.3 倍上升到供电电压的 0.7 倍所用时间。下图出自 NXP 官方资料 UM10204。

Consider the V_{DD} related input threshold of $V_{IH} = 0.7V_{DD}$ and $V_{IL} = 0.3V_{DD}$ for the purposes of RC time constant calculation. Then $V(t) = V_{DD} (1 - e^{-t/RC})$, where t is the time since the charging started and RC is the time constant.

$$V(t_1) = 0.3 \times V_{DD} = V_{DD} (1 - e^{-t_1/RC}); \text{ then } t_1 = 0.3566749 \times RC$$

$$V(t_2) = 0.7 \times V_{DD} = V_{DD} (1 - e^{-t_2/RC}); \text{ then } t_2 = 1.2039729 \times RC$$

$$T = t_2 - t_1 = 0.8473 \times RC$$

1.2. 解答要点

IIC 接口是单板上最常用的接口之一, 虽然其通信速度较低, 但是往往用于芯片寄存器配置 (很多高速接口都使用低速 IIC 配置+高速数据通路的方式, 例如 PHY 千兆网芯片为 MDIO+RGMII, HDMI 接口为 DDC+1 对高速差分时钟线+3 对高速差分数据线), IIC 接口设计失误可能导致接口通信异常。

对于校招, 对 IIC 接口的考察内容会更细节, 考察频率非常高。故建议掌握本题目中的 IIC 接口内容, 其中**重点关注接口协议部分**, 同时可以与自己项目中的 IIC 电路相结合。

对于校招, 对 IIC 接口的考察内容会更灵活、更实际, 日常工作中也会有与软件同事一起排查 IIC 故障的情况。故建议除了掌握本题目中的 IIC 接口内容, 要对 IIC 做过实际调试与

故障排查，可以将 IIC 的波形故障与软件通信内容故障区分开来，有条件可以尝试下逻辑分析仪+示波器的软硬件联调方式。

1.3. 关联资料或视频

UM10204 I2C-bus specification and user manual - NXP Semiconductors

IIC 总线是由飞利浦开发的，后 2006 年 NXP 从飞利浦电子独立出来，故目前 IIC 标准建议以 NXP 官方资料为准。

另外目前有新型 I3C 接口，向下兼容 I2C，速率 12.5MHz，有兴趣可以通过 UM10204 了解。

2. SPI 接口与相关知识

2.1. 解答

SPI 也是单板上一种芯片间的常用接口，通信速度比 IIC 高很多。SPI 接口一般为 4 线制，线数较 IIC 多，但是控制逻辑较为简单，不需要启动位、停止位、应答等机制。

2.1.1. SPI 接口的定义

SPI (Serial Peripheral Interface) 是一种同步串行通信协议，常用于芯片之间的短距离通信。SPI 的速度一般可达 10M~100MHz。

SPI 接口在使用时要分清主从，大多数情况下是一主一从的点到点架构，一般 MCU/FPGA/SOC 是主芯片，FLASH/ADC/DAC/网口芯片/屏幕等是从芯片。


SPI 接口一般是 4 线制的，包含如下 4 根信号线：

CSn：片选信号 chip select，主芯片发给从芯片，一般是低电平有效。

SCLK：时钟信号，主芯片发给从芯片，一般是上升沿采样。

MOSI：数据信号，master out slave in，主芯片发给从芯片。

MISO：数据信号，master in slave out，从芯片发给主芯片（某些单向芯片可能没有 MISO 或者不使用，例如 DAC 芯片，信息流为单向的，仅有主芯片→DAC 芯片）。



有的芯片会将 2 个数据引脚命名为 SDI/SDO。个人认为 MOSI/MISO 这种命名比 SDI/SDO

要好，因为可以更清楚的表示信号方向。

SPI 是一种全双工接口，即主芯片通过 MOSI 给从芯片发送数据时，从芯片也可以通过 MISO 给主芯片发送数据，二者并不冲突。这点和 IIC 不同，IIC 仅有一根 SDA 数据线，为半双工。

SPI 有四种工作模式，涉及时钟电平与采样沿，一般 mode0 用的最多，即总线空闲时时钟为低电平+使用时钟上升沿采样。

时钟极性 (CPOL)：

CPOL=0：时钟空闲时为低电平。


CPOL=1：时钟空闲时为高电平。

时钟相位 (CPHA)：

CPHA=0：数据在时钟的第一个边沿采样。

CPHA=1：数据在时钟的第二个边沿采样。

四种模式组合：根据 CPOL 和 CPHA 的不同，SPI 有四种工作模式 (Mode 0-3)，有兴趣可以看下面的三张图。



2.1.2. SPI 接口的常见芯片

NOR FLASH：非易失存储芯片，常使用 SPI 接口，容量一般为几十~几百 Mb 级别，一般最高时钟为 100MHz 左右。例如下图的镁光 N25Q128 FLASH 芯片，最高时钟速度 108MHz，最大可支持 4 路数据线并行模式 (即将写保护等引脚也复用做数据传输，有兴趣可自行了解)。



128Mb, 3V, Multiple I/O Serial Flash Memory Signal Assignments

Signal Assignments

Figure 2: 8-Pin, VDFPN8 – MLP8 and SOP2 – SO8W (Top View)





Table 38: AC Characteristics and Operating Conditions

Parameter	Symbol	Min	Typ ¹	Max	Unit	Notes
Clock frequency for all commands other than READ (SPI-ER, QIO-SPI protocol)	f _C	DC	–	108	MHz	
Clock frequency for READ commands	f _R	DC	–	54	MHz	
Clock HIGH time	t _{CH}	4	–	–	ns	2
Clock LOW time	t _{CL}	4	–	–	ns	1
Clock rise time (peak-to-peak)	t _{CLCH}	0.1	–	–	V/ns	3, 4
Clock fall time (peak-to-peak)	t _{CHCL}	0.1	–	–	V/ns	3, 4
S# active setup time (relative to clock)	t _{SLCH}	4	–	–	ns	
S# not active hold time (relative to clock)	t _{CHSL}	4	–	–	ns	
Data in setup time	t _{DVCH}	2	–	–	ns	
Data in hold time	t _{CHDX}	3	–	–	ns	

中低速 ADC/DAC 模数/数模转换芯片：例如下图的 DAC 芯片 AD5683，最高 50MHz 速度 SPI 接口，SYNCh 即为片选 CSn，SDI 为 MOSI，SDO 为 MISO（此线默认不使用）。




四线制
SPI接口

图1. AD5683R/AD5682R/AD5681R MSOP
(更多信息参见“功能框图—LFCSP”部分)

AD5683R/AD5682R/AD5681R/AD5683使用多功能三线式串行接口，以最高50 MHz的时钟速率工作。某些器件还提供异步RESET引脚和V_{LOGIC}引脚选项，具有1.8 V兼容性。

10/100兆网卡芯片（PHY）的数据通路：一般最高时钟小于100MHz，例如W5500，它与主控通过SPI接口进行数据交互，最高时钟速度80MHz



W5500
10/100兆网卡芯片
(PHY)

SPI接口

主控芯片

5.5.4 SPI Timing





Figure 23. SPI Timing

Symbol	Description	Min	Max	Units
F_{SCK}	SCK Clock Frequency		80/33.3 ⁵	MHz
T_{WH}	SCK High Time	6		ns
T_{WL}	SCK Low Time	6		ns
T_{CS}	SCSn High Time	30		ns
T_{CSS}	SCSn Setup Time	5		ns
T_{CSH}	SCSn Hold Time	5		ns
T_{DS}	Data In Setup Time	3		ns
T_{DH}	Data In Hold Time	3		ns

CMOS 图像传感器芯片的配置引脚（配置工作模式，不传输图像数据）：例如下图的 SONY IMX265 其配置接口使用四线制 SPI，最高频率 13.5MHz。



Item	Symbol	Min.	Typ.	Max.	Unit	Remarks
SCK clock frequency	f_{SCK}	—	—	13.5	MHz	
XCLR Low level pulse width	$t_{W,XCLR}$	4/f _{SCK}	—	—	ns	
INCK effective margin	$t_{EN,INCK}$	1	—	—	μs	
XCE effective margin	$t_{EN,XCE}$	20	—	—	μs	
XCE input setup time	$t_{SU,XCE}$	20	—	—	ns	
XCE input hold time	$t_{HD,XCE}$	20	—	—	ns	
XCE High level pulse width	$t_{WH,XCE}$	20	—	—	ns	
SDI input setup time	$t_{SU,SDI}$	10	—	—	ns	
SDI input hold time	$t_{HD,SDI}$	10	—	—	ns	
SDO output delay time	$t_{DO,SDO}$	0	—	25	ns	Output load capacitance: 20 pF

2.1.3. SPI 接口的电路连接


SPI 接口拓扑一般一主一从较多：

CSn 一般会预留一个 5~10K 的上拉电阻；SCLK 一般会预留一个对地电容位（不上件，用于时钟 RE 辐射超标时的调试，调试时可用 pF~nF 级电容）；**四根信号线均串联 22~33 欧电阻，用于阻抗匹配，且便于调试，需注意串阻要靠近信号发送端**（例如 MOSI 靠近主控，MISO 靠近从芯片）。

例如我们使用单片机 STM32F103RCT6 和 FLASH W25Q128JVSQ（这是一款常用的华邦生产的 128Mbit NOR FLASH）搭建 FLASH 接口，首先从单片机的手册中找到 SPI 接口资源（理论上单片机和 SOC 可以通过 GPIO 模拟 SPI 接口的模式，大部分引脚都可以做 SPI，但是 GPIO 模拟接口速度会比较慢，没有硬接口频率高，使用较复杂，故选引脚时还是尽可能选择硬件资源 SPI；如果是 FPGA 主芯片，则大部分引脚都可以做高速 SPI，不需要特意选择引脚，电平和速率满足即可）。单片机的 SPI1 资源为引脚 PA4~PA7，分别为 SPI_NSS（即 CSn 片选），SCK（即时钟），MISO，MOSI。其中 NSS，SCK，MOSI 要设成推挽输出，MISO 上拉输入。

Pin name	Type ⁽¹⁾	I/O Level ⁽²⁾	Main function ⁽³⁾ (after reset)	Default	Remap
PA4	I/O	-	PA4	SPI1_NSS ⁽⁹⁾ / USART2_CK ⁽¹⁰⁾ / ADC12_IN4	-
PA5	I/O	-	PA5	SPI1_SCK ⁽⁹⁾ / ADC12_IN5	-
PA6	I/O	-	PA6	SPI1_MISO ⁽⁹⁾ / ADC12_IN6/ TIM3_CH1 ⁽⁹⁾	TIM1_BKIN
PA7	I/O	-	PA7	SPI1_MOSI ⁽⁹⁾ / ADC12_IN7/ TIM3_CH2 ⁽⁹⁾	TIM1_CH1N

下图为参考设计（单片机其他引脚未做连接），22 欧串阻在 SPI_CS/SCLK/MOSI 网络上时靠近单片机放置，在 SPI_MISO 网络上时靠近 FLASH 放置（即放置原理为靠近发送端）；串阻可以阻抗匹配功能，同时可以做测试点。由于 SPI_CS 为低电平有效，故额外做上拉。WPn、HOLDn 为 FLASH 的功能，暂不使用，故做上拉处理（其实若主芯片支持，可以额外增加 2 根数据线，组成 4 数据线模式的 QUAD SPI）。SPI_SCLK 网络预留 EMC 电容 C2，靠近 R2 与单片机放置，默认不上件，用于 EMC 调试（若 RE 辐射超标可上件 pF 级电容）。




SPI 接口的电平转换:

由于 SPI 接口速度较高，且为推挽输出，故 IIC 接口使用的 MOS 管电平转换电路大概率是不适配的。

SPI 接口做电平转换一般使用电平转换芯片；使用时要注意信号方向（CSn、SCLK 和 MOSI 信号方向是主芯片→从芯片，MISO 信号方向是从芯片→主芯片）与电平转换芯片最高频率、压摆率等参数。

例如下图为 TI 提供的 SPI 电平转换电路（主机 1.8V，从机 3.3V），速率最高可达 100Mbps。



也可以使用例如 TI TXB0108（不要用 TXS 系列，大概率高速无法使用）这种双向电平转换芯片，使用时注意 $V_{CCA} < V_{CCB}$ ，使能 OE 高低电平阈值参考 V_{CCA} ，且使用此芯片时线路上尽可能不使用上拉电阻，或者使用 50k 以上上拉电阻。

8.1 应用信息

TXB0108 可在电平转换应用中用于将在不同接口电压下运行的器件或系统相互连接起来。它只能转换推挽 CMOS 逻辑输出。如需开漏信号转换，请参阅 TI 的 TXS010X 产品。建议任何外部下拉或上拉电阻大于 50kΩ。

8.2 典型应用




图 8-1. 典型工作电路

8.2.1 设计要求

对于这个设计示例，请使用表 8-1 中列出的参数。确保 $V_{CCA} \leq V_{CCB}$ 。


表 8-1. 设计参数

设计参数		示例值
输入电压范围	V_{CCA}	1.2V 至 3.6V
输出电压范围	V_{CCB}	1.65V 至 5.5V

2.1.4. SPI 接口的多芯片扩展

SPI 接口也可以进行多芯片扩展，但是需要增加 CSn 片选线数，每个从芯片都需要单独的片选；且芯片数增多会导致走线线桩变长，可能会降低最大通信速度。

例如下图为 1 主 4 从的 SPI 扩展，时钟 SCLK、数据线 MOSI 和 MISO 均为从主控芯片直接连接到 4 片 SPI 从机（相当于从机并联）；CSn 片选信号有区别，CS0-3n 分别连接到 4 片 SPI 从机。



一主多从 SPI 使用时，拉低对应从机的 CSn 即可；其他从机的 CSn 引脚为高电平，不会被激活。

版权所有，禁止私自传播

2.2. 解答要点

SPI 接口是一种单板常用的同步串行接口，通讯速度较 IIC 更高，可以用于芯片配置与数据传输。建议掌握 SPI 接口信号线定义、信号方向、连接拓扑、建立时间和保持时间等参数。

2.3. 关联资料或视频

暂无

3. 接口的建立时间、保持时间及测量方法

3.1. 解答

测量接口的建立时间和保持时间是实际工作中调试经常用到的技能；接口通信异常时，有很大概率是由于接口的建保时间（建立时间、保持时间的简称）不满足引起的。

首先要明确芯片接口的采样模式（上升沿采样还是下降沿采样，或者是双沿采样），以及具体需求的建立时间、保持时间等，可以参考 datasheet 手册要求

3.1.1. 建立时间和保持时间的含义

建立时间（setup time）就是触发器时钟信号上升沿来临之前，数据需要保持稳定的最

小时间，以便数据能够被时钟正确的采样。

保持时间（hold time）就是触发器时钟信号上升沿来临之后，数据需要保持稳定的最小时间，以便数据能够被电路准确的传输。

可以通俗的理解为：时钟到来之前，数据需要提前准备好；时钟到来之后，数据还要稳定一段时间。

建立时间和保持时间在芯片内部结构角度来讲的目的是保证内部触发器时序正常。

3.1.2. 建立时间和保持时间的测量


我们通过一个实际的波形分析来认识和理解建立时间、保持时间的定义与测量。

例如下图是 SPI 接口波形图，绿色为 CLK 时钟线，黄色为 MOSI 数据线。该 SPI 接口为上升沿采样。



建立时间是指从时钟线上升沿高电平（下图中橙色虚线）采样时刻到来前，数据线已经完成 1→0 跳变，从数据线完成数据变化（1→0，0→1 均可）这一刻（红色虚线）到采样时刻（橙色虚线）的时间，叫建立时间。（一般高低电平判断都是按照 10%/90% 幅度即可认为已到达低电平/高电平）

保持时间是指从时钟线上升沿高电平（下图中橙色虚线）采样时刻到来后，数据线在下次跳变前，从采样时刻（橙色虚线）到数据线跳变（绿色虚线）的时间，叫保持时间。



例如下图为国产沁恒微的 10/100Mbps 网口控制器（PHY）CH390,与主控通过 SPI 接口通

信，其 SPI 的时序参数如下，可见其最小的建立时间/保持时间为 3ns/2ns

OH390 以太网控制器手册

<https://wch.cn>

9.4 交流电气特性和时序

9.4.1 SPI 时序

图 9-1 SPI MO 模式时序图




表 9-4 SPI MO 模式参数表 (AVDD33 = 3.3V, VDDIO = 3.3V, T_a = 25°C)

符号	参数	最小值	典型值	最大值	单位
T1	SCK 频率	-	50	72	MHz
T2	SCS 下降沿至 SCK 上升沿	6.5	-	-	ns
T3	SCK 下降沿至 SCS 上升沿	6.5	-	-	ns
T4	SDI/MOSI 在 SCK 上升沿前的建立时间	3	-	-	ns
T5	SDI/MOSI 在 SCK 上升沿后的保持时间	2	-	-	ns
T6	SDO/MISO 在 SCK 下降沿后的输出延迟	2	-	6.5	ns

在本章第 2 题 SPI 接口介绍中，也贴出了多种芯片 datasheet 中的 SPI 接口建立时间/保持时间时序参数，大家有兴趣可以仔细看一下，基本也都是 ns 级别。

3.2. 解答要点

建立时间和保持时间不仅是数电的基础概念，也是**实际测试时的低速接口必测项**。

校招建议能理解建立时间和保持时间的概念，可以使用示波器测量简单的低速接口建立时间和保持时间即可。

社招建议能额外了解在建立时间/保持时间不足引起风险或通信异常时，如何调试和解决（例如通信异常则降速测试功能定位故障；保持时间不足可以尝试加大数据线串阻或者增加一个对地小电容；可以考虑使用主芯片内部的时序功能调整时序，例如很多 FPGA 支持 ps 级别时序调整；掌握 SPI 4 种 mode 工作模式；设计时考虑高低温度对时序的影响等）。

3.3. 关联资料或视频

暂无


4. 示波器与逻辑分析仪的区别与用途

4.1. 解答

4.1.1. 使用示波器测量低速接口

在测量接口方面（例如 IIC, SPI, UART 这类低速接口），示波器主要用于观察具体波形质量好坏，例如时钟频率，波形是否符合高低阈值，接口的建立时间，保持时间，波形的上升沿、下降沿，波形是否单调等。但是示波器的缺点就是需要操作人员人工将波形转化为二进制数（当然目前也有高端示波器可以通过安装软件实现），如果是几十位甚至更多的二进制数分析较为困难（比如 IIC 起始+器件地址+寄存器地址+数据则至少要读 30 位二进制左右），耗时长，协议分析较为困难。另外示波器一般最多 4 通道，测量并口时较为困难。示波器一般是硬件工程师使用的。

例如下图就是使用示波器调试 UART 串口 TX 和 RX 信号，可见实际波形并不是标准的上升下降沿，且信号串扰毛刺很多，故示波器适合用于调试硬件波形问题。



4.1.2. 使用逻辑分析仪测量低速接口

逻辑分析仪则是侧重于接口的逻辑分析，更偏软件一些；逻辑分析仪无法显示波形，只能将波形转换为 0101 这样的二进制数，主要用于接口协议分析等。大部分逻辑分析仪是接在 PC 上使用的，优点是**储存深度**（即储存的二进制数数量）非常大，往往可以采集长达几秒钟的接口数据；可以直接进行进制转换（可以显示为二进制，十进制，十六进制，ASCII 码等）；**通道数多**，可达十几个通道，用于分析并口数据时很有优势。缺点是无法观察到具体波形，且采样率有限，采样速度上限一般为 100Mhz。逻辑分析仪一般是嵌入式工程师或者 FPGA 开发工程师使用的。



逻辑分析仪采集到的数据如下图所示，可见其支持的接口种类很多，采集通道数很多，且可以设置采样沿模式，可以支持多种进制显示。



4.1.3. 示波器与逻辑分析仪结合使用

调试时可以将示波器与逻辑分析仪结合使用，分别发挥二者的优点，调试时步骤如下：

1. 调试 DEBUG 时可以先用示波器大致观察接口的时钟线和数据线的频率、高低电平、建立时间保持时间、上升时间下降时间等。另外还要关注信号线是否有串扰、毛刺、非单调等问题。

2. 查阅接口芯片的手册，确认高低电平阈值、建保时间阈值等，确认信号阈值是否符合接口芯片要求。

3. 再使用逻辑分析仪，记录多个时钟周期的数据（时间上可长达秒级，bit 数可多达几千个、几万个），选择合适的频率、通道数、采样模式（上升沿/下降沿）与数据格式（二

进制、十进制、十六进制、ASCII 码等），与通信协议或芯片寄存器说明进行核对检查调试。

4.2. 解答要点

硬件工程师基本都使用过示波器，但是可能有部分朋友们还没有用过逻辑分析仪这种偏软件调试的仪器。其实二者各有优缺点，要能理解接口调试时示波器与逻辑分析仪不同的用途（示波器主要用于确定波形与时序质量，定位波形故障；逻辑分析仪主要用于多数据位的协议分析）与优缺点（示波器不适合看多位数据，手动分析协议困难；协议分析仪无法看到波形细节），可以更高效的进行故障调试，尤其是在软硬件联合调试中。

4.3. 关联资料或视频

暂无

5. RS232 接口与电路设计

5.1. 解答

RS232 是常见的板间接口电路，尤其常用于 PC 机与外围设备的低速通信。

5.1.1. RS232 接口简介

RS232 是美国电子工业协会于 1962 年颁布的通信标准，在商业办公与工业自动化领域，RS232 多用于触摸屏、读卡器、扫码枪、打印机等设备与 PC、PLC 之间的通信。RS232 最常用的接口形式是 DB9 九针接口，在工控机 PC 上往往还有保留，在设备管理器中体现为 COM 口；在家用 PC 中由于体积与适用性原因，往往已经省去，一般需要通过 USB 转 COM 口实现。

下图左为小型工控机的 COM 口即 RS232 接口；下图右为 DB9 接口的公座和母座。



下图为 RS232 连接线，从接口分类有公-母，公-公，母-母；从线序分类有直连线和交叉线。



下图为常见的 USB 转 RS232 转换器，某些转换芯片甚至可以支持 1 转 2、1 转 4。



RS232 是一种**非同步（无时钟信号）、全双工的串口通信**，只能用于 2 个设备间的点对点通信。

RS232 使用前需要约定通信的**波特率**(bps, bit per second, 即每秒能够传播的比特个数)，例如常用的 9600、115200 等；同时还要约定数据位、停止位、校验位等的位数。

5.1.2. RS232 接口电平

RS232 接口是一种单端信号接口，信号电平是 TX/RX 与 GND 间的电压差。

逻辑“1”的电平为-15~-3V。


逻辑“0”的电平为+3~+15V。

由于 RS232 使用单端信号，故 RS232 的传输速率相对较低（一般低于 2Mbps），传输距离相对较近（一般低于 15 米），抗干扰能力相对较弱。

需要注意的是，RS232 接口两端的 TX 和 RX 是对应（交叉）连接的，即设备 A 的 TX 接设备 B 的 RX，设备 A 的 RX 接设备 B 的 TX；实际设计中，一般通过 DB9 公/母座的 TX/RX 线序调整实现，或者使用 RS232 交叉延长线。

5.1.3. RS232 电路设计

RS232 接口主要需要 RS232 收发器芯片，另外需要做一下 EMC 设计方面的考虑。例如下图使用了 MAXLINEAR 的 SP3232E 双路 RS232 收发器，仅使用了 2 路 RS232 接口资源中的一路。



R20 和 R21 是 2 个 0603 以上封装的 100 欧电阻，要求封装是因为考虑到 EMC 防护，小封装电阻可能耐压值不足。串阻可以一定程度上抑制外部的 EMC 干扰，且不会影响 RS232 的正常通信（另外，在调试时若出现 TX/RX 线序接反问题，可以在电阻工位上飞线调试、测试）。如果串阻的效果仍然不够，可以额外串联磁珠。

D1和D2是2个SOD-323封装的15V双向TVS,型号为BV15C, $V_{RWM}=15V$,这是由于RS232信号的电压范围(-15~-3V, +3~+15V)决定的,若TVS选型电压过高则可能残压过高无法保护引脚,TVS选型电压过低则可能误导通而影响RS232正常信号。TVS主要用于接口的ESD静电放电防护。TVS放置时需尽可能靠近DB9连接器。

最右侧的 9pin 连接器为 DB9，最常用的 RS232 连接器。PC 上的串口即为此规格接口。若不使用流量控制，则仅需使用 2,3,5 引脚即可，分别为 RX、TX、GND（DB9 接口公/母不同、使用的直连/交叉线缆不同，2,3 脚顺序可能需要交换）。连接器的 10&11 引脚为金属安装孔，与 DB9 的金属外壳、线缆屏蔽层等相连，网络为接地 PE。

另外需注意，两侧的地网络需要隔离；左侧为电源和信号地 GND，右侧为金属外壳接地 PE，二者通过 0805 封装 10nF 电容连接，形成隔离接地方案（有时会给电容额外并联一个 1MΩ 电阻，防止静电荷累积）。注意 TVS 都是一端接在信号线，一端接在 PE 的，可以为 ESD 静电放电提供阻抗更小的泄放路径。

上图中 SP3232E 使用 3.3V 供电(最高可支持 5V 供电),供电放置 100nF 对地电容滤波;引脚 C1+/C1-和 C2+/C2-为内部电荷泵电容引脚,分别用于倍压和负压,外挂 100nF 电容;V+和 V-为电荷泵电源输出滤波电容引脚,外挂 100nF 电容。

信号方面, T1OUT 和 R1IN 为第一路 RS232 接口的 TX (对外发送) 和 RX (从外部接收) 信号, 接到连接器与线缆, 电平为 RS232 电平; T1IN 和 R1OUT 为 RS232 收发器与主控芯片连接的引脚, 电平为 CMOS 电平, 其中 T1IN 的信号 GPIO_TX 方向为主控→232 收发器, R1OUT 的信号 GPIO_RX 方向为 232 收发器→主控。T1IN 和 R1OUT 上建议串联 22 欧电阻, 便于后续调试测试。


SP3232E 各引脚具体功能可见下图所示。

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

Pin Name	Pin Function / Description	Pin Number		
		SP3222E		SP3232E
		SOIC	SSOP TSSOP	
$\overline{\text{EN}}$	Receiver Enable. Apply logic LOW for normal operation. Apply logic HIGH to disable the receiver outputs (high-Z state).	1	1	-
C1+	Positive terminal of the voltage doubler charge-pump capacitor	2	2	1
V+	5.5V output generated by the charge pump	3	3	2
C1-	Negative terminal of the voltage doubler charge-pump capacitor	4	4	3
C2+	Positive terminal of the inverting charge-pump capacitor	5	5	4
C2-	Negative terminal of the inverting charge-pump capacitor	6	6	5
V-	-5.5V output generated by the charge pump	7	7	6
T ₁ OUT	RS-232 driver output	15	17	14
T ₂ OUT	RS-232 driver output	8	8	7
R ₁ IN	RS-232 receiver input	14	16	13
R ₂ IN	RS-232 receiver input	9	9	8
R ₁ OUT	TTL/CMOS receiver output	13	15	12
R ₂ OUT	TTL/CMOS receiver output	10	10	9
T ₁ IN	TTL/CMOS driver input	12	13	11
T ₂ IN	TTL/CMOS driver input	11	12	10
GND	Ground	16	18	15
V _{CC}	3.0V to 5.5V supply voltage	17	19	16
$\overline{\text{SHDN}}$	Shutdown Control Input. Drive HIGH for normal device operation. Drive LOW to shutdown the drivers (high-Z output) and the on-board power supply.	18	20	-
N.C.	No connect	-	11, 14	-

5.1.4. RS232 波形解读

下图为使用 PC 上的 USB 转 232 与单板 SP3232E 收发器环境测试的 RS232 接口波形：
CH1 浅黄色为单板 SP3232E 的引脚 13R1IN 即 RS232 接口的 RX 线
CH2 浅蓝色为单板 SPSP3232E 的引脚 12R1OUT 即从总线读出、发给主控的 CMOS 电平



PC 上通过串口软件 9600-n-8-1 循环发送 0xAA (二进制 1010 1010)，可见此 RS232 接口上电平为逻辑“1”为-9.6V，逻辑“0”为+8.2V，符合 RS232 接口电平标准。

CH2 读到的逻辑为：0 (起始位) 0 (数据最低位 LSB) 101 0101 (数据最高位 MSB) 1 (停止位)

5.2. 解答要点

RS232 是一种较老的板间接口，但是目前仍有使用，考察点主要是接口电平（逻辑 1 是负压，逻辑 0 是正压，这点容易出错；信号幅值也较为特殊）。另外建议掌握基础的 RS232 电路，内部倍压和负压电荷泵是较有特点的设计，另需要掌握接口的 EMC 电路、TVS 如何根据接口电平选型。

5.3. 关联资料或视频

暂无

6. RS485 接口与电路设计

6.1. 解答

RS485 是一种常用的远距离通信接口，在工业场景应用较多，优点是差分传输、传输距离远、抗干扰能力强，且有非常多的兼容标准（例如 RS422，编码器等）

6.1.1. RS485 接口简介

RS485 是美国电子工业协会于 1983 年发布的串行通信接口电平标准，相较于 RS232，其区别在于**半双工**（同一时间只能处于发送或接收状态，而 RS232 是全双工的），**差分信号**传输（RS232 是单端信号），可以长距离（最远 1200 米）或高速传输（10 米左右距离可达最高 10/20Mbps；但是一般**传输速度与传输距离成反比**），**多节点**（一般可支持 32 个节点，而 RS232 仅能点到点传输）。

RS485 在工业控制、智能楼宇、物联网等场景应用较多，主要是由于其**差分抗干扰能力强、长距离、多节点**的优点决定的。



RS485 接口也是一种非同步接口（无时钟信号），故在使用前也需要约定波特率、停止位、数据位、校验位等参数。

6.1.2. RS485 接口电平

RS485 是差分接口，信号线命名为 A 和 B，电平分为共模电压与差模电压。

共模电压即 RS485 信号线 A、B 对电源和信号 GND（即 0V）的电压，RS485 的共模电压范围为 $-7V \sim +12V$ 。

差模电压即 RS485 信号线 A、B 之间的电压，指 A-B 的压差，RS485 的差模电压范围为 $-6V \sim -2V$ ， $+2V \sim +6V$ 。

例如常见的 RS485 收发器芯片 SP3485, 3.3V 供电，若需对外输出逻辑“1”，则 A 线输出约 3.3V，B 线输出约 0V，A、B 线电压均在共模电压范围内，此时 $A-B=3.3V$ ，也在差模电压范围内。若需对外输出逻辑“0”，则 A 线输出约 0V，B 线输出约 3.3V，此时 $A-B=-3.3V$ ，同样符合共模电压和差模电压范围。


另外 RS485 接收端有一个额外的判断电平阈值， $|A-B| > 200mV$ ，即 $A-B < -200mV$ 或 $A-B > +200mV$ ，达不到此阈值则 RS485 接收端无法正常分辨高低逻辑。

PARAMETERS	MIN.	TYP.	MAX.	UNITS	CONDITIONS
SP3485 Receiver DC Characteristics					
Differential input threshold	-0.2		0.2	Volts	$-7V \leq V_{CM} \leq 12V$

差模电压 $-6V \sim -2V$ ， $+2V \sim +6V$ 可以认为是发送端的差模摆幅范围，接收端 $|A-B| > 200mV$ 可以认为是经过传输线衰减、串扰后的接收端阈值。

6.1.3. RS485 电路设计

下图为 RS485 接口电路设计，使用 MAXLINEAR 的 SP3485EN 芯片，包括基本的单路 RS485 收发电路功能以及 EMC 设计。



100 欧 0603 封装的电阻 R24 和 R25 类似 RS232 电路中的 TX/RX 串阻，同样起到 EMC 抑制作用，0603 封装可以保证较高的耐压。若 EMC 防护等级要求较高，可以加大串阻，或者在串阻后级再添加共模电感。

图中右侧部分主要为 EMC 防护，由于 RS485 传输距离相对较远，故除 ESD 外，需要考虑一定的防浪涌性能，TVS 选型封装相对较大。

TVS 共有 3 颗，其中 D3 和 D4 为 12V TVS，用于做从 RS485 信号线到接地 PE 的共模防护；由于 RS485 的共模电压范围为 $-7V \sim +12V$ ，故选则 $V_{RWM}=12V$ 的 TVS，防止误导通。

D5 为 6V TVS，做 RS485 两根信号线间的差模防护；由于 RS485 两根线间的压差为 $-6V \sim -2V$ 及 $+2V \sim +6V$ ，故选则 $V_{RWM}=6V$ 的 TVS，防止误导通。D3-D5 TVS 都需要尽可能靠近接口 CN1 布置，减小 ESD 和 SURGE 能量回流路径，防止 PCB 走线损坏。


若对 RS485 的浪涌 SURGE 防护等级要求较高，可以在 CN1 接口位置额外增加 GDT/TSS/MOV 等。此部分具体可见课程第九章 EMC 内容。

RS485 收发器的两根接口线 RS485_A 和 RS485_B，分别做上拉和下拉，防止外部接口悬空时接受信号不稳定问题；上拉电阻还用二极管做了防反，防止 RS485 信号线的高电压倒灌电源。

RS485_A 和 RS485_B 间可以预留 120 欧端接电阻（长线缆做接收端功能时），需要注意电阻封装与功率，考虑 RS485 最高差模电压为 $\pm 6V$ ，则电阻最大功率为 $U^2/R=6^2/120=0.3W$ ，考虑 100%余量需要 0.6W 功率，则需要 2512 封装，此封装贴片电阻为 1W 或 2W 功率；一般 RS485 应用可以不加此端接电阻。

Pin Functions

Pin	Name	Description
1	RO	Receiver output
2	RE	Receiver output enable active LOW
3	DE	Driver output enable active HIGH
4	DI	Driver input
5	GND	Ground connection
6	A	Non-inverting driver output / receiver input
7	B	Inverting driver output / receiver input
8	V _{CC}	Positive supply



RS485 收发器 SP3485 使用 3.3V 供电（需注意，不同收发器有区别，可能仅支持 3.3 或 5V 供电，也可能支持 3.3~5V 宽压）；A/B 引脚为 RS485 接口对外引脚；需要注意的主要是 RO、DI、RE#、DE 这 4 个引脚，这 4 个引脚为 CMOS 电平。

RO 引脚为 RS485 收发器处于接收状态时，收发器从 485 总线读取 A/B 电压差，将逻辑发送到 RO 引脚；

DI 引脚为 RS485 收发器处于发送状态时，A/B 输出将由 DI 引脚高低电平决定；

RE# 与 DE 引脚可以连接在一起，这样 RE# DE 高电平收发器即为输出状态，RE# DE 低电平收发器即为输入状态（RS485 是半双工的，故只能在发送/接收状态切换，不能同时发送和接收）。

例如 RE# DE 均为高电平，RS485 收发器为输出状态，此时若 DI 为高电平，则 A 输出 3.3V，B 输出 0V，总线 A-B > 200mV 输出逻辑“1”；若 DI 为低电平，则 A 输出 0V，B 输出 3.3V，总线 A-B < -200mV 输出逻辑“0”。

若例如 RE# DE 均为低电平，RS485 收发器为输入状态，此时若总线 A 为 5V，B 为 0V，总线 A-B > 200mV 表示逻辑“1”，则 RO 输出 1；若总线 A 为 0V，B 为 5V，总线 A-B < -200mV 表示逻辑“0”，则 RO 输出 0。

6.1.4. RS485 波形解读

下图为使用 RS485 收发器 SP3485 的实际波形示例，SP3485 处于输出模式，信号源为 DI 引脚的信号发生器 4MHz 信号；总线引脚 A 和 B 输出通过一段 1m 的双绞线传输。


CH1 浅黄色为 DI 引脚输入，信号源为 3.3V 方波，4MHz，来源为信号发生器

CH2 浅蓝色为 A 引脚输出波形，体现 RS485 接口的共模电平，最大值 3.12V，最小值 0.32V

CH4 草绿色为 B 引脚输出波形，体现 RS485 接口的共模电平，最大值 2.6V，最小值 0.44V

Math 橙色为示波器数学功能计算出的波形，math=CH2-CH4=A-B，体现了 RS485 接口的

差模电平，逻辑 1 时幅值为 +1.76V，逻辑 0 时幅值为 -1.76V，符合接收端 $|A-B| > 200\text{mV}$ 的阈值要求。



通过波形细节可见，CH2 RS485-A 和 CH4 RS485-B 长距离传输在波形上受到串扰都有一定波动，但是在接收端做减法后，由于耦合在两根双绞线上的串扰基本是相同，故减法后基本可以消除串扰，这也是差分传输的优势所在。

6.2. 解答要点

RS485 接口是一种工业领域常用的接口，其主要考察点在于接口电平，使用差分信号传输，需要关注发送端的共模电平和差模电平，以及接收端的判断阈值电平；另外需要理解差分信号传输的特点与优点。

6.3. 关联资料或视频

暂无

7. RS232 与 RS485 的区别对比，IIC、SPI 与 UART 接口对比

7.1. 解答

RS232 与 RS485 都是常用的板间接口；IIC、SPI、UART 都是常用的板内接口。在笔试面试时，经常会对这些接口的电平、特性、优缺点等进行对比考察。

7.1.1. RS232 与 RS485 的区别

RS232 与 RS485 都是常见的板间接口，对比二者异同：

RS232：3 线，双向，全双工，速度相对低，点对点，单端信号，传输距离近，抗干扰能力弱。

RS485：2 线，双向，半双工，速度相对高，多点总线式，差分信号，传输距离远，抗干扰能力强。

项目	RS232	RS485
接口线数	3 线，TX、RX、GND	2 线，A、B
单端/差分	单端信号	差分信号
信号电压	-15~-3V，+3~+15V	共模-7~+12V 差模-6~-2V，+2~+6V
采样	非同步（无时钟信号）	非同步（无时钟信号）
工作模式	全双工（可同时收发）	半双工
拓扑	点对点	可形成多设备总线，32~256 个设备
传输距离	15 米	1200 米
传输速度	2Mbps max	20Mbps max
应用场景	商用	工业场景
抗干扰能力	弱	强

7.1.2. IIC、SPI 与 UART 接口对比

IIC、SPI 和 UART 是常见的板内低速接口，对比三者异同：

IIC：同步，双向，半双工，2+1 根线（含 GND），多点总线式，单端信号，低速。

SPI：同步，双向，全双工，4+1 根线（含 GND），一般点对点，单端信号，相对高速。

UART：非同步，双向，全双工，2+1 根线（含 GND），点对点，单端信号，低速。

同步指数据采样是根据同步时钟进行采样；非同步采样是根据事先约定的波特率，在无同步时钟信号的情况下进行采样。

项目	IIC	SPI	UART
接口线数	3 线，SCL、SDA、GND	5 线，SCLK、CSn、MOSI、MISO、GND	3 线，TX，RX，GND
单端/差分	单端	单端	单端
信号电压	一般为 1.8~5V	一般为 1.8~3.3V	一般为 3.3~5V
采样	同步，SCL 时钟	同步，SCLK 时钟	非同步
工作模式	半双工	全双工	全双工
拓扑	总线式，最多 127 从机	一般为点到点，扩展一般不超过 4 片从机	点到点
传输距离	一般小于 3 米	基本为板内接口，一般	一般小于 3 米

		小于 0.2m	
传输速度	100K/400K/3.4Mbps	100MHz max	2Mbps
应用场景	板内低速传感器或存储器	板内中速传感器或存储器	板内或板间低速接口，通信调试用
抗干扰能力	弱	弱	弱

7.2. 解答要点

RS232 和 RS485 一般用于板间通信，然而他们的传输方式与特点有很大差异，是经常考察的知识点（主要掌握接口电平、单端差分、接口特点等）。

IIC、SPI 与 UART 是板内常用接口。其中 IIC 与 SPI 考察较多；UART 由于较简单，一般不考察。

7.3. 关联资料或视频

暂无


8. 差分信号的优点与常见差分接口简介

8.1. 解答

差分信号在传输速率、传输距离、抗干扰能力等方面较单端信号有很大优势，差分信号与单端信号的对比也是笔试面试时经常考察的知识点。故我们需要在原理上理解差分信号的电平是如何变化的、信息是如何传输的、受到串扰会有什么影响，从而理解差分信号传输的优势。


8.1.1. 差分信号与单端信号区别

单端信号一般由 1 根信号线与参考端（一般为 GND）组成，信号判别时检测信号线与 GND 间的压差，一般低于信号最高幅值的 20% 判别为低电平，高于信号最高幅值的 80% 判别为高电平。（高低电平判别阈值以具体芯片参数为准）



前面介绍的 IIC、SPI、UART、RS232 等接口均为单端信号。单端信号的特点是结构简单，信号摆幅较大（例如常用的单端信号电压为 1.8V/2.5V/3.3V/5V），速度相对较低（除 DDR 和 eMMC 外，单端信号很少超过 100MHz），传输距离较短（大部分应用于单板内部；少部分用于板间例如 RS232 通信距离一般为米级），抗干扰能力弱。

差分信号一般由 2 根成对信号线组成（两根信号线一般命名为 P 与 N，或+与-，或 A 与 B），2 根线振幅相等，相位相反，接收端通过判别 2 根线压差判断，例如下图中 D+比 D-电压高于一定阈值时判别为逻辑“1”，D+比 D-电压低于一定阈值时判别为逻辑“0”。




前面介绍的 RS485 接口属于差分信号；另外 PC 中常见的十兆/百兆/千兆/万兆网口、HDMI 接口、USB 接口等也属于差分信号。差分信号的特点是信号摆幅较小（一般差模信号发送端摆幅为 $\pm 350\sim 1000\text{mV}$ ，接收端仅需要 $\pm 100\sim 200\text{mV}$ 既可正常工作），速度相对较高（例如 PCIE、USB 等可达 Gbps），传输距离较远（例如千兆网可以保证一百米通信正常，RS485 甚至可以低速传输几公里；当然，高速与长距离传输是冲突的），抗干扰能力强。

项目	单端信号	差分信号
接口线数	至少 2 线，信号线+GND	至少 3 线，差分线 P&N+GND
信号幅值	一般 1.8V/2.5V/3.3V/5V (RS232 除外)	差模电压一般为 $\pm 350\text{mV}\sim\pm 1000\text{mV}$ 共模电压一般小于 3.3V (RS485 除外)
参考平面	GND	GND（主要）+差分 PN 间内部参考 （次要） 例如网线、RS485 仅有差分 PN 间内部参考
速度等级	一般 $< 100\text{MHz}$	$\text{MHz}\sim\text{Ghz}$
抗干扰能力	弱	强
常见接口	IIC, SPI, UART, RS232	RS485, 十/百/千/万兆网口, HDMI, USB, PCIE, LVDS, MIPI
阻抗	一般为单端 50Ω	差分 90Ω : USB 差分 100Ω : LVDS, MIPI, HDMI, 网口的 MDI。

8.1.2. 差分信号优缺点分析

差分信号有**抗干扰能力强**、**信号速度快**、**对外 EMI 辐射小**等优点。分析每条优点的形成原因：

1. 抗干扰能力强。外部干扰会相同地施加在差分的 2 根数据线上，在接收端判别时，因为是根据 2 根线的**电压差**来判断的，故干扰会被减掉，几乎不会对判别过程造成影响。例如下图，外部共模干扰同时施加在差分信号对 V_+ 和 V_- 上，但是做差后，可以消除共模干扰影响。



2. 信号速度快。单端信号由于电压较高（一般在 1.8V~5V 电压范围），若受芯片驱动器的**压摆率限制**，很难达到高频率；而差分信号一般差模摆幅较小，只需要几百 mV，芯片驱动器**相同压摆率情况下，频率可以提高几倍，功耗也相对较低**。（压摆率=电压摆幅/时间，常见单位为 V/us 或 V/ns，例如一个信号用 1ns 时间从 2V 上升到了 3V，则压摆率为 1V/ns）

3. 对外 EMI 辐射小。差分信号的差模信号幅值较小，本身对外辐射就较低；加上 2 根数据线差模信号变化是同时+相反的，故对外 EMI 辐射大部分可以互相抵消。若对外 EMI 辐射仍超标，可以在差分信号上串联共模电感进行整改（此方法常见于 USB 接口）。

差分信号的缺点：

每个信号传输需要 2 根路径相同的走线，在 PCB 上一般要求**等长+等间距+平行走线+同时换层**，布板面积相对较大，PCB 设计要求高；在线缆上一般要求双绞，线缆成本相对较高。


8.1.3. 常见的差分信号简介

网口（电口）：十兆/百兆/千兆/万兆（10M/100M/1000M/10G BASE-T，**T 表示双绞线**）
网口物理层双绞线传播的都是差分信号，只是各自电平标准不同；十兆网是一对发送+一对接收双绞线，全双工，二值电平；百兆网是一对发送+一对接收双绞线，全双工，MLT-3 电平；千兆网是四对差分双绞线，四对信号线是发送&接收信号叠加的，全双工，PAM-5 电平；万兆网也是 4 对差分双绞线，PAM-16 电平。十兆/百兆/千兆/万兆网口传输时无专门的时钟信号，内嵌时钟，通过其编码格式进行时钟恢复。后续会对千兆网接口进行详细介绍。

LVDS：LVDS 是最基础的差分信号之一，常用于芯片间的高速数据流传输，例如 CMOS

图像传感器, LCD 屏幕模组等, 还可以用于多个主控芯片间的高速数据通信 (例如同一单板上的 FPGA 与 SOC 之间)。LVDS 的结构是 1 对差分时钟+N 对差分数据线, 差分数据线对数可以增加, 提高总数据带宽。但是差分数据线对数太多也会导致走线密度太高 PCB 布线困难、时钟-数据线间等长难以控制的问题。LVDS 的标准电平是共模 1.2V、差模 350mV; 实际上另外还有很多差分协议与 LVDS 是接近的, 只是共模/差模电平范围有变化, 例如 SLVS、sub-LVDS 等。LVDS 一般仅能用于传输数据, 不能传输控制信号, 且信号传输方向是单向固定的。后续会对 LVDS 接口进行详细介绍。

MIPI: MIPI 在移动设备、SOC 等领域应用很多, 常见的是 MIPI_CSI 接口和 MIPI_DSI 接口, 分别用于连接摄像头与显示屏。MIPI 的常见结构是 1 对差分时钟+1/2/4 对差分数据; 特点是双模式 HS (High Speed) +LP (Low Power), 高低速下电平不同, 差分对既可以用来在高速 HS 模式下传输数据, 也可以在低功耗 LP 模式下传输控制指令。下图出自 MIPI D-PHY specification V2.1。




PCIe: PC 上常用的主板与板卡通信接口, 按照数据通路数量可以分为 X1~X16 (X1 即 1 路上行+1 路下行高速, X16 即 16 路上行+16 路下行), 按照代数可分为 gen1~gen5 (目前 PC 机与显卡用 gen3/4 三四代较多; 最新的六代方案刚刚上市, 例如博通 BCM85668)。PCIe 为内嵌时钟方案。

USB: 广泛使用的高速接口, 按照速度等级可以分为 USB1.0, USB2.0, USB3.0/3.1 等。USB 为内嵌时钟; USB1/2 为 1 对差分线 D+/D-, USB3 在此基础上增加了 1 对高速差分上行线 SSTX+/- 和 1 对高速差分下行线 SSRX+/-。USB 接口还可为外设提供 5V 电压, 供电电流有限制。

HDMI: HDMI 是显示器的常用接口, 在 HDMI1.0~2.0 版本, HDMI 均使用 TMDS 差分电平, 电气结构为 1 对差分时钟+3 对差分数据。需注意 HDMI 的时钟频率和数据速率并不相同, 为 1:10bit 的关系, 即一个时钟周期, 每对差分数据通路可以传输 10bit 数据, 3 对差分数据通路可以传输 30bit 数据。

CameraLink、CoaXpress: 均为机器视觉专用接口。CameraLink 电气结构为 1 对差分时钟+4 对差分数据 (时钟频率与数据线速率关系为 1:7, 时钟最高频率 85Mhz), 最高两根线缆 (3 对差分时钟, 12 对差分数据) 可以提供 6.8Gbps 的带宽, 同时线缆可以为从设备供电; CoaXpress 结构为 1/2/3/4 根同轴线缆差分数据对, 内嵌时钟, 最高 4 根线缆提供 12.5Gbps*4=50Gbps 带宽 (设备→主机; 这里设备一般指摄像机, 主机一般指 PC、采集卡等), 也可以通过线缆为从设备供电, 同时 CXP 还支持叠加 40Mbps 低速控制信号 (主机→设备) 用于通信和控制, 一根线缆上同时存在高速数据+低速通信+24V 供电。下图出自 CoaXpress 协议 V2.1。



编码器：常见的增量式编码器一般有 3 对差分输出，分别为 $A+/A-$ ， $B+/B-$ ， $Z+/Z-$ 。差分信号幅值一般与编码器供电电压相同；单独使用差分对 A 或者 B 可以获得脉冲数从而获得转动角度信息，但是无法获得方向；同时使用差分对 A 和 B，可以根据 A 和 B 间的相位差关系获得转动方向信息。编码器输出差分信号的特点是摆幅大（5V/12V），频率较低（与实际转速有关，一般最高百 KHz），AB 相位相差 $\pm 90^\circ$ （即 1/4 个周期）。

CAN 总线：CAN 总线为一对差分信号，通过 CAN_H 和 CAN_L 的压差来传输信号，具有良好的抗干扰性，可用于工业自动化或汽车电子场景。

版权所有，禁止私自传播

8.2. 解答要点

校招建议对差分信号与单端信号的区别有了解，能够理解差分信号的优势与原因，可以根据参考设计进行常见的差分接口电路设计即可。

社招建议对产品与项目相关的差分信号、传输速率、幅值、时钟与数据关系、收发器芯片、连接器、传输线缆、POC 方案等全套解决方案形成系统性理解，最好可以阅读接口协议源文档，对差分高速信号的测试、调试、整改有一定理解。

8.3. 关联资料或视频

暂无

9. LVDS 接口原理

9.1. 解答

9.1.1. LVDS 介绍

LVDS，即 Low Voltage Differential Signaling，是一种低压差分信号技术接口。它是美国 NS 公司（美国国家半导体公司）为克服以 TTL 电平方式传输宽带高码率数据时功耗大、EMI

电磁干扰大等缺点而研制的一种数字视频信号传输方式。


LVDS 输出接口利用非常低的电压摆幅（约 350mV）在两条 PCB 走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。采用 LVDS 输出接口，可以使得信号在差分 PCB 线或平衡电缆上以几百 Mbit/s 的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。

LVDS 接口凭借其高速、低功耗和抗干扰能力，广泛应用于显示、通信、汽车、工业、医疗等领域。


目前使用 LVDS 接口较多的场景包括 LCD 屏幕模组显示接口、CMOS 图像传感器数据接口、芯片间高速信号传输（例如同一块单板上的 FPGA 与 SOC 之间）。

9.1.2. LVDS 接口电气标准

LVDS 电平的原理为驱动器提供方向可变的 3.5mA 电流源，因为接收器的输入阻抗很大，故电流实际上全部流过 100Ω 端接电阻，并在接收器输入端产生了 350mV 的电压。



传输过程中，传输路径需保证 PCB 差分阻抗为 100 欧，否则信号会发生反射。端接电阻 100 欧需尽可能靠近接收器。目前很多 FPGA/SOC 做 LVDS 接收端应该时都可以开启内部 100 欧端接，效果会优于外部电阻端接。（且外部端接和内部端接不要同时使用）




LVDS 的电气标准可以参考 TIA/EIA-644。

标准的 LVDS 电平为共模电平 1.2V，差模电平 $\pm 350\text{mV}$ 。信号正端（原理图上一一般标记为+，或 P 即 Positive）与负端（原理图上一一般标记为-，或 N 即 Negative）共模电平相同，差模电平相反。例如传输“1”高电平信号，则正端 P 电压为 $1.2 + 0.35/2 = 1.375\text{V}$ ，负端 N 电压为 $1.2 - 0.35/2 = 1.025\text{V}$ ，正负端电压相减为 $P - N = +350\text{mV}$ 。反之，若传输传输“0”低电平信


号, 则正端 P 电压为 $1.2 - 0.35/2 = 1.025V$, 负端 N 电压为 $1.2 + 0.35/2 = 1.375V$, 正负端电压相减为 $P - N = -350mV$ 。

如下图所示, 红色表示正端电压 V_+ , 蓝色表示负端电压 V_- , 图片中上半部分为使用示波器 2 个通道 (单端探头) 单独测量的信号波形, 图片下半部分为使用差分探头测量的差模波形。图中红色波形为 P 端, 蓝色波形为 N 端, **共模电压为 $(P+N)/2 = 1.2V$, 差模电压为 $P - N = \pm 350mV$** 。




例如下图为某 LCD 屏幕的 LVDS 接口要求, 作为 LVDS 信号接收端, 可以接受的共模电压 V_{CM} 范围在 $1.0 \sim 1.5V$ (标准共模电平是 $1.2V$), 差分线电压 V_{IN} 范围为 $0.7V \sim 1.8V$ (即在共模的基础上叠加差模摆幅后的实际单端测量电压)。差模电压 V_{DM} 的接收范围最小为 $\pm 100mV$, 再小会无法正确判别; 最大为 $\pm 600mV$, 超过可能损耗电路或判别异常 (对应 V_{TH} 范围 $+100 \sim +600mV$, V_{TL} 范围 $-600 \sim -100mV$)。

1) DC Specification



2) AC Specification



9.1.3. LVDS 的采样时钟

LVDS接口的时钟与数据间的关系可以分为两大类：1:1 时钟与信号同频率的，1: N 时钟与信号不同频率的。

1:1, 时钟与信号同频率：


根据单沿采样与双沿采样，可以分为单沿 SDR，双沿 DDR。单沿采样 SDR 每个时钟周期只采一次样，时钟的频率 MHz=数据的速率 Mbps。双沿采样 DDR 每个时钟周期会在上升沿与下降沿分别采样，故时钟的频率 MHz *2=数据的速率 Mbps。

例如下图是 CMOS 图像传感器的 SLVS 数据接口（一种 LVDS 的低电压低功耗版本），可见时钟频率最高 297MHz，数据速率最高 594Mbps，二倍关系。

Symbol	Item	Min.	Typ.	Max.	Unit	Remarks
f_{clk}	Output frequency	—	594	—	Mbps	—
f_{clk}	Clock frequency	—	297	—	MHz	—
t_{sr}	Setup time	505	—	—	ps	¹⁾
t_{ho}	Hold time	505	—	—	ps	¹⁾
t_r	DOP/DOM rise time	—	—	300	ps	^{1), 2)}
t_f	DOP/DOM fall time	—	—	300	ps	^{1), 2)}
$ V_{diff} $	Differential voltage	140	—	—	mV	¹⁾

¹⁾ $R_{in} = 100\Omega$


²⁾ Differential 20% - 80%




1: N, 时钟与信号非同频率:

例如 Cameralink 接口的 1:7 单沿时钟; HDMI 的 1:10 时钟 (虽然 HDMI 是 TMDS 电平, 与 LVDS 有一定区别); 9.1.2 章节中 LCD 屏幕的 LVDS 接口为 1:7 时钟。

例如下图为 Cameralink 接口, XC 表示 X 通道时钟, X0~X3 表示 X 通道数据 (图中的 XC 和 X0~X3 均已差分转换后的逻辑, 或者可以理解成差分对的 P 线), 可见每个时钟周期是对应 7 位数据。



HDMI 接口的时钟 CLK 与数据 D0-D2 是 1:10 关系, 即每个时钟周期, 每个数据差分对会发送 10bit 数据。HDMI 不是 LVDS 电平, 是 TMDS 电平, 与 LVDS 的区别主要体现在共模电压不同。此处仅是用 HDMI 说明时钟与数据的频率关系。下图为 HDMI2.0 接口, 黄色波形为差分时钟信号, 蓝/紫/绿波形为 D0/1/2 差分数据信号。



9.1.4. LVDS 的等长设计

PCB 设计时，对于 LVDS 信号要严格控制等长。等长控制规则可以分为**差分对内等长**和**组内等长**两大类：差分对内等长是指一对 LVDS 差分对信号（例如时钟 CLKP/N 的 P 与 N 之间，数据 DATA0P/N 的 P 与 N 之间），P 与 N 之间的走线长度差异；组内等长是指同一组 LVDS 信号，包含多个差分对（一般是 1 对差分时钟，n 对差分数据），差分数据线与时钟线的长度差异要控制在一定程度（因为数据线都是根据时钟线采样的）。

差分对内等长无论是时钟线还是数据线，P-N 间要等长一般 5mil；

组内等长以时钟 CLKP/N 为基准（例如 CLKP/N 长度为 1000mil，DATA0 P/N 长度为 910mil，DATA1 P/N 长度为 1090mil，则此时组内等长控制为 $\pm 90\text{mil}$ ），一般为 $\pm 100\text{mil}$ ；可以根据实际数据速度和 PCB 布线密度适当放宽（一般 LVDS 速率不会高于 1.2Gbps，常见双沿采样则时钟周期 600MHz，周期 1.67ns；100mil 不等长的 PCB 走线的信号传播时间为 $100/6000=0.0167\text{ns}$ ，1%周期，基本对采样无影响）。对于单时钟多数据线的采样，由于布线空间有限，可能组内等长无法严格控制；若发送端芯片支持，可以考虑使用 LVDS training 功能，微调发送端数据时序；或者调整接收端时钟时序（例如 FPGA 就可以为几十 ps 为步进微调时序），便于更好的采样。



例如上图 LCD 屏幕的 LVDS 接口，2 组 LVDS 信号，每组均为 1 对时钟差分信号+4 对数据差分信号；等长控制的时候注意数据与**同组组内时钟**做等长控制即可，例如数据信号 LVDS1_D A/B/C/D P/N 要以 LVDS1_CLK P/N 为等长标准；LVDS2_D A/B/C/D P/N 要以 LVDS2_CLK

P/N 为等长标准；组间（LVDS1_CLK 与 LVDS2_CLK）不需要严格控制等长，不要差距太大即可。

9.1.5. 长距离传输衰减问题

不仅是 LVDS，很多高速接口都有长距离传输时的信号衰减问题。

关于传输路径衰减（插损），例如发送端 $\pm 350\text{mV}$ ，接收端一般要求 $\pm 100\text{mV}$ ，则可以忍受传输线路约 $20\log(100/350) \approx -10\text{dB}$ 的插损衰减，包括 PCB 上走线、传输线缆、连接器衰减等。

例如下图为 Xilinx FPGA 的 LVDS 电平标准，可见其共模输入电压 V_{ICM} 为 $0.3\sim 1.5\text{V}$ ，标准值为 1.2V ；差模输入电压 V_{DIFF} 为 $100\sim 600\text{mV}$ ，即差模输入电压低于 $\pm 100\text{mV}$ 时会无法识别。

LVDS DC Specifications (LVDS_25)

Table 11: LVDS_25 DC Specifications⁽¹⁾

Symbol	DC Parameter	Conditions	Min	Typ	Max	Units
V_{CCO}	Supply Voltage		2.375	2.500	2.625	V
V_{OH}	Output High Voltage for Q and $\bar{Q}$	$R_T = 100\ \Omega$ across Q and $\bar{Q}$ signals	—	—	1.675	V
V_{OL}	Output Low Voltage for Q and $\bar{Q}$	$R_T = 100\ \Omega$ across Q and $\bar{Q}$ signals	0.700	—	—	V
V_{ODIFF}	Differential Output Voltage: (Q - $\bar{Q}$), Q = High ($\bar{Q}$ - Q), $\bar{Q}$ = High	$R_T = 100\ \Omega$ across Q and $\bar{Q}$ signals	247	350	600	mV
V_{OCM}	Output Common-Mode Voltage	$R_T = 100\ \Omega$ across Q and $\bar{Q}$ signals	1.000	1.250	1.425	V
V_{IDIFF}	Differential Input Voltage: (Q - $\bar{Q}$), Q = High ($\bar{Q}$ - Q), $\bar{Q}$ = High		100	350	600	mV
V_{ICM}	Input Common-Mode Voltage		0.300	1.200	1.500	V

若长距离传输时，由于插入损耗与码间干扰问题，接收端幅值达不到 $\pm 100\text{mV}$ （大部分芯片差分接收端幅值的要求），则可以考虑中继，例如使用 LVDS Buffer 缓冲器；或者在发送端提高发送电流即增加发送端信号幅值（例如将发送端电流从 3.5mA 增加到 8mA ，则发送端幅值可以从 $\pm 350\text{mV}$ 增加到 $\pm 800\text{mV}$ ）。

例如下图为 ADS6445 的寄存器配置，LVDS 发送端电流支持 $2.5/3/3.5/4\text{mA}$ 的配置，且可以翻倍，即最高 8mA 。

LVDS CURRENT CONTROL

The default LVDS buffer current is 3.5mA . With an external $100\text{-}\Omega$ termination resistance, this develops $\pm 350\text{-mV}$ logic levels at the receiver. The LVDS buffer currents can also be programmed to 2.5mA , 3.0mA and 4.5mA using the register bits <LVDS CURR>. In addition, there exists a current double mode, where the LVDS nominal current is doubled (register bits <CURR DOUBLE>, refer to Table 19).

Table 19. Serial Register G

REGISTER ADDRESS	BITS ⁽¹⁾															
A4...A0	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0					
10	<TERM CLK> LVDS INTERNAL TERMINATION BIT AND WORD CLOCKS						<LVDS CURR> LVDS CURRENT SETTINGS				<LVDS DOUBLE> LVDS CURRENT DOUBLE					
(1) After a hardware or software reset, all register bits are cleared to 0.																
D0	<CURR DOUBLE> LVDS current double for data outputs															
0	Nominal LVDS current, as set by <D5...D2>															
1	Double the nominal value															
D1	<CURR DOUBLE> LVDS current double for bit and word clock outputs															
0	Nominal LVDS current, as set by <D5...D2>															
1	Double the nominal value															
D3-D2	<LVDS CURR> LVDS current setting for data outputs															
00	3.5 mA															
01	4 mA															
10	2.5 mA															
11	3 mA															

例如下图为 DS25BR110 带均衡 EQ 功能的缓冲器 BUFFER，差模输入电压 $V_{\text{TH}}/V_{\text{TL}}$ 最小为 $\pm 100\text{mV}$ ，差模输出幅值 V_{OD} 为 $\pm 350\text{mV}$ 。

DS25BR110



SNLS255E – MARCH 2007 – REVISED APRIL 2013


www.ti.com

DC Electrical Characteristics

Over recommended operating supply and temperature ranges unless otherwise specified. (1)(2)(3)

Parameter		Test Conditions	Min	Typ	Max	Units
LVDS OUTPUT DC SPECIFICATIONS (OUT+, OUT-)						
V _{OD}	Differential Output Voltage		250	350	450	mV
LVDS INPUT DC SPECIFICATIONS (IN+, IN-)						
V _{ID}	Input Differential Voltage		0		1	V
V _{TH}	Differential Input High Threshold	V _{CM} = +0.05V or V _{CC} -0.05V		0	+100	mV
V _{TL}	Differential Input Low Threshold		-100	0		mV

DS25BR110 同时具备均衡功能,可以解决码间干扰问题(码间干扰问题其实可以理解成不同码型对应不同频率,插入损耗不同引起的问题)。例如下图为 DS25BR110 的测试连接拓扑,差分信号(CML/LVDS/LVPECL 是不同的差分信号接口电平标准)经过长线缆传输,到达 DS25BR110 的输入端,经过均衡 EQ 后输出 LVDS 信号给 ASIC/FPGA。



下图为经过 70inch FR4 走线传输的 2.5Gbps 信号,下图左为经过 DS25BR110 前的信号,从眼图看信号已经无法分辨;下图右为经过 DS25BR110 均衡处理后的信号,从眼图看信号质量已大幅改善,基本已解决码间干扰和幅值衰减问题。




Figure 17. A 2.5 Gbps NRZ PRBS-7 After 70" Differential FR-4 Stripline
V: 100 mV / DIV, H: 75 ps / DIV




Figure 18. An Equalized 2.5 Gbps NRZ PRBS-7 After 70" Differential FR-4 Stripline
V: 100 mV / DIV, H: 75 ps / DIV

关于 LVDS 等高速信号的长距离传输设计,可以参考第八章 SI/PI 第 9 题高速信号传输路径设计。插损、码间干扰、均衡等内容页在第八章介绍。

9.2. 解答要点

LVDS 是最基础的高速差分接口，可以认为其他常见差分接口如 MIPI、HDMI 等都是 LVDS 基础上的变化与扩展，且有大量的差分接口标准是改变了 LVDS 共模/差模电压的变种。

校招建议能理解 LVDS 接口的拓扑原理、共模电压和差模电压、等长设计等。

社招建议能根据实际速率与芯片应用，处理 1 时钟线+多数数据线的 LVDS 等长与 PCB 设计问题；能对 LVDS 信号进行测试、调试与优化（例如调整采样沿相位或增加驱动强度）；会使用 LVDS 的中继与 EQ 方案，解决长距离传输问题。

9.3. 关联资料或视频

Ti 《LVDS Owner's Manual》

10. 千兆网接口原理

10.1. 解答

使用普通网线（超五类/六类双绞线）传输的千兆网 1000BASE-T 目前应用非常广泛的计算机通信接口，在工业领域也有很多应用。提到“千兆”网，大家可能认为它的信号速率很高，然而实际千兆网信号线的最高频率仅有 125MHz，使用 1GHz 带宽的示波器即可完成各项测试。关于千兆网的知识，建议主要理解 RGMII 接口、MDI 接口、RJ45 连接器的相关知识。

10.1.1. OSI 以太网七层协议


OSI 以太网七层协议从上到下包括应用层（Application）（HTTP 网页、FTP、电子邮箱、DNS、Telnet 远程登录）、表示层（Presentation）、会话层（Session）、传输层（Transport）（TCP/UDP）、网络层（Network）（IP）、数据链路层（Data Link）、物理层（Physical）。

硬件设计主要涉及 **物理层与数据链路层**：物理层是 OSI 模型的最底层，负责将数据转换为电信号、光信号或无线电波等物理介质可以传输的形式；这一层不关心数据的含义或格式，只负责比特(bit)的透明传输。数据链路层在物理层提供的比特流服务基础上，建立可靠的数据传输链路，这一层的主要任务是实现相邻节点间的可靠数据传输（帧 Frame，物理地址寻址 MAC、CRC 校验等）。

尤其关注最底层物理层，涉及传输介质（双绞线电缆/光纤/无线电波），编码，电平，速率等。例如 1000BASE-T 的 1000 表示 1000Mbps 速率，-T 表示双绞线即网线；同理有 1000BASE-X 为光纤传输等。

10.1.2. 千兆网接口拓扑

从电路拓扑上来讲，千兆网接口包括主控（MAC），千兆网芯片（PHY），网络变压器，RJ45 接口。从网线开始，经过网口连接器（RJ45），经过网络变压器隔离，到千兆网芯片 PHY，是通过 MDI 接口传输的，4 对差分信号，PAM5 电平；千兆网芯片 PHY 与主控芯片 MAC 间通信有 2 个通路，控制通路的 MDIO 接口（低速）与数据通路的 RGMII 或 GMII 接口（高速）



下图为千兆网芯片 PHY RTL8211 的架构图，图中有 ADC 和 DAC，因此 PHY 芯片是一种数字模拟混合芯片。网口有自分离技术（Echo Canceller），可以把 MDI 接口的发送和接收信号分离开来，故可以**全双工千兆**。





Figure 3. Block Diagram

10.1.3. 千兆网芯片 PHY 电路设计

下图为某 SOC 开发板原理图，其中使用的千兆网芯片是 YT8531（裕泰），为国产芯片，与之 pin-to-pin 兼容的是瑞昱 RTL8211（台湾），景略 JL2121 等。



主要分为几个部分：


1.RGMII 接口：共 12 根线，单端信号，包括 6 根 TX 线 TXCLK/TXCLT/TXD0-3 与 6 根 TX 线 RXCLK/RXCLT/RXD0-3。PHY 与 MAC（主控）通信的数据接口，125MHz 时钟，TX 和 RX 均为 4 线数据+1 线时钟+1 线控制，DDIO（双沿采样，数据线 TXD/RXD 均是在时钟的上升沿和下降沿各采一次样）；这里有一个采样沿延迟配置的问题需要注意。

RGMII 接口速度为 $125\text{MHz} \times 2 \text{ (双沿采样)} \times 4 \text{ 线数据} = 1000\text{Mbps}$ ，即千兆。

RGMII 接口信号方向：其 RXD 数据方向为 PHY→MAC，可以理解成传递的是单板从网线接受到的数据；TXD 数据方向为 MAC→PHY，可以理解成传递的是主控芯片对外发送的数据。所以 RXD0-3/ RXCLK/ RXCTL 都有接 22~33 欧串阻，做发送端阻抗匹配。TX 这 6 根线的串阻在靠近主控芯片端。

RGMII 接口电平：电平可以配置，支持 1.5/1.8/2.5/3.3V 标准。

RGMII 接口相位：PHY 的 RGMII 接口支持时钟相位延迟，可以开启或关闭此功能（2ns 延迟；TX 和 RX 可以分别开启）（出自 RTL8211 手册 10.6.2 RGMII Timing Modes）。



由图中可见，未开启时钟延时，时钟与数据相位相同，不便于采样，必须主芯片内部支持延时才能成功采样。开启 2ns 时钟延时后，采样沿刚好对应数据稳定状态，建立时间和保持时间都较充足，便于采样（125MHz 的 RGMII 时钟 TXCLK/RXCLK 对应一个周期 8ns）。


2.MDIO接口：理解成 PHY 与 MAC（主控）间的配置专用低速接口即可（需要上拉电阻，拓扑类似 IIC，但是实际 IO 模式为三态门即高阻输入状态与推挽输出状态，速度等级、协议等都有区别）。用于配置 PHY 芯片状态、读取寄存器、读取 PHY 地址、获取 LINK 状态等操作。MDIO 最多挂载 32 个设备，需要接上拉电阻 1.5~2K，速度 2.5MHz~25MHz（不同供应商的 MDIO 速度可能有区别；例如 RTL8211 的 MDC 最小周期 80ns，换算速度最高为 12.5MHz 出自 RTL8211 手册 10.6.1 MDC/MDIO Timing）

Table 57. MDC/MDIO Management Timing Parameters

Symbol	Description	Minimum	Maximum	Unit
t_1	MDC High Pulse Width	32	-	ns
t_2	MDC Low Pulse Width	32	-	ns
t_3	MDC Period	80	-	ns
t_4	MDIO Setup to MDC Rising Edge	10	-	ns
t_5	MDIO Hold Time from MDC Rising Edge	10	-	ns
t_6	MDIO Valid from MDC Rising Edge	0	300	ns

3.MDI 接口：PHY 与网变-RJ45-网线之间的接口，4 对差分线，PAM5 电平，内嵌时钟。

PAM5 电平即差分线间压差可以为 0V，±0.5V，±1V 五种电压，分别表示 0，±1，±2，则一个采样周期可以通过编码传输 2bit 二进制数。由下图可见，MDI 接口的周期为 8ns，故频率为 125MHz，4 对差分总带宽为 125M*2（PAM5）*4（4 对差分）=1000Mbps



上图为千兆网模式 4 测试波形，可见发送的信号幅值是接近 $\pm 1V$ 幅值的。
由于千兆网对外 MDI 接口最高速度仅有 125MHz，故使用带宽 1GHz 的示波器即可正常测试。

4. PHY 芯片的其他引脚：

INT 与 RSTn：PHY 芯片的中断与复位引脚，一般固定 3.3V。

时钟引脚：包括 PHY 芯片的输入 25MHz 时钟，和输出 125MHz 时钟。

指示灯引脚：用于 RJ45 座子的指示灯，LINK/ACTIVE/速度指示等

电源引脚：包括 1.0V 数字电源/模拟电源，3.3V 数字电源/模拟电源，IO 电源。PHY 芯片一般自带 1.0V 电源，分为开关电源/LDO 两类。

EPAD：散热焊盘，同时也是 GND 网络


10.1.4. RJ45 接口线序

RJ45 接口为 4 对差分双绞线,制作水晶头时需要保证线序正确，否则可能网络不通或千兆降级到百兆。尤其注意 RJ45 的 3-4-5-6 线序：线序 1&2 是差分对 A，线序 3&6 是差分对 B，线序 4&5 是差分对 C，线序 7&8 是差分对 D


线序	信号定义	线色
1	DATA_A+	白橙
2	DATA_A-	橙
3	DATA_B+	白绿
4	DATA_C+	蓝
5	DATA_C-	白蓝
6	DATA_B-	绿
7	DATA_D+	白棕
8	DATA_D-	棕



网变与 RJ45 连接时也要注意 3-4-5-6 线序，其中 3 和 6 是一对差分，4 和 5 是一对差分。如果设计错，可能千兆网会变成百兆网（如果按照 1-2,3-4,5-6,7-8 这样顺序成对，则仅有 1-2 和 7-8 是差分对，仅能做百兆网通信）。




RJ45 分为两类，一类是最简单的不带网络变压器，实物和符号图如下：



这类 RJ45 有 8pin 信号线引脚（上左图 1-8 引脚），4pin LED 指示灯引脚（上左图 9-12 引脚），可能还有 2pin 金属外壳引脚（上左图 13,14 引脚）。金属外壳引脚要接到专用 HGND，做分地设计。实物为上中图。

这类需要自行设计网络变压器（网变实物图见上右图）防护电路，缺点是设计复杂、占空间大；优点是防护电路设计灵活，EMC 性能好。（一般用于工业级）


一类自带网络变压器，可以直接连接 PHY 的 MDI 接口，不需要网络变压器，例如下图为 HR915320 集成网变的 RJ45 内部架构示意图。此类 RJ45 内部集成了网变、初级防护的 Bob-Smith 电路，尺寸会比独立 RJ45 略大，但是小于独立 RJ45+独立网变，一般用于消费级产品。




10.1.5. 十兆网、百兆网与千兆网的区别

百兆网的 RJ45 接口仅使用了 4 芯，即 1-2,3-6，形成 2 对差分对，MDI 接口为 MLT-3 电平，速度 125MHz，编码为 8b/10b。

观察下图可见百兆网信号周期为 8ns，频率为 125MHz（做了 8b/10b 编码，故 125MHz 的数据带宽为 $125 \times 0.8 = 100\text{Mbps}$ ，一对差分对发送，一对差分对接收）



百兆网是容易测眼图的，因为 MLT-3 电平只有 2 层眼，且 TX 和 RX 分开。千兆网一般不测试眼图，因为有 PAM5 电平较复杂，且发送/接收共用差分对，波形叠加在一起不易分辨。



上图为百兆网 MDI 接口的 MLT3 波形，可见发送端幅值是可以达到 $\pm 1V$ 的。

十兆网 RJ45 接口物理连接上也是 2 对差分，1 对发送，1 对接收；MDI 电平为单电平差分对 $> \pm 1V$ ，曼彻斯特编码，频率为 20MHz。下图为实测随机波形，可见周期约为 50ns，幅值 $\pm 2.4V$ 。




图 14 10BASE-T 伪随机序列波形

百兆网、十兆网 PHY 芯片与主控间的通信方式有 2 大类，1 类是使用 SPI 接口（SPI 速度一般小于 100MHz），1 类是使用较 RGMII 速度更低的 MII 或者 RMII 接口。

百兆 PHY 若使用四线数据 TXD/RXD0-3 MII 接口, 则时钟和数据频率为 25MHz; 若使用两线数据 TXD/RXD0-1 RMII 接口 则时钟和数据频率仍为 25MHz (双沿采样)。

十兆 PHY 与主控间通信若使用四线数据 MII 则时钟和数据频率为 2.5MHz。

10.1.6. 千兆网的 PCB 设计

千兆网的 PCB 设计主要有三个要点: RGMII 接口, MDI 接口, 隔离与分地设计。

RGMII 接口: 下图为 RK3588 的 RGMII 接口设计要求

RGMII PCB 设计注意事项:

1、常规走线要求如下表 7-15 所示。

参 数	要 求
走线阻抗	单端 50ohm $\pm 10\%$
(TXD{0-3}, TXEN) to TXCLK 等长	<120mil
(RXD{0-3}, RXDV) to RXCLK 等长	<120mil
走线长度	<5 inches
RGMII 信号线之间间距	建议 ≥ 2 倍 RGMII 线宽
RGMII 与其它信号间距	建议 3 倍 RGMII 线宽, 至少 2 倍 RGMII 线宽

对于 RGMII 接口的等长控制可以参考 RK3588 的标准, 数据线 TXD0-3 以 TXCLK 为基准, 数据线 RXD0-3 以 RXCLK 为基准, 按照 120mil 做等长控制。

RGMII 特征阻抗为 50 欧, 走线长度尽量不要超过 5000mil; 线距至少按照 3w 设计。

MDI 接口:


由于 4 对 MDI 接口无随路时钟, 为内嵌时钟, 故仅需严格控制对内等长。MDI 差分对可以按照对内 5mil (P-N 间), 对间 100~200mil 等长控制 (例如 MDIAP/N 与 MDIBP/N 之间)。

MDI 特征阻抗为差分 100 欧, 走线长度尽量不要超过 2000mil; 差分对间线距至少按照 5w 设计。

隔离与分地设计:

RJ45 部分的地平面 (包括 RJ45 金属外壳, 一般会连接到设备外壳与设备接地) 需要与单板内部 GND 进行隔离, 防止 EMC 干扰耦合到单板内部; 隔离主要通过网络变压器与分地实现。

RJ45-网变尽可能靠近, 面积尽可能小; 网变下方要挖空+分地, 保证隔离度; RJ45 与网变附近尽量避免走线, 拉开距离。



醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播

网变初级+RJ45 的 HGND (下图中的 Earth GND) 与板上其他 GND 或信号网络/信号或电源层至少分隔 20mil。

□ 地面接地隔离

地面接地应与电路板的其余部分隔离至少 20 密耳,与所有层保持隔离。图 2-6 显示了这方面的一个示例。




图 2-6. 接地和地面接地隔离

10.2. 解答要点

千兆网设计接口是一种标准化较强(多个厂家有兼容芯片,方案基本固定)、有一定难度、知识点相对较多较杂的设计,主要需要关注以下四点:

1. 主控与 PHY 芯片间的 RGMII 接口,包括电平、采样沿、速率、双沿采样
2. PHY 芯片与网变-RJ45-网线间的 MDI 接口,包括 PAM5 电平、千兆速率的实现、RJ45 线序等
3. PHY 芯片电路设计,例如 RGMII 电平和采样沿配置等
4. 千兆网的 PCB 设计,包括 RGMII 与 MDI 的高速设计,PCB 的隔离与防护设计。

对于千兆网,校招若项目相关千兆/千兆设计则建议可以按照官方 DEMO 实现电路设计即可,理解 RGMII 与 MDI 接口特点,基本了解 PCB 设计要点即可。

社招建议理解整个千兆网设计,能够配合软硬件联调,能够进行故障定位(例如确定故障在 主控-PHY 之间还是 PHY-RJ45 之间),理解千兆网设计易错点(RGMII 2ns 采样沿、RGMII 电压配置、RJ45 的 3-4-5-6 线序等),能够配合 EMC 设计与调试(千兆网容易出现 RE 辐射超标或 SURGE 不通过等问题)。

10.3. 关联资料或视频

由于千兆网设计较为复杂,限于篇幅,本题目中仅介绍了和接口相关的内容(主要是主控与千兆 PHY 之间的 RGMII 和 MDI 这 2 个接口)。如果想详细了解千兆网相关内容,可以参考醒工硬件免费视频《千兆网网口 1000BASE-T 电路设计-1~5》,以及课件第七章额外赠送的 PDF 文档《千兆网接口 1000BASE-T 电路设计.pdf》。

TI《以太网 PHY PCB 设计布局检查清单》

瑞芯微《RK3588 PCB 设计指导白皮书》


MICROCHIP《千兆位以太网设计指南 AN2054》

11. HDMI 接口原理

11.1. 解答

11.1.1. HDMI 接口示意图与简介

以下图为例讲解 HDMI 接口的线序定义与电平标准。下图为某 SOC 的 HDMI 接口示意图。



需要关注的引脚主要包括 4 对高速差分线：

- 1 对差分时钟 HDMI_TXCLK P/N;
- 3 对差分数据 HDMI_TX0~3 P/N;

另外还有 4 根低速单端信号线：

DDC 接口 SCL 与 SDA（其实就是 IIC），HPD（热拔插检测，Hotplug-detect），CEC（HDMI 设备互联接口，非必要）

另外 HDMI 接口还有 5V 供电与 GND。

图中的 U12 与 U13 是高速差分信号的 EMC 防护器件 TVS，VD1~VD5 是单端低速信号的 EMC 防护器件 TVS（主要做 ESD 防护，信号速率越高则要求 TVS 的结电容越小）。

11.1.2. HDMI 接口差分信号幅值与拓扑

HDMI 的差分对拓扑结构如下，其中 $AV_{CC}=3.3V$ ， $R_T=50\Omega$ 。Transmitter 即为发送端，例如主芯片 SOC、显卡 GPU 等。Receiver 即为接收端，例如 LCD 显示器。中间 Z0 表示单端阻抗 50 欧、差分阻抗 100 欧的传输线缆。




Figure 4-22 Conceptual Schematic for one TMDS differential pair

HDMI 的差分对电平为 TMDS 电平，高值为 $AV_{CC}=3.3V$ ；差模电压即下图的 V_{swing} 电压，根据发送端和接收端会有不同幅值要求。（下图左为测量单根信号线波形，下图右为差分探头测试波形）




Figure 4-23 Single-ended Differential Signal




Figure 4-24 Differential Signal

TMDS 电平信号幅值：Source 端即发送端，空闲时信号为 3.3V，差模（ V_{swing} 电压）AC 信号为 $\pm 400\sim 600mV$ （测试点为发送端 Receptacle 即插座）




Figure 4-29 Balanced Source Test Load

Table 4-23 Source DC Characteristics at TP1

Item	Value
Single-ended standby (off) output voltage, V_{OFF}	$AV_{CC} \pm 10mVolts$
Single-ended output swing voltage, V_{swing}	$400mVolts \leq V_{swing} \leq 600mVolts$
Single-ended high level output voltage, V_H	if attached Sink supports only $\leq 165MHz$: $AV_{CC} \pm 10mVolts$ if attached Sink supports $>165MHz$: $(AV_{CC} - 200mVolts) \leq V_H \leq (AV_{CC} + 10mVolts)$
Single-ended low level output voltage, V_L	if attached Sink supports only $\leq 165MHz$: $(AV_{CC} - 600mVolts) \leq V_L \leq (AV_{CC} - 400mVolts)$ if attached Sink supports $>165MHz$: $(AV_{CC} - 700mVolts) \leq V_L \leq (AV_{CC} - 400mVolts)$

Sink 端即接收端，差模 AC 幅值需大于 $\pm 150\text{mV}$ 才能被正确识别；不能超过 $\pm 1200\text{mV}$ ，否则会损坏设备或无法识别。




Figure 4-31 HDMI Sink Test Points

Table 4-25 Sink Operating DC Characteristics at TP2

Item	Value
Input Differential Voltage Level, V_{diff}	$150 \leq V_{diff} \leq 1200 \text{ mVolts}$
Input Common Mode Voltage, V_{icm1}	if Sink supports only $\leq 165\text{MHz}$: $(AV_{cc} - 300\text{mVolts}) \leq V_{icm1} \leq (AV_{cc} - 37.5\text{mVolts})$ If Sink supports $> 165\text{MHz}$: $(AV_{cc} - 400\text{mVolts}) \leq V_{icm1} \leq (AV_{cc} - 37.5\text{mVolts})$
V_{icm2}	$AV_{cc} \pm 10\text{mVolts}$

11.1.3. HDMI 差分对信号速率

差分通道：在 HDMI 2.1 版本之前，均为 1 对差分时钟+3 对差分数据的架构；HDMI 2.1 版本新增 FRL 模式，为 4 对差分 SERDES 数据内嵌时钟（类似 PCIe）

HDMI 标准、速度与支持的分辨率如下（有一些过渡标准或者硬件信号速率未改变的标准已忽略）。

标准版本	总传输带宽	总数据带宽	数据差分对传输速率	支持分辨率
HDMI1.0	4.95Gbps	3.96Gbps	1.65Gbps	1080p@60Hz
HDMI1.4	10.2Gbps	8.16Gbps	3.4Gbps	4K@30Hz
HDMI2.0	18.0Gbps	14.4Gbps	6.0Gbps	4K@60Hz
HDMI2.1	48.0Gbps	42.6Gbps	12.0Gbps	8K@30Hz

总传输带宽是指 HDMI 接口上传输的所有数据带宽，包括编码后的图像数据、同步信息、控制信息等；总数据带宽仅包括编码后的图像数据带宽。数据差分对传输速率指每个差分对上的总传输速率，例如 HDMI1.0~2.0 是 *3 后等于总传输速率，HDMI2.1 是 *4 后等于总传输速率。（硬件工程师主要关注数据差分对传输速率，对应 HDMI 接口的物理层，因为波形测试时信号就是此频率）

差分时钟频率：差分时钟频率较低，与分辨率、帧率有关。

时钟频率 = H_{pix} （水平方向像素数）* V_{pix} （垂直方向像素数）* fps （每秒帧率），例如典型的 1080p 分辨率， $1920 \times 1080 @ 60\text{Hz}$ 时钟频率为 2200 （其中有效点 1920 ）* 1125 （其中有效点 1080 ）* $60 = 124,416,000 = 148.5\text{MHz}$ （传输像素点是 VESA 协议规定的）。

同理 4K（ 3840×2160 ）@ 30Hz 的时钟速率为 297MHz 。

4K (3840x2160) @60Hz 的时钟速率为 594MHZ。
8K (7680x4320) @30Hz 的时钟速率为 1188MHZ。

11.1.4. HDMI 接口其他引脚功能

+5V: HDMI 接口带 5V 电源, 发送端电压 4.8~5.3V, 接收端电压 4.7~5.3V, 过流保护小于 0.5A。(由于电源电压 5V, 故其他低速信号包括 IIC 和 HPD 均以 5V 为标准)

DDC: Display Data Channel, 包含 SCL 和 SDA 两根数据线, 是一种专用的 IIC 接口, 电平 5V, 上拉电阻 1.5K~2K。

Table 4-35 Maximum Capacitance of DDC line

Item	HDMI Source	Cable Assembly	HDMI Sink
SDA - DDC/CEC Ground	50pF	700pF	50pF
SCL - DDC/CEC Ground	50pF	700pF	50pF

Table 4-36 Maximum Capacitance of DDC line for Automotive

Item	HDMI Source	Cable Assembly			HDMI Sink
		Automotive Cable	CE Relay Cable	Automotive Relay Cable	
SDA - DDC/CEC Ground	50pF	700pF	210pF	490pF	50pF
SCL - DDC/CEC Ground	50pF	700pF	210pF	490pF	50pF

Table 4-37 Pull-up Resistance on DDC Lines

Item	Value
Source Pull-up resistors for SCL and SDA signals	minimum 1.5k ohms, maximum: 2.0k ohms
Sink Pull-up resistors for SCL signal	47k ohms, $\pm 10\%$

热插拔检测 HPD: Hot Plug Detect 引脚(简称 HPD), 高电平表示有设备接入, 主设备会继续通过 IIC 去读取从设备型号。从设备可以拉低 HPD 引脚至少 100ms 再重新拉高, 让主设备重新读取。所以对于主设备而言, HPD 引脚是输入; 对于从设备而言, HPD 引脚是输出。HPD 引脚是一个 5V 电平的引脚, 低电平阈值为 0.4V, 高电平阈值为 2.4V。

Table 4-38 Required Output Characteristics of Hot Plug Detect Signal

Item	Value
High voltage level (Sink)	Minimum 2.4 Volts, Maximum 5.3 Volts
Low voltage level (Sink)	Minimum 0 Volts, Maximum 0.4 Volts
Output resistance	1000 ohms $\pm 20\%$

11.1.5. HDMI 接口的 PCB 设计

下图出自 RK3588 PCB 设计白皮书, 是对 HDMI 接口的 PCB 设计约束。

参 数	HDMI2.0要求	HDMI2.1要求
走线阻抗	差分 100ohm $\pm 10\%$	
差分对内最大时延差	<6mil	
时钟与数据等长要求	<480mil	
走线长度	<6inches	<4inches
电容要求	/	220nF $\pm 20\%$, 建议用 0201 封装
差分对间间距	建议大于等于 5 倍 HDMI 线宽	建议大于等于 7 倍 HDMI 线宽
HDMI 与其它信号间距	建议大于等于 5 倍 HDMI 线宽	建议大于等于 7 倍 HDMI 线宽
各信号所允许过孔数量	建议不超过 2 个	建议不加过孔
ESD	/	I/O 对地电容不超过 0.2pF

HDMI 的 PCB 设计主要包括 PCB 传输线阻抗、对内和组内等长、走线长度、差分对间距、过孔数、回流地孔等。

传输线阻抗：即 PCB 走线的阻抗控制，HDMI 接口的 4 对差分对特征阻抗为**差分 100 欧**。**参考层需尽量保证完整。**

等长：差分对内 P 和 N 等长可以按照 5mil 控制；差分对组内等长（即数据线差分对于时钟线差分对最大走线长度差异）可以按照 480mil 控制（此标准为 HDMI2.0/2.1，故更低速度等级的 HDMI1.0~1.4 也可以按照此长度控制等长，甚至略微放宽组内等长标准）。

走线长度：HDMI2.0 为最长 6inch（即 6000mil 走线长度），HDMI2.1 为最长 4inch（即 4000mil 走线长度）。限制最长走线长度的原因是 PCB 走线会有插入损耗（简称插损），高速信号在长距离传输时会有衰减和码间干扰问题，走线长度过长会使接收端幅值无法满足需求（例如无法达到 $\pm 150\text{mV}$ 阈值）。更低速度等级的 HDMI1.0~1.4 可以较 HDMI2.0 放宽标准，适度延长走线长度。

差分对间间距：HDMI2.0 建议间距大于 5 倍线宽，HDMI2.1 建议间距大于 7 倍线宽。这个间距一般指边缘距离，而非中心距。

过孔数量：HDMI2.0 建议过孔数量不超过 2 个（例如 6 层板，HDMI 连接器在 TOP 层，主控 SOC 在 BOT 层，则传输线可以 TOP 层-过孔-L3 内层走线-过孔-BOT 层；注意过孔时尽量添加回流地孔），HDMI2.1 建议不添加过孔。这里的过孔是指通孔板的过孔，因为过孔会造成阻抗不连续，且有残桩问题；如果必须增加较多过孔，可以使用 HDI 的盲埋孔，或者背钻工艺。（关于通孔板，背钻，盲埋孔的高速信号特性，可以见第八章 SIPI 第 9 题“考虑信号完整性，高速信号传输路径应如何设计？”）

TVS：选择 ESD 防护器件时，需关注 TVS 的布局位置，需**尽可能靠近 HDMI 连接器**；另外 TVS 的结电容需注意，一般 HDMI2.0 及以下可以选择 $<0.35\text{pF}$ 结电容的 TVS，HDMI2.1 可以选择 $<0.15\text{pF}$ 的 TVS。

特殊的 PCB 设计要求：为保证回流路径，可以给差分对增加回流地孔；连接器位置为保证阻抗连续，焊盘可能需要做挖空；线路上的 TVS 焊盘下方可能也需要做挖空。（可以见第八章 SIPI 第 9 题“考虑信号完整性，高速信号传输路径应如何设计？”）

上述内容中有些是通用的高速信号 PCB 设计准则（例如差分阻抗 90/100 欧，P-N 对内等长 5mil，过孔尽量不超过 2 个，差分对之间的间距根据速度等级需 3W/5W/7W 等），在不同接口设计时可以相互印证。（例如在 12.1.5 章节，PCIE 与 USB 接口的 PCB 设计，其实设计的约束和思路很接近）

11.2. 解答要点

目前较为常见的显示类接口有 HDMI、DP、LVDS、MIPI-DSI 等接口，其中应用最广泛、通用性最强的是 HDMI 接口。

校招建议掌握 HDMI 的架构（1 对差分时钟，3 对差分数据，4 根单端信号，电源，GND）及信号线分别的功能、电平、速度等级即可；基本掌握 HDMI 的 PCB 设计准则（高速信号的设计准则是类似的）。

社招建议理解 HDMI 的编码协议，不同版本的时钟频率与信号线传输速率等级，理解和掌握 PCB 设计准则，HDMI 的信号测试方法（例如测试位置，阈值，眼图要求，一致性测试等），有条件可以自行阅读 HDMI 协议。

11.3. 关联资料或视频

HDMI 协议 1.4【HDMI Specification 1.4】

nVidia_Jetson_Product_Design_Guide_DG-10141

RK3588 PCB 设计指导白皮书

12. PCIE 与 USB 接口简介

12.1. 解答

PCIE 和 USB 是目前通用度非常高的接口，通用性强、速度快、扩展性强。将二者放在一起是因为它们有很多相似之处，PCB 设计规则也相近，且在 SOC 平台中经常做互相转换。

12.1.1. PCIE 接口简介

PCIE 从 1-6 代 gen1~6，速度逐步提升，编码效率不断提高。Gen1~5 使用的都是二值电平（即 0/1），Gen6 使用的是 PAM4 电平（类似千兆网的 MDI 接口）。

X1~X16 即高速差分对 lane 数，X1 为 1 路上行+1 路下行，X16 为 16 路上行+16 路下行。

PCIE 代数	单 lane 速率 Gbps	编码方式	X16 带宽 GB/s
Gen1	2.5	8b/10b	4
Gen2	5	8b/10b	8
Gen3	8	128b/130b	15.75
Gen4	16	128b/130b	31.5

在做 PCIE 设计时，需要计算 PCIE 带宽，包含 Gen 代数影响的单 lane 传输速率：

以 Gen2 为例，单 lane（即 X1）速率为 5Gbps，考虑编码效率 8b/10b 为 80%，故 X16 的总带宽（按 GB/s 计算而非 Gb/s）为 5Gbps*80%（8b/10b 编码效率）*16lane/8（Gbps → GB/s 换算）=8GB/s；若 PCIE 资源仅有 X4，则总带宽为 2GB/s。总带宽与 lane 数成正比。

而 Gen3 的单 lane 速率为 8Gbps，编码方式为 128b/130b，编码效率编码方式为 98.5%，


故 X16 的总带宽为 $8\text{Gbps} \times 128/130$ (编码效率) $\times 16\text{lane} / 8$ (Gbps $\rightarrow$ GB/s 换算) $= 15.75\text{GB/s}$ 。

PCIe Gen3 以后应用了一些特殊技术用于保证高速传输路径的信号完整性,例如预加重、去加重等,用于应对传输线插损衰减与码间干扰等问题。(这部分在第八章 SIPI 信号完整性会有介绍)

12.1.2. *PCIe 接口电路设计

以 PCIe 采集卡为例,介绍 PCIe 接口的信号线定义与功能;对 PCIe 有兴趣的朋友可以做简单了解。

PCIe 设备可以分为两类,即 RC (Root Complex) 与 EP (Endpoint),可以简单认为 CPU+主板是 RC 设备,板卡 (Add-in Card) 是 EP 设备。



以 75W Slot 插槽为例, +12V/+3.3V/3.3V_AUX 的供电限流分别为 5.5A (66W) /3A (9.9W) /375mA (1.24W)。从功能来讲, +12V 和+3.3V 都可以用于做采集卡的主功率供电;而 3.3V_AUX 一般仅用于做睡眠/唤醒等特殊功能。当 PCIE 进入睡眠节能状态时, 主板的+12V 和+3.3V 供电会断掉, 而 3.3V_AUX 会持续供电, 等待唤醒。


Power Rail	10 W Slot	25 W Slot	75 W Slot
+3.3V			
Voltage tolerance	± 9% (max)	± 9% (max)	± 9% (max)
Supply Current	3.0 A (max)	3.0 A (max)	3.0 A (max)
Capacitive Load	1000 μ F (max)	1000 μ F (max)	1000 μ F (max)
+12V			
Voltage tolerance	± 8%	± 8%	± 8%
Supply Current	0.5 A	2.1 A (max)	5.5 A (max)
Capacitive Load	300 μ F (max)	1000 μ F (max)	2000 μ F (max)
+3.3Vaux			
Voltage tolerance	± 9% (max)	± 9% (max)	± 9% (max)
Supply Current			
Wakeup Enabled	375 mA (max)	375 mA (max)	375 mA (max)
Non-wakeup Enabled	20 mA (max)	20 mA (max)	20 mA (max)
Capacitive Load	150 μ F (max)	150 μ F (max)	150 μ F (max)

GND: 金手指上的 GND 引脚数量很多, 一方面作为供电回流, 另一方面作为高速信号回流路径。

低速信号:

SMCLK/SMDAT: PCIE 的 SMBUS 总线, 是一种特殊的 IIC 接口, 可用于传输和监控板卡供电、温度、风扇状态等。可以不使用。

PRSENT1 与 PRSENTx1/x4/x8: PCIE 的插入检测引脚。PCIE 通过读取这些引脚的状态, 确认板卡 (Add-in Card) 是否已经插入 PCIE 插槽, 以及插入的板卡是 X1/X4/X8, 便于主板分配 PCIE 资源 (例如大部分主板至少有 X16 资源, 则可以分成 1 个 X16, 或 2 个 X8, 或 4 个 X4 等)



WAKE#: 可选, 开漏输出, 用于唤醒功能, 由板卡发送给主板。


PERST#: 复位信号, 由主板发送给板卡。

高速信号: 此 X8 采集卡包括 1 路时钟, 8 路 TX 高速差分信号, 8 路 RX 高速差分信号。

时钟信号 PCIE_CLK_P/N 频率为 100MHz, 频偏为 ± 300 ppm 以内; PCIE 对时钟频偏要求宽松且支持时钟展频, 但是对时钟抖动要求严格。虽然 PCIE 有时钟, 但是 **PCIE 的数据通路是内嵌时钟的, 不需要做组内等长** (通过 8b/10b 或 128b/130b 编码, 内嵌时钟, 数据采样通过 CDR 时钟数据恢复功能)。

金手指上 PCIE_TX0~7_P/N 的信号方向为 EP→RC, 这些信号需要加 100nF 电容 (PCIEgen2.0) 做交流耦合 (若 PCIEgen3.0 则为 220nF), 电容放置在靠近金手指位置。

金手指上 PCIE_RX0~7_P/N 的信号方向为 RC→EP。



12.1.3. USB 接口简介

日常工作与开发中接触到的 USB 大致可分为 1.0/2.0/3.0 三个等级。三个等级分别有不同的通信速度与供电能力。


标准	速度等级	供电	
USB1.0	Low Speed 1.5Mbps Full Speed 12Mbps	5V 0.5A	半双工
USB2.0	High Speed 480Mbps	5V 0.5A	半双工
USB3.0	Super Speed 5Gbps	5V 0.9A	全双工

USB 供电电压为 $5V \pm 5\%$ ，故一般 $4.75V \sim 5.25V$ 都是正常的，长 USB 线缆+大电流时压降会较为严重，需要注意。

设计 USB3时要关注信号方向与耦合电容放置:

USB3 包括 3 对差分对,包括 1 对 USB2.0 的 D+/D-,信号方向为双向,最高速率 480Mbps; 3.0 新增的 1 对高速发送 SSTX+/-,信号方向为主控芯片→从设备,在 主控末端靠近连接器要加 100nF 交流耦合电容,最高速率 5Gbps; 3.0 新增的 1 对高速接收 SSRX+/-,信号方向为从设备→主控芯片,最高速率 5Gbps。

12.1.4. USB 接口电路设计



USB3 接口架构如上图所示（以 HOST 端为例），左侧为主控 SOC，右侧为 USB3.0 连接器。接口共 3 对差分信号，分别是 USB2.0 的 D⁺/D⁻，与 USB3.0 的 SSRX⁺/SSRX⁻、SSTX⁺/SSTX⁻。


D P/N为双向, 480Mbps。

SSRX P/N 方向为连接器→主控，5Gbps。

SSTX_P/N 方向为主控→连接器，5Gbps；注意 SSTX 上需要加 100nF 电容做交流耦合。

3 对差分信号均需要增加 TVS 用于 ESD 静电放电防护，需注意结电容参数；TVS 需尽可能靠近 USB 连接器。

若 USB 接口 RE 超标，则可能需要额外串联共模电感；若为方便调试，也可以在 D_P/N 和 SSRX_P/N 上串联 0 欧电阻；SSTX_P/N 已经串联了电容，尽量避免额外串联电阻；PCB 设计时电阻和电容焊盘都容易造成阻抗不匹配。



主控设备做 USB 外供电 (VBUS) 时需考虑限流，例如 USB2.0/3.0 供电限流分别为 5V 0.5A/0.9A；但是考虑到 USB 线缆压降与一定的余量，USB3 供电限流一般控制在 1.1~1.3A 左右，例如上图中使用 MT9700 做限流，其 EN 引脚高/低电平可以控制 USB 供电的通/断，其 ISET 引脚对地电阻可以配置供电限流 ($I = 6.8k\Omega / R_{set}(k\Omega)$ ，例如 5.1K 电阻对应 $6.8K/5.1K = 1.3A$ 限流)

12.1.5. PCIE 与 USB 接口的 PCB 设计

我们在 11.1.5 章节讨论了 HDMI 接口的 PCB 设计，其实高速信号的 PCB 设计思路是相近的，下面仅讨论 PCIE/USB 与 HDMI 的 PCB 设计不同的内容。

参 数	PCI-E2.0要求	PCI-E3.0要求
走线阻抗	差分 85ohm±10%	
差分对内最大时延差	<6mil	
差分对间等长要求	<6inches	
走线长度	<6inches	
电容要求	100nF ±20%，建议用 0201 封装	220nF±20%，建议用 0201 封装
差分对间间距	建议大于等于 4 倍 PCI-E 线宽	建议大于等于 5 倍 PCI-E 线宽
差分对内最大时延差(RefCLK)	<12mil	
走线阻抗(RefCLK)	差分 100ohm±10%	
PCI-E 与其它信号间距	建议>5 倍 PCI-E 线宽，至少>4 倍	建议>5 倍 PCI-E 线宽
各信号所允许过孔数量	建议不超过 2 个	

上图为 PCIE2.0/3.0 的 PCB 设计规则。PCIE2.0 每对差分信号线上速率为 5Gbps，PCIE3.0 每对差分信号线上速率为 8Gbps。

传输线阻抗：PCIE 的数据线差分对传输线阻抗一般为 80~90 欧之间，可以按照 85 欧设计，同样需要参考层完整，尽量不跨参考。


等长：差分对内 P 和 N 等长可以按照 5mil 控制；需要注意的是，PCIE 为内嵌时钟，故 PCIE 的差分对不需要和时钟做差分对组内等长，差分对互相间也不需要做组内等长。这点与 HDMI 不同。

电容要求：PCIE 为交流耦合，在 TX 差分对上需要串联电容，PCIE2.0 一般使用 100nF，

PCIE3.0 一般使用 220nF。

TVS：由于 PCIE 一般为内部接口，一般不做热拔插设计，不考虑 ESD，故不需要 TVS。

特殊的 PCB 设计要求：为保证回流路径，可以给差分对增加回流孔；如果做 PCIE 板卡，则金手指位置为保证阻抗连续，焊盘需要做挖空参考；交流耦合电容焊盘需要做挖空参考。



参 数	USB2.0要求	USB3.0要求
走线阻抗	差分 90ohm $\pm 10\%$	
差分对内最大时延差	<20mil	<6mil
走线长度	<6 inches	
各信号所允许过孔数量	建议不超过 4 个，不得超过 6 个	建议不超过 2 个
电容要求	/	100nF $\pm 20\%$ ，建议用 0201 封装
差分对间距	/	建议大于等于 4 倍 USB 线宽
USB 与其它信号间距	/	建议大于等于 4 倍 USB 线宽

上图为 USB2.0/3.0 的 PCB 设计规则。USB2.0 差分信号线 D+/- 速率为 480Mbps，USB3.0 差分信号线 SSTX+/- 与 SSRX+/- 速率为 5Gbps。从设计要求可以看出，USB3.0 由于速度快，要求严格很多。

传输线阻抗：USB 的数据线差分对传输线阻抗为 90 欧，同样需要参考层完整，尽量不跨参考。

等长：差分对内 P 和 N 等长可以按照 5mil 控制；需要注意的是，与 PCIE 类似，USB 为内嵌时钟，故差分对互相间也不需要等长。

电容要求：USB3.0 为交流耦合，在 SSTX+/- 差分对上需要串联电容，一般使用 100nF。

TVS 与共模电感：由于 USB 为对外接口，支持热拔插，故需要考虑 ESD 静电放电。TVS 结电容会对信号造成影响，故 USB2.0 要求结电容 <1.5pF，USB3.0 要求结电容 <0.5pF（TVS 在 PCB 设计时需要尽可能靠近 USB 连接器）。共模电感均可以使用 90Ω @100MHz 的型号。PCB 布局上从外到内为 USB 连接器-TVS 共模电感-AC 耦合电容（仅 TX 有，RX 没有）-主芯片。

特殊的 PCB 设计要求：为保证回流路径，可以给差分对增加回流孔；交流耦合电容焊盘需要做挖空。

12.2. 解答要点

USB 和 PCIE 设计有很多相似之处，且从目前的 SOC 资源角度来讲，USB 与 PCIE 接口资源往往是可以互相转换的。二者均仅需要做对内 P-N 等长，均为内嵌时钟，均为 TX 与 RX 数量相等，且在 TX 侧用电容做交流耦合。区别是 USB 支持热拔插且为对接接口需要考虑 ESD 防护，而 PCIE 一般为内部接口，一般不会热拔插，可以不做 ESD 防护。

关于 USB 与 PCIE 的设计，建议掌握其原理图结构与 PCB 设计规则（阻抗控制、等长规则、过孔数量、差分对间距等）等，能区分信号传输方向，掌握 USB 供电限流与接口 EMC 防护。

12.3. 关联资料或视频

RK3588 PCB 设计指导白皮书

nVidia_Jetson_Product_Design_Guide_DG-10141

PCI ExpressBase SpecificationRevision 1.0

PCI Express Card Electrimechanical Specification 1.1