


第五章-PCB Layout 设计规则

目录

第五章- PCB Layout 设计规则.....	1
1. PCB 布线 3W 原则	2
2. 相邻层信号为何要垂直走线?	3
3. 如何解释参考平面和返回路径?	3
4. 为何不能走线跨分割?	5
5. PCB 走线为何不能直角或钝角转弯	7
6. 主芯片去耦电容如何布置?如何理解去耦半径?	8
7. 为何要关注时钟走线? 晶体晶振、时钟走线如何设计?	10
8. PCB 铺铜的作用是什么? 铺铜时有那些注意点?	13
9. 包地线的功能是什么? 包地线如何打过孔?	15
10. 光耦、网变等隔离类器件下方铜皮为何要挖空?	16
11. 插件器件过孔焊盘等为何要使用十字花焊盘(热风焊盘)?	17
12. 模拟地和数字地如何分割和连接?	18
13. 电源和地层的 20H 原则	19
14. PCB 设计什么情况下要绕等长? 如何绕等长? 绕等长有哪些设计规则?	20
15. 常见 4 层板和 6 层叠层方案如何设计? 如何选取参考平面?	23
16. 走线阻抗与铜厚、线宽、层距的关系, 如何定性分析?	25
17. 一般 PCB 加工的最小孔径和走线的线宽线距是多少? 如何平衡性能与成本	26
18. 通孔板和 HDI 板的区别与优缺点? 什么是通孔, 什么是盲埋孔?	27
19. 开关电源 PCB layout 准则	29
20. 走线宽度、过孔直径与通流关系	30

1. PCB 布线 3W 原则


3W 原则是指两根走线的中心距为 $3W$ 以上； W 表示走线的线宽



两根信号线平行走线时，由于走线间的容性耦合和感性耦合，信号线间会产生串扰（crosstalk），互相干扰；如串扰发生在时钟信号线、复位信号线上，可能会使硬件系统无法正常采样、无法正常工作，甚至异常复位

故为降低信号线间的串扰，在 PCB 设计时要将相邻走线中心距保证 3 倍线宽以上， $3W$ 时串扰会降低 70%， $10W$ 时串扰可降低 98%

例如下图中的 case1 和 case2（图片出自《信号完整性揭秘于博士 SI 设计手记》），case1 实际中心距为 $2w$ ，case2 实际中心距为 $4w$ ，攻击信号上升时间 200ps，幅值 500mV，耦合长度 2000mil，可对比 case1 和 case2，case1 耦合到的干扰信号为 35mV，case2 耦合到的干扰信号约 3mV，可见加大平行走线间的间距可以有效降低串扰 crosstalk




总结：设计时尽可能保证平行走线间的间距；如果 PCB 信号线密度太大，可以适当降低间距要求（尤其是可以牺牲低速信号的走线间距）；对于关键信号，例如时钟信号、复位信号、高速差分对信号等，需要尽可能增大这类信号线与其他信号线的布线间距。

2. 相邻层信号为何要垂直走线？

相邻层信号如**长距离平行**走线，容易形成较大的**容性耦合**（可以想象相邻层的 2 根平行走线就像电容器的 2 个极板，而高速交变信号是可以通过电容器耦合的），引起串扰

故为降低相邻层信号走线间的串扰，需要尽可能减少其平行走线的长度，实现的方法就是相邻层信号走线互相垂直，可以使其容性耦合最小，串扰最小

如下图中红色和蓝色是**相邻层走线**，则尽可能保证走线互相垂直，减少平行段距离。



另外，如果 PCB 层数较多或者信号频率较高时，**尽可能用地层或者电源层**隔离开**相邻的信号层**，例如常见 6 层板堆叠方案为 L1 信号层-L2 GND-L3 信号层-L4 电源层-L5 GND-L6 信号层，则 3 个信号层间都是被电源或者地层隔开的。

3. 如何解释参考平面和返回路径？


信号传输需要两个基本要素：**信号路径**和**参考路径（返回路径）**，也就是说所有的信号传输均需要返回路径。如果只有信号路径而没有返回路径，就无法构成信号的传输。




参考平面提供信号返回路径，对信号的质量有很大影响，高速电路板设计都需要均匀、连续的**参考平面**，一般是**PCB 叠层的 GND 层或电源层**（对于高速交变信号，由于电源层和地层间的交流阻抗很小，故电源层也可以做返回路径）。

常见 6 层板堆叠方案为 L1 信号层-L2 GND-L3 信号层-L4 电源层-L5 GND-L6 信号层，则 **L1 信号层的参考平面为 L2 GND**，**L6 信号层的参考平面为 L5 GND**，**L3 信号层的参考平面为 L4 电源层和 L2 GND**（一般 PCB 叠层由于材料原因，L3 和 L4 距离较近，如下图，L3-L4 间距 0.215mm，L3-L2 间距 0.5mm，故 **L3 主要参考 L4**，次要参考 L2）

六层板1.6mm叠层结构及阻抗参数:

	铜厚:	H	0.0175	mm
	PP胶:	2116+1 (55%)	0.123	mm
	芯板:	不含铜	0.50	mm
	PP胶:	7628+1 (50%)	0.215	mm
	芯板:	不含铜	0.50	mm
	PP胶:	2116+1 (55%)	0.123	mm
	铜厚:	H	0.0175	mm
	压合厚度:	1.50	±0.10	mm
	成品板厚:	1.60	±10%	mm
	六层板压合结构图			


下图中（图片出自《信号完整性揭秘于博士 SI 设计手记》）仿真了微带线（即表层）走线的返回电流密度，可见**返回电流基本集中在参考平面的走线正下方**，返回电流密度接近正态分布。所以信号线下方需要有参考平面，且尽量不要有分割，否则会使走线阻抗突变，发生反射。



4. 为何不能走线跨分割？

走线跨分割是指走线的对应参考层不完整，走线参考了两个或以上的网络（这种情况在参考电源层时较容易出现）


如下图所示，是一个六层板设计，绿色走线是在 L3 SIG 层，蓝色是 L4 PWR 电源层，L3 走线的主参考平面是 L4 PWR 电源层，可见图中的 L3 SIG 层的 3 对差分信号是跨分割的。




为何不能走线跨分割？

从走线特征阻抗来看，**跨分割会让走线阻抗突变（变大），产生反射。**

下图出自《信号完整性揭秘于博士 SI 设计手记》，仿真了线宽 6mil，走线长度 600mil，走线距参考平面 4mil，经过 40mil 分割时的阻抗变化图，可见在完整参考上走线阻抗约为 55 欧，但是经过分割时阻抗突增到 85 欧，这种情况会影响信号质量




下图出自《信号完整性揭秘于博士 SI 设计手记》，可见上升沿为 50ps 的高速信号，在跨分割情况下，会由于反射产生约 20% 的过冲（但是对于上升沿 500ps 的低速信号基本无影响）



从返回路径来看，跨分割会**延长返回路径**（可以理解成返回路径会“绕路”绕过分割处），产生距离更长的电流环路，容易产生**串扰或对外辐射**。


故做 PCB 设计时尽可能保证参考平面完整，如果不得不跨分割，则可以使用电容跨接（缝合电容），降低返回路径的阻抗。电容使用 1uF 以下容值，封装建议不大于 0402，使用 2 颗，分别布置在走线两侧，电容引脚尽可能短，电容两端连接 2 个参考网络



对于低速信号，跨分割对波形的影响不大，但是仍要尽量避免。

另外，除了容易识别到的**跨大块铜皮的跨分割**，还有一种由于**密集过孔将参考平面打断裂引起的跨分割**，这类问题比较隐蔽，在打孔时要注意分配位置。

例如下图中，走线从 2 个过孔中间穿过，由于过孔反焊盘导致参考层平面铜皮中间出现了分割，走线在此间隙内无参考，会略微影响走线信号质量。



5. PCB 走线为何不能直角或钝角转弯


阻抗变化：直角或者钝角转弯走线时，线宽会变化，假设线宽为 W ，则直角转弯处线宽为 $1.414*W$ ，线宽变化会使走线的阻抗变化，阻抗不连续，信号产生反射（实际由于转弯的距离很小，影响也很小）



信号辐射：直角尖端会形成类似天线的效应，使信号对外的 EMI 辐射变强；另外尖端在电压较高时也更容易产生尖端放电的问题

工艺问题：PCB 走线是通过蚀刻而成的，走直角则转弯内侧容易被过分蚀刻，形成酸角“acid traps”问题，在“acid traps”处会造成 PCB 线路腐蚀过度，带来 PCB 线路虚断的问题。当然，现在 PCB 制版工艺有了进步，此类问题少了很多，但是仍尽量不要用直角走线。故综上所述，走线时转弯尽可能以 45° 转弯，或者走圆弧线，无论从性能、DFM 可制造性、美观上来讲都更优。

如下图，HDMI 高速接口高速信号用的是圆弧走线，普通信号线是 45° 转弯，用 2 个 45° 转弯代替直角弯。




6. 主芯片去耦电容如何布置?如何理解去耦半径?

去耦电容布置的原则:

1. 去耦电容一定要单独分配, 尤其是 10/100nF 的小容值去耦电容, 每个芯片电源引脚至少分配一个, 不能把多个小容值去耦电容布置在一起


例如下图是 STM32 的 4 个去耦电容 (白框内), 每个都布置在尽可能靠近引脚的位置。



2. 去耦电容的引线尽可能短, 减小引线走线的寄生电感, 贴片电容去耦效果远好于插件电容 (插件电容的引脚长, 寄生电感大)


下图中 A 的走线方式不推荐, BCD 方式可以使用 (C 比 B 优是因为其环路面积更小; D 更优是引线并联, 寄生电感小; 其实过孔在焊盘上的寄生电感最小, 但是可能会 SMT 生产漏锡问题, 不推荐, 通用性不好)

xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播



3. 如果一个引脚有多个去耦电容的组合，例如 $10\mu\text{F}+100\text{nF}$ ，则容值越小的，布局时越靠近芯片引脚（去耦半径）


4. BGA 芯片布置去耦电容时，最好将去耦电容布置在引脚的正下方。如下图所示，这块 BGA 的 900 脚 FPGA 芯片 PCB 背面基本都是各个电源网络的去耦电容（MLCC）



补充内容-去耦半径：

由于电容封装有寄生电感 ESL，一般容值越大的电容，封装也会越大，ESL 越大；小容值的电容，一般在高频段阻抗较小（自谐振频率高），去耦半径（去耦半径一般为自谐振频率对应波长的 $1/40\sim 1/50$ ）也较小，布置时要尽可能靠近芯片供电引脚。

如下图所示，电源模块输出能量，距离芯片最远的是大容量电容器（铝电解，或者大封装 MLCC，几十 μF 以上），中距离的是板电容器（一般是 $100\text{nF}\sim 10\mu\text{F}$ 的 MLCC），距离最近的是封装电容器（集成在芯片的基板上，电脑的 CPU 和高端芯片会有）；电容容量越大，封装越大的，去耦半径越大；电容容量越小，封装越小的，去耦半径越小。（下图出自兆易 AN058_去耦电路设计指南）




版权所有，禁止私自传播

7. 为何要关注时钟走线？晶体晶振、时钟走线如何设计？

硬件设计时，对于时钟信号一定要特别关注，PCB设计时候也要放在较高的优先级。（高速信号，时钟，复位，中断，模拟信号等等这些都是高优先级）

原理图设计阶段：

时钟电源需要使用磁珠滤波，防止晶振的高频噪声耦合进主电源；磁珠前后必须放电容滤波+储能；时钟输出要串联 22/33 欧电阻用于阻抗匹配；时钟输出要预留一个对地的 0402 电容工位，若 EMC 辐射超标，则根据调试上件 pF~nF 级电容



应将时钟网络进行特异性命名，例如 25M_CLK，FPGA_CLK，PCIE_CLK 等，方便 EDA 软件搜索标识出时钟网络，添加特定的布线约束规则。

时钟信号的特点：

1. 时钟频率较高。时钟的频率一般为几十 MHz，例如 FPGA 常用的 25/50MHz，SOC 常用的 33.333MHz 等，还有千兆网接口时钟 125MHz，万兆网参考时钟 156.25MHz，PCIE 接口时钟 100MHz（差分）等。


2. 时钟**上升沿较陡，驱动能力强**。时钟的上升沿时间是其一个重要参数指标，故时钟信号的实际能量带宽远高于其工作频率（带宽 BW 估算公式 $\text{Band Width} = 0.35/\text{tr}$ ，tr 为信号上升时间。例如一颗 25MHz 的有源晶振上升时间 rise time 指标为 <4ns，则实际带宽 BW 估算 $0.35/4 \times 10^{-9} > 87.5\text{MHz}$ ），高带宽频率导致容易产生 EMI 辐射问题

Frequency Range	1MHz to 54MHz, or specify
Parameter	1.8V~3.3V
Output Type	CMOS
Frequency Tolerance(at 25°C)	±10ppm, ±20ppm, or specify
Output Load	15pF
Operating Temperature Range	-40~+85°C, -40~+125°C, or specify
Storage Temperature Range	-55~+125°C
Frequency Versus Temperature Characteristics	± 20ppm, ± 30ppm, ± 50ppm, or specify
Voltage Vol (Max.) / Vol (Min.)	VOH = 90%Vdd/VOL = 10%Vdd
Duty Cycle	45~55%
Start-up Time	3ms Max.
Rise Time/Fall Time	4nS Max
Supply Current	See Below
Frequency Aging (at 25°C)	±3 ppm / year Max.

晶体晶振、时钟走线 PCB 设计的注意点：

1. 晶体晶振尽可能靠近主芯片，时钟信号线尽可能**走最短路径**，优先布局
2. 晶体晶振周围尽可能避免有高功耗器件（**温度影响晶体晶振的频率稳定性**）

下图是某 32.768KHz 的石英晶体温度℃-频偏 ppm 图，可见温度过低或过高时晶体晶振的频率偏移量都会增大



3. 晶振晶振**不要布置在板边**，防止 EMI 辐射超标和机械受力导致晶体晶振失效（如果必须放在板边，板边可以加 GND 线+过孔包地，远离结构受力点如螺丝孔）

4. 晶体晶振下方禁止走其他信号线


5. 时钟信号线尽可能**少打过孔，少换层**（例如晶振在顶层 L1，主芯片在底层 L6，则走线 L1-打孔-走线 L3-打孔-底层 L6，打孔换层不要超过 2 次，不要为了避让其他信号线反复打孔换层）如走线较长，尽可能走内层（要有完整参考）

6. 时钟信号线周围**不要平行走敏感信号**，例如复位、中断、模拟信号等，防止串扰

7. 可以对时钟信号线进行**包地**；晶体晶振器件周围也尽可能包地；包地线要打尽可能密的过孔

时钟走线 PCB 设计不合理可能引起的问题：

1. 干扰其他信号线，例如时钟与复位信号长距离平行走线，会在复位信号线上形成串扰毛刺，若串扰幅度过大，毛刺超过复位信号的 V_{IL} 阈值，则会串扰导致系统异常复位




2. 时钟走线过长或过孔太多，导致时钟信号上升沿退化（即上升沿变缓，理论时钟波形的上升沿下降沿都是垂直的，实际都是有一定斜率的），无法满足主芯片的需求；或是走线阻抗匹配不好，时钟信号边沿有震荡（上冲，下冲）。沿退化和震荡上下冲可见下图。



3. 时钟导致 EMC 问题，例如时钟频率或时钟倍频的 EMI 超标（这种的解决方法一般是在时钟网络上串联电阻，并加一个对地的小电容 $\text{pF} \sim \text{nF}$ 级别，延长上升沿时间，或者调整芯片的时钟输出驱动强度；**串阻和电容都要靠近晶振端**）

例如下图中，某辐射超标的千兆网模块 EMI-RE 测试（横轴为频率 MHz，纵轴为 dBuV/m 表示辐射强度，绿色线为 class B 标准）超标的频率点 M1 为 125MHz，M4 为 875MHz，分别是 125MHz 千兆网时钟的 1 倍频和 7 倍频；M2 频率点 250MHz 和 M3 频率点 375MHz（2 倍频和 3 倍频）虽然 EMI 未超标，但是辐射强度也较高。（来源：微信公众号 韬略科技 EMC 《以太网模块被忽视的角落》）

抖音/Bilibili
版权所有，禁止私自传播




No.	Frequency (MHz)	Results (dBuV/m)	Factor (dB)	Limit (dBuV/m)	Over Limit (dB)	Detector	Table (Degree)	Height (cm)	Antenna	Verdict
1	125.036	44.02	-6.37	40.0	4.02	Peak	55.00	100	Horizontal	N/A
2	250.135	36.38	-7.03	47.0	-10.62	Peak	273.00	100	Horizontal	Pass
3	374.991	39.88	-4.85	47.0	-7.12	Peak	267.00	100	Horizontal	Pass
4	875.144	48.22	4.73	47.0	1.22	Peak	198.00	100	Horizontal	N/A

8.PCB 铺铜的作用是什么？铺铜时有那些注意点？

PCB 的内层一般都有完整的铺铜层（GND 层，电源层），上下表层也经常会有大块铺铜。铺铜的作用整理如下：


1. **形成完整参考平面**。这里一般是指的内部 **GND 层和电源层**，作为参考平面。例如下图中 02GND 层是完整的 GND 网络属性铜皮，就作为 01TOP 层的参考



2. EMC 性能提高。根据法拉第笼原理，大面积**铺铜可以吸收外部的 EMC 干扰**。实际情况也是，多层板内层走线的抗干扰能力会比表层强。另外，有些 PCB 会在板子边缘走一圈地网络+打过孔，甚至做沉铜包边，是为了降低板子对外辐射 EMI



3. 大面积的铜皮可以**承载更大的电流**，故电源和地网络常用铺铜替代走线
4. 铜的导热效率很高，故增加铺铜有利于大功率器件的**散热**，让热量更快的传递到整张 PCB 辅助散热。有时 PCB 表面也会使用露铜（即铺铜区域开窗，去掉阻焊和丝印）的方法，让铜皮直接与导热结构件接触，辅助散热。下图为 PCB 露铜+过孔导热



5. 在工艺上，生产 PCB 过程的电镀铜过程中，铺铜设计可以使表面走线铜厚更均匀

铺铜虽然有很多优点，但是在铺铜过程中也要注意：

1. 铺铜区域的过孔焊盘要做**反焊盘、花焊盘（热风焊盘）**，否则可能导致**焊接困难、虚焊**
2. 铜要连接网络，**避免“孤铜”**，否则孤铜会形成天线效应，影响板子 EMC 性能
3. 有天线的 PCB，在天线附近一定范围禁止铺铜或走线，否则可能对天线信号有影响，例如下图的 WIFI 模块就要求天线伸出 PCB 范围，或将天线周围挖去一部分 PCB

3. 天线布局要求


(1)、在主板上的安装位置，建议以下 2 种方式：

方案一：把模组放在主板边缘，且天线区域伸出主板边缘。

方案二：把模组放在主板边缘，主板边缘在天线位置挖空一个区域。

(2)、为了满足板载天线的性能，天线周边禁止放置金属件，远离高频器件。

WIFI 模块布局要求



9.包地线的功能是什么？包地线如何打过孔？

在一些高速或有敏感信号的 PCB 设计时候，经常会在走线单侧或双侧画 1、2 条 GND 网络平行线（包地线），使**关键信号走线（例如高速、时钟、复位等）与其他同层信号隔离**；包地线上隔一定距离还会打一个**过孔**与 GND 参考平面连接

包地线的功能：降低信号走线间的串扰。降低串扰最有效的方法是拉开走线间距，但是有时受布局空间限制无法实现，这时就可以使用包地的方法



例如上图中的“攻击线”和“受害线”之间的隔离地线就是包地线。攻击线一般是速度高、上升沿陡、驱动能力强的信号线，例如高速信号、时钟信号；受害线一般是敏感信号，例如复位、中断等信号。

包地线上一定要多打一些过孔连接到 GND 平面，使得从攻击线上耦合来的串扰就近回流到 GND；如果不打过孔或过孔太稀疏，包地线可能成为串扰的“桥”，反而加重了串扰。

包地线打孔的间距建议小于 $1/10$ 攻击线信号波长


另外一种包地的应用是在单面/双面板的高速设计中，由于没有参考平面（单面板只有一层有走线；双面板的两层间距几十 mil，已经基本没有参考效果），故需要使用共面参考，例如下图，就是 1.25Gbps SERDES 信号使用包地共面参考，此时包地线与信号线距离需要使用阻抗计算工具计算。




10.光耦、网变等隔离类器件下方铜皮为何要挖空？

光耦、网络变压器等隔离器件，一般下方的铜皮（包括参考层）都要挖空，且尽可能避免走线，原因是**增加隔离度**，防止外部干扰（雷击、浪涌等）通过铜皮或走线耦合到内部电路中。

下图为千兆网络变压器的正反面视图




下图是一个千兆网接口 RJ45 连接器+网变的 PCB 设计图，可见**网变下方的所有层都进行了挖空，且尽可能不走线**。（网变中间是线圈，这部分是要挖空的；周围的引脚部分不需要挖空）；千兆网接口 RJ45 连接器也分配的独立的 HGND 地网络，与内部 GND 仅通过防护器件连接。这些设计都是为了**增加外部接口与内部电路的隔离度，提高电路的 EMC 抗干扰能力**。



醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

11. 插件器件过孔焊盘等为何要使用十字花焊盘（热风焊盘）？




例如上图中的焊盘就是十字花焊盘（热风焊盘 Thermal Relief），常见于**插件物料的引脚焊盘**，使焊盘与 PCB 上的铜皮为多点连接（而不是直接全连接）

使用热风焊盘的原因：PCB 上的铜皮，尤其是电源的 VCC 和地 GND 的铜皮面积非常大，如果过孔焊盘直接与铜皮全连接，则**散热速度**会非常快，那么插件器件在焊接时（波峰焊 THT 或者手焊），由于散热，会导致**焊点温度较低**，**容易虚焊**，**焊接不良**；如果焊接时间过长，甚至可能导致铜皮与 PCB 分离，损坏 PCB

相信大家在自己手焊时也有感觉，一个多引脚的插件器件，往往是 GND 网络的引脚焊接时最困难，感觉焊盘“不吃锡”，多余的锡堆成一团很不美观



有些 EDA 软件在设置贴片焊盘与铜皮连接处也会自动布置成热风焊盘，如下图所示，可以防止焊接不良或受热不均导致立碑。不过由于贴片器件在 SMT 时，预热时间较长，相对受热均匀，故此类应用较少。




12. 模拟地和数字地如何分割和连接？

模拟地和数字地为何要分开：


数字电路频率较高，会有高频谐波，**数字地平面 GND 作为返回路径，会产生“地弹”**（即 GND 铜皮实际也有电阻，故电压不是标准的 0V），容易**影响模拟电路工作**（使模拟电路采样值不准确）

模拟地和数字地间通常使用“**单点接地**”的模式，即二者的铜皮分开，中间通过磁珠或 0 欧电阻连接，这样既可以**保证两端等电位 0V**，又可以**避免数字地干扰模拟电路**。（可以理解成 2 个池塘，通过一根小水管连接，则两边液位相等，但是一个池塘的水纹波不会影响到另外一个池塘）

原理图的连接方式：将模拟电路部分的地命名为独立的 **AGND**，与数字地 GND 通过 0 欧电阻连接（实际贴片也可以考虑磁珠，根据实际调试情况确定）



PCB 设计时，在模拟电路相关器件和走线下方使用 AGND 铺铜作为参考平面，与外围的 GND 铺铜通过电阻单点连接。



13.电源和地层的 20H 原则

“20H 原则”是指要确保电源平面边缘比地平面（0V 参考面）边缘至少缩进相当于两个平面之间间距的 20 倍，其中 H 就是指电源平面与地平面之间的距离




平面间的距离可以通过查 PCB 的层叠信息获取，例如 6 层板的 04PWR 电源层和 05GND 地层间做 20H，H=21.65mil，则 20H=433mil

层名	材料	厚度 (mil)	厚度 (mm)
L1	外层铜厚1oz	1.38	0.0350
PP	3313 RC57% 4.2mil	3.91	0.0994
L2	内层铜厚	0.60	0.0152
芯板	0.55mm H/H不含铜	21.65	0.5500
L3	内层铜厚	0.60	0.0152
PP	2116 RC54% 4.9mil	4.28	0.1088
L4	内层铜厚	0.60	0.0152
芯板	0.55mm H/H不含铜	21.65	0.5500
L5	内层铜厚	0.60	0.0152
PP	3313 RC57% 4.2mil	3.91	0.0994
L6	外层铜厚1oz	1.38	0.0350

在高速 PCB 中，通常电源平面和地平面间相互耦合 RF（射频）能量成为边缘磁通泄露情况，而且 RF 能量（RF 电流）会沿着 PCB 边缘辐射出去，为了减少这种耦合效应，所有的电源平面物理尺寸都要比最近邻的地平面尺寸小 20H。

电源平面内缩 20H 则可以将 70% 的电场限制在接地层边沿内；内缩 100H 则可以将 98% 的电场限制在内



14. PCB 设计什么情况下要绕等长？如何绕等长？绕等长有哪些设计规则？

绕等长的情况一般有 2 种：

1. 单端/差分信号需要做**组内等长**，例如 DDR 的 DQ0~DQ7 这 8 根单端数据线与时钟差分对 DQS0P/N 做组内等长，HDMI 的数据差分对 HDMI_D0P/N、HDMI_D1P/N、HDMI_D2P/N 与时钟差分对 HDMI_CLKP/N 这些差分对要做组内等长，保证**采样时序**（一般组内等长可能控制为 $\pm 20\text{mil}$ ， $\pm 50\text{mil}$ ， $\pm 100\text{mil}$ 等，主要看信号速率，速率越高则等长控制越严格；例如 DDR3 一般控制 $\pm 50\text{mil}$ 即可，DDR4 一般控制在 $\pm 20\text{mil}$ ）

2. **差分信号对内**，内部的 **P 和 N**，两根线要做等长，否则会导致差模信号过零点偏移、抗干扰能力变弱等问题（一般差分对内 P 和 N 等长按照 $\pm 5\text{mil}$ 控制）


例如下图为某主芯片的 MIPI_DSI/CSI 接口等长设计，信号速率为 750/1250MHz，要求**差**

差分对 P 和 N 等长 (intra-pair) 为 1ps 即约 6mil (按照 1ns 对应 6000mil 的传播速度计算), 数据差分对 DQ 与时钟差分对 CLK 的等长 (组内等长) 为 5ps 即约 30mil。可见 MIPI 对于组内等长的要求是比较严格的。

Parameter	Requirement	Units	Notes
Max frequency/data rate (per data lane)			
DSI	750 / 1500	MHz/Mbps	
CSI	1250 / 2500		
Number of loads	1	load	
Reference plane	GND		
Trace impedance (Diff pair / SE)	90-100 / 45-50	Ω	$\pm 10\%$
Max intra-pair skew	1	ps	
Parameter	Requirement	Units	Notes
Max trace delay skew between DQ and CLK	5	ps	DQ includes all the data lines associated with a single clock. This may be 2 differential data lanes for a x2 interface, or 4 differential data lanes for a x4 interface.

绕等长的方式:


一般用蛇线, 在 AD 和 Cadence 中均可以进行设置。如下图所示, 就是一个主芯片和 DDR 芯片间的地址线、数据线绕等长的 PCB 走线




PCB 绕等长设计规则:

0. 绕等长的参考基准: 以需要做等长的信号线组内 path 最长的一根线为长度参考, 其他信号线通过绕蛇线与最长的这根线做到长度基本相等。但是最终我们评判等长是否合格时, 是在 EDA 软件中将 CLK 时钟的长度作为基准, 其他数据线对比与 CLK 时钟走线的长度差是否在等长标准范围内

1. 蛇线间距 (中心距) 尽量取 $3w$ (w 表示走线宽度) 或 $4w$, 板子密度很大时不能小于 $2w$, 否则可能会产生串扰和自耦和



2. **就近补偿**，即哪里产生了走线距离差异就在那里补偿，就近绕等长



下图出自《信号电源完整性仿真设计与高速产品应用实例》，方案1（左上、下）为就近补偿绕等长的差分对眼图，方案2（右上、下）为一次性补偿绕等长的差分对眼图，可见方案1的**信号质量要好于**方案2（眼图内纵向的“眼高”越大，说明信号衰减越小，噪声越小；横向的“眼宽”越大，说明信号抖动越小）






图 4-25 不同耦合方式仿真结果——时域眼图

3. 差分对在绕等长时候注意 **PN 线距不要拉开过大**，绕等长后的线距不要超过原线距两倍。差分线内部是**紧耦合**的



实际上，在 EDA 软件中，是可以保证绕等长时差分对 P-N 间距不变的，如下图



4. “等长”的最终目的是“等时”（即接收端同时收到信号），由于信号线在过孔和 PCB 内外层传播速度的差异，建议要做等长的信号组走相同的传输层，要打孔换层时也一起换层。参考：第四章第 11 题 DDR 走线等长设计-属于较为进阶的内容，社招需要掌握
5. 使用蛇线虽然可以绕等长，但是蛇线也有弊端，比如过长的平行蛇线会让信号自耦合形成串扰、占用布线面积、过长的蛇线还会增大高速信号衰减。故做等长还是要从布局阶段就要考虑好，蛇线尽可能少绕。

15. 常见 4 层板和 6 层叠层方案如何设计？如何选取参考平面？

PCB 的叠层方案是根据板上信号线密度和成本综合决定的，一般层数越多，则布线越容易，信号质量越好，器件密度可以做的更高，但是成本也更高，加工周期也会更长。

4 层板叠层方案：较合理的方案是 01 TOP-02 GND-03 PWR-04 BOTTOM，有 2 个信号层 01 TOP 和 04 BOTTOM，1 个地层 02GND，1 个电源层 03 PWR。2 个信号层均有参考平面；顶层 01 TOP 的参考平面为 02GND，底层 04 BOTTOM 的参考平面为 03 PWR。故顶层 TOP 信号质量最好（底层 BOTTOM 虽然可以参考 03 PWR，但是 03 PWR 一般会划分成几个不同电源铺铜区域，不是一整块铜，相当于增加了回流阻抗）（对于高频信号而言，电源层和 GND 层都可以做为回流路径即参考层。因为电源层和 GND 层间的交流阻抗很小。）

四层板 共133种

① 编号: JLC04161H-7628(通用/成品板厚1.59mm)



成品板厚: 1.6 外层铜厚: 1 内层铜厚: 0.5

层名	材料	厚度 (mil)	厚度 (mm)
L1	外层铜厚1oz	1.38	0.0350
PP	7628 RC49% 8.6mil	8.28	0.2104
L2	内层铜厚	0.60	0.0152
芯板	1.1mm H/HOZ 含铜	41.93	1.0650
L3	内层铜厚	0.60	0.0152
PP	7628 RC49% 8.6mil	8.28	0.2104
L4	外层铜厚1oz	1.38	0.0350

6 层板叠层方案: 较合理的方案是 01 TOP-02 GND-03 SIG-04 PWR-05 GND-06 BOTTOM, 有 3 个信号层, 01 TOP、03 SIG 和 06 BOTTOM。顶层 01 TOP 参考 02 GND; 底层 06 BOTTOM 参考 05 GND; 03 SIG 有 2 个参考层, 02 GND 和 04 PWR, 主要参考 04 PWR, 次要参考 02 GND (因为第三层 L3 距离第四层 L4 为 4.28mil, 第三层 L3 距离第二层 L2 为 21.65mil, 距离越近则参考平面效果越强)

六层板 共106种

① 编号: JLC06161H-3313(免费)




成品板厚: 1.6 外层铜厚: 1 内层铜厚: 0.5

层名	材料	厚度 (mil)	厚度 (mm)
L1	外层铜厚1oz	1.38	0.0350
PP	3313 RC57% 4.2mil	3.91	0.0994
L2	内层铜厚	0.60	0.0152
芯板	0.55mm H/H不含铜	21.65	0.5500
L3	内层铜厚	0.60	0.0152
PP	2116 RC54% 4.9mil	4.28	0.1088
L4	内层铜厚	0.60	0.0152
芯板	0.55mm H/H不含铜	21.65	0.5500
L5	内层铜厚	0.60	0.0152
PP	3313 RC57% 4.2mil	3.91	0.0994
L6	外层铜厚1oz	1.38	0.0350

16. 走线阻抗与铜厚、线宽、层距的关系，如何定性分析？

我们选取一个最简单的模型（表层走线-微带线，只有一个参考层，例如走线在 01 TOP 层，参考层为 02 GND 层），并进行简化（例如忽略了阻焊层的影响）



走线宽度为 W ，走线厚度为 t ，板材的介电常数为 ϵ_r ，表层走线到参考层铜皮的层距为 h 。

一般来说，在 PCB 材质和层压方案都确定的情况下，介电常数 ϵ_r 在板材材质为 FR4 时按照 4 计算，不变；走线厚度 t 和铜厚有关，也是不变的（例如外层一般用 1oz 铜厚，实际为 $35\mu\text{m}=1.38\text{mil}$ ）；走线到参考层距离 h 在层压方案确定时也是不变的（可见第 15 章）。那么**唯一能调整的，只有走线宽度 W 。**

根据公式：走线**阻抗 Z 与走线宽度 W 成反比，即走线越宽，阻抗越小**。若走线厚度可调（例如增加铜厚）则**阻抗 Z 与走线厚度 t 成反比**。若层距可调（例如改变 PCB 的压合方案；或者某些射频板会挖空下面的参考层，使走线参考再下一层铜皮），则**阻抗与 Z 与层距 h 成正比**。若介电常数 ϵ_r 可变（例如使用高频板材，罗杰斯高频板、铁氟龙高频板等，介电常数 ϵ_r 只有 2~3），则**阻抗 Z 与介电常数 ϵ_r 成反比**（实际应用中一般是高频板材+加宽走线，阻抗不变，较宽的走线高频衰减较小）

PCB 设计时候控制阻抗主要通过控制走线宽度 W 实现。


17.一般 PCB 加工的最小孔径和走线的线宽线距是多少？如何平衡性能与成本

过孔直径：首先我们可以看下两家 PCB 加工厂家的加工能力

圆形孔	机械钻孔	0.15mm≤孔径≤6.35mm	当>6.35mm，可扩孔生产	 ● 激光加工微孔最小孔径 ● 激光加工微孔一般孔径 ● 激光加工微孔最大孔径
	激光钻孔	0.075mm≤孔径≤0.15mm	当>0.15mm，亦可生产，但从成本考量，行业多采用机械钻孔	
华秋PCB				
嘉立创PCB				
钻孔孔径		单面板: 0.3~6.3mm 双面板: 0.15~6.3mm 多层板: 0.15~6.3mm	≥6.5mm钻头的孔采用扩孔/锣边方式加工 双面板、多层板最小钻孔0.15mm（非常规！费用高请慎用） 铝基板最小钻孔0.65mm，铜基板最小钻孔1.0mm	

可见机械钻孔的最小尺寸（内直径）是 0.15mm 即 6mil；但是 6mil 钻孔对板材有要求，成本高；激光孔最小可到 0.075mm 即 3mil，成本更高，一般用于高密度的 HDI 板，暂时不讨论。

综合性能（即在 PCB 上尽可能多的布置器件）和成本来看，如果是无 BGA 器件，器件和走线密度不大的情况下，建议使用内径 12mil，外径 20mil 的过孔（0.3/0.5mm）；如果有 BGA 封装，或器件和走线密度大，对于通孔板而言，过孔尺寸也尽量不小于内径 8mil，外径 12mil（0.2/0.3mm）




线宽线距：首先我们可以看下两家 PCB 加工厂家的加工能力

最小线宽/线距 (10Z)	单面板: 0.10/0.10mm(4mil/4mil)		
	多层板: 0.09/0.09mm(3.5mil/3.5mil), BGA处局部线宽可做3mil		
	双面板: 0.16/0.16mm(6.5mil/6.5mil)		
	多层板: 0.16/0.20mm(6.5mil/8mil)		
	双面板: 0.2/0.2mm(8mil/8mil)		
最小线宽/线距 (20Z)		最小线宽 最小线距	
最小线宽/线距 (2.50Z)			
最小线宽/线距 (3.50Z)			
最小线宽/线距 (4.50Z)			
双面板: 0.3/0.3mm(12mil/12mil)			
嘉立创PCB			

线宽公差	±20%	通常情况下，PCB可制作的最小线宽线距与铜厚成反比	
内层最小线宽/间距	铜厚0.50Z (18μm)	≥2.5/3.0 mil	
	铜厚10Z (35μm)	≥3.0/3.0 mil	
	铜厚20Z (70μm)	≥5.5/5.5 mil	
外层最小线宽/间距	铜厚10Z (35μm)	≥3.0/3.0 mil	
	铜厚20Z (70μm)	≥5.5/5.5 mil	
华秋PCB			

讨论时按照外层铜厚 1oz，内层铜厚 0.5oz 为准（最常用的铜厚）。可见加工的极限能力大约是 3/3mil 线宽/线距左右；但是考虑到成本、通用性、良品率，一般将线宽和线距控制在 6/6mil 以上，如果有 BGA 封装扇出困难，可以做 BGA 局部的 4/4mil 线宽和线距



注意项:

1. 过孔直径、线宽都与通流有关，例如电源的过孔，就要额外考虑通流，在后面的知识点中有讲到
2. 确定过孔和线宽线距的目的是让板子的器件密度、走线密度与通用性、良品率、成本达成一个平衡（过孔越小，线宽线距越小，则对 PCB 加工厂家的要求越高，也需要使用更好的板材和加工设备，会拉高成本；PCB 的良品率也会降低，可能在打样或量产时板子加工失败）
3. 线宽线距参数与铜厚有关，铜厚越大，则加工的最小线宽线距也会变大，基本是成正比例
4. 在某些应用场合，例如高湿度（凝露）、腐蚀环境或者高电压应用时，应适当增加线宽线距，提高可靠性；高压设计要注意电气间隙、爬电距离
5. 还有一些其他的加工工艺参数，例如焊盘到线间距、阻焊到线间距等，在设计和打样时也要注意，可以自行进一步了解

参考:

嘉立创 PCB 工艺参数: <https://www.jlc.com/portal/vtechnology.html>

华秋 PCB 工艺参数: <https://www.hqpcb.com/ability.html>

18. 通孔板和 HDI 板的区别与优缺点？什么是通孔，什么是盲埋孔？

通孔板与 HDI 板区别:

普通的 PCB 一般是通孔板，即板上的过孔是从第一层一直打最后一层的。优点是成本低，加工周期短，良品率高；缺点是过孔会占用 PCB 表层的面积（过孔上一般是不能放器件、放焊盘、走线的）导致器件密度较低，整个 PCB 尺寸会较大。


HDI 即 High Density Interconnector 高密度互联板，使用盲埋孔，器件和走线密度高，尤其适用于一些 BGA 封装引脚密度特别大的场景（一般 BGA 封装引脚间距 pitch 小于 0.8 就只能用 HDI 了），且盲埋孔可以减少高速信号过孔的寄生参数与残桩 stub 长度，提高信号质

量；缺点是成本高，加工周期长，良品率低。


HDI 板也分阶数，阶数越高则加工越复杂，成本越高（HDI 板的阶数定义大家有兴趣可以自行了解，一般招聘不会问这种问题，因为这个其实与硬件、PCB 设计关系不大，是 PCB 生产工艺的问题，只要知道阶数影响成本、良率、生产周期就可以了）

可见通孔板与 HDI 板的优缺点是相对的。普通产品如果器件不是特别密，主芯片的引脚间距较大，则尽可能使用通孔板。

如下图，是 FPGA 主控通孔板的 PCB 图（仅显示了 L1 和 L3 层），此 BGA 封装的 FPGA 引脚间距 pitch=1.0mm（绿色为 BGA 焊盘），引脚间距大，扇出后蓝色通孔间也可以通过 2 根走线，故使用通孔板即可，降低成本。若主芯片引脚间距减小，则可能扇出后的通孔间只能通过 1 根走线，不能满足扇出要求，此时只能做 HDI 板。




如下图，是海思 Hi3559 8 层二阶 HDI 板的 PCB 设计图，可见 HDI 板的信号线密度可以做的非常大



下图是 HDI 板部分放大后的过孔，可见有浅蓝色 1:3 表示从第一层到第三层的盲孔，浅

蓝色 1:2 表示第一层到第二层的盲孔，深蓝色 3:6 表示第三层到第六层的埋孔（实际上为了简洁，没有开 6,8 层的显示，否则还会有 6:8 和 7:8 的盲孔）。这就是 HDI 板与通孔板的区别，通孔板的话只能做从顶层到底层的全通孔。




通孔与盲埋孔：

通孔：即从第一层一直打到最后一层，都有电气连接

盲孔、埋孔：盲孔即表层打到内层但是不打通。埋孔就是内层之间的孔，不到表层。例如 6 层一阶 HDI 板，一般 1-2,5-6 层间为盲孔，2-5 层间为埋孔（见下图最右边孔）。

如下图所示，从左到右分别为 HDI（一阶），HDI（二阶），通孔，HDI（一阶）。



19.开关电源 PCB layout 准则

1. 输入、输出滤波电容尽可能靠近芯片，形成的环路面积尽可能小，降低辐射；减小走线的寄生电阻、寄生电感，可以降低纹波和噪声（输入和输出的电流环路和参考第三章第 2 题 BUCK/BOOST 拓扑，理解了 BUCK 的拓扑、充放电过程有助于理解 layout 设计）

2. SW 引脚铺铜面积在满足通流的情况下尽可能小，降低辐射。电感尽量和电源芯片放在同层，不要过孔换层。

3. 电源芯片下方可以考虑走 GND 铺铜（尤其是有的电源芯片本身下方就有 thermal pad 散热焊盘），且此铺铜要通过过孔与内层 GND 层相连，将电源的热量在水平方向传递到整个 PCB 上，辅助散热（铜的导热系数是 FR4 的上千倍。铜的导热系数为 355 W/m*K，而 FR-4 为 0.25 W/m*K）

4. FB 反馈电阻的引线应在滤波电容之后。FB 反馈电阻应尽可能靠近电源芯片引脚

RICHTEK

RT6253A/B

Layout Considerations

Follow the PCB layout guidelines below for optimal performance of the device.

- Keep the high-current paths short, especially at the ground terminals. This practice is essential for stable and jitter-free operation. The high current path comprising of input capacitor, high-side FET, inductor, and the output capacitor should be as short as possible. This practice is essential for high efficiency.
- Place the input MLCC capacitors as close to the VIN and GND pins as possible. The major MLCC capacitors should be placed on the same layer as the RT6253A/B.

- SW node is with high frequency voltage swing and should be kept at small area. Keep analog components away from the SW node to prevent stray capacitive noise pickup.
- Connect feedback network behind the output capacitors. Place the feedback components next to the FB pin.
- For better thermal performance, design a wide and thick plane for GND pin or add a lot of vias to GND plane.

An example of PCB layout guide is shown in Figure 14.




Figure 14. Layout Guide

参考：可以参考“醒工硬件”视频“DC-DC 开关电源 PCB Layout 注意事项”1+2


20.走线宽度、过孔直径与通流关系

PCB 走线分为内层和外层，内外层的铜厚、散热能力不同；一般 PCB 外层铜厚度为 10Z，内层铜厚度为 0.50Z（10Z 意思是重量 10Z 的铜均匀平铺在 1 平方英尺的面积上所达到的厚度，10Z 铜箔的厚度约为 35um）

一般走线宽度的评判标准是指承载预定电流时，走线的温升不超过 10K（即 10℃）。如果设计要求很严格或者是大电流设计，建议软件仿真；普通的设计，可以使用估算法，估算的方法如下：

1oz 铜厚情况下，0.4mm（16mil）的线宽就足够承载 1A 电流，但是随着电流增大，线宽并非正比例增加：3A 需要 1.8mm，5A 需要 4mm，10A 需要 10mm 线宽。因此，**可以按照 1mm=40mil 线宽通流 1A 进行简单估算**。内层由于铜厚一般为 0.5oz，故内层走线宽度可以略微加宽。

如下图，设计时可以直接按照 1A=40mil 估算，也可以使用网上搜到的走线载流计算器，20A 以上建议做仿真

PCB走线载流计算器			
电流:	5	安培	 $I = k\Delta T^{0.44} A^{0.725}$ Where I = current in amperes, A = cross section in sq. mils, and ΔT = temperature rise in °C 
铜厚:	1	oz/in.^2	
温升:	10	°C	
外层线宽:	108.9	mil	
内层线宽:	283.2	mil	
说明:以上计算结果仅供参考			

过孔直径与通流关系也是类似的，按照温升 10K 来评估，可以认为 **10mil 内直径（即 0.25mm）的过孔可以通流 1A**，20mil 直径（即 0.5mm）的过孔可以通流 1.5A，故可见加大过孔直径增加的通流效果不明显，所以一般使用打多个过孔的方法增强通流（例如 **4A 通流就打 4 个 10mil 过孔**）。

但是过孔数量也不能无限增加，因为电流并不会均匀分配通过每个过孔，大电流设计还是需要做软件仿真，比如下图中 20A 电流，20 个过孔，过孔中电流最大的有 2.4A，最小的不到 200mA，相差几十倍

