

第三章-电源类：开关电源，线性稳压源

目录

第三章-电源类：开关电源，线性稳压源	1
1. 设计一个 12V 输入，5V 输出，2A 电流的 DC-DC 开关电源电路	4
1.1. 解答	4
1.1.1. DC-DC 开关电源器件	4
1.1.2. DC-DC 开关电源引脚/网络定义	4
1.1.3. DC-DC 开关电源设计范例参考-设计 5V 输出电源	5
1.1.4. DC-DC 开关电源设计流程（简化版）	6
1.2. 解答要点	8
1.3. 关联资料或视频	8
2. 画出 DC-DC 开关电源 BUCK 和 BOOST 电路拓扑，并简述其工作原理	8
2.1. 解答	8
2.1.1. 同步 BUCK 电路拓扑	9
2.1.2. 非同步 BUCK 电路拓扑	10
2.1.3. BOOST 电路拓扑	11
2.2. 解答要点	13
2.3. 关联资料或视频	13
3. CCM、DCM 模式区别，电源芯片的 FCCM 模式与轻载高效 PSM/PFM 模式区别	14
3.1. 解答	14
3.1.1. CCM、DCM 模式区别	14
3.1.2. 电源芯片的 FCCM 模式与轻载高效 PSM/PFM 模式	14
3.1.3. FCCM 模式与轻载高效 PSM/PFM 模式优缺点	16
3.2. 解答要点	16
3.3. 关联资料或视频	16
4. 伏秒平衡原理	16
4.1. 解答	16
4.1.1. 伏秒平衡定义说明	16
4.1.2. 伏秒平衡理论证明	17
4.1.3. 在 BUCK 电路中应用伏秒平衡	18
4.1.4. 在 BOOST 电路中应用伏秒平衡	19
4.2. 解答要点	20
4.3. 关联资料或视频	20
5. 线性稳压源 LDO 原理	20
5.1. 解答	20
5.1.1. NMOS 型 LDO	20
5.1.2. PMOS 型 LDO	22
5.1.3. NMOS 型与 PMOS 型 LDO 优缺点对比	24
5.2. 解答要点	24
5.3. 关联资料或视频	24
6. LDO 和 DC-DC 开关电源的区别、优缺点	24

6.1. 解答	24
6.1.1. 区别	24
6.1.2. 优缺点	25
6.2. 解答要点	25
6.3. 关联资料或视频	25
7. LDO 效率、损耗、温升计算	25
7.1. 解答	25
7.1.1. LDO 效率	25
7.1.2. LDO 损耗	26
7.1.3. LDO 温升	26
7.2. 解答要点	27
7.3. 关联资料或视频	27
8. 设计多电源上电时序控制	27
8.1. 解答	27
8.1.1. 使用上一时序的 Vout 控制下一时序 EN 使能	27
8.1.2. RC 延时方案	28
8.1.3. 时序芯片方案	29
8.1.4. PG 控制	30
8.1.5. 程序控制时序	31
8.2. 解答要点	31
8.3. 关联资料或视频	32
9. 电源的纹波与噪声	32
9.1. 解答	32
9.1.1. 什么是纹波和噪声	32
9.1.2. 噪声的危害	32
9.1.3. 纹波的测量方法	33
9.1.4. 噪声的测量方法	37
9.2. 解答要点	39
9.3. 关联资料或视频	39
10. 电源芯片供应商	40
10.1. 解答	40
10.2. 解答要点	40
10.3. 关联资料或视频	40
11. LDO 参数解读、芯片选型与电路构建	40
11.1. 解答	40
11.1.1. LDO 参数解读	40
11.1.2. LDO 电路 DEMO 构建	45
11.1.3. DC-DC 与 LDO 电源树	46
11.2. 解答要点	46
11.3. 关联资料或视频	47
12. 如何降低开关电源纹波?	47
12.1. 解答	47
12.1.1. 纹波的成因	47
12.1.2. 输出滤波电容优化	49

12.1.3. 降低纹波电流-开关频率与电感感值	50
12.1.4. 开关电源工作模式-FCCM 模式与 PSM/PFM 模式	53
12.1.5. 开关电源 PCB 设计优化与 ESL 影响	54
12.1.6. 纹波与噪声的区别，如何进一步降低噪声	55
12.2. 关联资料或视频	56

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

1. 设计一个 12V 输入，5V 输出，2A 电流的 DC-DC 开关电源电路


1.1. 解答

1.1.1. DC-DC 开关电源器件

一般 DC-DC 开关电源都有如下器件：

1. 开关电源芯片
2. 输入滤波电容（储能+滤波）一般用 MLCC
3. 输出滤波电容（储能+滤波）一般用 MLCC
4. 自举电容 bootstrap cap 一般为 $10\text{nF} \sim 100\text{nF}$
5. 功率电感
6. 反馈电阻
7. 续流二极管：非同步开关电源需要肖特基二极管做续流；同步开关电源内部 MOS 续流不需要外接二极管

开关电源的各个部分如下图标识



1.1.2. DC-DC 开关电源引脚/网络定义

1. Vin: 电源输入引脚，接输入电源和输入滤波电容
2. GND: 电源地，整个电路设计共用 GND
3. LX/SW: SW 开关引脚，引脚接功率电感一端
4. FB/ADJ: feedback 反馈电压引脚，接在 FB 上下电阻之间。将 Vout 输出电压通过 2 个电阻分压后，将分压电压送入 FB 引脚。FB 分压电阻要用 1%精度或更高精度（1%，0.5%，0.1%）
5. BST/BOOT: 自举电容 bootstrap 引脚，自举电容一端接 SW 引脚，一端接 BST 引脚
6. Vout 网络: 电源输出网络，接功率电感另外一端，接输出滤波电容
7. PE/ePAD: 有些芯片下面会有一个大方形焊盘 PE 引脚，是散热用的，一般接到 GND 网络（可以打几个过孔接到 PCB 的 GND 层辅助散热）
8. PG: 有些电源芯片有 PG（或者叫 PGOOD、POK）引脚，此电平一般为开漏输出，需要

增加一个 10K~100K 的上拉电阻。功能为，芯片上电过程中此引脚为低电平；芯片上电完成（达到输出电压 90%~110%范围）此引脚拉高，表示已经上电完成，正常供电

9. EN: 使能引脚，高电平电源芯片启动，低电平电源芯片关闭。一般高电平阈值为 1V 以上，具体值见手册

10. Cff 前馈电容: 非必须，加上可以提高电源的动态性能，降低电源调节时的过冲，一般是 pF 级容量，并联在 FB 上电阻两端（即 Vout 和 FB 引脚间）

1.1.3. DC-DC 开关电源设计范例参考-设计 5V 输出电压

RT8279: 芯片耐压 36V, 5A 容量, 非同步（有二极管续流）

RT8279

RICHTEK

Typical Application Circuit




Table 1. Recommended Component Selection

V _{OUT} (V)	R1 (kΩ)	R2 (kΩ)	C _{FF} (pF)	L (µH)	C _{OUT} (µF)
2.5	100	100	82	6.8	22 x 2
3.3	100	58.6	82	10	22 x 2
5	100	31.6	82	15	22 x 2
8	100	18	82	22	22 x 2

RT6253: 芯片耐压 17V, 3A 容量, 同步, 无二极管

RT6253A/B

RICHTEK

Typical Application Circuit




Table 1. Recommended Components Selection

V _{OUT} (V)	R _{FB1} (kΩ)		R _{FB2} (kΩ)	C _{FF} (pF)	L (µH)	C _{OUT} (µF)
	TSOT-23-6 (FC)	SOT-563 (FC)				
5.0	54.9	52.3	10	10 to 100	3.3 to 4.7	20 to 68
3.3	33.2	30.9	10	10 to 100	2.2 to 4.7	20 to 68
2.5	22.6	21	10	10 to 100	2.2 to 4.7	20 to 68
1.8	13.7	12.4	10	10 to 100	1.5 to 4.7	20 to 68

TPS54228: 耐压 18V, 3A 容量, 同步, 无二极管

8.2 Typical Application




Figure 11. Example Design Schematic

Table 2. Recommended Component Values

OUTPUT VOLTAGE (V)	R1 (k Ω)	R2 (k Ω)	C4 (pF) ⁽¹⁾	L1 (μ H)	C8 + C9 (μ F)
1	6.81	22.1	—	1.5 to 2.2	22 to 68
1.05	8.25	22.1	—	1.5 to 2.2	22 to 68
1.2	12.7	22.1	—	2.2	22 to 68
1.5	21.5	22.1	—	2.2	22 to 68
1.8	30.1	22.1	5 to 22	3.3	22 to 68
2.5	49.9	22.1	5 to 22	3.3	22 to 68
3.3	73.2	22.1	5 to 22	3.3	22 to 68
5	124	22.1	5 to 22	4.7	22 to 68
6.5	165	22.1	5 to 22	4.7	22 to 68

TPS54560: 耐压 60V, 5A 容量, 非同步, 有二极管续流




Figure 33. 5 V Output TPS54560 Design Example

1.1.4. DC-DC 开关电源设计流程（简化版）

校招可以参考本流程，或者直接抄 DEMO 修改一些参数；社招一般可以自行设计优化

A. 输入输出滤波电容选型，一般均使用 MLCC 多个并联，输入选 10uF*1~2+100nF*1~2，输出根据电流容量计算，一般 1A 放 22uF*1 或 10uF*2，2A 放 47uF 或 22uF*2,3A 放 100uF 或 22uF*3，外加固定 100nF*1~2 用于高频滤波。注意电容耐压，一般都按照实际电压翻倍选型即 50%降额（例如输入 12V，输出 5V，则输入电容耐压要 > 12*2=24V，选择 25V 耐压档；

输出电容耐压 $>5 \times 2 = 10V$ ，选择 10V 或者 16V 耐压档)

B. **输入使能**，要看 EN 引脚**耐压**，如果耐压够可以直接使用 10~100K 电阻上拉到 Vin；如果耐压不够，则需要从 Vin 用电阻分压后接到 EN，注意 EN 分到的电压要在耐压范围内，且高于使能**阈值**。推荐在 EN 引脚放一个对地 0402 的电容工位，用于调整上电**延迟**（可见本章第 8 题设计多电源上电时序控制）

C. **电感选型**，电感感值可以参考 datasheet 里面的取值范围，也可以自行计算，公式如下

$$L = \frac{V_{OUT} \times (V_{IN} - V_{OUT})}{V_{IN} \times f_{SW} \times \Delta I_L}$$


f_{sw} 为电源芯片开关频率，可以在 datasheet 中找到。Vin 和 Vout 为输入、输出电压。 ΔI_L 为纹波电流，一般设定为输出电流的 10~40%（可以简单定为 20%便于计算）

例如 $V_{in}=12V$, $V_{out}=5V$, $I_{out}=2A$ (设定 $\Delta I_L=2 \times 0.2=0.4A$), $f_{sw}=580KHz$

则 $L=5V \times (12V-5V) / [12V \times 580 \times 10^3 Hz \times 0.4A] = 35 / 2.784 \times 10^6 = 12.6 \times 10^{-6} H$ ，则电感可以按照最靠近的感值取 10uH ($1\mu H=1 \times 10^{-6} H$)

电感选型除了感值还要考虑电感的**SAT**和**RMS**参数（第一章第 9 题电感参数），防止电感过流、过热或磁饱和：电感的 SAT 值需大于电感电流峰值即 $I_{out} + \Delta I_L / 2$ （例如上面的 2A 输出工况，电感 SAT 需大于 $2 + 0.4/2 = 2.2A$ ），电感的 RMS 值需大于 I_{out} (其实电感中热效应电流值 I_{rms} 与输出电流 I_{out} 并不严格相等，但是计算较为复杂，且实际是较为接近的，故使用 I_{out} 估算即可)，且需要**留一定余量(建议 50%~100%)**，例如上例电感选取 SAT>3.3A, RMS>3A 的电感。

输出电流 I_{out} 、纹波电流 ΔI_L 、电流峰值 ($I_{out} + \Delta I_L / 2$)、电流谷值 ($I_{out} - \Delta I_L / 2$) 的关系可见下图



D. **FB 反馈电阻选型**，首先要注意要用**1%或者更高精度**的；阻值有两种方法，1 是如果 datasheet 中有提供你要使用的 Vout 的对应 FB 阻值，可以直接使用；2 是如果 datasheet 中没有提供你要使用的 Vout 的对应 FB 阻值，可以将 FB 下电阻固定在 10K，计算 FB 上电阻值： $FB \text{ 上电阻阻值} = 10K \Omega \times (V_{out} / V_{FB} - 1)$ ，例如 $V_{out}=5V$, $V_{FB}=0.8V$, FB 下电阻=10K，则 FB

上电阻阻值 $=10K * (5/0.8-1) = 10K * 5.25 \approx 52.3K$ （最接近的常用阻值）

芯片的 **VFB 反馈电压**可以在手册 datasheet 中找到。一般叫 reference 或者 feedback 电压。

VOLTAGE REFERENCE				
Voltage reference		0.792	0.8	0.808
				V

E. 其他功能设置引脚，某些电源芯片会有一些额外功能，例如用电阻设计开关电源频率与工作模式（FCCM/PSM/PFM 等）、电容设置缓启动时间、电阻电容设置系统零极点等，若不了解可以按照 datasheet 提供的参考图不做改动

1.2. 解答要点

一定要会手画电路！一定要会手画电路！一定要会手画电路！

校招可以记忆 2-3 个开关电源的电路图能手画即可。了解芯片耐压、电流、FB 反馈电阻阻值计算方法，定性的了解电感选型方法，可以在有参考的情况下电感选型

社招需要掌握不同应用状况的芯片耐压降额（一级电源/二级电源，是否对外，是否热拔插），电流与效率关系，如何根据工况进行合适选型，集成 MOS 或外接 MOS，设定工作模式 FCCM/轻载高效，设定合适的开关电源工作频率等。选型要考虑封装兼容性/多货源，Cff 前馈电容作用等。

1.3. 关联资料或视频

抖音“醒工硬件”搜索“如何设计 DC-DC 开关电源”1-5 可以按需观看

- 1: 电源芯片耐压评估，一级/二级电源
- 2: 电流容量，效率估算，温升估算
- 3: 工作模式连续/轻载高效，电感选型，电容选型
- 4: FB 反馈电阻，Cff 前馈电容
- 5: EN 使能阈值，电源 PCB 设计

2. 画出 DC-DC 开关电源 BUCK 和 BOOST 电路拓扑，并简述其工作原理


2.1. 解答

开关电源最常用的拓扑就是降压 BUCK 和升压 BOOST，除了需要掌握着 2 种电路的设计，也需要理解它们的拓扑，理解拓扑才能理解开关电源的工作过程，可以更好的对电源进行测试和调试。


2.1.1. 同步 BUCK 电路拓扑

BUCK 为降压电路。最简单的同步 BUCK 电路拓扑主要由于输入滤波电容、2 个 MOS 管（有集成于芯片内部的，也有外接独立器件的；一般为上管 PMOS 下管 NMOS，或上下管均为 NMOS）、功率电感、输出滤波电容、负载组成（省略了反馈、自举、控制等部分）


充电时，上管 Q1 导通，下管 Q2 截止，SW 电压约等于 V_{IN} ，电流环路如下图中紫色箭头，外部供电 V_{IN} 给电感充电，给负载供电。此时电感中电流线性上升。（此过程中电容既有充电又有放电）



续流时，上管 Q1 截止，下管 Q2 导通，SW 电压约等于 0V，电流环路如下图中橙色箭头， V_{IN} 被断开，电感放电，给负载供电。此时电感中电流线性下降。（此过程中电容既有充电又有放电）



BUCK 拓扑主要需要关注 **SW 电压**（即 L1 电感左侧与 MOS 连接的节点）和 **I_L 电感电流**。下图为 SW 电压（紫色波形）与 I_L 波形（绿色波形）；充电时 Q1 导通、Q2 截止，SW 电压约等于 V_{IN} ， I_L 线性上升，电感被充电，电感储存的能量增大；续流时 Q1 截止、Q2 导通，SW 电压约等于 0V（Q2 导通，近似 SW 节点与 GND 短接）， I_L 线性下降，电感放电，电感储存的能量减小。




BUCK 降压电路之所以是开关电源的一种，就是因为它的 2 个 MOS 管（上管 Q1 和下管 Q2）在不断的做开关切换。上管 Q1 和下管 Q2 不能同时导通，否则会 V_{IN} ---GND 短路，故需要做死区控制

以上的拓扑是同步 BUCK 电路，续流使用下管 MOS 管。例外还有一种非同步 BUCK 电路，续流使用肖特基二极管，肖特基二极管不需要控制，故电源芯片成本会更低，但是由于肖特基二极管的导通损耗较高，故电源的效率会略低。


2.1.2. 非同步 BUCK 电路拓扑

非同步 BUCK 电路拓扑与同步 BUCK 拓扑基本相同，唯一区别在于续流时使用肖特基二极管续流（二极管替代了下管 MOS）

充电时，上管 Q3 导通，二极管 D1 反向截止，SW 电压约等于 V_{IN} ，电流环路如下图中紫色箭头，外部供电 V_{IN} 给电感充电，给负载供电。此时电感中电流线性上升。（此过程中电容既有充电又有放电）



续流时，上管 Q3 截止，续流肖特基二极管 D1 导通，SW 电压约等于 0V，电流环路如下图所示中橙色箭头， V_{IN} 被断开，电感放电，给负载供电。此时电感中电流线性下降。（此过程中电容既有充电又有放电）




版权所有，禁止私自传播

非同步 BUCK 的 SW 电压- i_L 波形与同步 BUCK 基本相同


2.1.3. BOOST 电路拓扑

BOOST 电路为升压。最简单的 BOOST 拓扑由输入滤波电容、功率电感、1 个 MOS 管、1 个肖特基二极管、输出滤波电容组成。

充电时，MOS 管 Q4 导通，二极管 D2 反向截止（Q4 导通时，D2 左侧电压接近 0V，右侧为 V_{OUT} ，故二极管 D2 截止，防止输出滤波电容对地放电），SW 电压约等于 0V，电流环路如下图所示中紫色箭头，外部供电 V_{IN} 给电感充电，此时电感中电流线性上升。此时负载的供电由输出滤波电容 C5，C6 提供




续流时，MOS 管 Q4 截止，二极管 D2 导通，**SW 电压约等于 V_{OUT}** （具体来说 **SW 电压 $= V_{OUT} + \text{肖特基 } D2 \text{ 压降}$** ），电流环路如下图橙色箭头，此时电感中的电流线性下降，电感放电， V_{IN} 和电感一起给负载端 V_{OUT} 供电，故 V_{OUT} 电压会高于 V_{IN}



BOOST 拓扑需要关注 **SW 电压**（即 L2 电感右侧与 MOS、二极管连接的节点）和 **I_L 电感电流**。下图为 SW 电压（图里的 LX 和 SW 意义相同，蓝色波形）与 I_L 波形（绿色波形）；充电时 MOS 管 Q4 导通、二极管 D2 截止，SW 电压约等于 0V， I_L 线性上升，电感被充电，储存的能量增大，此时靠输出滤波电容给 V_{OUT} 侧负载供电；续流放电时 MOS 管 Q4 截止、二极管 D2 导通，SW 电压约等于 V_{OUT} ， I_L 线性下降，电感放电， V_{IN} 和电感一起给 V_{OUT} 侧负载供电，电感中储存的能量减小。对比 **BUCK 和 BOOST**，可见二者 **SW 与 I_L 变化是反的**；BUCK 是 SW 为 V_{IN} 时 I_L 上升，SW 为 0V 时 I_L 下降；而 BOOST 是 SW 为 0V 时 I_L 上升，SW 为 V_{OUT} 时 I_L 下降

版权所有，禁止私自传播



2.2. 解答要点

掌握 BUCK 和 BOOST 电路的拓扑, 可以手绘电感充电和电感放电(续流)时的 MOS 与二极管开关状态, 手绘电流回路, 掌握电感充电与放电时的电感电流 I_L 变化、SW 电压变化。

关于 BUCK 和 BOOST 拓扑的定量计算, 需要掌握伏秒平衡, 可见本章第 4 题, 即可理解输入电压 V_{IN} 、输出电压 V_{OUT} 、SW 导通正占空比 D 之间的关系

对于 BUCK 电路, $V_{OUT}=V_{IN}*D$, 由于 $D<1$, 故输出电压一定小于输入电压

对于 BOOST 电路, $V_{OUT}=V_{IN}/(1-D)$, 由于 $1-D<1$, 故输出电压一定大于输入电压

2.3. 关联资料或视频

暂无

3. CCM、DCM 模式区别，电源芯片的 FCCM 模式与轻载高效 PSM/PFM 模式区别

3.1. 解答


3.1.1. CCM、DCM 模式区别

CCM 与 DCM 二者的区别在于开关电源电感中的电流：（具体开关电源电感电流变化原因可以参考本章第 4 题伏秒平衡）

CCM（Continuous Conduction Mode）即连续导通模式，是指在一个开关周期内，电感电流连续变化，电感电流可以降到 0，但不会维持为 0（可能会降低到负电流）。

DCM（Discontinuous Conduction Mode）即断续导通模式，是指在一个开关周期内，电感电流总有一段时间维持为 0。

下图中左边为 CCM 模式，右边为 DCM 模式



另外还有一种 BCM（Boundary Conduction Mode）模式，即边界导通模式，算是 CCM 模式的特例，电感电流最小值为 0。




于是根据开关电源工作于 CCM 模式还是 DCM 模式（DCM 模式一般适用于轻载），可以将常见的 BUCK 开关电源芯片分为两大类：FCCM 与轻载高效 PSM/PFM，两类各有优劣

3.1.2. 电源芯片的 FCCM 模式与轻载高效 PSM/PFM 模式

FCCM 模式：脉冲宽度调制，频率固定，连续工作（电感中一直有电流，属于 CCM）

下图为 FCCM 模式工作波形，深蓝色波形为电感中电流，一直在充放电，电流连续。（负载电流 I_{out} 变大变小时，深蓝色波形会上下移动，变化率基本不变）




PSM 模式: Pulse Skip Modulation, 脉冲跨周期调制, 脉冲时有时无, 也叫突发模式(频率是根据负载变化的)



PFM 模式: Pulse Frequency Modulation, 脉冲频率调制, 开关电源的开关频率变的非常低

(后 2 种模式大部分时间电感中电流都为 0, 属于 DCM)

下图为 PSM 模式工作波形, 深蓝色为电感波形, 可见电流是不连续变化的, 大部分时间电流恒定为 0; SW 频率很低, 等效几十 KHz; 纹波较大。



下图为 FCCM (左) 与 PSM (右) 效率对比, 可见输出电流较低时, FCCM 模式效率明显低很多(例如 12V 输入, 1.8V 输出, 0.1A 负载时, FCCM 模式效率约 55%, PSM 模式效率约 73%); 重载时右图中芯片会自动切到 FCCM



3.1.3. FCCM 模式与轻载高效 PSM/PFM 模式优缺点

FCCM 模式

优点是：满载效率高，控制简单-成本低，响应快，纹波小，工作频率固定，EMI 频段固定

缺点是：功耗高，轻载时芯片和电感中仍有电流，效率低（这部分会转换为热效应）

PSM/PFM 轻载高效模式

优点：空载/轻载时效率高

缺点：控制复杂-芯片成本高，响应慢，纹波大；等效工作频率和负载挂钩，会变化，可能引发啸叫/EMI 问题

目前很多电源芯片，会自动切换模式，轻载时 PSM/PFM 模式，重载时切换到 FCCM 模式

3.2. 解答要点

校招了解 CCM/DCM 即可，会根据电感电流判断类型

社招需要了解 FCCM 模式与 PSM/PFM 模式的电源芯片各有优缺点，会实际应用情况选择；对比之下 FCCM 模式效率低但是较稳定，调试问题较少，而 PSM/PFM 模式的电源芯片更容易出现啸叫、EMC 超标等问题，需要有解决此类问题的思路和方法。

3.3. 关联资料或视频

醒工硬件“开关电源-强制连续 FCCM 模式与轻载高效 PSM、PFM 模式对比”

4. 伏秒平衡原理

4.1. 解答

4.1.1. 伏秒平衡定义说明


百度百科的定义：伏秒平衡，处于稳定状态的电感，开关导通时间（电流上升段）的伏秒数须与开关关断（电流下降段）时的伏秒数在数值上相等，尽管两者符号相反。这也表示，绘出电感电压对时间的曲线，导通时段曲线的面积必须等于关断时段曲线的面积。

伏秒平衡原理：在稳态工作的开关电源中电感两端的正伏秒值等于负伏秒值。伏秒数也称为伏秒积，即电感两端的电压 V 和开关动作时间 T 二者的乘积。

4.1.2. 伏秒平衡理论证明

如何证明伏秒平衡？

开关电源，开关周期为 T ，占空比为 D ， V_{in} 导通给电感充电时间为 $D*T$ ，关断续流时间为 $(1-D)*T$ ，电感两端电压 $U_L(t)$ ，电感中的电流 $I_L(t)$



可见对于每一个周期 T ，若 $I_L(t)$ 是关于时间 t 的函数，则由上图可见有 $I_L(0)=I_L(T)$

电感中电流与电感两端电压公式：（根据《电路》中电感、电容章节）

$$U_L(t) = L * dI_L(t) / dt$$

$$I_L(t) = 1/L * \int U_L(t)$$

由 $I_L(0)=I_L(T)$ （即每个开关周期，电流是周期性变化的，故一个周期 T 的开始和结束时电感中的电流 I_L 是相等的）

$U_L(t)$ 在 $0 \sim T$ 时间段的积分为 0

$$\frac{1}{L} \int_0^T U_L(t) dt = 0$$

参考上图 I_L 变化，可见 V_{sw} 高电平时为充电阶段，此时 NMOS 打开， U_L 为正， V_{sw} 为 0 时为放电阶段，此时 NMOS 关闭， U_L 为负， I_L 斜率在充电和放电时都是固定的 即 I_L 在充电和放电时的导数是常数定值


可以认为，积分为 0，就是 $U_L(t)$ 在 X 轴上下部分面积相等

所以正伏秒 $U_{on} * DT$ 与负伏秒 $U_{off} * (1-D)T$ 绝对值相等，符号相反

$$|U_{on} * DT| = |U_{off} * (1-D)T|$$

$$U_{on} * DT + U_{off} * (1-D)T = 0$$


下图面积 1（电感充电，正伏秒）= 面积 2（电感放电，续流，负伏秒）




4.1.3. 在 BUCK 电路中应用伏秒平衡

BUCK 降压电路-伏秒平衡

为简化电路，用的是非同步 buck 的模型（无下管 MOS，续流为二极管）



等效电路：将上管 NMOS 简化为 SW 开关。下图中红色路径为 NMOS 导通时给电感充电的电流回路；蓝色路径为 NMOS 截止，电感放电续流时的电路回路



(电感电压 U_L 定义为左正右负；以下应用了“基尔霍夫电压定律 KCL”)

当 NMOS 导通即开关 SW 闭合时，此时电感充电，电流上升，电感两端电压 $U_{L-ON}=V_{in}-V_{out}$

当 NMOS 关闭即开关 SW 断开时，此时电感放电，电流下降，电感两端电压 $U_{L-OFF}=-V_{out}$
(忽略了二极管压降)

$$\text{正伏秒} = U_{L-ON} * DT = (V_{in} - V_{out}) * DT$$

$$\text{负伏秒} = U_{L-OFF} * (1-D)T = -V_{out} * (1-D)T$$

正负伏秒绝对值相等，符号相反，相加为 0

$$\text{正伏秒} + \text{负伏秒} = (V_{in} - V_{out}) * DT - V_{out} * (1-D)T = 0$$


$$V_{in} * D = V_{out}$$

$$V_{out}/V_{in} = D$$


通过伏秒平衡推出了占空比公式

4.1.4. 在 BOOST 电路中应用伏秒平衡

下图是一个 BOOST 升压电路，为简化推导过程，将电路进行框架化。



将 BOOST 电源芯片内部的 MOS 管简化为开关，电感充电路径如红色箭头所示，电感放电续流路径如紫色箭头所示。电感电压 U_L 定义为左正右负。



当 NMOS 导通即开关闭合时，电感右侧相当于被短接到 GND，电感两端电压 $U_{L-ON}=V_{in}$

当 NMOS 关闭即开关断开时，电感两端电压 $U_{L-OFF}=V_{in}-V_{out}$

$$\text{正伏秒} = U_{L-ON} \cdot DT = V_{in} \cdot DT$$

$$\text{负伏秒} = U_{L-OFF} \cdot (1-D)T = (V_{in} - V_{out}) \cdot (1-D)T$$

正负伏秒绝对值相等，符号相反，相加为 0

$$\text{正伏秒} + \text{负伏秒} = V_{in} \cdot DT + (V_{in} - V_{out}) \cdot (1-D)T = 0$$

$$V_{in} = V_{out} \cdot (1-D)$$

$$V_{out}/V_{in} = 1/(1-D)$$

根据伏秒平衡推出 BOOST 电路的占空比公式。

由于 $1/(1-D)$ 一定大于 1，故说明 BOOST 电路定为升压电路。

4.2. 解答要点

此题目较为理论，但是对于理解开关电源的工作过程（功率管开-关，电感充-放电）比较有帮助，尤其是可以理解输入-输出电压与占空比的关系

需要结合 BUCK 或者 BOOST 电路拓扑进行理解

4.3. 关联资料或视频

“醒工硬件”搜索“伏秒平衡”有定义推导证明和 BUCK、BOOST 应用 2 个相关视频

5. 线性稳压源 LDO 原理


5.1. 解答

LDO 的工作原理其实是在电源输入和输出间串一个功率管（三极管或 MOS），对输出电压进行采样，通过负反馈运放电路控制功率管的导通程度，从而使输出电压稳定在设定值。输入和输出电压的电压差（即 dropout 电压）由功率管承受。LDO 的功率管使用 PNP 三极管/NPN 三极管/NMOS/PMOS 均可，内部架构会略有区别，但是其调节原理是相同的。

5.1.1. NMOS 型 LDO

为说明原理，以最容易理解的使用 NMOS 功率管型 LDO 为例。此类 LDO（使用 NMOS 功率管）的优点是通流较大，输入-输出压差即 dropout 电压可以做较低；缺点是需要外部控制电源（BIAS 电源）或内部集成电荷泵升压电源，相对架构会复杂一些（其实这些特点是由 NMOS 特点决定的，NMOS 由于工艺原因同流能力和成本都要比 PMOS 优秀；NMOS 控制为增强型，需要 V_{gs} 电压为正值，故需要高于输出电压的控制电压，要在 LDO 芯片内部使用电荷泵产生，或外接控制 BIAS 电源）


以 Ti 的 TPS7A85 为例，这是一款最大 4A，压降 dropout 电压仅为 140mV 的 LDO 忽略其他无关功能，仅关注功率管 NMOS 和反馈部分的架构图




与 LDO 调节机制相关的引脚：可见 IN 引脚为电源输入，OUT 为电源输出，BIAS 为控制电压，FB 引脚为反馈电压引脚，FB 的电压通过从 V_{out} 输出电压进行电阻分压获取

观察架构图中的功率管，可见为 NMOS，其控制引脚栅极接在了误差放大器 Error Amp 的输出端。误差放大器的同相输入 (+) 接 0.8V 内部参考电压，反相输入 (-) 接 FB 引脚 (FB 引脚电压是从 V_{out} 输出电压通过电阻比例分出的)

将其框图简化，提取出相关功能 (NMOS，误差放大运放，反馈引脚 FB， V_{REF} 内部参考源) 进行定性分析：



假设下图是功率管 NMOS 的 $V_{DS}-I_D-V_{GS}$ 曲线图 (芯片内部的 NMOS 管是不会有单独的资料，只能使用独立 NMOS 的资料替代，工作曲线变化趋势的相同的。下面的工作点也都是根据曲线图假设的，明白变化趋势即可)。其中 V_{DS} 为漏极-源极压差 即 LDO 芯片的输入-输出压差， I_D 为漏极-源极间流过的电流 即 LDO 芯片的 I_{out} ， V_{GS} 为 NMOS 的栅极-源极控制电压



假设初始状态输入电压 $V_{in}=5V$ ，输出电压 $V_{out}=4V$ ，输出电路 $I_{out}=0.5A$ ，运放内部处于稳态状态，则此时 NMOS 上压降 $V_{DS}=V_{in}-V_{out}=1V$ ，则根据 $V_{DS}=1V$ ， $I_D=0.5A$ 可以找到 NMOS 的工作点在位置 A，此时栅极控制电压 $V_{GS}=5.0V$ （ V_{GS} 为栅极-源极压差，此时源极电压 $V_S=V_{out}=4V$ ，故实际 $V_G=V_S+V_{GS}=4+5=9V$ 。这就是 NMOS 型 LDO 内部要加电荷泵升压或外部控制 BIAS 的原因）。

若负载的电流突然增大，例如 I_{out} 突然增加到 $0.75A$ ，则此时 V_{GS} 未突变，NMOS 的工作点会从 A 点移动到 B 点，此时 V_{DS} 会增加到 $2V$ ，则输出 $V_{out}=V_{in}-V_{DS}=3V$ ，低于设定的输出电压，从 FB 引脚采集到的电压 V_{FB} 会低于设定值 $V_{REF}=0.8V$ ，故误差放大器输出电压会上升，栅极控制电压 V_{GS} 上升，经过一段时间的调整和反馈，会让 NMOS 的工作点移动到 C 点（根据 $V_{DS}=1V$ ， $I_D=0.75A$ ），此时栅极控制电压 $V_{GS}=8.0V$ 。

若这时输出电流 I_{out} 恢复到 $0.5A$ ，则 NMOS 的工作点会移动到 D 点，此时 V_{DS} 会降低到 $0.7V$ ，则输出 $V_{out}=V_{in}-V_{DS}=4.3V$ ，高于设定的输出电压，从 FB 引脚采集到的电压 V_{FB} 会高于设定值 $V_{REF}=0.8V$ ，故误差放大器输出电压会下降，经过一段时间的调整和反馈，会让 NMOS 的工作点移动回 A 点。

NMOS 的工作点 A→B→C→D→A 的移动循环即为 LDO 内部控制的一个闭环反馈控制的过程，保证了输出电压符合设定值。


NMOS 型 LDO 变化过程可以这样理解：

输出电流上升引起输出电压下降时 $I_{out} \uparrow \rightarrow V_{out} \downarrow \rightarrow V_{FB} \downarrow \rightarrow V_{GS} \uparrow \rightarrow V_{out} \uparrow$


输出电流下降引起输出电压上升时 $I_{out} \downarrow \rightarrow V_{out} \uparrow \rightarrow V_{FB} \uparrow \rightarrow V_{GS} \downarrow \rightarrow V_{out} \downarrow$

5.1.2. PMOS 型 LDO

使用 PMOS 和 PNP 三极管的 LDO 控制原理也是负反馈，但是由于其栅极电压/基极电流控制逻辑是反的，故内部架构中，误差放大器的同相输入 (+) 接 FB 引脚，反相输入 (-) 接内部参考电压。另外功率管 PMOS 是 S 源极接 V_{in} ，D 漏极接 V_{out} ，这点与 NMOS 是相反的。



下图为 PMOS 的工作曲线，可见 PMOS 的 V_{GS} 越低（负压），则导通程度越大。 V_{GS} 的负压也较容易获取，例如 $V_{in}=5V$ ，则 $V_G=0V$ 时， $V_{GS}=0-5=-5V$ 。故 **PMOS 型和 PNP 型都不需要电荷泵或外接控制 BIAS 电源。**



PMOS 型 LDO 变化过程可以这样理解：

输出电流上升引起输出电压下降时 $I_{out} \uparrow \rightarrow V_{out} \downarrow \rightarrow V_{FB} \downarrow \rightarrow V_{GS} \downarrow \rightarrow V_{out} \uparrow$

输出电流下降引起输出电压上升时 $I_{out} \downarrow \rightarrow V_{out} \uparrow \rightarrow V_{FB} \uparrow \rightarrow V_{GS} \uparrow \rightarrow V_{out} \downarrow$

但是 PMOS 型也有缺点，由于工艺原因，PMOS 成本偏高，且通流能力弱，不能做大电流的 LDO，压降 dropout 电压也会偏大，损耗较大。

5.1.3. NMOS 型与 PMOS 型 LDO 优缺点对比

目前新型低压差 LDO 一般是基于 MOS 架构的，基于 PMOS 与 NMOS 的均有，二者各有优缺点。

NMOS 型：优点是导通电阻 $R_{DS(on)}$ 小，可以做到更低的 dropout 电压；由于工艺原因，成本更低，通流能力更强，一般 3~5A 的 LDO 都是基于 NMOS 架构的。缺点是由于 NMOS 控制原理，需要高栅极电压，故需要外接高于 V_{in} 的 BIAS/CTRL 电源或者内部电荷泵，架构较为复杂。

PMOS 型：优点是控制逻辑简单，不需 BIAS/CTRL 电源或者内部电荷泵。缺点是通流能力较差，一般电流不会高于 1A；导通电阻 $R_{DS(on)}$ 偏大，电流相同时，dropout 电压较 NMOS 架构更大。

可见两种 MOS 的 LDO 其实优缺点也是互相对应的，是互补的，需要根据应用场景进行选型。

5.2. 解答要点

校招的话大致掌握 LDO 内部的负反馈原理即可（需要对 MOS 和运放有一定理解）。

社招的话，要理解 NMOS 型和 PMOS 型 LDO 的区别与优缺点（基于 MOS 特性、控制逻辑），为何 NMOS 型普遍要外加控制 BIAS/CTRL 电源。

5.3. 关联资料或视频

感兴趣的同学可以阅读 Ti 文档 zhcy093: LDO 基础知识

6. LDO 和 DC-DC 开关电源的区别、优缺点

6.1. 解答

6.1.1. 区别

LDO 线性稳压源是通过控制串联在主电源回路里的功率管（一般为 MOS），调节功率管的栅极电压，改变功率管的导通程度（可以将此 MOS 理解成一个压控可变电阻，阻值变了， V_{in} 到 V_{out} 间的压差就变了），从而改变功率管两端压降（即 V_{in} 和 V_{out} 间压差），实现设定稳压输出。

DC-DC 开关电源是利用电力电子开关器件(一般为 MOS)，通过控制电路，使电子开关器件周期性地"接通"和"关断"，让电力电子开关器件对输入电压进行脉冲调制，并使用电感或变压器进行储能和滤波，从而实现电压变换以及输出电压可调和自动稳压的功能

6.1.2. 优缺点

LDO 线性稳压源

优点：功率管是一直导通的，故没有“开关”，输出的纹波电压小，对噪声的抑制能力强，EMI 辐射小。且 LDO 不需要功率电感，电路器件较少，布板面积更小，便于小型化

缺点：效率低（效率=输出电压/输入电压，一般小于 80%），输出电流容量较小（一般不超过 5A，否则由于效率问题发热严重），只能降压；无法实现输入输出隔离。

DC-DC 开关电源

优点：效率较高，一般能到 90%，可以实现高电压（例如反激开关电源输入耐压可达 200V 以上）或者大电流（例如很多 FPGA 的核电供电可达 20~40A 容量就是用 DC-DC 开关电源）；可以做升压；可以实现输入输出隔离，安全性更高（例如正激/反激拓扑）。

缺点：内部功率管在高频（百 KHz~2.2MHz 左右）开关，故输出纹波电压较大，EMI 辐射较大；必须外接电感，整体电路面积较大，且电感厚度较大。

6.2. 解答要点

线性稳压源和开关电源二者的优点缺点刚好是相反，可以从其工作原理上理解，不要呆板记忆

校招掌握线性稳压源和开关电源的特点、优缺点即可；

社招一般不会问这么简单的问题，更有可能问针对某一系统需求，如何利用开关电源和线性稳压源设计高效、高性能的电源树，根据负载的特点决定哪些电源用 DC-DC 开关电源，哪些电源用 LDO

6.3. 关联资料或视频

暂无

7. LDO 效率、损耗、温升计算

7.1. 解答

7.1.1. LDO 效率

LDO 的内部损耗基本可以分为调节管损耗和静态损耗两大类；由于 LDO 静态损耗较低（静态损耗可以理解为供给芯片内部控制回路的功耗），故可以忽略，仅考虑调节管上的损耗即可

故若 LDO 输入电压 V_{in} ，输出电压 V_{out} ，则效率= V_{out}/V_{in}

例如 AMS1117 输入 5V，输出 3.3V，则效率=3.3/5=66%（可见 LDO 效率一般是比较低的）

7.1.2. LDO 损耗

LDO 热损耗 $PD = (V_{in} - V_{out}) * I_{out}$

例如 AMS1117 输入 5V，输出 3.3V，电流 500mA，则热损耗功率

$$PD = (5 - 3.3) * 0.5 = 1.7 * 0.5 = 0.85W$$

（PD: Power Dissipation 热损耗功率，可以理解为此部分功率被浪费了，完全变成热量了）

7.1.3. LDO 温升

LDO 温升需要查看芯片的热阻参数（与封装有关）

AMS1117

Soldering information

Lead Temperature (25 sec) 265°C

Thermal Resistance

SO-8 package $\phi_{JA} = 160^\circ\text{C/W}$

TO-252 package $\phi_{JA} = 80^\circ\text{C/W}$

SOT-223 package $\phi_{JA} = 90^\circ\text{C/W}^*$

* With package soldering to copper area over backside ground plane or internal power plane ϕ_{JA} can vary from 46°C/W to $>90^\circ\text{C/W}$ depending on mounting technique and the size of the copper area.

(% of V_{OUT})						
Thermal Resistance Junction-to-Case		All packages			15	$^\circ\text{C/W}$

例如常用的 SOT-223 封装的 AMS1117，热阻 $\phi_{JA} = 90^\circ\text{C/W}$ ， $\phi_{JC} = 15^\circ\text{C/W}$

假设 AMS1117 工况输入 5V，输出 3.3V，电流 500mA，环境温度 $T_a = 25^\circ\text{C}$ （空气温度）
封装温度 $T_c = 70^\circ\text{C}$ （电源封装表面温度，一般是用温度探头检测）

通过 T_a 计算结温 T_j :

$$T_j = T_a + PD * \phi_{JA} = 25 + 0.85W * 90^\circ\text{C/W} = 25 + 76.5 = 101.5^\circ\text{C}$$

通过 T_c 计算结温 T_j :

$$T_j = T_c + PD * \phi_{JC} = 70 + 0.85W * 15^\circ\text{C/W} = 70 + 12.75 = 82.75^\circ\text{C}$$

一般通过 T_a 和 T_c 计算出来的结温会不同，通过 T_c 计算比较准确，但是需要热电偶温度传感器测量芯片表面温度（在产品已经成型，做热调试时一般使用此方法）；在电路设计阶段一般通过 T_a 估算。

ABSOLUTE MAXIMUM RATINGS (Note 1)

Power Dissipation	Internally limited
Input Voltage	15V
Operating Junction Temperature T_{jmax}	
Control Section	-40°C to 125°C
Power Transistor	-40°C to 125°C
Storage temperature	- 65°C to +150°C

判断温升是否超标要看芯片的结温 T_{jmax} ，一般为 125 或者 150°C（上图是 125°C），若计算得的 $T_j < \text{手册 } T_{jmax}$ 则不超标

7.2. 解答要点

校招、社招均需要掌握 LDO 的效率/热损耗功率/温升计算方法。

LDO 线性稳压源的效率、损耗功率、温升相对而言比较容易计算，因为知道输入电压、输出电压、电流即可。


温升计算方面，LDO 线性稳压源和 DC-DC 开关电源是相同的，需要知道热损耗功率、热阻、环境温度 T_a 或器件封装温度 T_c （由于 DC-DC 开关电源损耗较难计算，故理论题考 LDO 较多）

7.3. 关联资料或视频

抖音“醒工硬件”搜索“LDO 线性稳压源 热损耗功率计算”

8. 设计多电源上电时序控制

假设芯片要求的上电时序为 1.2V→1.8V→3.3V（如下图），在已有一级电源 5V 的情况下，设计上电时序控制方案




8.1. 解答

8.1.1. 使用上一时序的 V_{out} 控制下一时序 EN 使能

下图中电源均简化，省略掉电容、电感、反馈等，仅展示与使能、输入 V_{in} 、输出 V_{out}

相关的引脚

3 个电源的 Vin 均为 5V； 1.2V 电源的使能 EN 引脚直接通过 10K 电阻上拉到 5V； 1.2V 的 Vout 通过 10K 电阻驱动 1.8V 电源 EN 使能引脚； 1.8V 的 Vout 通过 10K 电阻驱动 3.3V 电源的 EN 使能引脚



优缺点： **成本低**，但是无法调整上电时间差；前一时序的输出必须大于后级 **EN 使能的高阈值电压**（例如很多芯片的 EN 高阈值是 1.4V 左右，那么第一时序 1.2V 的 Vout 是无法使能下一级的）

如下图为 WL2836，EN 高阈值 EN logic high voltage=1V，则用 1.2V 做使能可以

WL2836		f=1MHz	43				
EN logic high voltage	V _{ENH}	V _{IN} =5.5V, I _{OUT} =1mA	1				V
EN logic low voltage	V _{ENL}	V _{IN} =5.5V, V _{OUT} =0V			0.4		V

如下图为 RT6253，EN 高阈值 EN-high-level input voltage=1.24~1.38V，则 1.2V 做使能无法满足，芯片不会启动（这种一般要 1.4V 以上信号使能比较可靠）

Enable Voltage		RT6253					
Enable Voltage Threshold	V _{ENH}	EN high-level input voltage	1.24	1.31	1.38	V	
	V _{ENL}	EN low-level input voltage	1.09	1.16	1.23		

优点： **成本最低**，额外器件最少。缺点是由 **EN 阈值电压限制**（前一时序 Vout 必须高于下一时序 EN 高阈值），且 **时序间隔不可调**


8.1.2. RC 延时方案

时序 1,2,3 的使能均通过 10K 电阻到上拉；

时序 1 的电源 EN 引脚无电容，无上电延时；


时序 2 的电源 EN 引脚对地接 0.47uF 电容，时间常数 $\tau = RC = 4.7ms$ ，假设电源芯片 EN 使能电压高阈值 1.6V，根据电容充电公式， $0.4 * \tau$ 时间约可以冲充电到 5V 的 33% 电压，故时序 2 的上电延迟时间约 $0.4 * 4.7ms = 1.88ms$

时序 3 的电源 EN 引脚对地电容接 1uF 电容，时间常数 $\tau = RC = 10ms$ ， $0.4 * \tau = 0.4 * 10ms = 4ms$ ，故时序 3 上电延迟时间约 4ms



下图为电容充电电压， $T = \tau = RC$ 。可以参考充电时间与电容电压关系：0.1 τ -9.52%Vs, 0.2 τ -18.1%Vs, 0.3 τ -25.9%Vs, 0.4 τ -33%Vs, 0.5 τ -39.3%Vs, 0.6 τ -45.1%Vs, 0.8 τ -55.1%Vs,

$1\tau - 63.2\%V_s$, $2\tau - 86\%V_s$, $3\tau - 95\%V_s$, $5\tau - 98\%V_s$




优缺点: 优点是**成本低**, 使用电阻电容即可, 且时间可调。缺点是**电容容值受电压、温度影响较大**, 故上电时间间隔变化较大, 某些极端环境应用可能会有问题


8.1.3. 时序芯片方案

使用时序芯片控制多个电源的上电时序, 例如时序芯片 LM3881 或者 TPK1032

实例电路如下图, 5V 上电后 10ms 后 1.2V 启动, 再 10ms 后 1.8V 启动, 再 10ms 后 3.3V 启动



下图为 LM3881 的引脚定义与时序图 (LM3881 的 EN 高电平后, FLAG1,2,3 依次拉高, 间隔约 10ms。注意时序芯片 FLAG1,2,3 的输出一般为 **OD 开漏输出**, 要加上拉电阻)




优缺点：优点是时序可靠，且部分时序芯片还可以调整上电间隔时间。缺点是**成本高**，额外用时序芯片

8.1.4. PG 控制

PG=Power Good。需要使用带 PG 引脚的电源芯片。PG 引脚一般为开漏输出，需要加上拉电阻

如下图，5V 上电后 1.2V 马上启动；1.2V 上电完成后 PG_1.2V 网络拉高，使能 1.8V 电源；1.8V 电源上电完成后，PG_1.8V 网络拉高，使能 3.3V 电源，3.3V 电源启动




注意点：需要**芯片带 PG 引脚**；PG 一般为开漏 OD 输出，要加外部上拉电阻（10~100k）并上拉到 Vin

下图为 RT8098D 的 PG 引脚，5 脚为 PG；可见说明，开漏输出，要外部上拉电阻。当上电到设定电压的 90%时 PG 引脚会拉高

Functional Pin Description


Pin No.	Pin Name	Pin Function
1	EN	Enable control input.
2	GND	Power ground.
3	LX	Switch node.
4	VIN	Supply voltage input. The RT8098D operates from a 2.7V to 6V input.
5	PG	Power good indicator. The output of this pin is an open-drain with external pull-up resistor. PG is pulled up when the FB voltage is within 90%, otherwise it is LOW.
6	FB	Feedback voltage input. An external resistor divider from the output to GND, tapped to the FB pin, sets the output voltage.



优缺点：优点是 PG 信号较为准确，PG 拉高时可以认为电源已完成上电。缺点是必须使用带 PG 引脚的芯片，兼容性较差（同封装的兼容芯片可能不带 PG）

8.1.5. 程序控制时序

此方法适用于主芯片已完成上电，从芯片需要控制上电时序的情况。通过对主芯片进行编程，使用主芯片的多个 GPIO 引脚，控制从芯片多个电源的 EN 引脚



此方法的优点在于成本低，不需额外的器件，且灵活性高；缺点在于需要软硬件联调，且主芯片启动时 GPIO 引脚状态需要通过配置或上下拉电阻确定，有一定风险。

8.2. 解答要点

校招的话，掌握 1~2 种时序设计方法即可

社招的话，要了解各方方案优缺点，了解不同类型电源上电时间（一般上电速度 LDO 快于 BUCK 快于 BOOST；小功率快于大功率；LDO 上电时间一般为 100us~1ms，而 BUCK 开关电源上电时间一般为 0.5ms~5ms），电压爬升速度，根据电源实际情况设计电路，且要求可以通过调整阻容参数等调整时序间隔等。另外还要掌握主芯片程序控制上电时序、负载开关、PMOS 控制等方法；需要能考虑到主芯片未完成加载启动时、引脚处于不定态时，如何程序控制上电时序

8.3. 关联资料或视频

“醒工硬件”搜索“多电源上电时序控制”

9. 电源的纹波与噪声


9.1. 解答

9.1.1. 什么是纹波和噪声

形成原因:

纹波是由于开关电源开关引起的，所以 LDO 没有纹波；纹波的周期与开关电源频率相同，所以最好纹波 ripple 和 SW 波形（电感前端的电压波形）一起测

纹波的形成由输出滤波电容的 ESR 寄生电阻、ESL 寄生电感、C 容值决定并叠加而成，故 ESR 小、ESL 小、容值大的电容纹波会较小（可以使用不同封装 MLCC 并联效果好）



噪声是由于多种因素，包括电源的输入噪声与输出电压波动，传导和耦合的信号干扰，负载端电流变化等引起的。

9.1.2. 噪声的危害

对于模拟电路，电源噪声可能严重干扰检测结果，对于数字电路，电源噪声可能影响高速低摆幅的信号造成误码或异常，对于 CMOS 图像传感器会形成水波纹等影响成像质量；严

重时甚至造成芯片损耗。

例如下图为 FPGA 的 SERDES 串行通信供电引脚 (GHz 频率级别, 用于 PCIE 等高速接口), 要求噪声 power supply noise 小于 10mV

MGTAVCC[N]	- The nominal voltage is 1.0 VDC. - See DS182, Kintex-7 FPGAs Data Sheet: DC and Switching Characteristics or DS183, Virtex-7 FPGAs Data Sheet: DC and Switching Characteristics for power supply voltage tolerances. - The power supply regulator for this voltage should not be shared with non-transceiver loads. - Many packages have multiple groups of power supply connections in the package for MGTAVCC. Refer to Table 5-2, page 304 to identify in which power supply group a specific GTX/GTH transceiver Quad is located. Information on pin locations for each package can be found in UG475, 7 Series FPGAs Packaging and Pinout Specifications. - The following filter capacitor is recommended: 1 of 4.7 μF 10% - For optimal performance, power supply noise must be less than 10 mVpp. - If all of the Quads in a power supply group are not used, the associated power pins can be left unconnected or tied to ground (unless the RCAL circuit is in that Quad). - For power consumption, refer to the Xilinx Power Estimator (XPE) for 7 series devices at www.xilinx.com/power.
MGTAVTT[N]	- The nominal voltage is 1.2 VDC. - See DS182, Kintex-7 FPGAs Data Sheet: DC and Switching Characteristics or DS183, Virtex-7 FPGAs Data Sheet: DC and Switching Characteristics for power supply voltage tolerances. - The power supply regulator for this voltage should not be shared with non-MGT loads. - Many packages have multiple groups of power supply connections in the package for MGTAVTT. Refer to Table 5-2, page 304 to identify in which power supply group a specific GTX/GTH transceiver Quad is located. Information on pin locations for each package can be found in UG475, 7 Series FPGAs Packaging and Pinout Specifications. - The following ceramic filter capacitor is recommended: 1 of 4.7 μF 10% - For optimal performance, power supply noise must be less than 10 mVpp. - If all of the Quads in a power supply group are not used, the associated power pins can be left unconnected or tied to ground (unless the RCAL circuit is in that Quad). - For power consumption, refer to the Xilinx Power Estimator (XPE) for 7 series devices at www.xilinx.com/power.

9.1.3. 纹波的测量方法


纹波测量-使用**弹簧地针** (不用地夹有 2 个原因, 1 是地夹较长会**耦合空间中的干扰**, 2 是地夹**线长, 寄生电感较大**, 测出来的纹波和 SW 都会比实际值大), 探头最好是 1x 衰减 (防止示波器本底噪声干扰), 测试点为开关电源输出电容两端, 探头的探针接电容 Vout, 弹簧地针接电容的 GND 端, **不要接反, 否则会短路**。**20MHz 带宽** (因为开关电源开关频率都是 500K~2.2MHz, 一般按照高频分量 3~5 倍频波形已经可以满足), 交流耦合-量程一般为几十 mV 左右, 时间周期一般保证时间轴有多个完整 SW 周期。此时**负载需要保证为最大负载工况**

注意测出的**纹波要与 SW 同步**才正确, 纹波的 PASS 标准一般为(单个 SW 周期的 max-min) **小于 Vout 的 1%**


示波器探头的弹簧地针与地夹图示:




使用地夹（下左）与弹簧地针（下右）测量的区别：




测量点位置：（原理图中）



例如下图开发板示例中的 C206 和 C207 两端可以测纹波



测量点位置：（实际位置）测量 C206 两端较方便




测量手法：探头探针与弹簧地针分别接开关电源输出滤波电容的 Vout 和 GND




测量波形：



SW（黄色）与纹波（蓝色）的关系如下图，周期相同



下图为实际测试的 12V 开关电源纹波



FCCM 连续模式与轻载高效模式的纹波对比（下图 1,2 中的黄色波形，注意刻度不同）：
（下图 1）FCCM 模式纹波小约 30mV，（下图 2）轻载高效 PSM/PFM 模式纹波较大约 60mV。
可见连续模式的纹波更小，轻载高效模式纹波更大。




9.1.4. 噪声的测量方法

噪声测量-使用弹簧地针，**全带宽**（噪声是由于 PCB 上感应的串扰和负载变化引起的），测试点为**最大电流负载-最远受电端**（或者是关注的受电端），测量方法与纹波类似。交流耦合-量程一般为几十 mV~百 mV 左右，时间周期一般保证**整个时间轴有 10ms~1s** 左右。此时**负载需要保证为最大负载工况**


测出的噪声可能与负载有关呈现周期性波动（变化周期规律不一定，有些可能呈现工频干扰 50Hz，或者看不到变化周期规律），噪声 PASS 标准一般为整个测量时间轴 max-min **小于 V_{out} 的 5%**

测量位置：

例如开发板的 1.0V FPGA 核电，就在 BGA 封装主芯片下面的去耦电容两端测量，例如 C77, C78 等




下图为开发板实物图，C77, C78 等去耦电容都在 BGA 封装主芯片背面，通过过孔与主芯片电源引脚连接，在电容两端测量噪声即可。（**C78 位置更好，因为离受电端主芯片电源引脚更近**）




测量波形：

下图为随负载变化波动的噪声波形图（周期 12ms，83Hz）



下图为受工频干扰波动的噪声波形图（50Hz）



9.2. 解答要点

电源的纹波与噪声其实是一道**综合性非常强的题目，涵盖了理论、应用与实际操作，且实际工作中在单板调试时也是必须掌握的测量技能**。例如纹波的产生、与 SW 同频其实是需要理解开关电源的工作原理；测纹波示波器要开 20MHz 带宽需要对采样定理、开关电源的工作频率有了解；用地夹和弹簧地针的区别需要对寄生电感、环路、EMC 有了解。所以在复习此题目时，要将测量过程中的要点与已经掌握的知识相结合，明白每个要点的原因。

9.3. 关联资料或视频

- Ti 资料：理解输出电压纹波和噪声一：输出电压纹波来源和抑制
理解输出电压纹波和噪声二：高频噪声分量的来源和抑制
- ADI 资料：AN-1144 测量开关稳压器中的输出纹波和开关瞬变
- 醒工硬件“电源的纹波与噪声 1/2/3”

10. 电源芯片供应商

10.1. 解答

开关电源:

进口: TI 德州仪器, MPS 芯源

国产: Richtek (立锜, 台湾厂家) JoulWatt (杰华特) Silergy (矽力杰)

LDO 线性稳压源:

进口: TI 德州仪器

国产: WL (韦尔股份), SGM (圣邦微)

10.2. 解答要点

校招的话, 记忆几种常用开关电源、线性稳压源的厂家和型号、应用电路即可

社招的话, 要对各个供应商有一定了解, 尤其是一些国产化替代电源芯片, 近几年**国产化替代**成为了降低成本、保证交付的必由之路, 需要关注国产电源芯片的 pin to pin 替代, 以及国产电源芯片的一些特有 BUG

10.3. 关联资料或视频

暂无

11. LDO 参数解读、芯片选型与电路构建

11.1. 解答

若使用 LDO 线性稳压源, 需要关注哪些参数, 如何做选型, 如何搭建电路呢? LDO=Low Dropout Regulator 低压差线性稳压源。

11.1.1. LDO 参数解读

VIN: LDO 的输入电压, 一般是一个范围, 在 LDO 手册开始部分会有 ABSOLUTE MAXIMUM RATINGS (绝对值参数, 超过此范围会对芯片造成损坏) 和 RECOMMENDED OPERATING RATINGS (推荐工作参数, 超出此范围芯片可能无法正常工作), 例如下图的 TPS7A8001 建议的工作输入电压就是 2.5~5.5V 范围, 若输入电压超过 6.5V 可能会损坏。

ABSOLUTE MAXIMUM RATINGS (Note 1)

CHARACTERISTIC	SYMBOL	MIN	MAX	UNIT
Input Supply Voltage (Survival)	V_{IN}	-0.3	6.5	V
Enable Input Voltage (Survival)	V_{EN}	-0.3	$V_{IN} + 0.3$	V
Maximum Output Current	I_{MAX}	-	1.0	A
Operating Junction Temperature Range	T_{JOPR}	-40	125	°C
Storage Temperature Range	T_{STG}	-65	150	°C

RECOMMENDED OPERATING RATINGS (Note 2)

CHARACTERISTIC	SYMBOL	MIN	MAX	UNIT
Input Supply Voltage	V_{IN}	2.5	5.5	V
Enable Input Voltage	V_{EN}	0	V_{IN}	V

如果是一级电源，则输入电压的耐压余量要留大一些（与电源入口防护相关，建议留一倍余量），因为外部接入的电源可能不太稳定，拔插时也会有瞬间高电压

VBIAS/VCTRL：偏置电源或者说是控制电源，有些 LDO 无此电源引脚，一般大电流、内部使用 NMOS 架构的 LDO 会需要使用此电源，用于芯片内部控制、电荷泵升压、NMOS 栅极控制等；一般 VBIAS 都要高于 V_{IN} 。下图为 NMOS 架构 LDO TPS7A8500，BIAS 电源给栅极控制供电。

6.3 Recommended Operating Conditions

over junction temperature range (unless otherwise noted)

	MIN	NOM	MAX	UNIT
V_{IN} Input supply voltage range	1.1		6.5	V
V_{BIAS} Bias supply voltage range ⁽¹⁾	3.0		6.5	V

TPS7A85


SBVS267A – JANUARY 2016 – REVISED FEBRUARY 2016

- Input Voltage Range:
 - Without BIAS: 1.4 V to 6.5 V
 - With BIAS: 1.1 V to 6.5 V

TEXAS
INSTRUMENTS

www.ti.com

7.2 Functional Block Diagram




VOUT:LDO 芯片的输出电压，一般分为固定和可调的两大类，固定的整体电路更简洁，布板面积更小；可调的较为灵活，且可以产生一些不常见的电压值。注意 LDO 的输入电压和输出电压间必须保证满足 dropout 电压，这点后面会讲 ($V_{in}-V_{dropout}>V_{out}$)

例如下图为 WL2836D 系列超小型 LDO，输出为固定电压，可见其输出电压 VOUT 由从 0.8V~3.3V 的共 14 种不同型号（订货号）的芯片

Ordering No.	Vout (V)	Package	Operating Temperature	Marking	Shipping
WL2836D08-4/TR	0.8	DFN1x1-4L	-40~+85°C	lh YW	Tape and Reel, 10000
WL2836D09-4/TR	0.9	DFN1x1-4L	-40~+85°C	IA YW	Tape and Reel, 10000
WL2836D10-4/TR	1.0	DFN1x1-4L	-40~+85°C	IB YW	Tape and Reel, 10000
WL2836D105-4/TR	1.05	DFN1x1-4L	-40~+85°C	IC YW	Tape and Reel, 10000
WL2836D11-4/TR	1.1	DFN1x1-4L	-40~+85°C	ID YW	Tape and Reel, 10000
WL2836D12-4/TR	1.2	DFN1x1-4L	-40~+85°C	IE YW	Tape and Reel, 10000
WL2836D15-4/TR	1.5	DFN1x1-4L	-40~+85°C	IG YW	Tape and Reel, 10000
WL2836D18-4/TR	1.8	DFN1x1-4L	-40~+85°C	IH YW	Tape and Reel, 10000
WL2836D25-4/TR	2.5	DFN1x1-4L	-40~+85°C	IK YW	Tape and Reel, 10000
WL2836D27-4/TR	2.7	DFN1x1-4L	-40~+85°C	IY YW	Tape and Reel, 10000
WL2836D28-4/TR	2.8	DFN1x1-4L	-40~+85°C	IL YW	Tape and Reel, 10000
WL2836D29-4/TR	2.9	DFN1x1-4L	-40~+85°C	Ig YW	Tape and Reel, 10000
WL2836D30-4/TR	3.0	DFN1x1-4L	-40~+85°C	IM YW	Tape and Reel, 10000
WL2836D33-4/TR	3.3	DFN1x1-4L	-40~+85°C	IN YW	Tape and Reel, 10000


固定输出电压的 LDO 电路非常简洁，仅需输入滤波电容+输出滤波电容



下图为可调输出电压的 TPS7A8001，有 FB 引脚，FB 引脚电压为 0.8V，通过 R1 和 R2 电阻调节输出电压；例如要求输出 1.2V，则可取值 R1=4.99K，R2=10K（这点和 DC-DC 开关电源的电压设置是相同的）则 $V_{OUT}=0.8 \times (R1+R2) / R2 \approx 0.8 \times 15 / 10 = 1.2V$

**TPS7A80 低噪声
低压降 1**

- 1 特性**
- 具有使能功能的低压降 1A 稳压器
 - 可调节输出电压：0.8V 至 6V



I_{OUT} : 输出电流，一般 LDO 电流较小，超过 5A 的很少。根据电路需要的电流进行选型，需要留一定余量。下图为 TPS7A8500 4A 容量 LDO。

	MIN	NOM	MAX	UNIT
I_{OUT} Output current	0		4	A

注意这里 I_{OUT} 电流指的是持续电流；某些时候例如上电、负载突变时，LDO 的瞬时电流是可以超过 I_{OUT} 范围的，此时瞬时值需要参考 I_{LIM} 电流，这个电流一般是由 LDO 内部 MOS 管通流能力决定的

I_{LIM} Output current limit	V_{OUT} forced at $0.9 \times V_{OUT(nom)}$, $V_{IN} = V_{OUT(nom)} + 0.4 V$	4.7	5.2	5.7	A
--------------------------------	--	-----	-----	-----	---

VDO: Dropout 电压，可能是 LDO 选型时最需要关注的参数！！！即输入电压与输出电压的最小差值。Dropout 电压受实际输出电流、温度影响。

实际设计中需要注意，**输入电压-输出电压需大于 dropout 电压**，否则可能输出电压不稳定或无法达到设定输出值。

例如下图中 TPS7A8001 的 dropout 电压；可见随着 I_{OUT} 电流变大，Dropout 电压也在变大，半载 500mA 时为 250mV，满载 1A 时为 500mV。假设我们使用 TPS7A8001 设计一个 $V_{OUT}=3.3V$ 输出的 LDO 电源，若实际电流为 500mA，则输入电压 $V_{IN} > 3.3 + 0.25 = 3.55V$ 即可；若实际电流为 750mA，则输入电压至少需要 $V_{IN} > 3.3 + 0.35 = 3.65V$ （实际设计中会让输入电压更高一些）

V_{DO} Dropout voltage ⁽³⁾	$V_{OUT} + 0.5 V \leq V_{IN} \leq 6.5 V$, $V_{IN} \geq 2.2 V$, $I_{OUT} = 500 mA$, $V_{FB} = GND$ or $V_{SNS} = GND$	250	mV
	$V_{OUT} + 0.5 V \leq V_{IN} \leq 6.5 V$, $V_{IN} \geq 2.5 V$, $I_{OUT} = 750 mA$, $V_{FB} = GND$ or $V_{SNS} = GND$	350	mV
	$V_{OUT} + 0.5 V \leq V_{IN} \leq 6.5 V$, $V_{IN} \geq 2.5 V$, $I_{OUT} = 1 A$, $V_{FB} = GND$ or $V_{SNS} = GND$	500	mV

Dropout 电压也会受温度影响，如下图，可见温度越高，Dropout 电压越高（这里的温度是结温，不是环境温度）。故做高温或宽温设计时，输入电压与输出电压的压差要留的更大些。（Dropout 电压变高的原因是 LDO 的功率管是 MOS 管，高温下 MOS 的导通电阻 $R_{DS(ON)}$ 会变大，故输入-输出压差会变大）




Figure 9. Dropout Voltage vs Temperature

PSRR: Power Supply Rejection Ratio 噪声抑制率。LDO 的一大优点就是 PSRR 非常高，可以抑制输入电源中的噪声，而且由于本身无开关动作，故输出的电源噪声非常小。PSRR 与频率有关，单位为 dB 分贝，一般 LDO 的 PSRR 都在 50dB 以上。

计算方法为 $PSRR = 20 \log (V_{IN-NOISE} / V_{OUT-NOISE})$




Figure 15. Power-Supply Ripple Rejection vs Frequency

瞬态响应性能：电压调节率/负载调节率。电压调节率即线性调节率 Line regulation，指输入电压 V_{IN} 变化时，引起的输出电压 V_{OUT} 变化；负载调节率 Load regulation，指输出负载电流 I_{OUT} 变化时，引起的输出电压 V_{OUT} 变化。

$\Delta V_{OUT} / \Delta V_{IN}$	Line regulation	$V_{OUT(NOM)} + 0.5V \leq V_{IN} \leq 6.5V, V_{IN} \geq 2.2V, I_{OUT} = 100mA$	150	$\mu V/V$
$\Delta V_{OUT} / \Delta I_{OUT}$	Load regulation	$100mA \leq I_{OUT} \leq 1A$	2	$\mu V/mA$

由下图左可见，输入电压 V_{IN} （蓝色）从 3.8V 变为 4.8V，和 V_{IN} 从 4.8V 变为 3.8V 时，输出电压 V_{OUT} （紫色）上均有电压变化毛刺；由下图左可见，输出电流 I_{OUT} （紫色）从 100mA 突然增大到 1A 时，输出电压 V_{OUT} （绿色）有电压跌落，输出电流 I_{OUT} （紫色）从 1A 突然减小到 100mA 时，输出电压 V_{OUT} 有电压突增




Figure 25. Line Transient Response




Figure 26. Load Transient Response

静态电流 I_Q : 做移动/电池供电设备设计时需要关注。很多 LDO 电源有 EN 使能引脚, 在不需要输出时候可以拉低 EN 关闭输出, 降低功耗。例如下图是 TPS7A8001 的功耗, EN 使能拉低时静态电流为 2 μ A。

I_{GND}	Ground pin current	$I_{OUT} = 1 \text{ mA}$, adjustable version only	60	100	μ A
		$I_{OUT} = 1 \text{ mA}$, fixed versions only		120	μ A
		$I_{OUT} = 1 \text{ A}$		350	μ A
I_{SHDN}	Shutdown current (I_{GND})	$V_{EN} \leq 0.4 \text{ V}$, $V_{IN} \geq 2.2 \text{ V}$, $R_L = 1 \text{ k}\Omega$, $0^\circ\text{C} \leq T_J \leq 85^\circ\text{C}$		2	μ A

其他热设计相关参数: 例如效率, 热损耗功率 PD, 结-空气热阻 ϕ_{JA} , 结-壳热阻 ϕ_{JC} , 最高结温 T_{jmax} 等, 此部分可参考本章第 7 题 LDO 效率、损耗、温升计算。

11.1.2. LDO 电路 DEMO 构建

以 TPS7A8001 为例, 它是 1A 电流, 输出电压可调的 LDO; 使用它搭建 5V 输入, 3.3V 1A 输出的 LDO: (实际电流建议留一定裕量, 故不建议输出电流超过 750mA)

输入/输出滤波电容: 10 μ F+100nF, 注意耐压, 建议留一倍左右余量, 即输入滤波电容耐压 10V 以上, 输出滤波电容耐压 6.3V 以上。

FB 电压为 0.8V, 可以在 datasheet 中找到。

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
V_{IN}	Input supply voltage range ⁽³⁾		1.1		6.5	V
V_{BIAS}	Bias supply voltage range ⁽³⁾	$V_{IN} = 1.1 \text{ V}$	3.0		6.5	V
V_{FB}	Feedback voltage			0.8		V
V_{NRSS}	NR/SS pin voltage			0.8		V


FB 分压电阻阻值可以参考手册, 使用 30.9K+10K 组合, 精度 1%或更高, 输出电源为 0.8* (30.9K/10K+1) = 0.8*4.09=3.272V。

Table 1. Sample 1% Resistor Values for Common Output Voltages

V_{OUT}	R_1	R_2
0.8 V	0 Ω (Short)	Do not populate
1 V	2.49 k Ω	10 k Ω
1.2 V	4.99 k Ω	10 k Ω
1.5 V	8.87 k Ω	10 k Ω
1.8 V	12.5 k Ω	10 k Ω
2.5 V	21 k Ω	10 k Ω
3.3 V	30.9 k Ω	10 k Ω
5 V	52.3 k Ω	10 k Ω

NR 引脚为对地 10nF, 参考了 datasheet 里的参数。此电容有 2 个功能: 降低噪声+缓启动。

EP 为底部焊盘，辅助散热。PCB 设计时可以通过过孔与内层 GND 连接辅助散热。



11.1.3. DC-DC 与 LDO 电源树

为解决 LDO 效率低的问题，可以使用合适的电源架构电源树；例如设计输入电压 5V，输出电压 3.3V 的低噪声&高效率供电电路，可以先用开关电源将 5V 转成 3.6V，再用 LDO 将 3.6V 转成 3.3V。

对比两种方案的效率：

直接用 LDO 5V→3.3V：效率=3.3/5*100%=66%

使用开关电源将 5V 转化为 3.6V，再用 LDO 3.6V→3.3V：（假设开关电源效率 90%，LDO dropout 电压<0.3V）：效率=90%*（3.3/3.6*100%）=90%*91.7%=82.5%；可以提高效率，减小 LDO 发热。

当然先使用开关电源降压，再使用 LDO 电源的缺点是需要额外的器件，会增加成本与布板面积。

构建 DC-DC+LDO 电源树时候需注意，DC-DC 输出电压（即 LDO 的输入电压）与 LDO 输出电压的压差：选择较大的输入-输出压差可以保证满足全工况的 dropout 压降，但是相对功率损耗与发热较大；选择较小的输入-输出压差则功率损耗和发热较小，但是可能在某些极端工况下会由于 dropout 压降导致输出电压低于设定值；故需要综合考虑，做兼容设计等（多输入电压 0 欧电阻选通/或前级 DC-DC 为解耦独立电源，可以调整输出电压等）。

11.2. 解答要点

除了输入电压、输出电压、电流范围，最需要关注的参数的 dropout 电压，且 dropout 电压与输出电流/温度有关

LDO 电源的选型和设计相对较简单，从应用角度来讲，需要小体积、低成本、低噪声供电的设计都可以使用 LDO；但是 LDO 的缺陷在于效率较低，发热严重，使用前一定估算好

温升裕量

另外，某些 LDO 由于控制原理，需要输出滤波电容的 ESR 高于一定值，阅读 datasheet 时需关注是否有此类特殊要求。

11.3. 关联资料或视频

可以参考以下几种 LDO 的 datasheet 手册，对比各自架构、参数的差异：
AMS1117（NPN 三极管架构） WL2836D(PMOS 超小型，输出电压固定)
TPS7A8001(PMOS 可调输出电压) TPS7A8500(NMOS 可调输出电压)

12. 如何降低开关电源纹波？

12.1. 解答

电源设计是单板硬件中不可缺少的一部分；而关于单板电源的常见拓扑（BUCK，BOOST 等），纹波是一个重要的性能指标，如何测量纹波、如何降低开关电源纹波，是面试中经常考察的知识点。

降低开关电源纹波的方法总结有如下六种：

- ①纹波电压的成因与纹波电压的分解
- ②输出滤波电容优化
- ③降低纹波电流-开关频率与电感值
- ④开关电源工作模式-CCM 与轻载
- ⑤PCB 优化
- ⑥纹波与噪声区别，如何进一步降低噪声

12.1.1. 纹波的成因

纹波（ripple，全称纹波电压）

下公式出自 Ti SLVA630a Output Ripple Voltage for Buck Switching Regulator ；

式中的 $V_{out,p2p}$ 即电压波动的峰峰值，可以认为是纹波电压； I_{p2p} 即电感电流波动的峰峰值，可以认为是电感纹波电流

6 Approximations

For quick calculations, often a simpler model of the output voltage ripple is assumed. The two common models are the linear model and the RMS model.

The linear model assumes that the total output ripple is due to the linear sum of the voltage ripple due to the capacitor alone and the voltage ripple due to resistor alone:

$$V_{out,p2p,Linear} = \frac{I_{p2p}}{8CF_{SW}} + I_{p2p}R \quad (24)$$


Some TI data sheets, assume this ripple model, such as the TPS62290 device [4].

The RMS model assumes that the total voltage ripple is an RMS sum of the voltage ripple due to the capacitor alone and the voltage ripple due to the resistor alone.

$$V_{out,p2p,RMS} = \sqrt{\left(\frac{I_{p2p}}{8CF_{SW}}\right)^2 + (I_{p2p}R)^2} \quad (25)$$

Neither the linear model nor the RMS model has any dependence on duty cycle.


下图出自 TI 《理解输出电压纹波和噪声一：输出电压纹波来源和抑制》，可以更好的理解纹波的组成（由于纹波电流与电容充放电），理解纹波电压与 I_{AC} 即纹波电流、ESR 即电容寄生电阻、容值、感值的定性关系（下图中的公式不完整，仅做定性分析用）



图中的输出滤波电容被拆解为 **RLC** 模型分析（课程第一章第 7 题有详细讲）

图中流过电感 L_O 的电流为 I_{LO} ，流过负载（ V_{OUT} ）的电流为 I_O ，流过滤波电容的电流为 I_{AC} ；根据 KCL 可得：

$$I_{LO} = I_O + I_{AC}$$



其中 I_{LO} 即为电感中的实时电流， I_O 为输出给负载的稳定电流（可以认为是直流、恒定的分量）， I_{AC} 为被输出滤波电容吸收的交变电流；就是由于 I_{AC} 交变电流（即纹波电流，也可写作 ΔI_L ），导致电容在充放电过程中，产生了电压的变化值，即纹波电压。

结合上两图，总结可得纹波电压公式：

$$V_{RIPPLE} = \Delta I_L * ESR + \frac{\Delta I_L}{8 * C * f_{SW}}$$

即纹波电压的主要是由于电容 **ESR** 与电容充放电两部分引起的。式中 ΔI_L 为纹波电流，ESR 为输出滤波电容的等效串联电阻，C 为输出滤波电容容值， f_{SW} 为开关频率。

可以将纹波电压 V_{RIPPLE} 分成两部分（下公式）， $V_{RIPPLE(ESR)}$ 部分由于输出滤波电容的 ESR 引起， $V_{RIPPLE(C)}$ 部分由于输出滤波电容的 C 容值充放电引起。

$$V_{RIPPLE} = V_{RIPPLE(ESR)} + V_{RIPPLE(C)}$$

$$V_{RIPPLE(ESR)} = \Delta I_L * R_{ESR}$$

$$V_{RIPPLE(C)} = \frac{\Delta I_L}{8 * C_{OUT} * f_{SW}}$$


12.1.2. 输出滤波电容优化

优化输出滤波电容是最容易想到的降低纹波的方法；主要思路有 2 个，降低电容的 ESR、增大电容的容值。

下图为同一开关电源、相同电流、输出滤波电容容值相同，但是电容类型不同做的对比测试。


可见效果从好到差为：**MLCC**> 钽电容> 铝固态> 铝电解

（顺序即为同容值下 ESR 从小到大）



从铝电解的输出纹波可以看出，高 ESR 的电容，其纹波与纹波电流 ΔI_L 高度正相关；

下图为纹波电流 (ΔI_L ，或写作 I_{p2p}) 3A，开关频率 0.2MHz，输出滤波电容固定 10uF，不同 ESR 值的输出纹波仿真图。



$$V_{RIPPLE} = V_{RIPPLE(ESR)} + V_{RIPPLE(C)}$$

$$V_{RIPPLE(ESR)} = \Delta I_L \times R_{ESR}$$

$$V_{RIPPLE(C)} = \frac{\Delta I_L}{8 \times C_{OUT} \times f_{SW}}$$

故根据公式，我们需要使用容值大、且 ESR 小的电容，一般使用 MLCC 多个并联。

且为提高全频段的滤波效果，一般使用**大封装大容值+小封装小容值 MLCC 并联**，例如 10uF+100nF

关于电容并联，具体可见醒工课程第一章第 8 题“电源或芯片去耦/滤波电容为何要并联多个不同封装容值电容”





图 2.40.4 增加不同容值的电容的阻抗曲线

12.1.3. 降低纹波电流-开关频率与电感感值

A. 什么是纹波电流 ΔI_L

开关电源工作时，电感中的电流周期性上升下降，电感电流的峰峰值即 max-min 值即为纹波电流 ΔI_L



$$V_{RIPPLE} = \Delta I_L \times ESR + \frac{\Delta I_L}{8 \times C \times f_{SW}}$$

$$V_{\text{RIPPLE}} = V_{\text{RIPPLE(ESR)}} + V_{\text{RIPPLE(C)}}$$

$$V_{\text{RIPPLE(ESR)}} = \Delta I_L \times R_{\text{ESR}}$$

$$V_{\text{RIPPLE(C)}} = \frac{\Delta I_L}{8 \times C_{\text{OUT}} \times f_{\text{SW}}}$$

B. 如何降低纹波电流 ΔI_L

由公式可见，纹波电压的两个来源均与 ΔI_L 即纹波电流成正比例关系；如何降低纹波电流呢？

纹波电流值由下式决定：

$$\Delta I_L = \frac{V_{\text{OUT}} \times (V_{\text{IN}} - V_{\text{OUT}})}{V_{\text{IN}} \times f_{\text{SW}} \times L}$$


$$\Delta I_L = D * \frac{V_{\text{IN}} - V_{\text{OUT}}}{f_{\text{SW}} * L}$$

可见纹波电压与输入输出电压相关，输入-输出的压差越大，纹波电流越大；

若输入-输出电压均已确定，要降低纹波电流 ΔI_L ，可以提高开关频率 f_{SW} ，或者提高电感感值 L

C. 纹波电流 ΔI_L 与电感感值 L 的关系

使用村田 SimSurfing（网页版）仿真，绿色曲线为 $L=7.5\mu\text{H}$ 电感，蓝色曲线为 $L=15\mu\text{H}$ 电感，电感实时电流 I_L 围绕 $I_{\text{out}}=1\text{A}$ 上下波动，峰峰值即为纹波电流 ΔI_L



可见 $7.5\mu\text{H}$ 时，纹波电流约 0.6A ； $15\mu\text{H}$ 时，纹波电流约 0.35A 。


即电感感值越大，纹波电流越小。但是电感感值增大，也会有缺点

增大电感缺点：感值大，电源响应会变慢，且同电流参数（ I_{sat} ， I_{rms} ）的电感，感值

越大，体积越大，成本越高


D. 纹波电流 ΔI_L 与开关频率 f_{sw} 的关系

下图左为 2MHz， $\Delta I_L=1.25-0.75=0.5A$ ；图右为 1MHz， $\Delta I_L=1.5-0.5=1A$



可见开关频率越高，纹波电流 ΔI_L 越小

增大开关频率的缺点：开关频率增大会增大开关损耗，降低电源效率，且电源 EMI 对外辐射可能增大



再从理解角度分析为什么增大开关频率会减小纹波电流。上图参考了“硬十”公众号的《如何减小开关电源的纹波电压》

由于 $U=L \cdot di/dt$ ，故对于相同的 V_{in} & V_{out} ，电感相同时，电流变化率相同（即图中电流变化的斜率相同）；开关频率 f_{sw} 翻倍时，电感中电流上升和下降的时间减半，故电感电流上升/下降的幅值也减半，即纹波电流减半。

12.1.4. 开关电源工作模式-FCCM 模式与 PSM/PFM 模式


(可集合本章第 3 题一起解读)

很多开关电源为提高小电流时的工作效率，均支持 PSM/PFM 轻载高效模式，缺点是会增大纹波。

例如某开关电源空载纹波超标问题中，右侧空载纹波波形异常+SW 频率异常（进入了 PFM 模式），纹波峰峰值 82mV；左侧带载 2A（芯片满载为 3A）时纹波波形正常+SW 频率正常（CCM 模式），纹波峰峰值 40mV



芯片手册中也可以找到类似的轻载高效下图为 RT6253 在空载与满载时的纹波对比，左为空载，右为满载，可见空载时由于进入 PSM 模式导致纹波变大



若想让开关电源在空载时也保持较低纹波，可以使用如下方式：

A. 选择强制 PWM 模式（或者称为 FCCM 强制连续）的芯片；例如下图的 RT6253 有 2 个细分型号，封装性能等完全兼容，唯一区别在于 A 会在轻载时进入 PSM 模式，而 B 型无论负载多大，都会工作在强制连续模式。

• Optional for Operation Modes :


► RT6253A : Power Saving Mode (PSM)

► RT6253B : Forced PWM Mode

例如下图为 MP2330C，仅支持 FCCM 模式，0A（左）和 3A（右）时纹波基本一致，均为 20mV 左右

MP2330C
24V, 3A, 650kHz,
Synchronous Step-Down Converter
with PG, SS, and **Forced CCM** in
SOT583 (1.6x2.1mm) Package

$V_{IN} = 19V$, $V_{OUT} = 3.3V$, $L = 3.3\mu H$, pull PG to V_{OUT} via a $100k\Omega$ resistor, $T_A = +25^\circ C$, unless otherwise noted.



B. 假负载，例如在负载端额外增加大功率电阻（但是会增加产品功耗、发热等，比较适合调试阶段）


C. 合理芯片选型：例如实际负载仅为 1A，若选择满载为 10A 的电源芯片，而则芯片可能进入轻载模式；若选择满载 2-3A 的电源芯片，则 1A 输出时芯片一定会工作在 CCM 连续模式。（建议选型时，开关电源芯片输出电流参数留 100% 余量，考虑到高温工作温升、程序功能修改导致功耗变大等）

12.1.5. 开关电源 PCB 设计优化与 ESL 影响

PCB 布局走线/铜皮和电容的寄生电感也会造成一部分纹波，即由 ESL 寄生电感引起的纹波

$$V_{RIPPLE (ESL)} = ESL * (dI_L/dt)$$

即与电感电流求导有关；在开关管导通/关闭瞬间会有电压波动（下图中 CH1 橙色波形为纹波电压波形，可见波形在 2 个箭头处有波动）（电感电流导数不连续的点，即上升/下降趋势变化的点）



关于 PCB 设计优化方法包括：

降低 2 个环路（电感充电和放电的环路，这个需要掌握 BUCK 拓扑）的寄生电感，方法


是减少环路面积、加宽铺铜、 V_{in} 和 V_{out} 电容（输入和输出滤波电容）尽可能靠近电源芯片、尽可能使用贴片电容而非插件电容（考虑引脚的 ESL）、主功率回路避免过孔（过孔也有较大 ESL）

12.1.6. 纹波与噪声的区别，如何进一步降低噪声

PCB 布局走线/铜皮和电容的寄生电感也会造成纹波是开关电源侧输出滤波电容测量的；而噪声时在用电器（主芯片等）电源引进的去耦电容侧测量的。

纹波考察的是开关电源本身性能，而噪声考察的是用电器远端的实际供电质量。

纹波与噪声的测量位置差异如下图所示：




电源的传输路径包括 PCB 上的电源走线或铺铜、换层过孔等，一般尽可能走线短且粗，铜皮加宽，过孔多个并联，敏感电源可以放在内层

故若用电芯片对电源质量要求很高时，其实需要降低的是噪声，而非纹波；纹波仅是开关电源输出的电源质量，噪声才是用电芯片的真实供电环境

A. 滤波


例如 LC 滤波， π 型滤波



成品高阶电源滤波器



■Equivalent Circuit



B. DCDC+LDO 电源树

例如有 ADC 需要 3.3V 低噪声电源供电，输入电压 12V，则可使用 DCDC+LDO 电源树架构

先使用 DCDC 将 12V 降到 3.6V~5V*(具体值需要看 LDO 的 dropout 电压即最小压差参数)，再试用 LDO 将 3.6V~5V 降低到 3.3V (避免直接将 12V 用 LDO 转为 3.3V，效率太低，发热严重) (可参考 11.1.3.DC-DC 与 LDO 电源树)

12.2. 关联资料或视频

Ti SLVA630a Output Ripple Voltage for Buck Switching Regulator

Ti 资料：理解输出电压纹波和噪声一：输出电压纹波来源和抑制

理解输出电压纹波和噪声二：高频噪声分量的来源和抑制

“醒工硬件”视频：硬件高频面试题-如何降低开关电源纹波-1/2/3