

醒工硬件-硬件工程师笔试面试题目解析

第八章 SI&PI 信号完整性与电源完整性

1. 信号完整性定义与常见问题.....	4
1.1 信号完整性定义.....	4
1.2 常见的SI问题与知识点.....	4
2. 电源完整性定义与实现.....	5
2.1 电源完整性定义.....	5
2.2 电源完整性的实现与PDN.....	6
2.3 VRM, 去耦电容, PDN板级电容.....	8
2.4 电源完整性常见问题与解决方案.....	9
3. 传输线与特征阻抗的概念与实现.....	20
3.1 特征阻抗的原理.....	20
3.2 传输线特征阻抗如何控制.....	22
3.3 传输线的返回路径.....	23
3.4 常见接口的特征阻抗.....	23
3.5 解答要点.....	24
4. 反射现象与计算.....	24
5.1 反射定义.....	24
5.2 反射计算.....	26
5. 阻抗匹配的多种方式, 差分的内部外部端接.....	26
5.1 源端匹配.....	27
5.2 并联端接.....	28
5.3 戴维宁端接.....	30
5.4RC端接.....	30
5.5 差分信号外部端接.....	31

5.6 差分信号内部端接.....	33
5.7 ODT	34
5.8 解答要点	36
6. 信号带宽与高速信号的判断方法.....	36
6.1 信号带宽计算方式.....	36
6.2 高速信号定义	39
7. 传输线的插入损耗与网络分析仪，特征阻抗测试与 TDR... 41	
7.1 插损，VNA 及测试	41
7.2 特征阻抗，TDR 及其测试	44
8. 高速信号的等长设计	45
8.1 等长根据谁做与做等长的原因	45
8.2 哪些信号线要做等长	47
8.3 单端信号等长	47
8.4 差分对的等长	54
8.5 等长的 PCB 设计实现方法	62
9. 考虑信号完整性，高速信号传输路径应如何设计？	67
1. 阻抗连续&可控，且严格遵守对应接口的阻抗	67
2. 完整参考的参考平面	70
3. 伴地孔	71
4. 过孔残桩的解决-背钻与盲埋孔&HDI 板	73
5. 焊盘下方参考层挖空	75
6. 差分对出线方式	77
7. 高速信号圆角走线	79
8. 差分信号对间线距	80
9. 高频板材	80
10. 高速信号的跨板传输	81

11. 高速信号的中继方案.....	84
12. PCB 板材的玻纤效应.....	85
13. PCB 加工阻抗控制精度.....	87
10. 眼图的意义, 眼高与眼宽, 眼图模板.....	88
10.1 眼图的定义, 眼图测试的意义.....	88
10.2 眼高与眼宽.....	90
10.3 眼图模板.....	91
11. *码间干扰, 抖动, 均衡, 预加重与去加重.....	93
11.1 码间干扰 ISI.....	93
11.2 抖动 Jitter.....	95
11.3 接收端均衡.....	95
11.4 预加重 pre-emphasis.....	97
11.5 去加重 de-emphasis.....	98

版权所有, 禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播

1. 信号完整性定义与常见问题

1.1 信号完整性定义

信号完整性(Signal Integrity)简称 SI, 指信号从驱动端沿传输线到达接收端后波形的完整程度, 即信号在电路中传播时保持其幅度、形态和时序特性不变的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接收端 IC, 则该电路具有较好的信号完整性。

信号完整性是一个很宽泛的内容范畴, 包括但不限于芯片选型与原理图设计、信号仿真(前仿真/后仿真)、PCB 设计与打样生产、EMC 设计与调试等。

1.2 常见的 SI 问题与知识点

1.串扰, 由于相邻/平行走线或空间中的电磁辐射, 影响目标信号线的波形。**【PCB 设计, 单端 3W, 差分 5W】**

2.阻抗匹配, 对于高速信号而言, 原理图上连接在一起的节点 net, 实际需要由 PCB 走线连接在一起, 而此时 PCB 走线应被视为传输线, 即走线上每一个点的波形都是独立的、不同的; 故对于传输线需要做特征阻抗控制, 对于信号发送端和接收端需要做阻抗匹配, 否则目标信号会发生反射, 影响波形。**【阻抗控制, 特征阻抗, 端接匹配, 参考平面, 回流路径, 反射计算】**

3.衰减、上升沿退化, 对于高速信号而言, 在 PCB 或线缆上传输时, 其信号幅值会由于反射和插入损耗造成衰减, 长距离传输、不合适的传输路径都有可能导致接收端波形不满足判别阈值或眼图模板。**【插入损耗, 回波损耗, S 参数, 码间干扰】**

4.时延, 信号在 PCB 和线缆上传输的速度是有限的(例如 PCB 表层走线传输速率约为 6600mil/ns, PCB 内层走线传输速度约为 6000mil/ns), 故对于时钟与信号线而言, 需要保证二者间到达接收端的时序满足芯片采样要求(例如同时序, 或者错开 1/4 周期, 或者有建立时间与保持时间要求); 对于高速差分信号, 差分对内部 P-N 也要严格等长, 否则会造成零点偏移、信噪比减小、抗干扰能力下降、对外 EMI 辐射变强等问题。**【等长设计-对内等长-组内等长, 等长 PCB 设计, 绕蛇线, 采样沿, 建立时间保持时间】**

5.EMC 问题, 信号线在传输时会受到外部空间中的 EMI 辐射干扰, 增大信号中的噪声, 降低信号比; 同时信号线也会对外造成 EMI 辐射。使用内层走线&差分信号可以显著降低信号线的对外 EMI 辐射与受外部 EMI 干扰。**【信噪比, 内层走线, 共模干扰】**

6.电源相关问题, 电源其实也可以看做一种特殊的信号; 关于电源相关内容会在电源完整性 PI 中介绍。

2. 电源完整性定义与实现

2.1 电源完整性定义

电源完整性(Power Integrity, 简称 PI)指电源系统从电源到负载芯片能够提供稳定、清洁的电压和电流的能力, 确保负载芯片可以获取电压稳定、低噪声、电流足够的电源。

实际的单板设计中, 影响电源完整性的因素包括但不限于: 电源的纹波和噪声, PCB 走线&铺铜&过孔的直流压降与高频阻抗, 外部 EMC 干扰, 负载侧的芯片电流快速剧烈变化。

2.2 电源完整性的实现与 PDN

电源完整性的目标是在芯片的工作频段内形成一个低阻抗的 PDN (Power Distribution Network, 电源分配网络), 保证芯片供电的稳定。

若负载芯片的工作电流发生快速变化 $\Delta I(f)$, 则由于 PDN 电源分配网络存在阻抗 $Z(f)$, 故负载芯片的供电电压会产生变化 $\Delta V(f)$ 。 ΔV 、 ΔI 、 Z 都是关于频率 f 的函数。三者之间的关系如公式所示:


$$\Delta V(f) = Z(f) * \Delta I(f)$$

若保证负载芯片供电稳定, 则必须保证 PDN 网络阻抗足够低。例如某芯片供电电压 3.3V, 允许波动范围为 5%, 正常工作电流为 2A; 按照电流波动 50% 评估, 即 $\Delta I(f) = 1A$, $\Delta V(f)_{\max} = 3.3 * 0.05 = 0.165V$, 则 $Z(f) = \Delta V(f) / \Delta I(f) = 0.165 \Omega$; 要注意的是, 这个 PDN 阻抗并不是指直流电阻, 而是指在一定频率范围内(一般指 100K~100MHz) 的阻抗。

PDN 网络可以按照频段从低到高分成 5 个组成部分, 即 VRM 稳压模块, 去耦电容, 板级 PDN, IC 封装, IC 片上电容。对于硬件工程师而言, 可以影响到的主要是前三部分。

下图出自《信号完整性与电源完整性分析·第三版》(Eric Bogatin, 李玉山), 描述了 5 个组成部分各自起作用的频率范围。

版权所有, 禁止私自传播



VRM (Voltage Regulator Module) 即电源模块，主要指开关电源与 LDO。


去耦电容指滤波电路、芯片附近的储能、滤波与去耦电容等。

板级 PDN 设计指 PCB 设计的层叠设计、电源平面、地平面、电源过孔等设计，包含 PCB 的寄生电容。

对于 IC 封装与 IC 片上电容，硬件设计无法影响到。很多高端 FPGA 和 CPU 会在 IC 封装基板上增加去耦电容，这部分是肉眼可见的；另外，也可以使用 CMOS 工艺，在芯片 die 内增加电容。

下图左为 Intel CPU 背面，下图右为 Xilinx FPGA 正面，均可见 IC 封装基板上的去耦电容。

版权所有，禁止私自传播



xinggongyingjian

2.3 VRM，去耦电容，PDN 板级电容

版权所有，禁止私自传播

VRM：频段 0~10K，对于超过 1K 的频段，基本只有 VRM 的滤波电容在产生作用。VRM 是电源系统的源头，主要负责提供稳定的直流电压并抑制低频噪声（如电源纹波）。其等效模型为电阻和电感串联，低频段阻抗主要由输出电容和反馈环路特性决定。

去耦电容：包含中低频段（10K~1MHz，起作用的主要是铝电解和钽电容等）和中高频段（1MHz~100MHz，起作用的主要是小封装 MLCC）。使用去耦电容时需要将不同类型、不同容量、不同封装的电容并联使用，提供全频段的低 PDN 阻抗。

PDN 板级电容：频段约 10MHz~1GHz，此部分是由于 PCB 的电源平面与地平面形成的类似平板电容效应。要增强此部分效果可以尽可能合理增大电源平面与地平面的平行面积，降低回路阻抗。

2.4 电源完整性常见问题与解决方案

2.4.1 SSN 同时开关问题

同步开关噪声 (Simultaneous Switch Noise), 简称 SSN, 代表的意思为芯片大量引脚同步切换时产生的瞬态电流在电源或地平面上产生的大量噪声现象, 也称为 Δi 噪声。同步开关噪声对电源完整性产生的影响主要表现为地/电源 (Ground Bounce/Power Bounce) 反弹现象, 电源/地噪声会将干扰带入信号线, 增加信号线噪声, 影响高速信号眼图质量。

由于 SSN 问题一般出现在较高开关频率时候, 此时 PDN 网络的感抗影响较大, 故将 PDN 网络的电感单独表示出来。


$$\Delta V = N * L_{loop} * \Delta i / \Delta t$$

其中 ΔV 为电源电压波动, N 为同步开关引脚数量, 为, $\Delta i / \Delta t$ 为电流变化速率, L_{loop} 为 PDN 网络的寄生电感。

典型的 SSN 开关问题例如 DDR 芯片的 DQ 数据线, 特点为线数多 (单片 DDR 的位, 16bit 即 DQ 数据线数量一般为 16, 很多 SOC 或 FPGA 可能用到 4 片 DDR 的拓扑, 故 DQ 数据线数 $N=64$), 速率高 (DDR3 最高 1600Mbps, DDR4 最高 3200Mbps), 极易产生 SSN 问题。

下图是运行于 2400Mbps 的 DDR4 仿真, 16bit 位宽 * 4pcs, $N=64$, 下图左-中-右分别为不考虑 PDN 影响/考虑 16bit DQ 的 PDN 影响/考虑 64bit DQ 的 PDN 影响的眼图。右图中可见, 由于 SSN 噪声引入信号线, 同时开关的 DQ 线数越多, 则眼宽、眼高会越小, 即眼图质量越差。(图片出自知乎-是德科技-《利用 SSN 感应抖动模


型和统计方法精确估计 DDR4 裕量》)




为解决 DDR 的 SSN 问题，一般对于新设计或高速设计，需要进行 SI&PI 仿真；若进行整改，则一般可以考虑优化 PCB 设计、增加额外的不同容值不同封装滤波电容等。

例如下图为某 LPDDR4 由于 SSN 问题的整改记录（出自《LPDDR4 设计案例：因封装设计的问题产生严重 SSN 导致设计失败与解决方案》），整改方法包括增加 PCB 层数（增加电源平面层数）、增加小封装滤波电容、加宽电源平面铜皮宽度。


增加 PCB 层数，增加电源平面和 GND 层数，优化了信号参考，如下图所示。



对于 LPDDR 的核心和数据线 DQ 电源，增加了小封装的滤波电容，且放置在靠近 LPDDR 芯片的位置，如下图所示。



加宽 LPDDR 电源的铺铜宽度，降低电源平面阻抗，优化 PDN 性能，如下图所示。




对于其他例如并口类 SSN 问题，除了在硬件设计角度保证芯片供电、提供更好的储能与去耦电容设计，也可以在软件层面进行编码（例如 8b/10b 编码），略微降低传输效率，但是可以让多个 IO 口实现电流平衡，同时能实现校验等功能，还可以降低对外 EMI 辐射。

2.4.2 核电大电流供电问题-VSENSE 远端电压补偿


对于供电电流快速变化的负载芯片（例如 SOC / FPGA / CPU /

GPU/APU 的“核电”，即低压核心电源，一般低于 1V；或者多片 DDR 的 VTT 端接电源等），由于电流较大且电流波动较大（且电流可能随程序变化而改变），PCB 电源层铜皮上可能会产生较大压降，导致负载芯片端供电电压偏低或波动，此时一般使用 VSENSE 远端电压反馈补偿的方式解决。

例如下图为 RK3588 的 PMIC RK806 开关电源原理图，图中为 SOC 核心电压 VDD_GPU_S0/VDD_GPU_LIT_S0，低压大电流（0.75V，电源容量 6.5A/5A，实际最大电流 6.2A/2.8A）供电，考虑负载电流变化与 PCB 铜皮电阻问题，PMIC 的电压反馈引脚 VOUT1/2 并非接在近端滤波电容附近，而是接在芯片封装电源引脚下方，即时反馈芯片侧的电压值，便于开关电源调整输出电压。




下图为 RK3588 PCB 设计指导白皮书中关于 VCC_NPU、VDD_LOG、VDD_NPU 等电源的 PCB 设计指导，在加宽对应 PCB 铜皮的基础上，均需要做远端电压反馈，在芯片 BGA 封装下方的供电铜皮上额外拉一根走线回 PMIC 或者开关电源芯片，作为远端 VSENSE 功能。




例如下图为20A BUCK 开关电源芯片 TPS548B28 的引脚说明，有专门的远端反馈补偿的+/-通路引脚 VSNS-。

6	VSNS -	I	The return connection for a remote voltage sensing configuration. It is also used as ground for the internal reference. Short to AGND for single-end sense configuration
7	FB	I	Output voltage feedback input. A resistor divider from the V_{OUT} to VSNS - (tapped to FB pin) sets the output voltage.


在PCB设计时，若需要做远端补偿，在可以将FB引脚和VSNS-引脚的压差作为源端电压采样的控制反馈引脚。例如下图中TPS548B28 PCB设计指导中的网络 Vosns+与 Vosns-使用了伪差分走线，可以减少外部信号串扰影响（抗干扰能力类似差分信号，只是无需严格计算线宽、线距、阻抗等）；FB引脚从 Vosns+网络分压产生，VSNS-引脚与 Vosns-网络直接连接。



醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播



下图为 DDR 端接推拉电流源芯片 TPS51200 的 Vsense 引脚，PCB 走线时也需要做远端电压补偿 (VTT sense trace, terminate near the load)。这些信息仅看原理图是很难体现的。



2.4.3 滤波电容的合理搭配与 PCB 设计

大多数主芯片和电源芯片的参考设计中，滤波电容都是使用不同容值、不同封装的多片并联。

关于电容并联的原因，在第一章第 7/8 题有讲解过，即需要考虑电容的 RLC 模型与并联后在不同频段的阻抗。

例如 Xilinx FPGA 供电中，不同容值不同封装电容的搭配，以

及 PCB 设计的注意项。下图出自 Xilinx 官方文档 UG483 7 Series FPGAs PCB Design Guide，描述了 CSG324 封装的 FPGA 芯片 XC7A35T 各个电源轨道要求的电容值与数量。

Table 2-2: Required PCB Capacitor Quantities per Device: Artix-7 Devices⁽¹⁾⁽²⁾ (Continued)

Package	Device	V _{CCINT}						V _{CCBRAM}				V _{CCAUX}			V _{CC0} Bank 0	V _{CC0} all other Banks (per Bank)		
		680 μ F	330 μ F	100 μ F	47 μ F	4.7 μ F	0.47 μ F	100 μ F	47 μ F	4.7 μ F	0.47 μ F	47 μ F	4.7 μ F	0.47 μ F	47 μ F	47 μ F or 100 μ F ⁽³⁾	4.7 μ F	0.47 μ F
CSG324	XC7A35T XA7A35T	0	1	0	0	4	6	1	0	0	2	1	2	4	1	1	2	4

对于上图提到的不同电容，也约束了电容类型电容封装、ESR 参数等。一般容值越小的电容，要求封装也越小，ESL 和 ESR 也越小。

Table 2-5: PCB Capacitor Specifications

Ideal Value	Value Range ⁽¹⁾	Body Size ⁽²⁾	Type	ESL Maximum	ESR Range ⁽³⁾	Voltage Rating ⁽⁴⁾	Suggested Part Number
680 μ F	C > 680 μ F	2917/D/7343	2-Terminal Tantalum	2.0 nH	5 m Ω < ESR < 40 m Ω	2.5V	T530X687M006ATE018
330 μ F	C > 330 μ F	2917/D/7343	2-Terminal Tantalum	1 nH	5 m Ω < ESR < 40 m Ω	2.5V	T520V337M2R5ATE025
330 μ F	C > 330 μ F	2917/D/7343	2-Terminal Niobium Oxide	1 nH	5 m Ω < ESR < 100 m Ω	2.5V	NOSD337M002#0035
100 μ F	C > 100 μ F	1210	2-Terminal Tantalum Ceramic X7R or X5R	1 nH	1 m Ω < ESR < 40 m Ω	2.5V	GRM32ER60J107ME20L
47 μ F	C > 47 μ F	1210	2-Terminal Ceramic X7R or X5R	1 nH	1 m Ω < ESR < 40 m Ω	6.3V	GRM32ER70J476ME20L
4.7 μ F	C > 4.7 μ F	0805	2-Terminal Ceramic X7R or X5R	0.5 nH	1 m Ω < ESR < 20 m Ω	6.3V	GRM21BR71A475KA73
0.47 μ F	C > 0.47 μ F	0603	2-Terminal Ceramic X7R or X5R	0.5 nH	1 m Ω < ESR < 20 m Ω	6.3V	GRM188R70J474KA01

对于去耦电容连接，需尽可能减短并且加粗（或者铺铜）MLCC 两端引线，需要考虑引线和过孔的 ESL；例如下图中 A 方法效果较长，BC 效果可以接收，D 接法效果最好。去耦电容布局时也要尽可能靠近芯片的电源引脚，对于 BGA 封装的芯片，可以放置在 PCB 背面，芯片电源引脚正下方。此部分可以参考第五章第 6 题去耦电容布置与去耦半径。





Figure 2-7: Example Capacitor Land and Mounting Geometries

同一电源网络有多个引脚、多个滤波电容，注意布局时候尽可能**每一个电源引脚都分配一个就近布局的滤波电容**；这点在原理图设计上无法体现，只能在 PCB 设计阶段注意。

PCB 在电源平面设计时要注意，电源平面**铺铜宽度**不能太小，基本与电流值成正比，尤其注意后期打过孔时，尽量避免**过孔将电源平面打碎**。密集过孔排布可以考虑进行优化。例如下图中，红色箭头处均为密集控制导致的电源平面断裂与铜皮宽度过窄。




电源网络（尤其是大电流）在**换层**时（例如电源芯片在 01 TOP 层，电源 VOUT 从 TOP 层换到 04 PWR 层），则两层铜皮连接处一定要尽可能**多打过孔**，一方面增强通流能力&减小直流电阻，一方面相当于多个过孔并联可以降低**寄生电感**；若受限于内层空间，铜皮宽度不足，则可以在**多个层铺设电源网络铜皮**。


2.4.4 地弹问题与分地

所谓“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现象（这里的地可以理解为 0V 参考）。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹（Ground Bounce）。当器件输出端有一个状态跳变到另一个状态时，地弹现象会导致器件逻辑输入端产生毛刺。

地弹问题一般无法通过增加滤波电容的方法解决，可以通过分地、优化 PCB 设计、隔离的方式进行优化。



分地：例如上图为 DRV8301 无刷电机控制器，可见原理图 DEMO 中是有 3 个地网络的，分别为 AGND（模拟地，例如电流检测 ADC 等供电）、GND（芯片工作的数字地）和 PGND（功率地，电机线圈的供电地）。三个地虽然最终要连接在一起，但是 PCB 设计时是要分开的；建议 AGND 与 GND 单点连接，GND 与 PGND 分别通过铜皮连接到电源输入地。




隔离：对于很多大功率电源或逆变等功率设备，功率部分可以与控制部分隔离，地不连接（或仅通过电容连接），控制信号线中间使用光耦或磁耦通信。这样可以避免功率部分地对控制部分造成影响。

2.4.5 分电源设计


分电源：使用共用同一电源网络（电压相同）的芯片间或者芯片内部不同功能区域电源轨道，也可能产生电源上的互相干扰，此时也要通过 PCB 设计进行单点连接，或者原理图设计增加 0 欧电阻/电感/磁珠进行分隔。

例如下图出自文档 SONY CMOS 图像处理器 IMX250 support package，设置指导中提到对于 CMOS 图像处理器的 3.3V 有 5 个电源轨道，虽然原理图上是同一个网络，但是由于电源轨道间可能产生电源噪声干扰，影响模拟电源感光成像质量。故 3.3V 的 5 个电源轨道在铺铜时需要分隔开，在 LDO 电源处连接时要单点连接。


- (3). The noise on the B5 / F11 / H5 / K12 / L5 pin (VDDHPX), and B9 pin (VDDHAN) degrades the image quality. So VDDHPX and VDDHAN should not have the common impedance. Following drawing is the example of the layout of the power supply patterns.



此文档对于 CMOS 图像传感器的 1.2V 供电也有约束，多个 VDDL CN 1.2V 供电引脚均要串联磁珠或滤波器连接到单板 1.2V 供电。（此处还体现了大电容+小电容滤波，小电容要尽可能靠近封装引脚）



另外例如有源晶振供电，需要使用磁珠与主电源网络进行隔离，防止晶振高频噪声引入单板电源，原理也是类似的。例如下图的 FB2 就是晶振供电隔离磁珠。



3. 传输线与特征阻抗的概念与实现

3.1 特征阻抗的原理

首先看了特征阻抗是什么原理，如何推理计算出来的，以及为何与信号频率、传输线长度、寄生电感等无关

此部分参考了《信号完整性与电源完整性分析》、《于博士SI设计手记》




图 7.9 传输线的零阶模型由一系列电容器组成。每走一步就使一个电容器充上电，电容器之间的跨度就是我们的步长

可以将信号在传输线的传输过程抽象成一个人在电容线路上行走。在这个模型中，步长为 Δx ，每个小电容大小就是传输线单位长度电容 C_L 与步长乘积，即

$$C = C_L * \Delta x$$

使用这个模型可以计算才能从脚底流出的电流 I ，电流用于注入脚下的电容器。注入电容器的电量 Q 等于电容乘以两端电压 U ；每走

一步，就把电量 Q 注入导线。

两步之间的时间间隔 Δt 等于步长除以信号速度 v

$$I = Q / \Delta t = CU / (\Delta x / v) = CL * \Delta x * v * U / \Delta x = CL * v * U$$

这就是所定义的传输线电流 I -电压 U 关系。


瞬时阻抗等于施加电压与流过电流比值，则有

$$Z = U / I = U / (CL * v * U) = 1 / CL * v$$

而（介质中）信号速度 $v = c / \sqrt{\epsilon_r}$ 其中 c 为光速， ϵ_r 为介电常数，故：

$$Z = \sqrt{\epsilon_r} / CL * c$$

其中 c 光速与 ϵ_r 介电常数均为常数，故瞬时阻抗 Z 仅与 CL 有关，即传输线单位长度电容 CL ，这个在板材、线宽等参数确定时也是确定的。（这段过于书本，后续优化一下）



传输线上的信号电压像波浪的浪头一样，在介质中向前传播；在传输的某个瞬间，传输线上仅有某一区域存在电压变化，而信号在此瞬间仅受这一区域影响（可以理解为瞬时阻抗）。若传输线上所有区域是均匀的，则可以认为环境是固定的，称为特征阻抗。


版权所有，禁止私自传播

特征阻抗与频率、长度、电感等无关，所以叫特征阻抗

3.2 传输线特征阻抗如何控制

下图为微带线（即表层走线）阻抗计算公式，若要阻抗，可以改变线宽 W 、铜厚 t 、介电常数 ϵ_r 、层距 h 。其中线宽是最容易调整的

$$Z_o \approx \frac{87}{\sqrt{\epsilon_r + 1.41}} \times \ln \left(\frac{5.98h}{(0.8w + t)} \right)$$





关于阻抗控制的定性分析可参考第五章 16.走线阻抗与铜厚、线宽、层距的关系。

线距调整可以采用更改 PCB 层叠方案的方法，或者挖空下层，参考其他层（例如射频加粗走线隔层参考；高速信号的金手指和器件焊盘下方参考挖空）。原理都是同时提高上式 Z_o 计算公式中的 W 和 h 参数，仍保持 Z_o 计算结果不变。

双面板由于参考平面距离过远，很难使用参考平面的方法做阻抗控制。例如普通 6 层板 01 TOP 层和 02 GND 参考平面间距约为 4mil 左右，有较好的参考效果，计算出的 50Ω 特征阻抗线宽约为 6mil，容易实现；而普通 1.6mm 双面板 01 TOP 和 02 BOT 间距约为 60mil，几乎没有参考效果，即使做阻抗控制，计算出的线宽会超过 100mil，几乎无法实现。故双面板如果做阻抗控制，只能使用共面参考。

例如下图是使用 SI9000 计算单端与差分信号的共面参考。



3.3 传输线的返回路径

对于高速信号而言，信号的返回路径能量会集中在离信号线最近的平面上，作为参考平面，需要保证参考平面完整，与信号线对应位置没有分割

3.4 常见接口的特征阻抗

普通单端信号（例如 SPI/SDIO/eMMC/并口）：单端 50Ω

DDR：运行速率低（例如低于 800Mbps）则按照单端 50Ω ，差分 100Ω ；运行速率高则按照单端 40Ω ，差分 $80\sim 90\Omega$ 控制（以主控芯片设计指导为准）

LVDS/MIPI/HDMI/千兆网 MDI：差分 100Ω

USB2.0/3.0：差分 90Ω

PCIE: 差分 80~90 Ω (以主控芯片设计指导为准)

3.5 解答要点

需要能大概理解特征阻抗的原理, 对于特征阻抗计算公式有定性理解 (即调整哪些参数, 会对阻抗有什么影响); 了解参考平面、返回路径的概念; 了解常见接口的单端/差分阻抗。

醒工硬件

4. 反射现象与计算

抖音/Bilibili

5.1 反射定义

当高速信号传播过程中, 源端 (即信号发送器件) 的阻抗、传输线 (即 PCB 走线)、接收端 (即信号接收器件) 之间阻抗不一致或者传输线内部阻抗不一致时, 就会发生反射, 反射的信号表现是信号振铃, 即信号出现上冲或下冲。



例如下图为《信号完整性揭秘-于博士 SI 设计手记》中信号振铃与边沿台阶波形, 产生的原因均是信号传输路径阻抗不连续, 发生了反射。

醒工硬件
抖音/Bilibili
版权所有, 禁止私自传播




图 4-1 信号的振铃






图 4-2 信号边沿的台阶

且对于阻抗不匹配较为严重的设计，反射现象不仅是在接收端出现一次，能量在被反射回源端后，还会再次反射，在源端和接收端往复传递，直到由于传输线损耗，衰减到 0。

这张图重新找一下，注意波形时间轴。信号上升沿逐渐衰减的震荡就是由于多次反射造成的。



5.2 反射计算

假设传输线第一段特征阻抗为 Z_1 ，第二段特征阻抗为 Z_2 ，则信号从第一段传播到第二段时的反射系数 ρ 定义为：

$$\rho = \frac{Z_2 - Z_1}{Z_2 + Z_1}$$

反射系数 ρ 也是反射电压与入射电压的比值。

下面做 2 个极端情况的计算：

假设输出线第一段特征阻抗 $Z_1=50\Omega$ ，第二段为开路（特征阻抗无穷大 $Z_2=\infty$ ），入射电压为 V_i

则反射系数 $\rho=(\infty-50)/(\infty+50)=1$

即反射电压入射电压 $=\rho * \text{入射电压}=V_i$ ，故实际开路终端上的电压值为 $2*V_i$

假设假设输出线第一段特征阻抗 $Z_1=50\Omega$ ，第二段为短路（特征阻抗 $Z_2=0$ ）

则反射系数 $\rho=(0-50)/(0+50)=-1$

即反射电压 $=\rho * \text{入射电压}=-V_i$ ，故实际短路终端上的电压值为 $V_i-V_i=0$


5. 阻抗匹配的多种方式，差分的内部外部端接

高速信号的传输路径包括发送端（源端）-传输线（广义的传输线包括 PCB 走线与跨板传输时需要的连接器、FPC、线缆等）-接收端；三部分均需要做阻抗匹配。故为减小信号反射，需要对高速信号发送端和接收端做阻抗匹配。


5.1 源端匹配

源端匹配即在信号发送端串联电阻，是一种最常见的阻抗匹配方法。

例如在下图，单端有源晶振的时钟输出引脚串联 $22\sim 33\Omega$ 电阻，可以阻抗匹配（大多数芯片和晶振的驱动端阻抗为 30Ω 左右，故串联一个 20Ω 左右电阻可以与传输线 50Ω 阻抗匹配）。



例如下图为千兆网 PHY 芯片的 RGMII 接口，可见其 RX 的 6 个引脚都串了 22Ω 匹配电阻，因为这 6 个引脚信号方向为 PHY→主控，故在靠近发送端（即 PHY 芯片 YT8531）侧放置串阻。TX 的 6 个引脚，由于信号方向为主控→PHY，故匹配电阻放置在了靠近主控侧（芯片 RK3568 侧）。



RK3568_M(VCCIO6 Domain)

VCCIO6 Domain									
Operating Voltage=1.8V/3.3V									
CIF_D0	/ R0C R0000	/ R0000 D0 M0	/ I001 R010 M1	/ V00 R0100 D0 M0	/ GP00 C0_0	AC5	GP00 C0	S0000 D0 M0	
CIF_D1	/ R0C R0001	/ R0001 D1 M0	/ I001 R011 M1	/ V00 R0110 D0 M0	/ GP00 C0_1	AA6	GP00 C1	S0000 D1 M0	
CIF_D2	/ R0C R0002	/ R0002 D2 M0	/ I001 R012 M1	/ V00 R0120 D0 M0	/ GP00 C0_2	ABY	GP00 D0	S0000 D0 M0	
CIF_D3	/ R0C R0003	/ R0003 D3 M0	/ I001 R013 M1	/ V00 R0130 D0 M0	/ GP00 C0_3	AB0	GP00 D1	S0000 D1 M0	
CIF_D4	/ R0C R0004	/ R0004 D4 M0	/ I001 R014 M1	/ V00 R0140 D0 M0	/ GP00 C0_4	Y7	GP00 D2	S0000 D2 M0	
CIF_D5	/ R0C R0005	/ R0005 D5 M0	/ I001 R015 M1	/ V00 R0150 D0 M0	/ GP00 C0_5	AC1	GP00 D3	S0000 D3 M0	
CIF_D6	/ R0C R0006	/ R0006 D6 M0	/ I001 R016 M1	/ V00 R0160 D0 M0	/ GP00 C0_6	AA1	GP00 D4	S0000 D4 M0	
CIF_D7	/ R0C R0007	/ R0007 D7 M0	/ I001 R017 M1	/ V00 R0170 D0 M0	/ GP00 C0_7	AA2	GP00 D5	S0000 D5 M0	
CIF_D8	/ R0C R0008	/ R0008 D8 M0	/ I001 R018 M1	/ V00 R0180 D0 M0	/ GP00 C0_8	Y8	GP00 D6	S0000 D6 M0	
CIF_D9	/ R0C R0009	/ R0009 D9 M0	/ I001 R019 M1	/ V00 R0190 D0 M0	/ GP00 C0_9	Y9	GP00 D7	S0000 D7 M0	
CIF_D10	/ R0C R0010	/ R0010 D10 M0	/ I001 R020 M1	/ V00 R0200 D0 M0	/ GP00 C0_10	AA3	GP00 D8	S0000 D8 M0	
CIF_D11	/ R0C R0011	/ R0011 D11 M0	/ I001 R021 M1	/ V00 R0210 D0 M0	/ GP00 C0_11	AA4	GP00 D9	S0000 D9 M0	
CIF_D12	/ R0C R0012	/ R0012 D12 M0	/ I001 R022 M1	/ V00 R0220 D0 M0	/ GP00 C0_12	Y4	GP00 A1	S0000 D10 M0	
CIF_D13	/ R0C R0013	/ R0013 D13 M0	/ I001 R023 M1	/ V00 R0230 D0 M0	/ GP00 C0_13	Y5	GP00 A2	S0000 D11 M0	
CIF_D14	/ R0C R0014	/ R0014 D14 M0	/ I001 R024 M1	/ V00 R0240 D0 M0	/ GP00 C0_14	Y6	GP00 A3	S0000 D12 M0	
CIF_D15	/ R0C R0015	/ R0015 D15 M0	/ I001 R025 M1	/ V00 R0250 D0 M0	/ GP00 C0_15	Y7	GP00 A4	S0000 D13 M0	
IO0_FLASHTRIG00T	/ R0C R0020	/ R0020 D16 M0	/ I001 R026 M1	/ V00 R0260 D0 M0	/ GP00 A6_0	W2	GP00 A6	S0000 D14 M0	
IO0_CLK00T0	/ R0C R0021	/ R0021 D17 M0	/ I001 R027 M1	/ V00 R0270 D0 M0	/ GP00 A7_0	W1	GP00 A7	S0000 D15 M0	
IO0_CLK00T01	/ R0C R0022	/ R0022 D18 M0	/ I001 R028 M1	/ V00 R0280 D0 M0	/ GP00 A7_1	Y7	GP00 D0	S0000 D16 M0	
IO0_P00LIGHT_0000	/ R0C R0023	/ R0023 D19 M0	/ I001 R029 M1	/ V00 R0290 D0 M0	/ GP00 D1_0	Y7	GP00 D1	S0000 D17 M0	

源端匹配的电阻功能很多，不仅可做阻抗匹配功能，还调试时还可以做测试点，使用万用表或示波器探针进行测量（因为有些芯片为QFN 或 BGA 封装，引脚在封装下方，无法直接测量）；在信号波形调试时，若信号上冲过大，则可以加大串阻阻值；在 EMC 测试时，若时钟信号引起 RE 辐射超标，可以加大串阻(同时增加加对地电容)，降低辐射。

需要注意的是，串联匹配电阻在原理图设计时需放置在靠近发送端芯片一侧；PCB 设计时，串联匹配电阻布局也要尽可能靠近发送端芯片；然而 PCB 设计时，网表并不能体现出电阻位置，故需要原理图上备注说明，或提前与 PCB 工程师沟通。

5.2 并联端接


此种端接方式为在接收端增加一颗并联电阻，电阻通过上拉到电源或者下拉到 GND。此端接方式的缺点在于会持续消耗电流。

在 DDR 设计中常使用上拉到电源的并联端接方式。

例如下图为 ZYNQ 平台与两片 DDR3 (fly-by 拓扑) 的应用，在 DDR3 的地址线 (A0~A14, BA0-1) 和命令线 (CS#, RAS#, CAS#, WE#) 菊花链末端使用 40~50 Ω 电阻做了端接匹配，上拉到电源 DDRVTT (DDRVTT 的幅值其实是这些引脚电平的中值)



姓 名 王 明 姓 名 王 明




5.3 戴维宁端接

戴维宁端接指信号线末端使用 1 个上拉电阻+1 个下拉电阻的并联端接方案，戴维宁端接的优点在于可以同时做直流电平（即共模电平）匹配和接收端阻抗匹配。

戴维宁端接的缺点也是在于会持续消耗电流。

戴维宁端接在差分电平转换中较为常见，例如 LVDS、LVPECL、CML 等电平之间的转换，尤其常用于差分时钟晶振电路。

例如下图为某光模块 LVPECL 电平端接方案，以 RXP/N 差分对为例，使用 100nF 电容做交流耦合，使用端接电阻戴维宁端接，同时满足 LVPECL 电平的直流（共模）电平要求。例如 RXP 上拉电阻 $R1=82\Omega$ ，下拉电阻 $R5=130\Omega$ ，则对回流路径阻抗为 $R1/R5$ （即并联） $= (82*130)/(82+130) \approx 50.3\Omega$ ，符合传输线特征阻抗；差分线间特征阻抗为 $50.3*2=100.6\Omega$ 。此时 RXP 的直流电平为 $3.3*R5/(R1+R5)=3.3*130/212 \approx 2.02V$ ，符合 LVPECL 要求的共模电平= $V_{CC}-1.3V$ 要求。




5.4 RC 端接

RC 端接即在并联端接的基础上增加了一颗电容，电阻和电容

串联后上拉到电源或下拉到 GND。

从功能来讲 RC 端接能够减小接收端反射，同时由于电容的存在隔离了直流，减小了直流静态功耗。


例如下图为 Xilinx Ultrascale FPGA 与 DDR4 间地址/命令线差分时钟 CK_P/N 的多片拓扑连接方式，时钟走线约为单端 40Ω /差分 80Ω ，末端并联了 2 颗 36Ω 电阻+1 颗 10nF 电容做 RC 端接（末端走线 L6 特征阻抗约为差分 76Ω ）。




5.5 差分信号外部端接

差分对信号（例如 LVDS）由两条紧耦合的传输线组成，每条传输线的奇模阻抗为 50Ω ，故传输线间的差分阻抗为 100Ω （奇模阻抗的 2 倍）： $Z_{\text{DIFF}}=2 * Z_{\text{ODD}}$ 。故末端匹配电阻需与差分阻抗匹配，否则会有反射。（可以理解为奇模阻抗是单根信号对地的阻抗，差模阻抗是差分对两根线 P-N 间的阻抗；差分对传输时，通过 GND 参考回流和两根线 P-N 互相参考回流是同时存在的，也可以仅存在一种；例如千兆网线中是 4 对差分，没有 GND，仅有 P-N 间互为参考与回流；使用两根同轴线传输差分信号，每根同轴线为内芯 P 或 N 信号，外层导体为 GND，则仅有 P 或 N 与 GND 间的回流参

考)





例如下图 Xilinx FPGA 对于 LVDS 信号拓扑描述, IOB 为 FPGA 的输入输出单元 (Input/Output Block), 此时作为差分信号输入; $Z_0=50\ \Omega$, 表示传输线为单端 $50\ \Omega$ /差分 $100\ \Omega$ 的 PCB 走线; R_{DIFF} 为差分信号外部端接电阻, 阻值为 $100\ \Omega$ 。




例如下图为某 FPGA 主控板实物图, 可见在差分对信号接入 FPGA 附近, 有预留 100 欧外部端接的电阻工位。但是实际 100 欧端接电阻未上件, 因为 FPGA 使用了内部端接, 信号质量更优。

版权所有, 禁止私自传播



5.6 差分信号内部端接

差分信号的 $100\ \Omega$ 端接分为外部端接与内部端接。外部端接使用 $100\ \Omega$ 1% 电源，放在芯片外围，靠近芯片接收引脚位置；内部端接为芯片 die 内部开启端接电阻功能（一般 SOC 由于引脚功能都是特定的，故对于差分信号的内部端接都是默认开启的；FPGA 由于引脚可以自由分配，故差分信号的内部端接是可以自行配置启用/不启用的）。




内部端接的示意图如上图所示，以 FPGA 的 LVDS 接收引脚为例，与外部端接对比，可以看到除了 PCB 上的走线，进入 FPGA 封装后，从 BGA 封装的球形引脚焊盘，到芯片核心 die 的封装结构，其实都是有一定距离的传输线，内部端接的 $100\ \Omega$ 电阻是在核心 die 内部的。

内部端接的缺点是电阻在芯片内部，阻值受芯片发热温度影响较大；优点是内部端接离 IOBUFF 的比较器更近，获得的高速信号质量更好（对于差分的外部端接而言，信号质量最好的位置是在独立 $100\ \Omega$ 电阻两端；然后电阻两端的信号通过几百 mil 的 PCB 走线和芯片封装连线到达 IOBUFF 和比较器，这部分引线会有反射），且可以节约 PCB 布线面积。


5.7 ODT

ODT (On-Die Termination) 片内端接技术是从 DDR2 开始出现的一项新技术，可以通过寄存器控制，自动实现 DDR 内部数据线相关引脚（数据线 DQ，数据时钟差分对 DQSPN，数据掩码 DM）的内部端接电阻连接或断开。

ODT 的示意图如下所示。下图表示了 ODT 的实现原理，即对于 DQ、DQS、DM 信号线在 DDR 芯片内部，通过一个动态的开关 switch 实现了电阻 RTT 的端接连接/切断。



下图表示了 ODT 在读写状态时的切换状态，读操作 Read 时数据方向为 DDR→主控芯片，此时在接收端即主控芯片（FPGA）侧端接；写操作 Write 时数据方向为主控芯片→DDR，此时在接收端即 DDR 侧端接。



ODT 比电阻外部端接有几个优点：

1. 最大的优点，是 ODT 是可以快速连接/断开切换的，可以在 DDR 接收数据时连接，发送数据时断开

使用外部端接电阻的 DDR 地址线和命令线信号方向固定为主控芯片→DDR，DDR 侧固定是接受端，故可以使用外部电阻端接。而数据线相关（DQ，DQSPN，DM）的信号方向是双向的，当主控将数据写入 DDR 时，数据方向为主控芯片→DDR，此时 DDR 需要端接电阻；当主控从 DDR 读出数据时，数据方向为 DDR→主控芯片，此时 DDR 侧不需要端接电阻，主控侧为接收端需要端接电阻。

2. 节约 PCB 布线空间，降低设计复杂度。随着主控芯片与 DDR 性能提升，PCB 布线空间往往是更加紧张的，且速度提升，对 PCB 走线的设计要求也是越来越高的，ODT 内部端接可以减少一部分布线工

作量与布局空间。

3. 使用 ODT 端接信号质量比外部电阻端接更好；越靠近链路末端，信号质量越好。（原理类似差分信号的内部端接/外部端接的差异）
4. 使用 ODT 时可以通过软件调整 ODT 阻值；DDR 一般会外接一个 $240\ \Omega$ 的电阻用于阻值校正，ODT 的端接阻值可以选取 $240\ \Omega$ 的 $1/2, 1/4, 1/6, 1/8, 1/12$ 即 $120\ \Omega / 60\ \Omega / 40\ \Omega / 30\ \Omega / 20\ \Omega$ 。

MR1 ($R_{TT, nom}$)			$R_{TT, nom}$ (RZQ)	$R_{TT, nom}$ (Ohm)	$R_{TT, nom}$ Mode Restriction
M9	M6	M2			
0	0	0	Off	Off	n/a
0	0	1	RZQ/4	60	Self refresh
0	1	0	RZQ/2	120	
0	1	1	RZQ/6	40	
1	0	0	RZQ/12	20	Self refresh, write
1	0	1	RZQ/8	30	
1	1	0	Reserved	Reserved	n/a
1	1	1	Reserved	Reserved	n/a

Note: 1. RZQ = $240\ \Omega$. If $R_{TT, nom}$ is used during WRITES, only RZQ/2, RZQ/4, RZQ/6 are allowed.

5.8 解答要点

对于校招，建议能理解源端匹配、差分信号末端 $100\ \Omega$ 电阻匹配的使用方法与基本原理即可

对于社招，建议掌握端接的信号完整性原理，掌握以上的端接方法，理解差分信号内部/外部端接的优缺点，能将端接方法与实际设计结合；对于复杂拓扑或电路（例如 2/4 片 DDR 的 T 型/fly-by 拓扑，LVDS 与 LVPECL 电平转换）的端接设计与 PCB 设计准则。


6. 信号带宽与高速信号的判断方法

6.1 信号带宽计算方式

对于正弦波而言，信号频率等于信号的带宽。

而对于数字信号系统中常见的近似方波而言，带宽与信号频率差别很大，一定要将信号的频率与带宽区分出来；且信号的上升沿越陡峭，则带宽越高。


带宽计算方法为 $BW=0.35/tr$ tr 为信号的上升沿时间(一般为10%-90%幅值时间)





假设一个信号如上图所示，信号幅值为 5V，信号频率为 100MHz，周期为 10ns，信号上升沿和下降沿为 1ns，则信号带宽约为 $0.35/(10 \times 10^{-9}) = 350\text{MHz}$ 。由此可见近似方波的信号，频率与带宽差别非常大。

若将方波信号用傅里叶变化展开，是高频谐波的组合；信号的上升沿越陡峭，则需要更高倍频谐波。

例如下图为 5 次谐波/9 次谐波/19 次谐波堆叠出的方波波形，可见高次谐波分量越多，则信号越接近理想方波。






醒工硬件

所以RE超标经常出现在时钟倍频频率点，是因为时钟驱动能力强，上升沿陡峭，高频倍频能量更大，而频率越高，越容易形成空间辐射RE（低频干扰一般通过传导形式，而高频干扰一般通过辐射形式；此部分可参考第九章EMC的RE与CE介绍）。

例如下图中，上半部分是25MHz有源晶振的波形，接近方波，上升沿约为4ns，带宽约为 $BW \approx 0.35 / (4 \times 10^{-9}) \approx 90\text{MHz}$ ；下半部分是25MHz无源晶体的波形，接近正弦波，带宽可以认为是25MHz。



醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播



故在使用示波器测量波形时，往往需要示波器带宽大于信号频率的 5 倍甚至 7 倍，就是要保证被测信号的上升沿细节完整（例如千兆网一致性测试，千兆网对外为 4 路 MDI 接口，4D-PAM5 电平，单路速度 125MHz，需使用 1GHz 以上带宽示波器进行测试）。

6.2 高速信号定义

在了解了信号的上升沿时间与带宽间的关系之后，我们不会再简单的以信号频率高低作为区分高速低速信号的界限，而是会主要以上升沿时间来做判断。


1. 若信号本身速率很高，例如 DDR 的 2400Mbps，PCIE2.0/3.0 的 5/8Gbps，USB3.0 的 5Gbps，这种信号速率一定是高速信号。
2. 信号上升沿非常陡峭，且时序中有对上升沿/下降沿时间 t_r/t_f 的要求（例如时钟信号）。
3. 信号在传输过程中发生了严重的趋肤效应和电离损耗（例如射频信号）。

4. 当PCB走线长度超过信号上升沿带宽对应波长的1/6时，信号认为是高速信号，同时信号的传输线需要做阻抗控制。这条判别依据相对严谨。

信号的上升沿可以通过实际测量或者查阅 datasheet 获得。

以下图中的 SDRAM W9825G6KH 为例，其时钟频率最高为 200MHz，时钟的上升沿和下降沿（rise and fall）要求均为最多 1ns。则以 1ns 上升沿/下降沿估算可得，时钟 CLK 的带宽为 $0.35/(1 \times 10^{-9}) = 350\text{MHz}$ 。

W9825G6KH										
										
9.5 AC Characteristics and Operating Condition										
(VDD = 3.3V ± 0.3V, TA = 0 to 70°C for -5I/-6I/-6L/-75/75L, TA = -40 to 85°C for -5I/-6I)										
PARAMETER	SYM.	-5I/-5L		-6		-6I/-6L		-75/75L		UNIT
		MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	NOTE
Power Down Mode Entry Time	t _{SD}	0	5	0	6	0	6	0	7.5	nS
Transition Time of CLK (Rise and Fall)	t _r		1		1		1		1	



对应带宽（而非对应信号频率）的波长 λ 计算方法为：

$\lambda = v/f$ ，其中 v 为电信号在 PCB 中的传输速率(约 150,000,000 m/s，约为光速的一半)， f 为带宽频率。


故时钟 CLK 带宽对应波长为 0.42m，波长的 1/6 为 0.07m，即若 SDRAM 的时钟 CLK 走线长度超过 70mm，则需要做阻抗控制；而且实际 PCB 设计时还要考虑芯片封装、过孔、绕等长、设计裕量等因素；故此 SDRAM 设计可以认定为高速信号，需要做阻抗控制。

7. 传输线的插入损耗与网络分析仪，特征阻抗测试与 TDR

对于高速信号，我们在进行 PCB 设计和 PCB 打样、线缆打样前要进行仿真；在拿到 PCB 或者高速线缆后，需要对其插损、回损等 S 参数，以及特征阻抗进行测试（无源测试）；若实际单板高速接口采样异常，也需要进行有源信号测试（例如使用高速示波器进行波形、眼图测试）。


7.1 插损，VNA 及测试

观察下图，可见信号从发送端传播到接收端（未均衡状态）时，眼图无论是眼高还是眼宽都剧烈下降，这是由于插损、抖动、码间干扰的共同作用下形成的。其中影响眼图眼高（即信号幅值）因素之一就是插损（插入损耗），导致高速信号幅值下降。例如对于 LVDS 信号，发送端幅值要求大于 $\pm 350\text{mV}$ ，而接收端要求大于 $\pm 100\text{mV}$ 即可符合判别阈值要求。




插入损耗，Insertion Loss，与距离、频率成正比，近似直线。

例如下图为普通 FR4 板材，4mil 宽度走线，长度 8/16/24inch（即 8000/16000/24000mil）在不同频率（横轴）下的插入损耗（纵轴）。



故大多数接口都会标注 PCB 上的最长走线距离，若超出此距离，可能由于插损太大，导致信号幅值衰减严重，无法被接收端芯片识别。


若要进行无源插损测试（例如一段 PCB 传输线、一根高速线缆等），可以使用矢量网络分析仪 VNA 测量，常用的 S 参数为 **S21** 插损（前面已经介绍）和 **S11** 回损（回波损耗，一般指由于传输线阻抗不连续、不匹配导致的反射引起损耗）



例如上图为 S11 回损和 S21 插损的示意图。图中被测件（一般简称为 DUT，Device Under Test）被描述为一个二端口网络黑盒，无论内部结构多复杂，仅关注它的 S 参数；例如在端口 1 发送一个预先调制好的信号（假设为幅值 A），在端口 2 测量得到衰减后的信号（假设为幅值 B），则 B 与 A 比值经过对数运算（ $-20\log B/A$ 单


位 db) 即为 S21 插损; 同时在端口 1 处接收反射回的信号 (假设为幅值 C), 则 C 与 A 比值经过对数运算 ($-20\log C/A$ 单位 db) 即为 S11 回损。

例如插损测试, 可以使用 VNA 两路探头, 先设定好扫描频率范围 (例如 1MHz~1GHz), 然后短接两路探头进行归零校准 (即补偿掉探头本身的损耗), 然后使用两路探头对待测 PCB 传输线两端或线缆两端开始扫频测试。



单机测试产品插损图片


得到 S21 插损曲线 (x 轴为频率, y 轴为衰减 db)



7.2 特征阻抗，TDR 及其测试

TDR (Time Domain Reflectometry) 时域反射技术的原理是，信号在某一传输路径传输，当传输路径中发生阻抗变化时，一部分信号会被反射，另一部分信号会继续沿传输路径传输。TDR 是通过测量反射波的电压幅度，从而计算出阻抗的变化；同时，只要测量出反射点到信号输出点的时间值，就可以计算出传输路径中阻抗变化点的位置（因为电信号在传输线中的速度是确定的）。

例如下图为 TDR 测量阻抗与时间关系，被测物是一段宽度变化的 PCB 走线，一端为连接器，一端为开路。



波形最左侧从 0 上升到 50 Ω 且中间有震荡是由于连接器处的阻抗不连续；图中 Z_0 段为阻抗基本符合设计的 50 Ω 单端阻抗；在 Z_1 段由于线宽变宽，阻抗变小；在 Z_2 段由于线宽变细，阻抗变大；最右侧由于是开路，阻抗终结于无穷大。

需要理解的是，TDR 时间-阻抗波形中，时间与现实物理位置

是成正相关一一对应的，例如上图中，时间越小则越靠近左侧连接器，时间越大则越靠近右侧传输线开路。

使用 TDR 可以测量 PCB 走线、连接器、高速线缆等的阻抗。例如可以检测 PCB 走线设计和生产特征阻抗一致性是否良好，连接器是否接触良好，线缆内部有无短路断路或暗伤，或者判断线缆损伤位置。

TDR 测试可以使用网络分析仪来做，也可以使用专用的时域反射计。


8. 高速信号的等长设计

8.1 等长根据谁做与做等长的原因

根据时钟线做等长

例如下图为一个差分时钟与差分数据线的时序图，可见图中的建立时间 t_{ST} 、保持时间 t_{HD} 均较短，仅为百 ps 级，若出现时钟上升沿与数据高低电平的时序错位，极其容易出现采样错误的问题。

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播



Define of the characteristics of the SLVS

版权所有，禁止私自传播

SLVS Output AC Characteristics

Symbol	Item	Min.	Typ.	Max.	Unit	Remarks
f_{clk}	Output frequency	—	594	—	Mbps	—
f_{pclk}	Clock frequency	—	297	—	MHz	—
t_{ST}	Setup time	505	—	—	ps	"1
t_{HD}	Hold time	505	—	—	ps	"1
t_R	DOP/DOM rise time	—	—	300	ps	"1, 2
t_F	DOP/DOM fall time	—	—	300	ps	"1, 2
$ V_{idt} $	Differential voltage	140	—	—	mV	"1


假设有一组并口数据线，D0-D7，CLK，要求等长控制 $\pm 100\text{mil}$ ，时钟为 1000mil ，最长的 D0 为 1090mil ，最短的 D7 为 910mil ，那么是否满足等长要求？

是满足的。

因为等长的根本原因是根据时钟上升沿采样，保证建立时间和保持时间。故数据线要根据时钟线做等长，而不是数据线之间比较。

醒工硬件

815555



等长与等时的区别：社招需要掌握，进阶内容

等长的实质还是“等时”，这点在 DDR 设计中体现较多，因为 DDR 速度较高，且走线数量多，需要分成多个层走线（过孔时延、内外层信号传播速度不一致、Pin Delay 芯片内部封装延时）。在课程第四章第 11 题 DDR PCB 等长设计有详细介绍

8.2 哪些信号线要做等长


一般“高速信号”需要做等长与阻抗控制；高速信号可以按照频率判断，或按照信号功能判断（时钟，SDRAM, DDR, USB, PCIE, HDMI）。

8.3 单端信号等长

统计与整理常见的高速单端信号，频率，等长方式，以及等长控制约束条件

①**DDR**: 速度最高, DQ 根据同组 DQSP/N 做等长, 地址命令线根据 CLKP/N 做等长

例如下图中红色框内地址和命令线根据 CLK0P/N 等长, 绿色框内根据 DQS0P/N 等长, 蓝色框内根据 DQS1P/N 等长。



下述单位为 Mbps, 为 DDR DQ 数据线的双沿采样, 故时钟频率其实是减半的, 例如 DDR4 最高数据速率 3200Mbps, 则时钟为 1600MHz

代数	信号速率范围 (Mbps/引脚)
DDR1	200 - 400 Mbps
DDR2	400 - 1066 Mbps
DDR3	800 - 2133 Mbps
DDR4	1600 - 3200 Mbps
DDR5	4800 - 8400 Mbps

DDR 等长一般是速率越高, 等长要求越高。例如 RK3588 的

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播


LPDDR4 3200Mbps 要求等长 16ps, 约 100mil

(传播速度约 $1\text{ns} \rightarrow 6000\text{mil}$, $1\text{ns}=1000\text{ps}$)

参 数	要 求
DQ、DM 单端信号阻抗	$40\ \Omega \pm 10\%$
地址控制线 (除了 CKE 信号) 单端信号阻抗	$40\ \Omega \pm 10\%$
CKE 单端信号阻抗	$50\ \Omega \pm 10\%$
差分信号阻抗	$(80\sim90)\ \Omega \pm 10\%$
DQ 和 DQS 之间的等长 (同一个 Byte 内)	$\leq 16\text{ps}$
DM 和 DQS 之间的等长 (同一个 Byte 内)	$\leq 16\text{ps}$
地址、控制线和 CLK 之间的等长	$\leq 16\text{ps}$
DQS_P 和 DQS_N 之间的等长 (同一个 Byte 内)	$\leq 1\text{ps}$
CLK_P 和 CLK_N 之间的等长	$\leq 1\text{ps}$
DQS 和 CLK 之间的等长	$\leq 40\text{ps}$
不同 Byte 之间的间距 (airgap)	≥ 2 倍走线宽度
同一个 Byte 内 DQ 和 DQ 之间的间距 (airgap)	≥ 2 倍走线宽度
同一个 Byte 内 DQ 和 DQS 之间的间距 (airgap)	建议 ≥ 3 倍走线宽度 至少 2 倍走线宽度
地址控制线之间的间距 (airgap)	≥ 2 倍走线宽度
CLK 和其他信号线之间的间距	建议 ≥ 3 倍走线宽度 至少 2 倍走线宽度

②PSRAM/Hyper RAM: 根据时钟做等长 CK/CK# (写时钟) 与 RWDS (读时钟) 尽可能一样长, DQ0:7 根据 CK/CK#/RWDS 做等长 333Mbps 166MHz

Figure 2.1 HyperRAM Interface




硬件
xinggongyingjian
/Bilibili
与, 禁止私自传播

CK, CK#	Master Output, Slave Input	Differential Clock. Command, address, and data information is output with respect to the crossing of the CK and CK# signals. Differential clock is used on 1.8V I/O devices. Single Ended Clock. CK# is not used on 3.0V devices, only a single ended CK is used. The clock is not required to be free-running.
DQ[7:0]	Input/Output	Data Input/Output. Command, Address, and Data information is transferred on these signals during Read and Write transactions.
RWDS	Input/Output	Read Write Data Strobe. During the Command/Address portion of all bus transactions RWDS is a slave output and indicates whether additional initial latency is required. Slave output during read data transfer, data is edge aligned with RWDS. Slave input during data transfer in write transactions to function as a data mask. (High = additional latency, Low = no additional latency).

③eMMC：最高 400Mbps 双沿采样 200MHz 时钟（根据 eMMC5.1 标准）

CLK 与 Data Strobe 尽可能一样长（CLK 是写入时的时钟，Data Strobe 是读出时的时钟），DATA0:7 根据时钟等长



Signal	Description
CLOCK(CLK)	Each cycle of the clock directs a transfer on the command line and on the data lines.
COMMAND(CMD)	This signal is a bidirectional command channel used for device initialization and command transfer. The CMD Signal has 2 operation modes: open drain, for initialization, and push-pull, for command transfer. Commands are sent from the host to the device, and responses are sent from the device to the host.
DATA(DAT0-DAT7)	These are bidirectional data signal. The DAT signals operate in push-pull mode. By default, after power-up or RESET, only DAT0 is used for data transfer. The controller can configure a wider data bus for data transfer wither using DAT [3:0](4bit mode)or DAT[7:0](8bit mode). Includes internal pull-up resistors for data lines DAT[7:1].Immediately after entering the 4-bit mode, the device disconnects the internal pull-up resistors on the DAT1 and DAT2 lines.(The DAT3 line internal pull-up is left connected.)Upon entering the 8bit mode, the device disconnects the internal pull-up on the DAT1, DAT2, and DAT[7:4]lines.
Data Strobe(DS)	Newly assigned pin for HS400 mode. Data Strobe is generated from eMMC to host. In HS400 mode, read data and CRC response are synchronized with Data Strobe.


下面为 RK3588 白皮书中对 eMMC 的等长约束要求，±120mil

④ 时钟、数据、CMD信号需要做蛇形等长，误差小于120mil。走线的总长度不要超过3500mil。

⑤ EMMC芯片封装为0.5pitch的bga封装，有很多空的引脚，走线可采用经过不用的EMMC引脚走线的方式出线，降低对PCB制板间距的要求。

⑥ EMMC所有信号少换层打孔，过孔数量尽量不要超过两个，EMMC 信号换层前后，参考层建议都为地平线，在信号过孔 30mil（过孔和过孔的中心间距）范围内建议添加地回流过孔，改善信号回流路径，地过孔需要把信号换层前后地参考平面连接起来。

④ **RGMII**：千兆网 PHY 芯片使用的接口，双沿采样，125MHz 时钟。
TXCLK+TXD0:3，根据 TXCLK 做等长；RXCLK+RXD0:3，根据 RXCLK 做等长



下图为 RK3588 白皮书中的 RGMII 等长约束条件，±120mil


RGMII PCB设计注意事项:

1、常规走线要求如下表7-15所示。


参 数	要 求
走线阻抗	单端 50ohm $\pm 10\%$
(TXD (0-3), TXEN) to TXCLK 等长	<120mil
(RXD (0-3), RXDV) to RXCLK 等长	<120mil
走线长度	<5 inches
RGMII 信号线之间间距	建议 ≥ 2 倍 RGMII 线宽
RGMII 与其它信号间距	建议 3 倍 RGMII 线宽, 至少 2 倍 RGMII 线宽

⑤SPI：一般不超过 100MHz。例如 NOR FLASH，以 SCLK 为基准，数据线 SIO0-3 做等长。

8-WSON (8x6mm, 6x5mm)



16-PIN SOP (300mil)



4. PIN DESCRIPTION

SYMBOL	DESCRIPTION
CS#	Chip Select
SI/SIO0	Serial Data Input (for 1 x I/O)/ Serial Data Input & Output (for 2xI/O or 4xI/O read mode)
SO/SIO1	Serial Data Output (for 1 x I/O)/ Serial Data Input & Output (for 2xI/O or 4xI/O read mode)
SCLK	Clock Input
WP#*/SIO2	Write Protection Active Low or Serial Data Input & Output (for 4xI/O read mode)
RESET#*/SIO3	Hardware Reset Pin Active low or Serial Data Input & Output (for 4xI/O read mode)
NC/SIO3	NC or Serial Data Input & Output (for 4xI/O read mode)

- Fast read for SPI mode
 - Supports clock frequencies up to 133MHz for all protocols

⑥并口：一般不超过 100MHz，常见于 DAC、CMOS 图像传感器、


接口芯片等。

例如下图 AD9708 为 8bit 并口+1 时钟，时钟最高频率 125MHz（转换速度），8 根数据线 DB1-7 根据时钟线 CLOCK 做等长。

8-Bit, 100 MSPS+
TxDAC[®] D/A Converter

AD9708

FUNCTIONAL BLOCK DIAGRAM




PIN CONFIGURATION



PIN FUNCTION DESCRIPTIONS

Pin No.	Name	Description
1	DB7	Most Significant Data Bit (MSB).
2-7	DB6-DB1	Data Bits 1-6.
8	DB0	Least Significant Data Bit (LSB).
28	CLOCK	Clock Input. Data latched on positive edge of clock.

下图中 USB 接口芯片 CYUSB3014，1 线时钟 PCLK+32 线并口 D0:31，时钟频率最高 100MHz，总带宽 100M*32 线=3200Mbps max，数据线 D0:31 均根据时钟 PCLK 做等长。



醒工硬件

8.4 差分对的等长

抖音/Bilibili

8.4.1 差分对 P-N 对内等长原因与等长标准


版权所有，禁止私自传播

醒工硬件
差分对对内 P-N 等长的原因：


- ①若不做内部 PN 等长，可能造成过零点漂移，影响采样沿，影响差分波形；
- ②对称性-等长走线可以抑制共模干扰+抑制对外辐射；
- ③若不做内部 P-N 等长，插入损耗变大，产生高频谐振点

P-N 不等长 (Intra-Pair Skew) 可能导致波形畸变，例如下图 1 为 PN 等长的情况；下图 2 为 P 线增长后导致差分波形异常；下图 3 为 P 线 N 线增加长度相同，仍保证等长，差分波形恢复正常。







P-N 不等长破坏了传输的对称性，导致波形变形。下图左为 PN 等长时的波形；下图中为 P-N 等长相差 125ps 时的波形；下图右为 P-N 等长相差 250ps 时的波形。



P-N 不等长导致眼图变差（眼高、眼宽缩小）



P-N 不等长导致插损增会在谐振点及其倍频急剧增大



Skew_Time	Resonance Sim	Resonance Formula
9.53 ps	56.20 GHz	52.4 GHz
11.11 ps	48.19 GHz	45.0 GHz
12.7 ps	42.17 GHz	39.3 GHz
14.29 ps	37.49 GHz	34.9 GHz
15.9 ps	33.74 GHz	31.4 GHz

差分对内等长标准：对内 P-N 等长一般按照 $\pm 5\text{mil}$ 控制

醒工硬件


8.4.1 需要做对间等长的高速差分接口 Inter-Pair Skew

对间等长的设计目的是时钟差分对与数据差分对同时到达接收端芯片，与单端信号的原因是相同的。

①LVDS: 可以为 1 对时钟 + n 对数据的架构。例如下图为 2 对时钟，8 对数据的 LCD 屏幕，根据对应的时钟做等长（时钟 1 + 第 1 组 ABCD 4 对数据，时钟 2 + 第二组 ABCD 4 对数据）。LVDS 的速率一般不超过 1.2Gbps



②MIPI: MIPI 一般为 1 对时钟 + 1/2/4 对架构，根据时钟做等长。MIPI (D-PHY) 的速率一般不超过 1.5Gbps




下图为 RK3588 白皮书中 MIPI DPHY 接口的等长要求，对间±12mil

MIPI-DPHY接口的PCB设计布线注意事项如下表7-6所示：

参 数	要 求
走线阻抗	差分 100ohm ±10%（优先选择 100 欧目标阻抗，如果叠层无法满足 100 欧目标阻抗，至少保证阻抗满足 95ohm ±10%。）
差分对内时延差	<6mil
时钟与数据之间等长	<12mil

③HDMI：HDMI 的架构分为 HDMI1.0-2.0 与 HDMI2.1

大多数设计使用 HDMI2.0 或更低，架构为 1 对时钟+3 对数据，数据差分对根据时钟差分对做等长。



下图为 RK3588 白皮书中 HDMI 接口的等长要求，对间±480mil

参 数	HDMI2.0要求	HDMI2.1要求
走线阻抗	差分 100ohm ±10%	
差分对内最大时延差	<6mil	
时钟与数据等长要求	<480mil	
走线长度	<6inches	<4inches


8.4.2 不需要做对间等长的高速差分接口

以下差分接口由于**内嵌时钟**，不需要做对间等长，仅需要做**对内 P-N 等长**

（没有时钟，也就没有采样沿与建立时间-保持时间问题，下列接口均为内嵌时钟，通过 CDR 时钟恢复技术实现采样）

①USB: USB2.0 的 D+/D-, USB3.0 的 SSTX+/-, SSRX+/-, 无时钟（内嵌时钟），不需要做对间等长。

版权所有，禁止私自传播




②PCIE: PCIE 虽然有时钟，但是不需要做对间等长（100MHz 差分时钟不是用于采样，仅是做同步的基准时钟源）。同理，固态的 M.2 KEY A/E/M 等类似 PCIE 口等也不需要做对间等长。

例如下图在一个 X2 的 PCIE 接口，有 2 路 TX（PCIE30_TX0P/N, PCIE30_TX1P/N）与 2 路 RX（PCIE30_RX0P/N, PCIE30_RX1P/N），这 4 路差分对间无需做等长控制，只需要做好差分对内 P-N 等长即可。

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播



参 数	PCI-E2.0要求	PCI-E3.0要求
走线阻抗	差分 85ohm ±10%	
差分对内最大时延差	<6mil	
差分对间等长要求	<6inches	

③DP: DP 虽然也是一种显示接口，但是 DP 无时钟线，不需要做对间等长。架构为 4 对数据差分对，内嵌时钟。

8.5 等长的 PCB 设计实现方法


①绕等长的参考基准：在 EDA 软件中将 CLK 时钟的长度作为基准，其他数据对比与 CLK 时钟走线的长度差是否在等长标准范围内。例如下图为 Allergo 中的等长控制，可以将需要做等长的网络加入同一个 Match Group，将时钟设置为“Set as target”等长目标，在 Delta: Tolerance 中输入等长要求，即可查看当前长度差异与裕量。

Type	S	Objects	Name	Referenced Electrical CSet	Pin Pairs	Pin Delay		Scope	Relative Delay			Length
						Pin 1	Pin 2		Delta: Tolerance	Actual	Margin	
						mm	mm		mm	mm	mm	mm
Pin			U1.18/U3.20 (VIDEO...					Global	0 mm/0.127 mm	0.315 mm	0.188 mm	29.1141
Pin			U1.17/U3.22 (VIDEO...					Global	0 mm/0.127 mm	1.1097 mm	1.0427 mm	30.6187
Pin			U1.16/U3.23 (VIDEO...					Global	0 mm/0.127 mm	6.5744 mm	6.4474 mm	22.8546
Pin			U1.15/U3.24 (VIDEO...					Global	0 mm/0.127 mm	2.791 mm	2.664 mm	26.6386
Pin			U1.25/U3.31 (VIDEO...					Global	0 mm/0.127 mm	0.823 mm	0.806 mm	30.3621
Pin			U3.31/VCLK1.1 (VID...					Global	0 mm/0.127 mm	15.7571 mm	15.6201 mm	13.6719
Pin			U3.31/VCLK1.1 (VID...					Global	0 mm/0.127 mm	5.2073 mm	1.9805 mm	24.2215
Pin			U1.45/U3.30 (VIDEO...					Global	0 mm/0.127 mm	1.61617 mm		29.4290
Pin			U1.33/U3.8 (VIDEO...					Global	0 mm/0.127 mm	0.8634 mm	0.0416 mm	29.5124
Pin			U1.32/U3.10 (VIDEO...					Global	0 mm/0.127 mm	5.2343 mm	5.1473 mm	24.1547
Pin			U1.31/U3.4 (VIDEO...					Global	0 mm/0.127 mm	4.2003 mm	4.0763 mm	25.2237
Pin			U1.30/U3.6 (VIDEO...					Global	0 mm/0.127 mm	5.4074 mm	5.3064 mm	23.9416
Pin			U1.29/U3.7 (VIDEO...					Global	0 mm/0.127 mm	0.732 mm	0.685 mm	28.6970
Pin			U1.28/U3.11 (VIDEO...					Global	0 mm/0.127 mm	6.8213 mm	6.6943 mm	22.6078
Pin			U1.27/U3.12 (VIDEO...					Global	0 mm/0.127 mm	6.1674 mm	6.0404 mm	29.5964
Pin			U1.26/U3.14 (VIDEO...					Global	0 mm/0.127 mm	3.1152 mm	2.8882 mm	26.3139
Pin			U1.43/U3.50 (VIDEO...					Global	0 mm/0.127 mm	0.9348 mm	0.8079 mm	30.3639
Pin			U1.42/U3.2 (VIDEO...					Global	0 mm/0.127 mm	5.4007 mm	5.3017 mm	25.9403
Pin			U1.41/U3.51 (VIDEO...					Global	0 mm/0.127 mm	2.4005 mm	2.3715 mm	31.5275
Pin			U1.39/U3.52 (VIDEO...					Global	0 mm/0.127 mm		1.3861 mm	30.9421
Pin			U1.38/U3.54 (VIDEO...					Global	0 mm/0.127 mm		1.9115 mm	25.3885
Pin			U1.37/U3.55 (VIDEO...					Global	0 mm/0.127 mm		0.06 mm	29.3555
Pin			U1.36/U3.56 (VIDEO...					Global	0 mm/0.127 mm		2.3182 mm	29.5858
Pin			U1.35/U3.3 (VIDEO...					Global	0 mm/0.127 mm		0.0007 mm	29.2658
Pin			U1.47/U3.28 (VIDEO...					Global	0 mm/0.127 mm		1.4004 mm	31.0164
Pin			U1.47/V51.1 (VIDEO...					Global	0 mm/0.127 mm		24.5363 mm	2.7657
Pin			U3.28/V51.1 (VIDEO...					Global	0 mm/0.127 mm		1.0513 mm	26.2567


实际操作中，一般在高速信号布局走线时会留下一定空间，便于后续绕等长。待板子 PCB 设计基本完成时，开始绕等长。

若时钟线太短，可以先将时钟线适当绕等长到略短于最长信号线的长度，方便其他信号线与时钟线长度匹配。

②对差分对而言绕等长时可以选择差分对一起绕等长（组内等长 CLK_P 与 N-DATA_P/N 之间），也可以选择单独一根线绕等长（对内等长 P-N）



③**就近补偿**，即哪里产生了走线距离差异就在哪里补偿，就近绕等长



下图出自《信号电源完整性仿真设计与高速产品应用实例》，方案1（左上、下）为就**近补偿绕等长**的差分对眼图，方案2（右上、下）为一次性补偿绕等长的差分对眼图，可见方案1的**信号质量要好**于方案2（眼图内纵向的“眼高”越大，说明信号衰减越小，噪声越小；横向的“眼宽”越大，说明信号抖动越小）。






图 4-25 不同耦合方式仿真结果——时域眼图

例如对 A 与 B 两种等长走线方式进行仿真，差分对 A 为就近补偿，差分对 B 为一次性补偿（出自 EDA365 [仿真讨论] 差分线 P 与 N 的等长走线方式比对分析）。




醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

在 20Gbps 速率下进行仿真，走线方式 A（粉色波形）的反射明显小于走线方式 B（蓝色波形），波形无台阶，单调性更好。




观察 20Gbps 速率下的眼图，走线方式 A 的眼图明显优于走线方式 B，眼宽和眼高均有优势。



④在绕等长时候注意 **PN 线距不要拉开过大**（例如对内绕等长时 P-N），绕等长后的线距不要超过原线距两倍。差分线内部是**紧耦合**的

版权所有，禁止私自传播




⑥ “等长”的最终目的是“等时”（即接收端同时收到信号），由于信号线在过孔和PCB内外层传播速度的差异，建议要**做等长的信号组走相同的传输层，要打孔换层时也一起换层。**

等长→等时需要考虑内外层传输速率区别，过孔时延，pin delay

⑦使用蛇线虽然可以绕等长，但是蛇线也有弊端，比如**过长的平行蛇线**会让信号**自耦合形成串扰**、占用布线面积、过长的蛇线还会增大高速信号衰减。故做等长还是要从**布局阶段**就要考虑好，**蛇线尽可能少绕。**

⑧**蛇线间距**（中心距）尽量取 $3w$ （ w 表示走线宽度）或 $4w$ ，板子密度很大时不能小于 $2w$ ，否则可能会产生**串扰和自耦合**。



若蛇线间距过近，可能会在蛇线间产生自耦合问题，信号延时低于设定值。



⑨P-N 差分对内不要放器件、过孔等，扇出、走线时尽可能对称
 例如下图左，若差分对走线附近有器件，则器件不能放在差分对 P-N 之间，而应绕在一侧；如下图右，若差分对走线需串接电阻或交流耦合电容等器件，线距宽度变化，则器件扇出应该对称。




Figure 4-3. Differential Pair Symmetry




Figure 4-10. AC-Coupling Capacitor Placement

9. 考虑信号完整性，高速信号传输路径应如何设计？

1. 阻抗连续&可控，且严格遵守对应接口的阻抗

主要是指传输线即 PCB 走线的特征阻抗必须连续，且严格按照协议和接口要求或参考主控芯片 PCB 设置指导进行设计。

接口协议中可能会对传输线阻抗进行约束，例如下图为 HDMI1.4 specification 中的特征阻抗约束。

Table 4-28 HDMI Sink Impedance Characteristics at TP2

Item	Value
TDR Rise Time at TP2 (10%-90%)	≤ 200 psec
Through connection impedance	100 ohms $\pm 15\%$ *
At Termination impedance (when V_{icm} is within V_{icm1} range)	100 ohms $\pm 10\%$
At Termination impedance (when V_{icm} is within V_{icm2} range)	100 ohms $\pm 35\%$

* A single excursion is permitted out to a max/min of 100 ohms $\pm 25\%$ and of a duration less than 250psecs.

主控芯片（例如 SOC、FPGA）在设计指导手册中一般也会对各个接口阻抗控制要求例如说明，例如下图均为 RK3588 白皮书中对各个接口的阻抗约束。

单端 SDIO/SDMMC（存储卡，WIFI 芯片接口，eMMC）：单端 50Ω 。此部分信号速率一般较低，大多数低于 100MHz，最高的速率为 eMMC 5.1 标准为 200MHz（400Mbps）。板上大部分单端信号均可遵循此阻抗。

其他 SDMMC/SDIO 的 PCB 布线注意事项，如表 7-10 所示：

参 数	要 求
走线阻抗	单端 $50\text{ohm} \pm 10\%$

HDMI：差分 100Ω

2. HDMI 接口有如下表 7-3 PCB 布线设计要求

参 数	HDMI2.0 要求	HDMI2.1 要求
走线阻抗	差分 $100\text{ohm} \pm 10\%$	

DP1.4 接口：差分 100Ω ；若做 USB 复用，则差分 95Ω

DP1.4 接口有如下表 7-1 PCB 设计注意事项：

参 数	要 求
走线阻抗	差分 $100\text{ohm} \pm 10\%$ (只作为 DP 接口，无复用) 差分 $95\text{ohm} \pm 10\%$ (USB3.0/DP1.4 复用)

USB2.0/3.0 接口：差分 90Ω

USB2.0与3.0的PCB布线要求对比如下表7-6所示:

参 数	USB2.0要求	USB3.0要求
走线阻抗	差分 90ohm $\pm 10\%$	

PCIE 接口: 差分 90 Ω

PCI-E接口的PCB设计有如下表7-2所示注意事项:

参 数	PCI-E2.0要求	PCI-E3.0要求
走线阻抗	差分 85ohm $\pm 10\%$	

MIPI-D-PHY 接口: 差分 100 Ω


MIPI-DPHY接口的PCB设计布线注意事项如下表7-6所示:

参 数	要 求
走线阻抗	差分 100ohm $\pm 10\%$ (优先选择 100 欧目标阻抗, 如果叠层无法满足 100 欧目标阻抗, 至少保证阻抗满足 95ohm $\pm 10\%$ 。)

有些特殊情况例如 BGA 扇出时由于 pitch 太小, 必须减小线宽&线距, 则扇出 BGA 区域后要马上恢复成计算得到的特征阻抗对应线宽&线距。例如下图中为 BGA 封装的 FPGA 下方区域, BGA 扇出区域由于过孔密集走线难度大, 使用了 4mil/4mil (线宽/线距) 的走线方式, 走出 BGA 区域后, 马上恢复成了符合特征阻抗计算的 6mil/8mil (线宽/线距) 方式。

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播



醒工硬件


版权所有

2. 完整参考的参考平面

高速信号的回流路径（或称为返回路径）会集中在信号正下方，故一般要求高速信号下方有完整的、低阻抗的参考平面，便于回流路径传输。

例如下图中为 1KHz~100MHz 信号的回流路径能量分布，信号路径为“U”形；紫-蓝-绿-黄-红表示回流能量密度从低到高，可见频率越高，回流路径能量越靠近信号正下方，回流能量密度呈近似正态分布。

版权所有，禁止私自传播



高速信号走线需要尽量保证全程完整参考（且 GND 平面的参考效果会优于电源平面），尽量避免更换参考层或参考网络（因为不同参考网络间是有一定阻抗的）；若由于叠层问题或电源分割问题，中间参考层（参考网络）有变化，则需要就近放置缝合电容，并进行经验评估或仿真评估。



3. 伴地孔


高速信号换层时要增加伴地孔，伴地孔便于信号回流。

伴地孔即在差分信号换层过孔旁边额外增加一个 GND 属性的过孔，与内层 GND 连接，作为信号的回流路径。

下图为某主芯片 SOC 设计要求，HDMI 最多每 2 对差分共用一个伴地孔。伴地孔要就近放置。

Via			
Topology	Y-pattern is recommended, keep symmetry		Xtalk suppression is the best by Y-pattern. Also, it can reduce the limit of pair-pair distance. Need review [NEXT/FEXT check] if via placement is not Y-pattern. See Figure 7-11
Minimum impedance dip	97 92	Q8200ps Q835ps	
Recommended via dimension drill/pad Antipad via pitch	200/400 840 880	uM	
GND via	Place GND via as symmetrically as possible to data pair vias. Up to four signal vias (2 diff pairs) can share a single GND return via		GND via is used to maintain return path, while its Xtalk suppression is limited


可以看到为了减少串扰，相邻差分对的过孔都是呈 90° 放置的。图中 HDMI 信号速度相对较低，故 2 对差分线（4 个信号过孔）共用一个伴地孔。



对于信号速率较高的设计，建议每对差分线至少放置 2 个伴地孔，伴地孔对称放置，有利于阻抗连续、且可以降低插损。



下图描述了加伴地孔的作用。例如 PCB 为 6 层板，2、5 层为 GND，则高速信号从 TOP 层 L1 换到 BOT 层 L6 时，参考层会从第 2 层 L2 GND 变化为第 5 层 L5 GND，就近放置的伴地孔会优化回流路径。



如果未额外增加伴地孔,则信号回流需要绕到较远的 GND 过孔,或者通过 PCB 铜层间的寄生电容做信号回流,会使回流阻抗突变、串扰增大、EMC 辐射增大、插损增大。


4. 过孔残桩的解决-背钻与盲埋孔&HDI 板

残桩 (Stub) 是指信号传输路径上未连接到目标层的冗余导体部分,通常由过孔、分支走线或兼容性设计产生。这些多余结构会引入寄生效应和反射,导致信号完整性 (SI) 问题。常见的残桩例如过孔换层时的多余部分、兼容设计时的未焊接焊盘、菊花链拓扑分支、时钟一驱多等。**(这里补充几张示例图,例如 SOC 的 FLASH 与 eMMC 兼容设计, fly-by ddr 拓扑, 时钟一驱多等, 以及可以的解决方案例如电阻叠焊盘选焊、MUX 芯片例如 typeC 的-USB2 速度低可以直连, U3 用芯片解决)**


对于高速设计 (5Gbps 或更高), 通孔换层时要考虑过孔的残桩影响, 若需要进行多次过孔换层, 可以考虑背钻 (Back Drill) 或 HDI 盲埋孔技术, 减小过孔残桩的影响。

例如下图是一个 6 层 PCB 高速信号过孔, 信号从 L3 换到 L1 层,


使用了一个通孔，但是实际信号仅流过 L3-L1 之间的这部分金属化过孔，L3-L6 这部分金属化过孔相当于一个分支（即残桩，stub），会造成反射。



下图即为背钻 Back Drill 技术示意图，背钻可以使用略大于通孔孔径的钻头，将不使用的通孔残桩部分处理掉。处理后的通孔如下图所示右所示。由于背钻会增加工序，且是一种控深钻技术（普通过孔钻孔打通即可，背钻需要精确控制孔深度，否则会破坏要保留的信号通路），故成本较高，普通 PCB 一般不考虑。



对于高器件密度、高布线密度、高速的 PCB 设计，使用 HDI 板（High Density Interconnector 高密度互联板）工艺与盲埋孔技术对于减少过孔残桩是一种更实用、更合理的方案。下图为 HDI 板盲埋孔示意图，可见盲埋孔信号换层无残桩（例如图中盲孔信号从 L1 换到 L4，埋孔信号从 L3 换到 L4；由于没有多余的过孔部分，故没有残桩）。



换层时会产生过孔，通孔会有残桩问题，且有寄生电感；盲埋孔基本没有残桩问题。一般对于 5Gbps 以上信号，换层不大于 2 次。下图为某主芯片对 PCIE 接口的过孔数要求，每条 TX 和 RX 通路上通孔不能超过 2 个（PTH: Plating Through Hole，金属化通孔）。而若使用微孔（Micro Via），则不限制微孔数量（微孔也是 HDI 板的一种过孔技术；一般直径 $\leq 6\text{mil}$ 的盲埋孔都可归类为微孔）。

Via			
Via placement	Place GND vias as symmetrically as possible to data pair vias. GND via distance should be placed less than 1x the diff pair via pitch		
Max # of vias	2 for TX traces and 2 for RX trace		
PTH vias	No requirement		
Micro-vias			
Max via stub length	0.4	mm	Longer via stubs would require review
Routing signals over antipads	Not allowed		


5. 焊盘下方参考层挖空

对于高速信号（例如 USB3.0, PCIE3.0, HDMI1.4 以上等），串阻、耦合电容、金手指、防护 TVS、连接器引脚等需要挖空焊盘下方一层参考，隔层参考，保证阻抗连续。如果不挖空，可能此处阻抗会偏小，信号发生反射。

在本章 3.2 章节有关于传输线阻抗计算公式，特征阻抗与线宽（或焊盘宽度） W 成负相关关系，与参考层间距 H 成正相关关系（即由


于电容等器件焊盘处导体宽度较大， $w \uparrow$ ，导致特征阻抗 $Z_0 \downarrow$ ；通过挖空相邻参考层的方法，参考下一个参考层，增大了器件焊盘与参考层的距离 H ，保证特征阻抗 Z_0 稳定）。

下图出自 RK3588 PCB 设计白皮书，对于 8Gbps 以上高速差分对信号，耦合电容下方紧邻参考层要挖空（挖空范围要略大于器件与焊盘范围，图中 $H=25\text{mil}$ ；0402 器件尺寸为 $40 \times 20\text{mil}$ ）。



下图为某 SOC 设计参考中，HDMI 连接器引脚焊盘下方挖空紧邻 GND 参考层。

Figure 7-20. Connector Voiding



6. 差分对出线方式

差分对在扇出和换层时往往无法保持原始间距, 此时差分对出线方式尽量保持对称、等间距、紧耦合; 否则会造成抗干扰能力下降、对外 EMI 辐射增强、差模过零点偏移等问题。


差分对上传递的差分信号可以分为共模分量(例如 LVDS 信号的 $1.2V$ V_{comm}) 与差模分量(例如 LVDS 信号的 $\pm 350mV$ V_{diff}), 共模分量是不携带信息的, 信息由差模分量携带传递; 若差分对传输线在扇出、耦合(例如 AC 耦合电容)、传输(例如差分对过孔换层、绕蛇线)过程中出现不对称设计(例如不等长, 不对称, 不等距, 中间插入过孔或者器件等), 都可能导致一部分差模能量转换为共模能量; 这个转换过程可能导致共模能量以辐射的形式造成 RE 超标或对其他信号串扰, 同时也会减少差模能量, 造成差模信号幅值反射、衰减等。例如下图中的 V_{comm} 即为共模电压, 仅用于提供偏置, 不传递信息; V_{diff} 即为差模电压, 传递信息。

版权所有, 禁止私自传播


醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自/

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有, 禁止私自传播



下图出自《RK3588 PCB 设置指导白皮书》4.4.16 节。可见在 PCB 设计中对于差分对，需要尽可能保证两根传输线的对称性（包括过孔扇出、接耦合电容或串阻或其他芯片焊盘、接连接器或金手指）、等间距（除了绕 P-N 等长的部分，尽量保证两根线等间距）、紧耦合（两根线间不要放器件或者过孔等）。



7. 高速信号圆角走线


走线转弯处需要避免走直角，高速信号线尽可能使用圆弧走线。

使用圆弧走线可以保证阻抗连续（线宽与线间距几乎无变化）、信号反射与插入损耗低、对外 EMI 辐射低。

下图为圆弧走线与多个 45 度转角实现走线 90° 转弯。



例如下图为某 PCIe 转接卡（PCIe 转多路 NVME）的 PCB 设计，可见对于 PCIe 的高速差分对，均使用圆弧走线。




8. 差分信号对间线距

对于普通信号，一般 $3w$ 即可满足要求；而差分信号一般速度更高，故差分对间一般要增大间距，建议 $5w$ （5 倍线宽）以上；换层过孔也尽量保持间距，或者呈 90° 夹角放置；目的均是为了减少串扰。

例如下图为 USB2.0 布线示意图，差分对线宽 6mil 线距 8mil （线宽和线距是要适配叠层的）， $w=6\text{mil}$ ，差分对间/差分对与其他信号需要离开 30mil 即 $5w$ 距离，且这个 $5w$ 是指边缘距离，而非中心距（平时说的普通走线 $3W$ 是中心距）。

USB 2.0 布线参数 单位: mil




另外若相邻层走差分信号线，则间距需要拉开 4~6 倍 H （ H 表示相邻层间距）；建议尽量避免，或者通过合适的叠层分配拉开距离，或者走线时尽可能正交走线（即相邻层互相垂直）。

9. 高频板材

对于射频设计，可以考虑使用高频板材。

下图出自一博科技， 500mil 走线插损仿真，绿色线为罗杰斯板材（高频板材），红色为普通 FR4 板材，横轴为频率，纵轴为插损衰减-dB。可见随着频率上升，两种板材的插损 insert loss 都会上升，但是罗杰斯板材的插损相对较小。




高频板材的特点是 **Df (损耗因子) 低**，可以降低高速信号长距离传输的插入损耗；**CTE (热膨胀系数) 低**，板材因温度形变量小，稳定性强；**Tg (玻璃化温度) 高**，即使在高温环境，板材也不会软化形变，不会影响阻抗稳定性。

常见的高频板材例如罗杰斯(品牌)板材，铁氟龙板材(使用聚四氟乙烯板材)，松下 M6、M7 板材等。

10. 高速信号的跨板传输

跨板传输可以使用 **FPC 完整参考** (优于 FFC)，高速板到板连接器 (优于 FPC 金手指方案)，极细同轴，同轴线，双绞线等。


例如下图中左侧为 FFC，右侧为 FPC。FFC 没有参考层，引脚线序固定，阻抗控制不精确，不适合长距离传输高速信号；FPC 是类似 PCB 的，可以自己设计打样，可以设计成 1/2/3 层，可以设计成**完整参考层**或者使用共面参考，便于高速信号的特征阻抗控制。



下图为 FPC 金手指，对于 FPC 而言，低于 1Gbps 传输可以考虑使用金手指+金手指 FPC 连接器的方案。



而高于 1Gbps，或者距离较长、对插损敏感的应用，可以使用 FPC+贴片高速板到板连接器的方案。FPC 是可以单面贴片的，贴片位置需进行背面补强（FR4 补强或钢片补强）。高速板到板连接器可以支持到 5Gbps 甚至更高速率，例如广濑 DF40 系列，MOLEX 的 SpeedMezz 系列等（广濑 HIROSE，莫仕 MOLEX，安费诺 Amphenol，富加宜 FCI-已被安费诺收购，泰科 TE）。下图为 FPC+贴片高速板到板连接器。



下图为极细同轴电缆（又称微同轴）排线，每一根细线内部都是同轴电缆结构，可以提供良好的阻抗控制与回流路径。

极细同轴电缆的特征阻抗一般为 $45\ \Omega$ 或 $50\ \Omega$ ，还可以使用两根

组成差分对，例如两根 $45\ \Omega$ 极细同轴组成 USB $90\ \Omega$ 阻抗差分对，或者两根 $50\ \Omega$ 极细同轴组成 HDMI $100\ \Omega$ 阻抗差分对。




Coaxial cable structure


Cross-section image



下图为带状电缆、同轴电缆、双芯电缆的信号传输示意图。从信号完整性角度来看，性能排序为带状电缆<同轴电缆<双芯电缆。（图中同轴线传输可以使用两根分别传输+/-信号进行优化）



下图为左六类网线示意图，内部为 4 对差分线加塑料骨架，可以长距离（100 米）传输千兆网，或者短距离（55 米）传输万兆网；下图右为超六类网线，每对差分对都额外增加了屏蔽层，可以长距离传输万兆网。



11. 高速信号的中继方案

长距离差分信号传输可以考虑使用中继芯片，LVDS 缓冲收发（均衡器）芯片等等高速接口芯片。

例如下图为 DS25BR110 带均衡（EQ=Equalization）功能的 BUFFER 中继芯片，信号为 2.5Gbps，左图为均衡前的信号眼图，右图为经过 DS25BR110 均衡后的信号眼图（关于眼图可以参考本章第 9 题）。

版权所有，禁止私自传播

Typical Performance (continued)




Figure 17. A 2.5 Gbps NRZ PRBS-7 After 70"
Differential FR-4 Stripline
V:100 mV / DIV, H:75 ps / DIV

DS25BR110




Figure 18. An Equalized 2.5 Gbps NRZ PRBS-7 After 70"
Differential FR-4 Stripline
V:100 mV / DIV, H:75 ps / DIV

除了在接收端做均衡 EQ，也可以在发送端做预加重（PE，Pre-Emphasis）功能，例如下图为 DS25CP102 带预加重与均衡功能的 LVDS 收发器，3.125Gbps 信号，左图为未开启预加重，右图为开启预加重。

版权所有，禁止私自传播

Typical Performance Characteristics (continued)




Figure 20. A 3.125 Gbps NRZ PRBS-7 without PE or EQ
After 40" Differential FR-4 Stripline
H: 50 ps / DIV, V: 100 mV / DIV

DS25CP102Q



Figure 21. A 3.125 Gbps NRZ PRBS-7 with PE
After 40" Differential FR-4 Stripline
H: 50 ps / DIV, V: 100 mV / DIV

例如 PCIE3 协议（速率 8Gbps）就使用了 EQ 均衡技术，包括预加重，去加重。作为进阶内容可以参考本章节第 11 题。


中继芯片具体可以分为 Redriver 和 Retimer，有兴趣可以自行了解一下；Retimer 性能更强一些，除了解决信号衰减和码间干扰，还可以解决信号抖动的问题。

版权所有，禁止私自传播

12.PCB 板材的玻纤效应

在 PCB 上长距离高速传输需考虑玻纤效应(Fiber Weave Effect)，即 PCB 原料与生产工艺产生的特征阻抗不可控问题。

例如下图中，差分对的两根线 P-N 在 PCB 布线时，分别落在玻纤骨架（高介电系数）与树脂填充（低介电系数）上方，而对于线宽不变的走线，介电系数会对特征阻抗产生一定影响，会导致 P-N 差分对的两根线特征阻抗有微小差别。



解决方式为旋转板材或避免长距离水平走线（可以使用 zigzag 走线方式），如下图所示。玻纤效应是指由于 PCB 板材玻纤和树脂填充引起的阻抗不一致问题，具体可见《RK3588 PCB 设计指导白皮书》5.2 节内容。

当表5-1接口的信号速率达到8Gbps且走线长度超过1.5inch，需谨慎处理好玻纤编织效应。建议采用以下方式之一来避免玻纤编织效应带来的影响。

方式一：改变走线角度，如按 $10^{\circ} \sim 35^{\circ}$ ；或PCB生产加工时，将板材旋转 10° 以保证所有走线都不与玻纤平行，如图5-3所示。

方式二：使用如图5-4走线(zigzag)，下图中的W至少要大于3倍的玻纤编织间距。推荐值 $W=60\text{mil}$ ， $\theta=10^{\circ}$ ， $L=340\text{mil}$ 。




图5-3 差分走线与玻纤不平行



图5-4 差分走线布线建议

下图为不同类似的板材编织形态，可见由于玻纤的结构特性，会有不可避免的疏密不一致问题，但是编织密度越大，阻抗一致性越好。



13.PCB 加工阻抗控制精度

一般 PCB 默认的阻抗加工精度在 $\pm 20\%$ 以内。

如果对于阻抗控制要求较高，大多数 PCB 加工厂可以控制在 $\pm 10\%$ 以内，但是需要设计者提供相关信息，即提供层叠信息、传输线所在层，并高亮需要做阻抗控制的走线截图，形成文档提供给板厂。

板厂会对需要精确阻抗的走线通过微调线宽的方式进行阻抗控制，且在板边额外做相同线宽与工艺的阻抗测试条，加工完成后通过对阻抗测试带 TDR 测试确认阻抗。在加工过程中，板厂可能通过首件测试、内层线宽测试、微调表层阻抗油墨厚度等方式对阻抗进行测试或调整。



在收到打样的高速 PCB 或者线缆等样品后，我们也可以自行通

过 TDR 测试来对传输路径的特征阻抗进行测试（无源测试）。

10. 眼图的意义，眼高与眼宽，眼图模板


10.1 眼图的定义，眼图测试的意义

眼图（Eye Diagram）是用示波器余辉方式累积叠加显示采集到的串行信号的比特位的结果，叠加后的图形形状看起来和眼睛很像，故名眼图。


眼图通过叠加多个比特的波形，直观展示信号在时间（水平轴）和幅度（垂直轴）上的分布特性，能够综合反映噪声、抖动、码间干扰（ISI）、上升/下降时间等关键参数对信号质量的影响。

眼图与实时波形的关系：实时波形仅能代表某些比特跳变方式正常；眼图可以代表所有跳变方式都正常，且眼图可以考察多个数据周期的情况。例如下图为实时波形与眼图二合一显示（注意二者时间轴不同，实时波形为 5ns 一格，眼图为 800ps 一格），上半的实时波形有长 0，长 1、0-1 跳变，1-0 跳变等多种码型；下半的眼图是多个周期波形堆叠的集合，可以直观的看出多个周期、不同码型的“worst case”。

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播




下图为不同码型示意图，例如“长1”111，“长0”000，“0-1”跳变的010与101，以及001,011,110,100。



不同码型堆叠出眼图的过程可以见下图

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播




版权所有，禁止私自传播

10.2 眼高与眼宽

醒工硬件


查看眼图时，主要需要关注眼图的“眼高”和“眼宽”。眼高、眼宽如下图所示。




眼高即眼图垂直张开的程度，一般为 mV 为单位，反映了信号的幅值、传输线的插损、信噪比水平、

眼宽即眼图水平张开的程度，一般以 UI 为单位（UI 即信号的单位间隔，1 个 bit 数据周期；例如 1Gbps 传输速率的信号，1UI=1ns），眼宽可以反映信号的抖动与码间干扰程度。

下图为 $1UI$ 与 T_{bit} 关系。这里不用与时钟间的关系是因为某些高速信号是没有随路时钟的（例如 PCIE、USB），某些高速信号时钟与数据间频率是多倍关系（例如 HDMI）。



下图为眼图与插损+码间干扰的关系，码间干扰会使眼高和眼宽降低。右上的最高幅值可达 $\pm 2div$ ，右下的最高幅值仅能到 $\pm 1.5div$ 左右（插损），眼高严重减小（码间干扰），且眼图左侧与右侧严重不对称，上升沿较下降沿缓慢。



10.3 眼图模板

眼图测试通过量化眼宽、眼高及模板匹配，为高速信号质量提

供了直观且全面的评估手段。其核心价值在于将复杂的信号特性转化为可操作的优化指标（若使用实时波形判断高速信号质量，则需要手工测试不同比特跳变情况下的上升时间、下降时间、幅值、周期等，测试过程复杂，且手工操作受主观影响较大），可以实现自动化测试，减少人工分析成本。

眼图模板一般为菱形或六边形，例如下图为 HDMI 1.4 的眼图模板（Eye Diagram Mask），模版中有眼高（mV）和抖动（UI）的要求。




Figure 4-30 Eye Diagram Mask at TP1 for Source Requirements

眼图测试时需要注意测量位置与测量方法，有的是在发送端测（例如 PCIE、HDMI、USB），有的需要特殊夹具工装（例如 PCIE、DDR），一般在协议中会有说明。例如上图 HDMI 的眼图模版有说明是在 TP1 点测试，而 TP1 的位置是在 HDMI 发送端连接器且需要外接上拉，具体拓扑可见下图。




Figure 4-29 Balanced Source Test Load



11.*码间干扰，抖动，均衡，预加重与去加重

11.1 码间干扰 ISI

码间干扰（Inter-Symbol Interference, ISI），又称符号间干扰，是指由于信号相邻码元由于信号变化速率不同，由于传输线上高速信号上升沿速度即压摆率有限（或者理解为不同变化速率的插损不同），引起的幅值不统一问题。


下图为高速信号发送端波形与接收端波形对比，可见由于插损和码间干扰，信号的幅值有所下降，而 0-1 和 1-0 跳变的码型幅值下降更为严重。

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播




发送端与接收端眼图对比，可见由于插损和码间干扰，接收端无论是眼高还是眼宽都下降很多。

Why is receiver equalization important?



而实际电路中高速信号的码间干扰问题会比上述情况更严重，下图为实测的发送端（上半部分）与接收端（下半部分）波形对比（上下信号的幅值刻度是不同的），可见接收端部分 1-0 跳变已经落在 0V 以上，若不进行优化处理，是肯定无法识别的。




11.2 抖动 Jitter

11.3 接收端均衡

对于长距离传输线（线缆/PCB）的插损和码间干扰问题，常用的解决方法是在接收端使用均衡芯片。

接收端均衡可以理解成 高通滤波器+有源放大器；对于同一频率的高速信号数据线，例如 10Gbps，则 Tbit 数据周期为 0.1ns，数据连续跳变的 0-1-0-1 的频率可视为 5GHz，1-1-0-0-1-1 数据跳变的信号频率可视为 2.5GHz，故接收端均衡器其实就是对低频信号进行衰减，对高频信号通过，然后统一放大，最终实现均衡的效果。

例如下图为 Microchip 的 EQCO62R20 均衡器效果示意图，此芯片用于长线缆高速信号的均衡，信号在线缆上传输时，高频插损更大，经过均衡器芯片后，高频部分的信号有源放大倍数更大，最终实现信号均衡（即经过长距离传输后，高频部分与低频部分的插损一致）



接收端均衡的效果非常明显，例如下图为 DS25BR110 均衡器，下图左为 2.5Gbps 信号经过 70inch 英寸（约 1778mm）PCB 带状线即内层走线后的波形，基本看不出眼图；下图右为经过接收端均衡器后的波形，眼图效果很好，眼高超过了 600mV（ $\pm 300\text{mV}$ ），抖动（约 0.1UI）也可以接受。

Typical Performance (continued)




Figure 17. A 2.5 Gbps NRZ PRBS-7 After 70\"/>

DS25BR110




Figure 18. An Equalized 2.5 Gbps NRZ PRBS-7 After 70\"/>

均衡器的高频增益一般是可调的，一般是通过引脚配置电阻或 IIC、SPI 等接口实现。例如下图为 DS25BR110 均衡器芯片的配置引脚 EQ0/EQ1，可以通过改变引脚电平，配置增益。


Control Pins (EQ0 and EQ1) Truth Tables

EQ1	EQ0	Equalization Level
0	0	Off
0	1	Low (Approx. 4 dB at 1.56 GHz)
1	0	Medium (Approx. 8 dB at 1.56 GHz)
1	1	High (Approx. 16 dB at 1.56 GHz)



11.4 预加重 pre-emphasis

高速信号传输中，信号路径对高频信号的衰减大于对低频信号的衰减。而同一信号，由于码型变化，会同时含有高频分量和低频分量，**去加重和预加重**的目的都是尽量平衡高频分量和低频分量，减少传输路径对高频分量衰减大于低频分量对最终结果的影响，即经过传输路径的衰减后，高频分量和低频分量在接收端能保持接近的幅值。

预加重的方法为将首个变化的数据位幅度提高。下图为发送端预加重，图中青色波形为原始信号，棕色波形为预加重后的信号。




下图为有预加重（上）/无预加重（下）的高速信号经过长距离传输后的眼图，可见有预加重眼图眼高更大，信噪比更高。




目前很多高速接口已使用预加重技术，例如 PCIE3.0 及以上，USB3.0 及以上，HDMI1.4 及以上，SATA3 接口等。

11.5 去加重 de-emphasis

去加重的方法为将长 0 长 1 的后续数据位幅值降低。下图为发送端去加重，图中青色波形为原始信号，棕色波形为去加重后的信号。



下图为有去加重（上）/无去加重（下）的高速信号经过长距离传输后的眼图，可见有去加重眼图眼高更大，信噪比更高。



目前很多高速接口已使用去加重技术，例如 PCIE3.0 及以上，HDMI1.4 及以上，Thunderbolt 雷电接口等。