

第一章-无源器件：电阻，电容，电感，磁珠

目录

第一章- 无源器件：电阻，电容，电感，磁珠	1
1. 电阻选型	4
1.1. 解答	4
1.1.1. 封装	4
1.1.2. 精度	5
1.1.3. 耐压	5
1.1.4. 功率	6
1.1.5. 通过电流	6
1.1.6. 温度系数	7
1.1.7. 降额	8
1.1.8. 失效模式（即电阻损坏后的状态）	8
1.2. 解答要点	9
1.3. 关联资料或视频	9
2. 电阻的功能	9
2.1. 解答	9
2.1.1. 分压	9
2.1.2. 串阻信号衰减	10
2.1.3. 端接匹配 /阻抗匹配	11
2.1.4. 上下拉	12
2.1.5. 电流采样	12
2.1.6. 限流	13
2.1.7. 发热	14
2.1.8. 测试点调试	14
2.1.9. 泄放	15
2.2. 解答要点	15
2.3. 关联资料或视频	15
3. 0欧电阻的功能	16
3.1. 解答	16
3.1.1. 单点连接	16
3.1.2. EMC分地隔离	16
3.1.3. 信号串联 0 欧电阻调试使用	17
3.1.4. 模块间信号或电源隔断	17
3.1.5. 兼容设计	18
3.1.6. 替代跳线帽/拨码开关选焊	18
3.1.7. 布线跨接（不建议）	19
3.2. 解答要点	19
3.3. 关联资料或视频	19
4. 电容的功能	19
4.1. 解答	19

4.1.1. 交流耦合(隔直通交).....	20
4.1.2. 去耦 decouple /旁路 bypass.....	21
4.1.3. 滤波.....	21
4.1.4. 储能.....	22
4.1.5. 自举&电荷泵.....	22
4.1.6. 震荡.....	23
4.1.7. 计时.....	24
4.2. 解答要点.....	26
4.3. 关联资料或视频.....	26
5. 电容的类型与应用.....	26
5.1. 解答.....	26
5.1.1. 电容的类型.....	26
5.1.2. 电容的特点.....	27
5.1.3. 电容的应用场合选型.....	28
5.2. 解答要点.....	28
5.3. 关联资料或视频.....	29
6. MLCC 电容的 X5R, Y5V, C0G 等的含义? MLCC 的容值会受哪些因素影响?	29
6.1. 解答.....	29
6.1.1. MLCC 的温度系数.....	29
6.1.2. MLCC 的直流偏压效应.....	30
6.2. 解答要点.....	31
6.3. 关联资料或视频.....	31
7. 电容的高频模型(RLC 模型).....	31
7.1. 解答.....	31
7.1.1. 高频模型.....	31
7.1.2. 寄生参数 ESR、ESL 的定性分析.....	32
7.1.3. 高频模型与电容去耦应用.....	33
7.2. 解答要点.....	33
7.3. 关联资料或视频.....	33
8. 电源或芯片去耦/滤波电容为何要并联多个不同封装容值电容?	34
8.1. 解答.....	34
8.1.1. 实际应用中并联电容.....	34
8.1.2. PDN 阻抗与并联电容.....	35
8.2. 解答要点.....	37
8.3. 关联资料或视频.....	37
9. 电感选型参数.....	37
9.1. 解答.....	37
9.1.1. 感值.....	37
9.1.2. 功率电感-直流电阻 DCR.....	38
9.1.3. 功率电感-饱和电流 SAT.....	39
9.1.4. 功率电感-温升电流 RMS.....	39
9.1.5. 电感的结构与封装.....	40
9.2. 解答要点.....	41
9.3. 关联资料或视频.....	41

10. 磁珠的功能与应用	41
10.1. 解答	41
10.1.1. 磁珠的功能	41
10.1.2. 磁珠的应用	41
10.2. 解答要点	43
10.3. 关联资料或视频	43
11. 磁珠和电感的异同	43
11.1. 解答	43
11.2. 解答要点	44
11.3. 关联资料或视频	44

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

醒工硬件

xinggongyingjian

抖音/Bilibili

版权所有，禁止私自传播

醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播


醒工硬件
xinggongyingjian
抖音/Bilibili
版权所有，禁止私自传播

1. 电阻选型


1.1. 解答

3. Ordering Procedure

(Example: 0805 1/8W $\pm 5\%$ 10K Ω T/R-5000)



上图厚生贴片电阻型号，从型号中可以看出封装，功率，精度，阻值，包装信息
Lead-Free：无铅工艺



卷带包装：tape on reel 卷带包装
电阻选型可以注意以下参数：

1.1.1. 封装


插件电阻还是贴片电阻？如果不涉及功率，一般使用贴片电阻，节约 PCB 空间，节约成本（一般贴片 1 分以内，插件要几分），节约生产成本（SMT 工艺比 THT 波峰焊成本低，效率高，良率高）

封装会影响电阻的电流通流、耐压、功率等参数

1.1.2. 精度


1%精度：应用于对阻值要求较精确的场景，例如电源的 FB 反馈电阻，做 REF 参考电压的分压电阻，电流采样电阻

例如下图中 R153 和 R156 是电源的电压反馈电阻，对精度有要求，需要 1%精度（甚至更高精度，还有 0.5%和 0.1%的）



5%甚至 10%精度：应用于 1K~10K 上下拉电阻，常用的 0/22/33 欧串阻等。

例如下图的 R114 115 为 IIC 接口上下拉，一般根据速率 1K~5K 电阻均可，无精度要求




当然目前由于电阻工艺进步，1%精度电阻成本已非常接近 5%的（1%精度电阻成本高约 10~20%），相同阻值封装的电阻在器件归一化时可以考虑归一化到 1%精度，降低 BOM 中器件种类，可以降低生产成本（减少储存、分拣、换料、退料、库存管理成本；同种器件量大可以降低购入成本）

1.1.3. 耐压

在做一级电源、高压电源、IO 对外接口应用时要特别注意电阻耐压。

例如下图，232 接口，外部-233 芯片的 100 欧串阻，建议至少要 0603 封装以上



耐压和电阻的结构有关。例如贴片电阻，可以简单认为由两边的电极、下面的氧化铝陶瓷基板（绝缘）、中间的电阻材料、表面的保护层构成；如果两端施加电压过高的话，除了因为过功率热损坏，也可能会由于高压击穿电阻材料甚至击穿基板（想象 100V 电压加在一个 $1\text{M}\Omega$ ，0201 封装的电阻上，功率 0.01W ，小于额定的 $1/20\text{W}$ ，但是电气间隙距离是绝对不够的，0201 电阻长度只有 0.6mm ，PCB 上的焊盘最小间距只有 0.3mm 左右；100V 的电气间隙距离需要 $0.7\sim 2\text{mm}$ 以上）

贴片电阻耐压与封装的关系：

0201-25V 0402-50V 0603-75V 0805-150V 1206 及以上-200V

1.1.4. 功率

电阻的额定功率与封装有关，封装越大额定功率越大；封装选小了，电阻会发热严重，轻则阻值不准，重则烧毁电阻。

电阻功率计算： $P=I^2 \cdot R$ ， I 为流过电阻电流， R 为电阻阻值

如果电阻功率很大，可以考虑使用插件电阻

Type	Power Rating at 70°C
01005	1/32W
0201	1/20W
0402	1/16W
0603	1/10W
0805	1/8W
	1/4W
1206	1/4W
	1/3W
1210	1/2W
1812	3/4W
2010	3/4W
2512	1W

1.1.5. 通过电流

和封装有关，Rated Current of Jumper 表示电阻作为跳线（短接）的通流能力。即使是 0 欧电阻，也不能通过无限大的电流，也需要根据封装参数决定电流，封装越大的电阻能流过的电流也越大。（对于非 0 欧电阻，需要通流和功率都做考虑，都满足才可以）

如果单个电阻不能满足通流，可以考虑多个电阻并联。

Type	Max. Working Voltage	Max. Overload Voltage	Dielectric withstanding Voltage	Resistance Value of Jumper	Rated Current of Jumper	Max. Overload Current of Jumper	Operating Temperature
01005	15V	30V	—	<50mΩ	0.5A	1A	-55℃~125℃
0201	25V	50V	—	<50mΩ	0.5A	1A	-55℃~155℃
0402	50V	100V	100V	<50mΩ	1A	2A	-55℃~155℃
0603	75V	150V	300V	<50mΩ	1A	2A	-55℃~155℃
0805	150V	300V	500V	<50mΩ	2A	5A	-55℃~155℃
1206	200V	400V	500V	<50mΩ	2A	10A	-55℃~155℃
1210	200V	500V	500V	<50mΩ	2A	10A	-55℃~155℃
1812	200V	500V	500V	<50mΩ	2A	10A	-55℃~155℃
2010	200V	500V	500V	<50mΩ	2A	10A	-55℃~155℃
2512	200V	500V	500V	<50mΩ	2A	10A	-55℃~155℃

1.1.6. 温度系数

温度系数 temperature coefficient of resistance 简称 TCR，单位为 ppm，表示电阻阻值随温度变化而阻值变化的程度。TCR 越低说明电阻阻值变化越小（越好），ppm 的计算和晶振是相同的

4.8 Natural resistance changes per temp. Degree centigrade

$$\frac{R_2 - R_1}{R_1(t_2 - t_1)} \times 10^6 \text{ (PPM/}^\circ\text{C)}$$

$R_1(t_2 - t_1)$

R_1 : Resistance Value at room temperature (t_1);

R_2 : Resistance at test temperature

(Upper limit temperature or Lower limit temperature)

t_1 : +25°C or specified room temperature

t_2 : Upper limit temperature or Lower limit temperature test temperature

应用：电流采样电阻（电流采样电阻上通过电流一般较大，热效应较明显）或者与温度有关的应用要注意温度系数参数（或者选用封装更大的电阻，降低电阻温升），否则温度上升可能影响测量精度，如果有精度要求，可以使用专用的低 ppm 电阻

下图：专用的电流采样电阻，2512 封装 TCR 参数 ±50PPM


Type	Rated Power at 70°C	Max. Rated Current	Max. Current	T.C.R. (ppm/°C)	Resistance Range	
					C(0.25%)	D(0.5%), F(1.0%), G(2.0%), J(5.0%)
LRT2512	1W	3.16A	7.91A	±50	470 mΩ ≤ R ≤ 10 Ω	100 mΩ ≤ R ≤ 10 Ω
	2W	4.47A	10.00A			
	3W	5.48A	12.25A			

下图：普通厚膜贴片电阻，2512 封装 TCR 参数 ±800~1500ppm

◎Temperature Coefficient	0603: 0.01Ω≤R≤0.03Ω: ±1500 PPM/°C 0.03Ω<R≤0.05Ω: ±1000 PPM/°C 0.05Ω<R<1Ω: ±800PPM/°C 1Ω≤R≤10Ω: ±200PPM/°C >10Ω: ±100PPM/°C
	0805,1206,1210,2010,1812,2512: 0.01Ω≤R≤0.015Ω: ±1500PPM/°C 0.015Ω<R≤0.03Ω: ±1000PPM/°C 0.03Ω<R<1Ω: ±800PPM/°C 1Ω≤R≤10Ω: ±200PPM/°C >10Ω: ±100PPM/°C

1.1.7. 降额

常温下建议降额为 60% 使用；超过 70℃ 环境温度再按照比例降额（60% 乘以图中降额比例），降额比例见下图 percent rated load%。降额包括功率、电压、电流等。



例如环境温度 50° C, 电源为 18V, 则 0201 电阻耐压 25V 降额是不够的, 至少要用 0402 封装耐压 50V 的电阻；环境温度 120° 时, 电源 18V, 则电阻耐压要求 18V 除以 60%（设计降额）再除以 40%（温度降额）=75V, 至少需要 0603 封装（耐压 75V）或 0805 封装（耐压 150V）

1.1.8. 失效模式（即电阻损坏后的状态）

约 50% 失效表现为 **开路**，其他可能阻值漂移超标，引线断裂、短路等。

1.2. 解答要点

校招的话大致掌握封装尺寸与耐压、功率、电流关系即可；不同的应用场景选择 1% 还是 5% 的精度

社招的话，要考虑电阻器件归一化、成本、降本等因素

1.3. 关联资料或视频

在“昆山厚生电子工业有限公司”官网，产品中心-厚膜电阻可以找到文档中的 datasheet
常见电阻供应商例如进口国巨 YAGEO，村田，TDK 等，国产厚生、华新科技 Walsin、风华高科等，如需要电阻相关的设计参考资料可以到这些供应商官网浏览。

2. 电阻的功能

2.1. 解答


电阻的功能主要有分压、串阻信号衰减、阻抗匹配和端接匹配、上下拉、电流采样、限流、发热、测试点、泄放等功能。下面会对每种功能配合实际电路进行说明，在理解电路后，自然可以记忆电阻的功能。

2.1.1. 分压


例如芯片参考电压、电源使能电压和 FB 电阻、NTC 热敏电阻串联分压电阻。

必须是极小电流 (μA ， nA 级别) 的应用，否则会分压电压不准确。


下图：使用 2 个电阻分压，产生 DDR SDRAM 芯片需要的参考电压 DDR3_VREF (参考电压是芯片供电电压的一半)



下图：这是一个 BUCK 开关电源降压电路。R153 和 R156 分压，将分压电压送入 FB 引脚作为反馈电压，保证输出电压稳定 ($V_{FB}=0.8\text{V}$)




下图：NTC（负温度系数电阻，温度越高-电阻越低）电阻 R2 与普通电阻 R1 分压，分压后电压送入 MCU 单片机，MCU 内部 ADC 可以采集电压信号（R2 阻值变化-分压变化-ADC 读取值变化-转化为温度），换算温度。由于 **ADC 输入电阻较低（几十 K 级）**，故会影响测量精度，做精确应用时需**标定**（温度-ADC 采样电压拟合）




2.1.2. 串阻信号衰减

串联在信号上，可以降低信号上下冲（过冲、下冲、振铃）和 EMC 干扰
例如串在复位信号上的 330 欧电阻有抑制噪声干扰功能

下图：FPGA 的 JTAG 调试接口，JTAG 口为对外接口，串 33 欧电阻可以降低外部干扰，抑制 EMC 冲击



下图：一阶和二阶低通滤波，低通衰减幅度取决于串阻阻值




2.1.3. 端接匹配 / 阻抗匹配

阻抗匹配/端接匹配指保证整个传输路径（发送端-传输路径-接收端）阻抗相同，这样接收端不会产生反射


例如差分 LVDS 的 100 欧电阻、RS485 的端接电阻、DDR 地址命令线末端的 VTT 电阻、有源晶振输出的 22/33 欧电阻

下图：33 欧为晶振输出信号串阻，用于阻抗匹配，发送端串 33 欧后与传输线阻抗 50 欧匹配，减小信号反射（芯片发送端阻抗一般为 20~30 欧左右，故串联一个 22/33 欧的电阻可以与传输线的 50 欧阻抗匹配。串联串阻 PCB 设计时要尽可能靠近芯片发送端引脚）



CLOCK

下图：DDR3 的差分时钟信号 DDR3_CLK_P/N 接收端 100 欧匹配电阻，用于差分信号的接收端阻抗匹配。此 100 欧电阻要尽可能靠近 DDR 芯片的引脚。




2.1.4. 上下拉

上下拉一般用于芯片状态配置、保证芯片启动过程中 IO 状态稳定、某些接口为开漏输出必须做上拉（例如 IIC）

例如芯片配置电阻上下拉 4.7~10K。IIC 上拉电阻 1~4.7K。

下图：千兆网芯片的匹配上下拉电阻，用于芯片启动时配置芯片的工作模式、工作参数等（例如千兆网的 IO 电压、IO 内部外部供电、采样时钟是否延迟等）；MDIO 的上拉电阻




2.1.5. 电流采样

电流信号一般无法直接检测，都要通过一定阻值的**采样电阻**后，转化为**电压信号**，再送入 ADC 进行检测

串联小阻值电阻大概率是电流采样电阻，例如光源驱动、POE 电源芯片（实际很多电源芯片做限流保护都是用的采样电阻，已经集成到芯片内部）

下图：LED 驱动电路，恒流输出（LED、激光器等发光亮度和电流成正相关，故驱动电路均使用恒流驱动），R4=100 欧是电流检测电阻，将电流转换为电压送入芯片 FB 引脚检测 $V_{FB} = I_{led} * R4$ （FB 电压低了说明 LED 电流太小，会提高输出电压；FB 电压高了说明 LED 电流太大，会减小输出电压）


当输出电压总是比输入电压大时，最好是采用如图 7 所示的升压转换电路。该电路的 U1 中也有一个带有控制电子器件的高度集成的电源开关。当开关闭合时，电流流经电感到地。当开关断开时，U1 引脚 1 上的电压会不断升高，直到 D1 导通。然后电感放电，电流进入输出电容器 (C3) 和 LED 串。在大多数应用中，C3 通常用于平滑 LED 电流。如果没有 C3，则 LED 电流将是断续的。也就是说，它会在零和电感电流之间切换。这会导致 LED 热量增加 (从而缩短使用寿命)，并且亮度减少。在前面的例子中，LED 的电流是通过一个电阻检测的，并且占空比会发生相应地变化。请注意本拓扑存在一个严重的问题，即它没有短路保护电路。若输出短路，则会有较大的电流通过电感器和二极管，从而导致电路故障，或者输入电压崩溃。



下图：POE 供电芯片，**Rcs 是高压端电流检测电阻，将电流转换为电压送入芯片 CS 引脚检测**，防止输出功率过大超过 POE 功耗等级 (POE.af 协议有 4 个等级，协议最大供电不超过 13W)

3 说明

TPS23753A 是一款将以太网供电 (PoE) 供电设备 (PD) 接口与电流模式直流/直流控制器 (专门针对非隔离转换器设计进行了优化) 组合在一起的器件。PoE 方案支持 IEEE 802.3at 标准 (作为 13W、1 类 PD)。IEEE 802.3at 1 类器件的要求是 IEEE 802.3-2008 (最初为 IEEE 802.3af) 的超集。




TPS23753A 基本结构

2.1.6. 限流

串在**电源与负载间**，防止负载电流过大烧毁。

下图：TL431 稳压源的限流电阻。TL431 通流能力为 100mA 左右 (可见 Datasheet 参数)，不做限流会过热或过流烧毁 (例如下图的应用，假设 $V_{in}=5V$ ，TL431 输出 2.5V 参考电压，若需要使 TL431 电流不超过 100mA，则串阻需大于 $(5-2.5)V/0.1A=25\Omega$ ；实际应用时为防止 TL431 发热，一般会阻值取更大一些，例如 100~200 Ω)

Cathode voltage	V_{KA}	3V	V
Cathode Current Range (Continuous)	I_{KA}	-100~+150	mA
Reference Input Current Range	I_{ref}	0.001~5.0	μA



Test Circuit for $V_{KA}=V_{ref}$

下图：LED 灯一般 mA 级别电流即可发光，过大电流会烧毁或降低寿命，故需要串阻限制电流。（假设 $V_{CCIO}=3.3V$ ，LED 指示灯前向压降 $V_f=2V$ ，前向电流 I_f 设计为 5mA，则 $R=(V_{CCIO}-V_f)/I_f=1.3/0.005=260\Omega$ ，实际使用近似阻值即可）



醒工硬件

xinggongyingjian

抖音/Bilibili

2.1.7. 发热

用于加热，例如加热膜，可以用于低温启动加热


下图：各种形状的加热膜，其实就是利用了电阻的热效应， $P=I^2 \cdot R$



2.1.8. 测试点调试


例如串在各种接口中的电阻，可以用于调试、测试，便于示波器、万用表

下图：33 欧电阻串阻，在做阻抗匹配的同时，也作为测试点，调试时候可以用示波器探头点电阻焊盘，测试波形



2.1.9. 泄放

电阻一端并联在电源或者负载上，一端接地；一般用于系统断电时泄放电源能量
下图：R1为 MOS 栅极的泄放电阻，断电时泄放栅极电荷，加速 MOS 管关断



2.2. 解答要点

电阻的很多功能其实不是孤立的，不要僵硬的背诵，要将电路与功能结合起来；一般作为笔试的简答题，答出 3-4 条即可

2.3. 关联资料或视频

“醒工硬件” 搜索 “电阻的功能与应用”


3. 0 欧电阻的功能

3.1. 解答

3.1.1. 单点连接


例如**模拟地与数字地分隔，单点连接**，防止数字地对模拟地造成干扰。

例如下图中 VDDA_3.3 是单片机 ADC 部分的模拟电源，AGND 是模拟电源的 0V，则 AGND 就要与 GND 通过 0 欧电阻单点连接，防止数字部分的 GND 上干扰影响模拟 AGND 增大 ADC 采样的噪声。



3.1.2. EMC 分地隔离

这类是将金属外壳接地、螺丝孔、IO 地等地网络与电源地 GND 通过 0 欧电阻连接，后续可以根据 EMC 测试调试结果确定上件 0 欧电阻或 nF 级小电容。可以提升 EMC 性能：即保留了板上干扰的泄放路径，又能防止外部干扰通过外壳等耦合到板上。




例如下图中，可看到 PCB 的金属化螺丝安装孔（一般是通过铜柱、螺丝连接到外壳）是独立网络，未连接到 GND。其实较好的设计方法是放一个 0603 以上电阻工位，电阻两端分别连接金属化孔和 GND，最后根据 EMC 设计方案和调试结果上件（例如隔离设计就上件 10~100nF 电容，非隔离设计就上件 0 欧电阻）这样可以让系统接地方案更灵活，**可以将板上的 EMC 干扰通过螺丝孔泄放到金属外壳和接地**



3.1.3. 信号串联 0 欧电阻调试使用

可以在信号线中串联 0 欧电阻,便于示波器探头测试波形(不串电阻则需要刮开阻焊层,容易损坏 PCB;或者在芯片引脚上测试,但是有些封装例如 BGA 或 QFN 引脚在封装下面,探头点不到)


例如下图是一个电平转换芯片，用于将 PCIE 和 SFP 光口相关信号从 3.3V 转换为 1.8V，在 PCIE 的复位 PCIE_PERRESET 和睡眠 PCIE_WAKE 信号上就串联了 0 欧电阻 R380/R381，用于调试时测试（还可以便于飞线）



3.1.4. 模块间信号或电源隔断

将模块使用 0 欧电阻分为前后级，**隔离分段调试**，便于快速定位故障


例如下图示意图，假设单板输入电源为 12V，经过 12V 转 5V 电源后输出 5V，5V 电源同时供给 5 转 3.3 电源和 5V 负载，3.3V 电源同时供给单片机和 3.3V 负载。**通过增加 4 个 0 欧电阻，将整个电路隔离成了 5 个模块，可以将模块单独调试，避免模块间干扰影响判断。**例如 3.3V 电源输出为 0V，则可以断开 R3 和 R5 测电源空载是否正常；若电源空载正常，可以依次焊回 R3 和 R5，看是单片机还是 3.3V 负载引起电源问题。



另外调试时若需要测量电流，可以**断开 0 欧电阻两端，串入电流表，测量电流**

3.1.5. 兼容设计

有时电路要做兼容设计，例如输出信号支持 3.3V 或 5V 电平，则可以参考下图电路，若 R6 上件 0 欧电阻，R7 不上件，则输出 OUT1 电平为 5V；若 R6 不上件，R7 上件 0 欧电阻，则输出 OUT1 为 3.3V 电平（注意 R6 和 R7 不能同时上件，电源会短路）




3.1.6. 替代跳线帽/拨码开关选焊

功能确定后可以使用 0 欧电阻替代跳线帽或拨码开关，防止客户误操作引起异常

比如下图是一个 USB 转串口的产品，板上有一个跳线帽用于选择输出的串口 UART 电平是 5V 还是 3.3V；如果是串口电平固定的产品，就可以使用 0 欧电阻代替跳线帽，防止误操作



下图是一个 FPGA 的配置引脚，使用了一个 4 位拨码开关来选择启动模式，调试时较为方便；但是如果产品已调试稳定，为防止误操作，可以将拨码开关替换成 0 欧电阻确定上拉/下拉



3.1.7. 布线跨接（不建议）

极致的降低成本单面板/双面板方案可以用，如果布线交叉，走不过去，可以用 0 欧电阻跨接过去

3.2. 解答要点

一般答出 3-4 条即可，结合应用电路记忆。其实 0 欧电阻的作用在测试调试时非常明显，有助于加速定位故障，提高调试效率。开发时如果 PCB 空间够、加 0 欧电阻也不影响性能功能，建议多预留

3.3. 关联资料或视频

暂无

4. 电容的功能


4.1. 解答

电容是电路板上数量最多的器件，电容的功能可以概括为交流耦合(隔直通交)、去耦(旁路)、滤波、储能、自举&电荷泵、震荡、计时等

4.1.1.1 交流耦合(隔直通交)


利用直流信号不能通过电容，而交变信号可以通过电容的特性

例如示波器就有直流耦合 DC 和交流耦合 AC 模式，交流耦合模式可以隔离直流分量(测电源纹波时，可以忽视 V 级别的直流电压，关注 mV 级别的纹波；如果开直流耦合模式，由于有直流电压分量，则量程要开的很大，就没法看到 mV 级纹波细节)。下图就是 RT6253 电源芯片的纹波示意图，12V 输入 5V 输出，可见纹波幅值选的 20mV 一格，就是用的交流耦合在 5V 输出上测量的




例如 USB3.0/PCIE 等的发送端 TX 串 100~220nF 电容做信号交流耦合：可以适配两端不同的直流电压分量(两端共模电压不同，直流耦合可能会引起芯片损坏或阈值电平判决错误)，且可以抑制低频共模噪声。

下图为 PCIE 的发送端差分信号串 0.1μF 即 100nF 做交流耦合




三极管放大电路交流耦合，防止直流信号影响三极管的静态直流工作点，使三极管进入饱和或截止，影响正常放大

例如下图中的 C1 是输入交流耦合电容，C2 是输出交流耦合电容，使本级的直流信号不会影响到后级直流工作点




4.1.2. 去耦 decouple / 旁路 bypass

利用电容等效阻抗 $Z = -1/(2\pi fC)$ 特性，频率越高，等效阻抗越低。例如低通滤波器，下图中电容 C_1 , C_2 给高频信号提供一个旁路通道。



靠近芯片电源引脚的电容，常用 100nF 的 MLCC，可以给供电路径在 PCB 上耦合的高频噪声一个泄放路径。

例如下图中的 C_{62} 100nF 电容就是主芯片的去耦电容，用于将电源引脚上的高频噪声泄放到 GND；芯片的去耦电容尽量每个引脚分配一个，用小封装 MLCC 电容，尽可能就近放置，PCB 走线短且粗（尽可能减小去耦路径上的寄生电感）。




4.1.3. 滤波

严格来讲，电容的去耦和滤波是类似的功能，只不过一般去耦是指受电芯片的电源引脚附近电容，滤波是指电源的输入和输出电容。

开关电源和 LDO 电源的输入/输出一般都会放多个不同容值并联的电容用于滤波，一般电容容值越大、电容的寄生电感和寄生电阻 ESR 越小则输出电压纹波越小，即电源质量越好。所以一般滤波电容都是多种容值、封装并联的（原因可见本章第 7 题-电容的高频模型 RLC、第 8 题-为何去耦滤波电容要用多种电容并联）。

例如下图中的 22μF 和 0.1μF 并联作为开关电源的输入/输出滤波电容，一般使用 MLCC。



4.1.4. 储能

电容内能量 $W=0.5 \cdot C \cdot U \cdot U$ ，故电容的电压越高，容值越大，储存的能量越大。

例如电源中的大铝电解电容，靠近芯片引脚的 μF 以上大容量电容就是储能电容，可以应对外部电源电压突然跌落/芯片耗电电流突然增大等状况时，保证电源电压不会突变。电源的输入输出滤波电容其实也有储能的功能。

下图为 PC 台式机电源的储能电容（400V 390uF 的铝电解电容），PC 台式机电源要求市电断电后达到供电 15ms 保持时间来保证硬件正常下电




大容量电容做储能应用时，电源处一般用铝电解电容，芯片处一般用钽电容（体积更小的优势）。钽电容一般无法用在电源输出处，受纹波电流限制，容易发热损坏

4.1.5. 自举&电荷泵

利用的是**电容两端电压不能突变的原理**


在开关电源、电机驱动芯片等应用中，为获取一个高于输入电压 V_{in} 的电压驱动内部 NMOS 管栅极，需要应用自举电容。还有倍压/负压电荷泵，也是应用的电容两端电压不能突变的原理

下图：开关电源 RT6253，Cboot 0.1uF 就是自举电容




下图中为负压电荷泵 LM2776 芯片，输入 2.7~5.5V 正压，输出相反电压。1uF 电容就是

电荷泵电容；内部原理是 4 个开关管控制开关实现负压输出



下图：RS232 芯片，图中 C1 是倍压电压泵电容，C2 是负压电荷泵电容



RS232 总线规定逻辑“1”的电平为-5V~-15V，逻辑“0”的电平为+5V~+15V，此芯片可以在使用 3V 供电的情况下，产生 ±5V 幅值以上的输出信号，就是因为内部自带电荷泵。下图为 RS232 芯片的 datasheet，可见供电电压 $V_{CC}=3.3/5V$ ，驱动输出电压摆幅约为 ±5.4V

Electrical Characteristics

Unless otherwise noted, the following specifications apply for $V_{CC} = 3.0V$ to $5.5V$ with $T_{AMB} = T_{MIN}$ to T_{MAX} , typical values apply at $V_{CC} = 3.3V$ or $5.0V$ and $T_{AMB} = 25^\circ C$.

PARAMETERS	MIN.	TYP.	MAX.	UNITS	CONDITIONS
DC Characteristics					
Supply current		0.3	1.0	mA	no load, $V_{CC} = 3.3V$, $T_{AMB} = 25^\circ C$, $V_{IN} = GND$ or V_{CC}
Shutdown supply current		1.0	10	µA	$SHDN = GND$, $V_{CC} = 3.3V$, $T_{AMB} = 25^\circ C$, $V_{IN} = V_{CC}$ or GND
Logic Inputs and Receiver Outputs					
Input logic threshold LOW			0.8	V	$V_{CC} = 3.3V$, $T_{AMB} = 25^\circ C$, $V_{IN} = GND$
Input logic threshold HIGH	2.0			V	$V_{CC} = 3.3V$
Input logic threshold HIGH	2.4			V	$V_{CC} = 5.0V$
Input leakage current		±0.01	±1.0	µA	$V_{CC} = 3.3V$, $T_{AMB} = 25^\circ C$, $V_{IN} = 0V$ to V_{CC}
Output leakage current		±0.05	±10	µA	Receiver disabled, $V_{CC} = 3.3V$ to V_{CC}
Output voltage LOW			0.4	V	$I_{OZ} = 1.0mA$
Output voltage HIGH	$V_{CC} - 0.8$	$V_{CC} - 0.1$		V	$I_{OZ} = 1.0mA$
Driver Outputs					
Output voltage swing	±5.0	±5.4		V	All driver outputs loaded with 30Ω to GND , $T_{AMB} = 25^\circ C$
Output resistance	300			Ω	$V_{CC} = 3.3V$ or $5.0V$, $I_{OZ} = 0V$ to V_{CC}
Output short-circuit current		±35	±60	mA	$V_{CC} = 3.3V$
Output leakage current			250	µA	$V_{CC} = 3.3V$ or $5.0V$ to $5.5V$, $V_{IN} = 0V$ to V_{CC} , driver disabled


举电容/电荷泵详细讲解可以在“醒工硬件”搜索“bootstrap 自举电容”校招的话不需要详细理解

4.1.6. 震荡


利用的电容可以改变信号相位的原理（电流超前电压 90° ；但是实际电容有寄生电感，故达不到 90° ）

RLC 震荡电路、RC 震荡电路等，了解即可，目前电路设计一般使用无源晶体/有源晶振等器件做时钟源，不会要求设计震荡电路。

例如无源晶体，2 个负载电容 $C9/C10$ 18pF 的作用就是移相， $C9+C10$ +晶振共移相 180° ，实现震荡



将上图展开可得下图（gm为运放或三极管等有源放大器件，在单片机内部，如果没有有源放大则震荡会衰减最终到0V），C9和C10即对应下图中的CL1和CL2




4.1.7. 计时

利用RC电容充电时间常数原理，做时间计时应用。例如 **RC做复位，电源缓启动，上电时序控制**

RC充电计算-使用电压 U_i 电源，通过电阻 R 对电容 C 充电，则电容 C 两端电压 U_c 与时间关系为：

时间常数 $\tau = R \cdot C$



对于一个输入电压为 U_i 的RC充电电路，经过时间与电容两端电压 U_c 的关系：

0.7τ : $U_c = 50\% U_i$


1τ : $U_c = 63\% U_i$

2τ : $U_c = 86\% U_i$

3τ : $U_c = 95\% U_i$

5τ : $U_c = 98\% U_i$

曲线图如下，横轴 τ 即是 τ 。可见 $3 \sim 5\tau$ 时可认为电容基本已经完成充电




例如下图是一个单片机的复位电路，RESET 是复位引脚，对地 104 电容（100nF）作用是 RC 上电延时+按键去抖




复位电路

例如下图中开关电源 TPS54228 的 SS 引脚为缓启动引脚，此引脚对地电容容值越大，则上电时间越长，爬升越缓慢，可以降低上电冲击电流



例如利用 RC 电路控制电源上电延时，让多电源供电满足芯片上电时序要求（**下图中对地电容越大，则上电越晚**，1.2V 使能对地无电容，1.8V 使能对地 0.47uF 电容，3.3V 使能对地 1uF 电容，故电源的 EN 使能引脚达到开启阈值的顺序 1.2V 电源→1.8V 电源→3.3V 电源，所以最终电源上电时序为 5V→1.2V→1.8V→3.3V）



4.2. 解答要点

电容的功能可以结合电容的特性记忆，例如交流耦合(隔直通交)、去耦(旁路)、滤波是基于电容频率越高则阻抗越小的特性，而储能、自举&电荷泵、计时是基于电容两端电压不能突变的特性。

电容的这些功能需要全部掌握，且需要了解如何选择合适的电容类型做这些功能电路应用

4.3. 关联资料或视频

醒工硬件“电容的功能 1/2”


5. 电容的类型与应用

5.1. 解答

5.1.1. 电容的类型

常用的电容大致可以分为 MLCC (Multi-layer Ceramic Capacitor) 片式多层陶瓷电容、铝电解电容、钽电容、薄膜电容


MLCC 片式多层陶瓷电容：是由印好电极(内电极)的陶瓷介质膜片以错位的方式叠合起来，经过一次性高温烧结形成陶瓷芯片，再在芯片的两端封上金属层(外电极)




铝电解电容：分为液态和固态两种，液态较为常见且成本低。(液态)铝电解电容器素子的构造如图所示，由阳极箔，电解纸，阴极箔和端子(内外部端子)卷绕在一起含浸电解液后装入铝壳，再用橡胶密封而成



钽电容：固体钽电容是将钽粉压制成型，在高温炉中烧结成阳极体，其电介质是将阳极体放入酸中赋能，形成多孔性非晶型 Ta_2O_5 介质膜，其工作电解质为硝酸锰溶液经高温分解形成 MnO_2 ，通过石墨层作为引出连接用



薄膜电容：薄膜电容器是一种以聚合物薄膜为电介质的电容器。近年来，普遍使用的是将内部电极蒸镀到薄膜上的金属化薄膜，然后卷绕或层叠



5.1.2. 电容的特点

电容特点见下图，其实可以着重关注各种电容的缺点

	MLCC	铝电解 (聚合物, 固态)	钽电容 聚合物	铝电解 (聚合物, 固态)	钽电容 (金属)	铝电解-液态
Product type	MLCC	Polymer Al Cap	Polymer Ta Cap	Polymer Al Cap (V chip)	Ta Cap (MoO2 type)	Al Capacitor (Electrolyte type)
外观						
低ESR	○	○	△	△	×	×
长寿命	○	○	△ 点火	△	×	×
温度特性	△	○	○	○	○	△
DC偏置特性	△	○	○	○	○	○
高容量	△	△	○	○	○	○
高电压	○	△	△	○	△	○
小型/薄型	○	△	○	×	○	×
啸叫	×	○	○	○	○	○

(记号) ○: 非常出色, ○: 出色, △: 一般, ×: 差

MLCC: 优点是 ESR 低, 寿命长, 体积小, 无极性; 缺点是容量小, 容量会受到温度/电压影响, 片式结构容易发生啸叫

铝电解 (液态): 优点是成本最低, 容量大, 耐压高; 缺点是寿命短 (且高温下寿命会进一步缩短), ESR 大, 体积大

铝电解 (固态): 优点是 ESR 低, 容量相对较大; 缺点是贵! (目前固态铝电解用的比较少, 成本太高了, 一般都可以用其他电容组合替代)

钽电容: 优点是容量大, 缺点是耐压较低, 失效时易燃烧, 有危险

薄膜电容: 优点是耐压高, 寿命长, 无极性, 交流损耗小; 缺点是容量小, 体积大, 成本高

5.1.3. 电容的应用场合选型

滤波: 用于电源或芯片引脚附近, 用于滤除高频噪声, 一般选择 MLCC, ESR、ESL 都很小 (第七题会讲), 高频阻抗低

储能: 用于电源或者芯片负载附近, 对于负载电流变化较大的应用, 需要选择高容值电容 (防止电流变化时电压跌落), 此时可以选择铝电解或钽电容 (铝电解耐压高, 成本低; 钽电容体积小, 按需选择)

交流耦合: 低压高频的交流耦合一般用 MLCC (例如 USB、PCIE 等一般用 100nF 0402 MLCC), 高压+中低频的可以用薄膜电容 (耐压高)。交流耦合时频率越低则需要的容量越大。

其他应用: 对体积要求严格的选 MLCC 体积最小, 对成本要求严格的选铝电解成本最低

5.2. 解答要点

记忆时要将特点与应用场合结合起来 (例如 MLCC, 特点是 ESR 小, 体积小, 故 ESL 寄生电感小, 故适合做滤波和高频应用; 铝电解容值大, 故适合做储能), 不要生硬记忆, 可以对电路图进行分析、理解、记忆

校招掌握 MLCC 的应用与特点即可，MLCC 可以适应大部分应用。
社招需要针对电路特性和产品特性（性能/成本）能对电容进行合理选型

5.3. 关联资料或视频

暂无，待补充

6. MLCC 电容的 X5R, Y5V, C0G 等的含义？

MLCC 的容值会受哪些因素影响？

6.1. 解答


MLCC 是硬件设计中最常用、数量也最多的器件，但是 MLCC 也有缺点
MLCC 电容的容值会随着温度和电容两端电压而变化的！

6.1.1. MLCC 的温度系数

使用 MLCC 片式多层陶瓷电容时，会看到电容有各个等级，Y5V, X7R, C0G 等。
见下图，第 1 位 X/Y 和第 2 位 5/7 分别表示电容温度下限和上限，第 3 位字母 V/R 表示温度
范围内容值变化，可见 X5R 和 X7R 的容值较为稳定，Y5V 容值随温度变化很大

第一位数	最低使用温度	第二位数	最高使用温度	第三位数	电容变化率
Z	+10°C	5	85°C	R	±15%
Y	-30°C	6	105°C	S	±22%
X	-55°C	7	120°C	T	+22%/-33%
		8	150°C	V	+22%/-82%

见下图，MLCC 低温或高温时容值会变小（例如用 Y5V 电容可能会出现低温或高温时电
源纹波噪声变大，甚至导致设备无法正常工作）




而 COG、NP0 电容，可以理解为温度系数几乎为 0，即容值几乎不随温度改变，可靠性最高，成本也最高；且有缺点，COG、NP0 电容的容值都很小，难以做到 μF 级别

6.1.2. MLCC 的直流偏压效应

MLCC 在两端施加直流电压，其静电容量有时会不同于标称值，称为直流偏压效应。

例如，如下图所示，对高介电常数电容器施加的直流电压越大，其实际静电容量越低。容值越高的电容，直流偏压特性越明显，如 $47\mu\text{F}-6.3\text{V}-\text{X5R}$ 的电容，在 6.3V 电压处，容量只有其标称值的 15% 左右，而 $100\text{nF}-6.3\text{V}-\text{X5R}$ 的电容容值为其标称值的 70% 左右。



COG 和 NP0 容值不受电压影响

6.2. 解答要点

由于成本原因，应用时不会大量使用 COG/NPO 电容，故普通 MLCC 容值极易受到温度和直流偏压影响。故做宽工作温度设备开发，和较高电压的电源设计时，需要考虑 MLCC 容值变化，至少要使用 X7R 级别电容，或者加大容值

6.3. 关联资料或视频

暂无，后续补充

7. 电容的高频模型（RLC 模型）

7.1. 解答

7.1.1. 高频模型

实际的电容与理想的电容模型不同；在高频应用中，要考虑到电容的寄生参数 ESR、ESL。假设电容的容量为 C，则理想电容的交流阻抗为 $Z=1/(j\omega C)=1/(j*2\pi f*C)$ f 为信号频率。则理想电容的交流阻抗，随着频率升高，会一直下降，然而实际却不是这样。




图 2.40.2 理想电容和实际电容的阻抗曲线

可见图中电容实际阻抗在 20MHz 前是比较接近理想值的，但是在 20MHz 以后却突然阻抗上升，反而变成感性（感性 $Z=j*2\pi f*L$ ，f 为频率，L 为感值，频率越高，电感阻抗越大）这是什么原因呢？

原因就是实际电容除了容值参数外，还有其寄生参数（可以理解为由于实际器件结构、工艺等原因，引入的与理想模型不同的参数），寄生参数在模型中体现为 ESR 等效串联电阻和 ESL 等效串联电感；电容在高频应用中可以理解为 RLC 串联模型



所以上述模型的复阻抗为：

$$Z = \text{寄生电感阻抗} + \text{电容阻抗} = ESR + j2\pi f ESL + \frac{1}{j2\pi f C} = ESR + j(2\pi f ESL - \frac{1}{2\pi f C})$$

由计算可得，当 $2\pi f \cdot ESL = 1/(2\pi f \cdot C)$ 时，此时的电容总阻抗最低，由于等效串联电感 ESL、容值 C 都是固定值，故可计算得频率 $f = 1/(2\pi \sqrt{ESL \cdot C})$ （这也是 LC 谐振的频率点计算公式）

当频率小于 $1/(2\pi \sqrt{ESL \cdot C})$ 时，电容呈容性（第一张图中频率 < 20MHz 部分）

当频率等于 $1/(2\pi \sqrt{ESL \cdot C})$ 时，电容呈电阻性，此时电容的高频阻抗最低，去耦效果最好（第一张图中频率 ≈ 20MHz 时）

当频率大于 $1/(2\pi \sqrt{ESL \cdot C})$ 时，电容呈电感性，此时频率继续升高，电容的实际高频阻抗会进一步升高，去耦效果会进一步变差（第一张图中频率 > 20MHz 时）


7.1.2. 寄生参数 ESR、ESL 的定性分析

上面我们建立了电容的高频 RLC 串联模型，理解了电容在高频下的阻抗变化趋势，现在对电容的使用做进一步定性分析，用于指导电路设计

电容的 ESR 参数主要是由电容类型决定的，例如 MLCC 的 ESR 一般只有几~几十 mΩ，而铝电解的 ESR 一般超过 100mΩ，故高频去耦应用使用 MLCC 更为合适（例如每个芯片电源引脚旁边的 100nF 电容）

电容的 ESL 参数主要是由电容的封装决定的，例如 0402 封装的 MLCC 的 ESL 参数就会比 0603 的低（器件引脚越细、越长，封装越大，则 ESL 会越高）这里我们不做定量分析，仅做定性分析

7.1.3. 高频模型与电容去耦应用



如上图横轴-频率与纵轴-阻抗的关系可见（封装容值均用相同颜色标出），一般容量越小、封装越小的电容（C 和 ESL 都较低），其谐振频率点（可以理解成能有效去耦的工作频率）就越高

故在芯片引脚旁边，我们放的一般是 100nF，0201~0603 封装的 MLCC，因为芯片引脚附近的噪声一般是高频 RE 辐射噪声（由晶振等器件、走线辐射 RE 和电源平面空间耦合形成），噪声频率高几十 MHz 级别，故需要去耦频率高的小封装 MLCC 电容

在电源输入口和开关电源附近，由于噪声一般是从供电线传导的 CE 噪声和开关电源工作噪声（几百 KHz，一般不会超过 2.2MHz），噪声频率低，故可以使用大封装大容量的铝电解和 MLCC 进行去耦（也有储能作用）

7.2. 解答要点

不要生硬记忆，要理解电容的 RLC 串联模型，从而推导出频率与高频阻抗间的关系

校招理解电容的高频阻抗曲线变化趋势，理解并联电容的原因即可

社招需要进一步理解不同种类、封装、容值的电容并联后对 PDN 阻抗的影响，以及为什么要这样设计，如何设计合理的电容并联

7.3. 关联资料或视频

关于电容、电感的高频阻抗计算方法，可以在《电路》（邱关源第五版）9.1 交流阻抗中找到


8. 电源或芯片去耦/滤波电容为何要并联多个不同封装容值电容？

8.1. 解答

8.1.1. 实际应用中并联电容

根据上一知识点，我们知道电容的高频 RLC 模型，现在我们就通过 RLC 模型来解释电源或者芯片的去耦、滤波电容为何要用多种封装容值并联

例如下图中，LM5122 开关电源，输出滤波电容使用了 330uF 铝电解电容、10uF MLCC、1uF MLCC 三种电容



例如下图，是 Xilinx 的 FPGA 各电源需要的电源供电去耦电容（Power Supply Decoupling Capacitors），其中第一列型号 XCKU040~XCKU085 从上到下是逻辑数越来越多，芯片功能越来越强，功耗也越来越大。可见 VCCINT 核电使用了 680uF、100uF、4.7uF 这 3 种电容的搭配，且芯片功能越强的，需要的电容数量容值越大。

Table 1-2: Kintex UltraScale Devices Power Supply Decoupling Capacitors (Cont'd)

	$V_{CCINT}/V_{CCINT_IO}^{(1)}$			$V_{CCBRAM}^{(2)}$		$V_{CCAUX}/V_{CCAUX_IO}^{(3)}$		$V_{CCO}^{(4)}$ (Bank 0)	HRIO ⁽⁴⁾	HPIO ⁽⁴⁾
	680 $\mu F^{(5)}$	100 μF	4.7 μF	47 μF	4.7 μF	47 μF	4.7 μF	47 μF	47 μF	47 μF
XCKU040-FFVA1156 XQKU040-RFA1156	1	2	3	1	1	2	5	1	1	1
XCKU040-SFVA784	1	1	3	1	1	2	4	1	1	1
XCKU060-FFVA1156 XQKU060-RFA1156	1	2	4	1	1	2	5	1	1	1
XCKU060-FFVA1517	1	2	4	1	1	3	6	1	1	1
XCKU085-FLVA1517	2	4	7	1	1	3	6	1	1	1
XCKU085-FLVB1760	2	4	7	1	1	3	6	1	1	1
XCKU085-FLVF1924	2	4	7	1	1	3	6	1	1	1

下图接上图，为推荐的各种容值的电容类型与封装、型号，对电容的 ESR、ESL 参数都有要求；容值越大的电容，封装也越大，ESR 和 ESL 也越大

Table 1-10: PCB Capacitor Specifications

Ideal Value	Value Range ⁽¹⁾	Body Size ⁽²⁾	Type	ESL Maximum	ESR Range	Voltage Rating ⁽³⁾	Example Part Number ⁽⁴⁾
680 μF	$C > 680 \mu F$	2917/D /7343	2-Terminal Tantalum	2.1 nH	$5 m\Omega < ESR < 25 m\Omega$	2.0V	Panasonic 2R5TPF680M6L
470 μF	$C > 470 \mu F$	2917/D /7343	2-Terminal Polymer Aluminum	1.5 nH	$3 m\Omega < ESR < 25 m\Omega$	2.0V	Panasonic EEF-HX0D471R4
100 μF	$C > 100 \mu F$	1210	2-Terminal Ceramic	1.0 nH	$1 m\Omega < ESR < 10 m\Omega$	2.0V	Murata GRM32EE70G107ME19 TDK C3216X6S0G107M160AC
47 μF	$C > 47 \mu F$	1210	2-Terminal Ceramic	1.0 nH	$1 m\Omega < ESR < 10 m\Omega$	6.3V	Murata GRM32ER70J476ME20L TDK C3225X6S0J476M250AC
4.7 μF	$C > 4.7 \mu F$	0805	2-Terminal Ceramic	1.0 nH	$1 m\Omega < ESR < 10 m\Omega$	6.3V	Murata GRM21BR71A475KA73 TDK C1005X5R0J475M
0.47 μF	$C > 0.47 \mu F$	0603	2-Terminal Ceramic	0.6 nH	$1 m\Omega < ESR < 20 m\Omega$	6.3V	Murata GRM188R70J474KA01
0.47 μF	$C > 0.47 \mu F$	0402	2-Terminal Ceramic	0.6 nH	$1 m\Omega < ESR < 20 m\Omega$	6.3V	Murata GRT155R71A474KE01
0.47 μF	$C > 0.47 \mu F$	0201	2-Terminal Ceramic	0.6 nH	$1 m\Omega < ESR < 20 m\Omega$	6.3V	TDK C0603X6S0G474M030BC

可见实际应用中，都是并联不同容值、不同封装的电容

8.1.2. PDN 阻抗与并联电容

在 SI/PI 信号完整性与电源完整性中，有一个概念叫 PDN，PDN 全称为 power delivery network，翻译为中文为电源分配网络。电源分配网络（PDN）就是将电源功率从电源输送给负载的实体路径，电流通过 PDN 从电源端流向负载端，再通过 PDN，从负载端流回电源端。**PDN 的阻抗是由电源、用电设备、传输线的电阻+电感+电容（含寄生参数）决定的**


如果定量计算，假设 PDN 电源分配网络的阻抗为 Z （对应不同频率， Z 值不同），用电设备的电流突变量为 ΔI （恒定的电流不受 PDN 高频阻抗影响），则用电设备上的电压突变了 ΔU ， $\Delta U = \Delta I * Z$

故若 ΔU 过大，则用电设备两端电压会有突变，可能会影响正常工作，而 ΔI 往往是由


芯片功能决定的，例如驱动负载变化、多路 IO 输出的电平翻转，无法改变，故想要降低 ΔU 电压突变，只能降低 PDN 电源分配网络的高频阻抗 Z

要降低 PDN 的高频阻抗，就要关注电源和芯片周边的电容并联。单个电容的频率-阻抗曲线见 7.1.3，都是随频率先变低再变高的，若要保证 PDN 在全频段（一般是几百 KHz~几十 MHz）范围内均有较低阻抗，就需要多种类型-封装-容值的电容并联

如果使用相同的电容进行并联，则多个并联电容的阻抗曲线如下图，虽然阻抗下降了，但是无法保证 PDN 在全频段都有低阻抗（下 2 图均出自《硬件十万个为什么-无源器件篇》）



若使用不同类型-封装-容值的电容进行并联，则充分利用不同电容的优势（一般大容量电容的封装大，寄生电阻、寄生电感都比较大，在低频段阻抗小，高频段阻抗大；小容值的电容尤其是 MLCC，封装小，寄生电阻、寄生电感都比较小，在在低频段阻抗大，高频段阻抗小）**并联后可保证全频段均有较低的 PDN 阻抗**，保证用电设备两端电压不会突变严重。



故实际应用中，往往是使用 2~3 种电容，容值差 10~100 倍的电容进行并联使用，保证储能和滤波（降低全频段 PDN 阻抗）功能，例如 8.1.1 图 1 中使用了 330uF 铝电解+10uF MLCC（容值差了 33 倍）+1uF MLCC（容值差了 10 倍）；很多芯片引脚都使用了 10uF MLCC+100nF MLCC（容值差 100 倍）滤波

8.2. 解答要点

将电容的储能+滤波的功能与电容高频 RLC 模型特性结合起来理解；**电容实际参数与理想模型不同**，体积、容值、ESR、ESL 等参数间往往是冲突的，故需要多种电容并联，充分利用各种电容优势，降低整体 PDN 阻抗

8.3. 关联资料或视频

暂无，后续补充

9. 电感选型参数

9.1. 解答

这里的电感是指开关电源功率电感或电源滤波用的电感

9.1.1. 感值

感值大小是电感最基本的属性

电感的单位是 Henry，符号是 L。L=1 Henry 的定义是：电流以每秒钟 1 安培的节奏变化（1A/s），如果在电感上产生的感应电动势的电压是 1V，这种电感就是 1 Henry。

在无线电和通信设备中，常见的电感单位是 nH（纳亨），应对 MHz 级别的电流变化；在电源和供电设备中，常见的电感单位是 **μH （uH，微亨）**，应对 KHz 级别的电流变化（开关电源的工作频率一般为 300KHz~2.2MHz） $1\mu\text{H}=10^{-6}\text{H}$

如下图，开关频率 580KHz 的开关电源，推荐的感值范围是 1.5~4.7 μH 。一般电感的感值和体积是成正比的

RT6253A/B

RICHTEK

Typical Application Circuit



Table 1. Recommended Components Selection

Vout (V)	RFB1 (kΩ)		RFB2 (kΩ)	CFF (pF)	L (μH)	COUT (μF)
	TSOT-23-6 (FC)	SOT-563 (FC)				
5.0	54.9	52.3	10	10 to 100	3.3 to 4.7	20 to 68
3.3	33.2	30.9	10	10 to 100	2.2 to 4.7	20 to 68
2.5	22.6	21	10	10 to 100	2.2 to 4.7	20 to 68
1.8	13.7	12.4	10	10 to 100	1.5 to 4.7	20 to 68
1.5	9.53	8.66	10	—	1.5 to 4.7	20 to 68
1.2	5.76	4.87	10	—	1.5 to 4.7	20 to 68
1.0	3.09	2.4	10	—	1.5 to 4.7	20 to 68

9.1.2. 功率电感-直流电阻 DCR

电感内部可以理解成是导体（根据工艺，不一定是导线）围绕磁芯一圈圈绕起来的，所以导体必然存在直流电阻 DCR，而直流电阻就会产生热效应，是电感损耗的主要因素（电感损耗可以分为铜损和磁芯损耗，功率电感的话，由于频率相对较低，基本只计算铜损，即电感 DCR 引起的热效应 $P=I^2 \cdot DCR$ ）

DCR 一般单位为 mΩ，一般同样尺寸的电感，感值越大，说明内部导体越细、绕的圈数越多，则 DCR 也会越大（做功率电感选型要平衡好电感的各个参数）。

例如下图是 sunlord 顺络电感的 0402 封装（4.2mm*4.4mm*1.8mm），尺寸固定，可见 0.1uH 电感的 DCR 为 4mΩ，22uH 电感的 DCR 为 363mΩ，差距很大

MWSA0402S Series

Part Number	感值	DCR	饱和电流		温升电流	
	Inductance	DC Resistance	Saturation Current		Heat Rating Current	
	@100KHz, 1V	Max.	Max.	Typ.	Max.	Typ.
Units	μH	mΩ	A		A	
Symbol	L	DCR	Isat		Irms	
MWSA0402S-R10MT	0.10±20%	4	17.6	22.0	11.2	13.0
MWSA0402S-R22MT	0.22±20%	6.6	10.0	12.5	8.20	9.50
MWSA0402S-R33MT	0.33±20%	11	9.60	12.0	8.60	10.0
MWSA0402S-R47MT	0.47±20%	14	7.60	9.50	6.65	7.50
MWSA0402S-R56MT	0.56±20%	16	7.20	9.00	6.10	7.00
MWSA0402S-R68MT	0.68±20%	18	6.40	8.00	6.15	7.00
MWSA0402S-1R0MT	1.0±20%	27	5.60	7.00	5.40	6.00
MWSA0402S-1R0MTB01	1.0±20%	27	8.00	9.00	5.40	6.00
MWSA0402S-1R2MT	1.2±20%	27	5.20	6.50	5.40	6.00
MWSA0402S-1R5MT	1.5±20%	46	4.40	5.50	4.30	5.00
MWSA0402S-2R2MT	2.2±20%	58	4.00	5.00	3.80	4.50
MWSA0402S-3R3MT	3.3±20%	87	2.80	3.50	2.80	3.30
MWSA0402S-4R7MT	4.7±20%	105	2.40	3.00	2.20	2.80
MWSA0402S-5R6MT	5.6±20%	150	2.24	2.80	2.00	2.50
MWSA0402S-6R8MT	6.8±20%	175	2.00	2.50	1.90	2.40
MWSA0402S-100MT	10±20%	282	1.60	2.00	1.30	1.60
MWSA0402S-220MT	22±20%	363	1.12	1.40	0.90	1.20

9.1.3. 功率电感-饱和电流 SAT


电感中能储存的能量是有限的，如果电感中的电流达到一定程度，则等效感值会对应下降，一般将感值下降 20% 时对应的电流叫做电感的饱和电流 I_{SAT} ，意为在此电流工况下电感已接近磁饱和。

饱和电流 I_{SAT} 单位一般为 A。

对于正常工作的开关电源，输出的负载电流为 I_{out} ，但是其实在电感中，电流是一直上升-下降循环变化的，故有电感电流变化 ΔI ，一般 $I_{max} = I_{out} + 0.5 * \Delta I$ ，**做电感选型时，要注意电感的饱和电流 SAT 值大于 I_{max} ，且留一定余量**

同参考 9.1.2 的图，可见感值越大，饱和电流 SAT 越小

下图为开关电源（降压 BUCK）工作时的 SW 电压波形（ V_{SW} ）和电感中电流 I_L 。电感电流 I_L 标注（红色为 I_{out} 的平均值或 RMS 值，浅蓝色 I_{min} ，橙色 I_{max} ，深绿色 ΔI ）



9.1.4. 功率电感-温升电流 RMS

电感内部是由导体绕制而成的，导体会有直流电阻 DCR，直流电阻 DCR 在通过电流时会产生热效应；故一般将电感中通过一定电流引起电感温升 $20^{\circ}C$ 时的电流称为温升电流 I_{RMS} ，温升电流 I_{RMS} 的单位一般为 A

开关电源工作时，由于电感中的电流是变化的，故不能直接将输出负载电流 I_{out} 认为是产生热效应的电流，其中计算公式较为复杂，**BUCK 电路**可以直接估算 $I_{L(RMS)} \approx I_{out}$ ，**BOOST**和 **BUCK-BOOST** 拓扑 $I_{L(RMS)}$ 计算较为复杂，不能直接估

同参考 9.1.2 的图，可见感值越大，温升电流 RMS 越小

电感选型时电感的 RMS 参数要大于实际电路工作的 $I_{L(RMS)}$ 且尽量留一倍以上余量，因为电感的 RMS 参数是根据 $25^{\circ}C$ 环境温度标的，实际工作温度越高，留的余量要越大


下图为 **BUCK 降压** 的 RMS 电流计算公式，实际计算结果 $I_{L(RMS)} \approx I_{out}$ （下图中 $I_{out} = 5A$ ，

$V_{in}=60V$, $L=7.2\mu H$, $V_{out}=5V$, $f_{sw}=400kHz$, 计算得到 $I_{L(rms)} \approx I_{out}=5A$ 来源 TPS54560 手册


$$I_{L(rms)} = \sqrt{I_{OUT}^2 + \frac{1}{12} \times \left(\frac{V_{OUT} \times (V_{IN(max)} - V_{OUT})}{V_{IN(max)} \times L_O \times f_{SW}} \right)^2} = \sqrt{(5A)^2 + \frac{1}{12} \times \left(\frac{5V \times (60V - 5V)}{60V \times 7.2\mu H \times 400kHz} \right)^2} = 5A \quad (30)$$

9.1.5. 电感的结构与封装

电感内部结构基本都由磁芯、导体、电极、外部封装组成



一体成型电感(模压电感) 由金属粉材、电极和线圈组成, 线圈本体埋入金属磁性粉末内部压铸而成, 引脚为线圈本体的引出脚直接成形于座体表面, 电感为SMD结构设计, 使用时既不会损坏电感, 又能提高生产效率。



目前较为常用的功率电感是**一体成型电感**, 优点如下:

1. 磁屏蔽结构, **EMI 抑制**效果好
2. 引线焊盘寄生电感小, DCR 小
3. 体积小, 高度小, **节约 PCB 空间**, 有利于高密度集成

4. 不容易产生啸叫（线圈与磁粉紧密结合，结构上避免线圈震动）

9.2. 解答要点

校招能掌握开关电源中的电流变化，理解电感的感值、DCR、SAT、RMS 这 4 个参数的含义即可，进阶要求是可以针对降压 BUCK 电源设计，选型合适的电感

社招进阶掌握电感的热损耗计算、RMS 电流计算、电感的封装等，掌握 BOOST 和 BUCK-BOOST 拓扑电源电感选型（这 2 种拓扑 RMS 电流计算相对较复杂），可以根据电路的特性（例如负载特点对应不同电流变化量 ΔI ，要求高动态性能还是低纹波？）和环境温度、PCB 空间等做合适的电感选型

9.3. 关联资料或视频

“醒工硬件”搜索“开关电源电感计算选型”，视频 1,2 为感值计算&电感与纹波关系，视频 3 简单介绍了电感参数

10. 磁珠的功能与应用

10.1. 解答

10.1.1. 磁珠的功能

磁珠的功能主要是滤波，抑制共模噪声，抑制 EMI 辐射


10.1.2. 磁珠的应用

磁珠一般用于抑制电源中的高频噪声，串联接入供电电路，电路中符号一般为 FB

1. 滤波应用时注意直流通流参数，一般封装越大、高频阻抗越低的磁珠，直流通流越大（同封装时，通流能力和高频阻抗参数的冲突的）

2. 由于磁珠具有抑制电流突变的特性，故若串磁珠供电，则负载有大电流变化时，磁珠会引起电压跌落；故磁珠前后都要加电容，用于减弱负载电流突变时的电压变化量


下图：外部适配器电源从 DC1 接口进入单板，使用 FB1 和 FB2 进行滤波，注意的是电感前后均有 10uF+100nF 电容，电容储能+滤波



3. 磁珠用法：隔离电源前后级干扰


隔离模拟-数字电源

下图：VDD 是数字电源，通过 FB 磁珠给模拟电源 AVDD_0~n 供电；注意过磁珠后有 10uF 大电容储能，每隔 AVDD 电源引脚均有 10nF 小电容滤波；中间串了一个 1 欧电阻说明此电路电流较小，电阻压降很小，电阻工位可以用于调试（例如测两端压降即可计算电流）



隔离主电源-时钟供电

下图：+3.3V 是单板 3.3V 公用电源；X1 为有源晶振，晶振工作时会将高频噪声耦合进电源里造成干扰；故使用 L6（看参数 120OHM@100MHz 可以知道这是一个磁珠）隔离磁珠电源与+3.3V 公共电源，防止晶振噪声干扰总电源；注意磁珠后是由 4.7uF+100nF 电容滤波的




CLOCK

隔离主电源-对外供电：一般单板对外供电会使用磁珠隔离，防止外界干扰/EMC 耦合进主电源；（有时还会再串一个 PPTC 或保险丝用于限流防止外部短路）

下图：下图为 Cameralink 协议的 POCL 供电参考电路，OUT 端为通过线缆为外部 POCL 设备供电，可见有磁珠+电感做低通滤波，还有保险丝过流保护

Figure 11-6: Example LPF and OCP Implementation



10.2. 解答要点/Bilibili

一定要理解磁珠滤波的功能，将电源前后隔离开来，防止前后干扰，防止高频噪声通过供电网络传递。

在磁珠后一定要加电容，储能+滤波！！

一般用于电源入口滤波，数字电源-模拟电源隔离，晶振供电隔离，对外供电隔离

10.3. 关联资料或视频

醒工硬件“磁珠的应用”

11. 磁珠和电感的异同

11.1. 解答

磁珠与电感区别：

磁珠是**耗能**器件，电感是**储能**器件

磁珠是将**电能转换为热能**，电感是将**电能转换为磁能**，还可以将磁能转换回电能

磁珠的单位是欧姆 Ω ，电感的单位是 H 亨


磁珠的阻抗一般标注的是 100MHz 时的交流阻抗。另外需要注意直流电流容量，和直流阻抗

下图：磁珠参数，主要有 impedance 即 100MHz 时的交流阻抗，Rated Current 即最大通流（用于滤波时要关注滤波电流不能大于此参数，尽可能留 50%以上裕量），DC Resistance 直流阻抗

Customer Part Number	MURATA Part Number	Impedance (Ω) (at 100MHz, Under Standard Testing Condition)	Rated Current (mA)		DC Resistance (Ω max.)	
			Typical	at 85°C	at 125°C	Initial Values
	BLM18AG121SN1D	120±25%	120	800	0.18	0.28
	BLM18AG121SN1B					
	BLM18AG151SN1D	150±25%	150	700	0.25	0.35
	BLM18AG151SN1B					
	BLM18AG221SN1D	220±25%	220	700	0.25	0.35
	BLM18AG221SN1B					

磁珠的交流阻抗随频率上升而上升,对高频噪声有较好的抑制效果(在 0~100MHz 频段,磁珠的阻抗一直上升)

Example of different impedance characteristic



磁珠与电感相同:

都对电流变化有抑制作用、都可以用于滤波

(但是由于电感有谐振风险(LC),且电感滤波的能量会反射回源端或者以 EMI 形式发射,故除非某些专用电路或者电流太大磁珠通流不满足,一般电源滤波建议使用磁珠,尤其是用于消除 EMI)

11.2. 解答要点

电感磁珠的异同是理论题中考察频率较高的知识点。

校招一般掌握区别**磁珠是耗能**(电能转热能)**电感是储能**(电能转磁能),相同点是都可以用于**滤波**即可,掌握磁珠的应用电路(注意**磁珠前后都要加电容,滤波和储能**)

社招需要进一步掌握磁珠选型方法,磁珠的频率-阻抗特性,磁珠的高频等效模型,磁珠的常见应用电路

11.3. 关联资料或视频

醒工硬件“磁珠与电感”