② 自有 IP：需要实现的寄存器接口（建议结构，尚未接入）

B 工业端口图：同一 E 编号的两端相连；完整信号组、方向与用途见共用连接表。

建议结构，尚未接入；示例寄存器和工作逻辑在同一个 clk_i 域。
合法 Regbus 写握手与 wstrb 共同定义写使能；是否使用 addr - BASE 由 IP 封装约定。
START 提交参数；ready 结束寄存器访问，长任务完成通过 busy / done / error 或 IRQ 报告。
完成/错误保持为可读状态；事件位建议 W1C，由合法写访问译码生成清除使能。
IRQ 另接 SoC；异域配置/状态需明确 CDC 与复位方案。可手写或用 reggen 生成寄存器封装。

配对端口表示图示连接；已有/规划状态见模块和连接表。方向与 A 版一致。虚线模块表示规划。