07 IRQ Router：每条源中断对应一个目标位掩码

B 工业端口图：同一 E 编号的两端相连；完整信号组、方向与用途见共用连接表。

target 0 → PLIC
target 1… → 各 hart CLIC
后续 target → 外部输出
Regbus 请求 / 响应
掩码重排为目标 × 源
当前默认 / FPGA 为 0；Cfg.IrqRouter = 0 时：绕过掩码，原始源向量复制给各目标；模块没有 pending 或优先级队列。

配对端口表示图示连接；已有/规划状态见模块和连接表。方向与 A 版一致。虚线模块表示规划。