12 VGA：AXI 读取帧缓冲，再按像素节拍消耗数据

B 工业端口图：同一 E 编号的两端相连；完整信号组、方向与用途见共用连接表。

Regbus 32
RGB
RGB / HS / VS
AR 请求
AR → 内存
R ← 内存
返回 beat
clk_cnt_q == 0 → fsm_en
同一个 clk_i 域；CLK_DIV 控制像素状态机使能。

配对端口表示图示连接；已有/规划状态见模块和连接表。方向与 A 版一致。虚线模块表示规划。