הטכניון, מכון טכנולוגי לישראל הפקולטה להנדסת חשמל מעבדה ל-VLSI



ניסוי בווריפיקציה של VLSI מעגלי שבוסם UVM

<u>מהדורה חדשה - הערות נא לשלוח ל-goel@ee</u>

כל הערה תתקבל בברכה! 11:55 19/11/2019 - עדכון אחרון

https://vlsi.eelabs.technion.ac.il/

מסמך זה כתוב בלשון זכר ע"מ להקל על הכתיבה אך מתייחס לנשים ולגברים כאחד. עמכם הסליחה .

תוכן עניינים

5	בללי
5	פרק 1
6	פרק 2 : סביבת העבודה
6	מבוא
	6
7	איך להשיג תרחישים שמעולם לא חשבנו
7	מדידת הכיסוי של הבדיקות - Coverage
	כיסוי קוד – לא מספיק
7	סיכום יתרונות הכיסוי הפונקציונלי:
7	הגדרת סביבת האימות
8	מחלקות ופאזות UVM
9	פאזות UVM
10	מבנה טיפוסית של מחלקה ב- UVM
10	פקודות מאקרו ב-UVM
11	
13	פורטים מסוג TLM
16	תיאור מבנה טיפוסי של סביבת אימות
	הכנה ניסוי מספר 1
5 6 7 7 7 7 10 11 13 15 33 33 35 35 40	הכנה ניסוי מספר 2
30	מנגנון ה- TLM-FIFO
32	אילוצים על ערכים מוגרלים
7 7 7 8 10 11 13 33 33 35 36 40	33
33	1. מקודד Hamming : סימולציות רגילות
33	2. סימולציות עם יצירה אוטומטית ורנדומלית של הכניסות
35	3. בחירת מחלקה בעזרת ה- Factory
35	4. סדר ביצוע הפאזות
36	5. הוספת reference model לסביבה
	29 ביצוע ניסוי מס'
40	Transaction Level Modeling Ports העברת מידע בעזרת
41	הגדרת ספציפית של המעברים
43	4. יצירת כניסות ארקאיות עם אילוצים

הטכניון - מכון טכנולוגי לישראל הפקולטה להנדסת חשמל מעבדות ההוראה

הנחיות בטיחות לסטודנטים במעבדות לאלקטרוניקה

כללי:

תמצית הנחיות בטיחות מובאת לידיעת הסטודנטים כאמצעי למניעת תאונות בעת ביצוע ניסויים ופעילות במעבדות לאלקטרוניקה של הפקולטה להנדסת חשמל.

מטרתן להפנות תשומת לב לסיכונים הכרוכים בפעילויות המעבדה, כדי למנוע סבל לאדם ונזק לציוד.

אנא קיראו הנחיות אלו בעיון ופעלו בהתאם להן.

מסגרת הבטיחות במעבדה:

- אין לקיים ניסויים במעבדה ללא קבלת ציון עובר בקורס הבטיחות.
- לפני התחלת הניסויים יש להתייצב בפני מדריך הניסוי לקבלת הנחיות בטיחות ותדריך ראשוני.
 - אין לקיים ניסויים במעבדה ללא השגחת מדריך.
- מדריך הניסוי אחראי להסדרים בתחום פעילותכם במעבדה; הטו אוזן קשבת להוראותיו ונהגו על פיהו.

צשו ואל תעשו:

- יש לידע את המדריך על מצב מסוכן וליקויים במעבדה או בסביבתה הקרובה.
- . לא תיעשה במזיד ובלי סיבה סבירה פעולה העלולה לסכן את הנוכחים במעבדה.
 - אסור להשתמש לרעה בכל אמצעי או התקן שסופק או הותקן במעבדה.
- היאבקות, קטטה והשתטות אסורים. מעשי קונדס מעוררים לפעמים צחוק אך הם עלולים לגרום לתאונה.
 - אין להשתמש בתוך המעבדה בסמים או במשקאות אלכוהוליים, או להיות תחת השפעתם.
 - אין לעשן במעבדה ואין להכניס דברי מאכל או משקה.
 - יש לכבות מכשירי טלפון ניידים לפני הכניסה למעבדה.
 - בסיום הפעולות יש להשאיר את השולחן נקי ומסודר.

:טיחות חשמל

- מדריך הניסוי עבר הכשרה בבטיחות חשמל והינו בעל תעודת חשמלאי בדרגה הנדרשת. היעזרו בו ובגורמים מקצועיים אחרים במעבדה, בעת חירום.
- בשולחנות המעבדה מותקנים בתי תקע ("שקעים") אשר ציוד המעבדה מוזן מהם. אין להפעיל ציוד המוזן מבית תקע פגום.
- אין להשתמש בציוד המוזן דרך פתילים ("כבלים גמישים") אשר הבידוד שלהם פגום או אשר התקע שלהם אינו מחוזק כראוי.
- אסור לתקן או לפרק ציוד חשמלי כולל החלפת נתיכים המותקנים בתוך הציוד; יש להשאיר זאת לטפול הגורם המוסמך.
 - אין לגעת בלוח החשמל המרכזי, אלא בעת חירום וזאת לצורך ניתוק המפסק הראשי.

בטיחות אש, החייאה ועזרה ראשונה:

- מדריך הניסוי עבר הכשרה בבטיחות אש, החייאה ועזרה ראשונה. העזרו בו ובגורמים מקצועיים אחרים במעבדה, בעת חירום.
 - במעבדה ממוקם מטף כיבוי אש ותיק עזרה ראשונה, זהו את מקומו.
- אין להפעיל את המטפים ואין להשתמש בציוד העזרה הראשונה, אלא בעת חירום ובמידה והמדריך וגורמים מקצועיים אחרים במעבדה אינם יכולים לפעול.

יציאות חירום:

- במעבדה ישנה פתח יציאה אחת והיא משמשת כפתח היציאה גם בשעת חירום.
 - בארוע חירום הדורש פינוי, כגון שריפה, יש להתפנות מיד מהמעבדה.

דיווח בעת אירוע חירום:

- יש לדווח מידית למדריך ולצוות המעבדה.
- המדריך או איש מצוות המעבדה ידווחו מיידית לקצין הביטחון בטלפון; 2740, 2222, נייד; -050. במידה ואין הם יכולים לעשות כך, ידווח אחד הסטודנטים לקצין הביטחון.
- לפי הוראת קצין הביטחון, או כאשר אין יכולת לדווח לקצין הביטחון, יש לדווח, לפי הצורך: משטרה 7-100, מגן דוד אדום 7-101, מכבי אש 7-102 וגורמי בטיחות ו/או ביטחון אחרים. בנוסף לכך יש לדווח ליחידת סגן המנמ"פ לעניני בטיחות; 3033, 2146/7.
 - .052-419917 , 4776 בהמשך, יש לדווח לאחראי משק ותחזוקה;
- לסיום, יש לדווח לאחראי האקדמי; 4661, לעוזר למנהל; 4678, לאחראי ההנדסי; 4668,4671 לחראי האדמיניסטרטיבי; 3276.

עודכן: יוני 2001

פרק 1

בללי

חוברת זו מהווה תדריך והכנה לניסוי בווריפיקציה של מעגלי VLSI במעבדה ל- VLSI. הניסוי מתבצע על גבי תחנות LINUX לפי מטודולוגיית ה- UVM לבדיקת מעגלי VLSI.

מטרת הניסוי:

- 1. הבנת הקשים הכרוכים בבדיקה מקיפה של תכנונים גדולים.
- .VLSI מטודולוגיית ה- UVM המיועדת לווריפיקציה של מעגלי -2
 - 3. לימוד בסיסי של סביבת ה- UVM.
 - 4. הכרת המרכיבים העקריים של סביבת הווריפיקציה.
 - 5. תכנון, מימוש והרצה של סביבת ווריפיקציה עבור מספר מעגלים.

אבנה הניסוי:

הניסוי מורכב מ- 2 פגישות. כל פגישה אורכה ארבע שעות. לפני כל ניסוי יש להכין דו"ח מכין ולהגישו למנחה עם חחילת הויסוי.

: 'חלק א

- 1. סימולציה של מקודד Hamming בשיטה הרגילה.
- .2 סימולציות עם יצירה אוטומטית ורנדומלית של הכניסות.
 - factory או resource db הכרת מנגנון.
 - וסדר ביצוע הפאזות ב- UVM. פאזות ב- 4.
 - 7. הוספת reference model scoreboard לסביבה

חלק ב'

- .Transaction Level Modeling Ports העברת מידע בעזרת .1
 - Coverage כיסוי הבדיקות.
 - 3. הגדרת ספציפית את מעברים עבור כיסוי
 - 4. יצירת כניסות עם אילוצים

דרישות הניסוי:

- עליך לקרוא חוברת זאת בעיון רב (אפילו יותר מפעם אחת).
 - הגשת דו"ח הכנה לניסוי עפ"י שאלות פרק דו"ח ההכנה.
 - בוחו הכנה לניסוי.
 - . ביצוע הניסוי על תחנת עבודה.
- הגשת דו"ח סיכום שבועיים לאחר ביצוע חלק ב' של הניסוי.

דרישות דו"ח סיכום:

:הגשת

- דו"ח מכין לשני חלקי הניסוי.
- הדפסות הסימולציות והתוצאות של הווריפיקציה שהתקבלו במהלך הניסוי.
 - הערות בכתב יד לגבי התוצאות שהתקבלו.
 - תשובות בכתב של כל השאלות שמופיעות במהלך הניסוי.

"הסטודנט מתבקש למלא את טופס המשוב האלקטרוני הנמצא בקישור"/http://www2.ee.technion.ac.il/Labs/EELabs", הטופס ממולא באופן אנונימי. אנו זקוקים לתגובותיכם על מנת לתקן ולשפר כמו גם לשבח".

פרק 2: סביבת העבודה

מבוא

תהליך תכנון טיפוסי של מעגל VLSI מורכב מהשלבים הבאים: הגדרת המערכת ותכנון הארכיטקטורה, מימוש המערכת בשפה עלית כגון VHDL או verilog, סימולציות, סינתזה ובנית ה- Layout. בשלב הסימולציות יש לוודא שהתכנון עובד נכון מבחינה לוגית. עבור תכנונים גדולים בעלי כניסות רבות שלב הסימולציה הוא ארוך מאד (בערך פי 3 משלב התכנון). יש צורך לבדוק את פעולת התכנון עם כל כניסה אפשרית על מנת לוודא שאין שגיאות. הכנת כל צירופי הכניסות החוקיות דרוש זמן ומאמץ רב. במקרים רבים המתכנן רוצה לדעת באיזו מידה הבדיקות שביצע בודקות את חלקי המעגל השונים. בעזרת כלים רגילים קשה לקבל אומדן למדד זה.

מטרת הניסוי היא הכרה והפעלה של סביבת הווריפיקציה של UVM שפותחה במיוחד על מנת להתגבר על כל קשיי הסימולציה שתוארו לעיל. במהלך ניסוי יעשה שימוש במימושים למיניהם כמעגלי הבדיקה. הדגש של הניסוי הוא ווריפיקציה ואין צורך בהבנה מלאה של המימוש אלא רק של הממשק שלו לסביבה. בכל פעם שיש צורך בהבנת פרט זה או אחר של המימוש יובאו הסברים מלאים.

מדוע אנחנו צריכים אימות פונקציונלי?

המטרה העיקרית של אימות פונקציונלי היא לזהות כשלים ובאגים שניתן לזהות ולתקן לפני שתכנון נשלח ליצור. בתכנונים גדולים, קשה מאד לעלות על כל הבאגים ולשם כך, פתחו כלי ווריפיקציה ומטודולוגיות ווריפיקציה מסודרות.

Universal Verification Methodology (UVM) - הקדמה

מתודולוגיית האימות האוניברסלית (UVM) היא מתודולוגיה סטנדרטית לאימות מעגלים משולבים. UVM נגזר בעיקר מרודולוגיית האימות פתוחה) שבמידה רבה, מבוססת מבוססת על OVM (מתודולוגיית אימות פתוחה) שבמידה רבה, מבוססת מבוססת של נתונים (אריזה, העתקה, UVM מביאות אוטומציה רבה לשפת SystemVerilog כגון רצפים ותכונות אוטומציה של נתונים (אריזה, העתקה, השוואה) וכו'.

UVM הוא כלי המאפשר ביצוע אוטומטי של חלקים ניכרים של תהליך אימות של מעגל VLSI, ואנליזה של מידת הכיסוי שהתקבל ע"י הבדיקות שבוצעו. מתודולוגיה זאת מאפשרת:

- 1. הגדרה פשוטה ומדויקת של דרישות התכנון וסביבת הווריפיקציה.
 - 2. יצירה מהירה ויעילה של כל הבדיקות הדרושות.
- 3. יצירה מהירה ופשוטה של שגרות לבדיקה אוטומטית של תוצאות הסימולציה.
 - 4. אנליזה יעילה של כיסוי הבדיקות.

שלושה כלים עיקריים: UVM

- א. Constraint Driven Test Generation יצירה אוטומטית של בדיקות בהתאם לאילוצי המשתמש.
- ב. Data and Temporal Checking בדיקה אוטומטית של תוצאות הסימולציה מבחינת ערך המידע והופעתו בזמן
 - ג. Functional Coverage Analysis אנליזה של כיסוי הבדיקות ובעזרתה מניעת ביצוע סימולציות מיותרות.

עבור testbenches פשוטים, פלט מוצג בחלון waveform או הודעות נשלחות אל מסוף לבדיקה חזותית ע"י מהנדס שימות. לעתים, ה- TestBench עצמו בודק את התוצאות הצפויות מול התוצאות בפועל המתקבלות בסימולציה. למרות שמימוש testbench בעל יכולת של בדיקה עצמית דורש מאמץ רב יותר, טכניקה זו יכולה להפחית באופן דרמטי את המאמץ הדרוש כדי לבדוק מחדש את תכנון לאחר שינויים ל- DUT.

איך להשיג תרחישים שמעולם לא חשבנו

העירור שנוצר במקרה "בדיקות מכוונת" (Directed Verification) עשוי להיות מוגבל במידע של אקראיות. בשיטת ה- Directed Verification, קשה לחשוב על כל תרחישים אפשריים וכל באג אפשרי, ולכן יש סיכוי לא זניח שבאגים ה- Directed Verification, קשה לחשוב על כל תרחישים אפשריים וכל באג אפשרי, ולכן יש סיכוי לא זניח אקראיות. רבים לא יתגלה. בשיטה זו לעתים קרובות באגים מתגלים רק לאחר הייצור. פתרון הבעיות אלה הוא בדיקות אקראיות.

בשיטה של בדיקות אקראיות תחת אילוצים - constrained random verification, מהנדס האימות מדגיר את קבוצת האילוצים והתרחישים הנדרשים לאימות התכנון.

מדידת הכיסוי של הבדיקות - Coverage

ישנם מספר קריטריונים לכיסוי כגון:

- כיסוי שורות קוד
- conditions כיסוי תנאים
 - כיסוי פונקציונלי
 - Fsm כיסוי

כיסוי קוד – לא מספיק

קוד מכוסה היטב אינו בהכרח ללא באגים, אם כי זה בהחלט פחות סביר שיהיו. על פי ההגדרה, כיסוי הקוד מוגבל לקוד התכנון. הוא לא יודע שום דבר על מה התכנון אמור לעשות. גם אם תכונה מסוימת לא מיוסמת נכון במימוש, כיסוי קוד יכול לדווח על כיסוי 100%.

: כיסוי פונקציונלי עונה על שאלות כגון

- ?1518 ל 64 האם נבדקו כל אורכי המידע בין
 - ? טוב ושגוי DUT נבדק עם DUT האם •
- ?האם התוצאה מגיעה 4 מחזורים של שעוו לאחר הפעולת הקריאה?
 - ?יהאם האם fifos -האם האם •

סיכום יתרונות הכיסוי הפונקציונלי:

- כיסוי פונקציונלי עוזר לקבוע כמה מתוך המפרט היה מכוסה.
 - .testbenches כיסוי פונקציונלי מחזק את
 - מספק משוב על התכונות שלא נבדקו.
- . מספק את המידע על בדיקות מיותרות אשר צורכים משאבים יקרים.


הגדרת סביבת האימות

לפני הבנת UVM, עלינו להבין את סביבת האימות. המטרה היא לבדוק את ה- UVM, עלינו להבין את סביבת האימות. המטרה היא לבדוק את ה- UVM, עלינו להבין את סביבת האימות. הרכיב נעשה בעזרת בלוק שיוצר רצפים (sequencer ו- ברכיב. עירור הרכיב נעשה בעזרת בלוק שמקשיב לתקשורת בין ה- UTT ל- UTT ל- DUT. דרוש עוד בלוק שמקשיב לתקשורת בין ה- DUT ל- DUT. בלוק זה הוא ה- monitor.

מוניטורים דוגמים את הכניסות ואת היציאות של ה- DUT. הם מנסים לחזות את התוצאה הצפויה ולשלוח את החיזוי פלט ה- DUT לבלוק נוסף, ה- scoreboard, לשם השוואה והערכה. כל הבלוקים האלה מהווים מערכת טיפוסית ופלט ה- DUT לבלוק נוסף, ה- UVM משתמשת בדיוק במבנה מסוג זה. ניתן לראות תיאור סכמטי של סביבה באיור מס' 1. ה- env היא מחלקה פשוטה מאוד המכילה את ה- agent ואת ה- scoreboard ומחבר ביניהם. בסוף, אנחנו יוצרים מחלקה נוספת – test ולו שתי מטרות:

- env יצירת בלוק
- sequencer -ל sequence •

הסיבה שה חיבור בין ה- sequencer ל- sequencer נעשה במחלקת ה- test ולא במחלקה אחרת היא שנוכל בקלות sequencer לשנות את סוג הנתונים שמועבר DUT ללא צורך לבצע שינויים ב- agent



איור מס' 1: תיאור סביבת בדיקה טיפוסית

scoreboard -in Agent -in agent מהווים את הבלוקים של drivers ,sequencers בדרך כלל, drivers ,sequencers מהווים את הבלוקים של test block -בלוק גדול יותר כלומר ב- test block. בלוק זה מרכיבים את ה- testbench כל הבלוקים של testbench.


כדי להמחיש את היתרון של תכונה זו, נבחן מצב שבו בודקים DUT המשתמש ב- SPI לתקשורת. אם, נרצה לבדוק כדי להמחיש את היתרון של תכונה זו, נבחן מצב שבו בודקים DUT ו- ICC במקום אלה SPI במקום אלה שצריך לעשות הוא להוסיף SPI ו- I2C במקום אלה של ה- SPI הקיים. יתר הבלוקים יישארו ללא שינוי.

: UVM -כעת נכיר מספר מושגים של עולם ה

- מחלקות ופאזות UVM
- מבנה טיפוסית של מחלקה ב- UVM
 - פקודות מאקרו ב-UVM
 - Factory -תיאור מנגנון ה-
 - דLM פורטים מסוג -
- תיאור מבנה טיפוסי של סביבת אימות

מחלקות ופאזות UVM

ב- UVM, כל הבלוקים המוזכרים מיוצגים כאובייקטים הנגזרים ממחלקות UVM קיימות. עץ המחלקות של מחלקות UVM החשובים ביותר מופיע באיור מס' 2.



איור מס' 2: עץ המחלקות של מחלקות UVM

הנתונים שמעוברים אל DUT מאוחסנים במחלקה שנגזרת מ- uvm_sequence_item או uvm_sequence. ה- uvm_sequence ייגזר מ- uvm_sequencer, ה- driver מ- uvm_sequencer, וכן הלאה. לכל אחד ממחלקות האלה כבר יש sequencer ייגזר מ- uvm_sequencer, כלומר בחלק הפונקציונלי של המחלקה כמה מתודות שימושיות מוכנות, כך שהמתכנן יכול רק להתמקד בחלק החשוב, כלומר בחלק הפונקציונלי של המחלקה שתאמת את הרכיב.

פאזות MVU

לכל המחלקות פאזות של סימולציה. הפאזות הן שלבי ביצוע מסודרות שממומשות כמתודות. כאשר אנו יוצרים מחלקה חדשה, הסימולציה של testbench תבצע את הפאזות השונות כדי לבנות, להגדיר ולחבר את היררכיה מרכיבי ה-testbench הפאזות החשובות ביותר מפיעות באיור מס' 3.



להלן הסבר קצר על כל פאזה:

- פאזת הבנייה, build phase, משמש לבניית המרכיבים בהיררכיה. לדוגמא, שלב הבנייה של המחלקת ה- build phase, ה- monitor וה- sequencer.
- פאזת ה- connect phase תשמש לחיבור תתי הבלוקים השונים של המחלקה. בדוגמא זאת, פאזת ה- connect phase יחבר את ה- driver ליציאה חיצונית.
 - פאזת ה- run phase הוא השלב העיקרי של הביצוע, זה המקום שבו נמצא בפועל הקוד של סימולציה יבוצע.
 - בסוף, פאזת ה- report היא הפאזה שבה מצגות תוצאות הסימולציה.

ישנן פאזות רבות נוספות ואף אחת מהן אינה חובה. אם אין צורך לפאזה מסוימת, ניתן פשוט להשמיט אותה ו- UVM יתעלם ממנה.

מבנה טיפוסית של מחלקה ב- UVM

מס' 1. מס' בקוד מס' UVM תראה דומה לזה המתואר בקוד מס' 1.

```
class generic_component extends uvm_component;
  `uvm_component_utils(generic_component)
  function new(string name, uvm_component parent);
     super.new(name, parent);
  endfunction: new
  function void build_phase(uvm_phase phase);
     super.build_phase(phase);
     //Code for constructors goes here
  end_function: build_phase
  function void connect_phase(uvm_phase phase);
     super.connect phase(phase);
     //Code for connecting components goes here
  endfunction: connect phase
  task run_phase(uvm_phase phase);
     //Code for simulation goes here
  endtask: run_phase
  function void report_phase(uvm_phase phase);
     //Code for showing simulation results goes here
  endfunction: report phase
endclass: generic component
```

קוד מס' 1 : מבנה טיפוסית של מחלקה ב- UVM

הערה: ה- (new) constructor) של מחלקה קורה את ה- constructor של מחלקת ההורה (new) constructor) של מחלקה קורה את ה- על מנת שיוכר כל תוכן ההורה.

פקודות מאקרו ב-UVM

היבט חשוב נוסף של UVM הם פקודות מאקרו. פקודות מאקרו מיישמות כמה מתודות שימושיות. הם אופציונליים, אך מאד מומלצים. הנפוצים ביותר הם:

`uvm_component_utils

מאקרו זה רושם את סוג המחלקה החדשה ב- UVM factory (ראה עמוד הבא).

`uvm_field_int

.print() ,compare() ,copy() מאקרו כמה פונקציות (UVM factory - מאקרו משתנה בער 'uvm info

זה מאקרו מאוד שימושי כדי להדפיס הודעות מסביבת ה- UVM.


UVM Factory -תיאור מנגנון ה-

כדי ליצור מופע של אובייקט, ב SystemVerilog ניתן להשתמש ב- (UVM מציעה גם שיטה נוספת: ה- מרצור מופע של אובייקט, ב SystemVerilog ניתן להשתמש ב- ליצור מאפשר העלטה הינו מנגנון ליצירת אובייקטים UVM ורכיבים. השימוש של uvm_factory הינו מנגנון ליצירת אובייקטים לעשר בכל רצף או אובייקט ללא כל שינוי בקוד. על מנת לאפשר שליטה על התנהגות של כל מרכיבים ב- factory באמצעות component_utils או avm_object_utils וכדי לאפשר החלפת הרכיב. יצירה של רכיב חדש נעשה בעזרת:

```
:: :: type_id :: create ()
```

במקום () new בכל פעם יוצרים אובייקט.

לפיכך, אם testbench ממומש כראוי באמצעות ירושה מתאימה ומנגנוני רישום המפעל נכונים, ניתן יהיה לשנות את config_db .factory הוא מסד הנתונים הבסיסי של ה- Resource_db .factory ללא כל שנוי בקוד. Resource_db הוא מסד הנתונים הבסיסי של ה- Resource db היא שכבה על גבי



ליור מס' 4: מבנה ה- factory

A, אות נכתבה פשוט על מנת להדגים את השימוש ב- factory. בדוגמא זאת הקוד מגדיר מחלקות מסוג A, פעות ו- A_override לפי איור מס' 4, במקום מחלקה מסוג A משתמשים במחלקה מסוג A, ניתן לעשות A אין איור שבור של A או עבור הופעה בודדת של A או עבור הופעה שלו (פשוט ע"י שימוש בפקודה המתאימה). לעומת זאת עבור A שינוי והאובייקר יהיה מסוג A.

הדוגמא הבאה היא דוגמא מנוונת שבאה להדגים את התיאור הנ"ל של שימוש במנגנון ה- factory. בהמשך נרחיב את הדוגמאות כך שישקפו את הדרך המומלצת לממש סביבת אימות.

```
// set_inst_override_by_name

include "uvm_macros.svh"
import uvm_pkg::*;

//-------
class A extends uvm_object;
   `uvm_object_utils(A)

function new (string name="A");
   super.new(name);
   `uvm_info(get_full_name, $sformatf("A new"), UVM_LOW);
   endfunction : new

virtual function hello();
   `uvm_info(get_full_name, $sformatf("HELLO from Original class 'A""), UVM_LOW);
```

```
endfunction: hello
endclass: A
class A ovr extends A;
`uvm object utils(A ovr)
 function new (string name="A_ovr");
  super.new(name);
  `uvm_info(get_full_name, $sformatf("A_ovr new"), UVM_LOW);
 endfunction: new
 function hello();
  `uvm_info(get_full_name, $sformatf("HELLO from override class 'A_ovr'"), UVM_LOW);
 endfunction: hello
endclass: A ovr
class A_override extends A_ovr;
`uvm_object_utils(A_override)
 function new (string name="A_override");
  super.new(name);
  `uvm_info(get_full_name, $sformatf("A_override new"), UVM_LOW);
 endfunction: new
 function hello();
  `uvm_info(get_full_name, $sformatf("HELLO from override class 'A_override""), UVM_LOW);
 endfunction: hello
endclass: A override
//-----env class-----
class environment extends uvm_env;
 `uvm_component_utils(environment)
A a1, a2;
 function new(string name="environment", uvm_component parent);
  super.new(name, parent);
endfunction: new
 function void build_phase(uvm_phase phase);
  super.build_phase(phase);
  a1 = A::type_id::create("a1", this);
  a2 = A::type_id::create("a2", this);
  a1.hello(); // This will print from overridden class A ovr
  a2.hello(); // This will print from overridden class A override
 endfunction: build_phase
endclass: environment
//-----test class-----
class test extends uvm_test;
// goel uvm_factory factory;
```

```
`uvm_component_utils(test)
environment env;
function new(string name = "test", uvm_component parent = null);
super.new(name, parent);
endfunction : new

virtual function void build_phase(uvm_phase phase);
super.build_phase(phase);
env = environment::type_id::create("env", this);
`uvm_info(get_full_name, $sformatf("TEST set_inst_override_by_name"), UVM_LOW);
```

// Perform the override here! Open the following document:

http://www.learnuvmverification.com/index.php/2015/08/19/how-uvm-factory-works/

Read the "Instance Overriding" section.

.a2 בשם inst עבור A_ovr ל- A ל- override בשם אשר מבצע משפט אשר מנת לרשום משפט אשר במסמך הנ"ל על מנת לרשום משפט אשר מבצע uvm test top שים לב שעבור המקרה שלנו, הרמת העליונה נקראת

```
endfunction: build_phase
endclass: test
module top();
import uvm_pkg::run_test;
initial begin
run_test("test");
end
```

factory -קוד מס' 2: דוגמא לשימוש ב

: תיאור הקוד

מוגדרת 3 מחלקות : $A_override$ ו- $A_override$ כל אחת עם משפט הדפסה יחודי. ב- $A_override$ ראשית מצהירים מוגדרת 3 מחלקות : $A_override$ עם $A_override$ עם (create) על שני אובייקטים בעזרת מנגנון ה- $A_override$ עם $A_override$ שני אובייקטים בעזרת מנגנון ה- $A_override$ עם $A_override$ שני אובייקטים בעזרת מנגנון ה- $A_override$ עם $A_override$ שני $A_override$ שני $A_override$ שני $A_override$ שני $A_override$ שני $A_override$ שני $A_override$ עם $A_override$ שני $A_override$ שני


override A - עבור 1, ומשפט נוסף אשר מבצע ל override A - שאלה שאלה משפט נוסף אשר מבצע ל A_ovr ל override A עבור 2 אשר מבצע ל A_override ל A_override שאלה מבצע ל- A

פורטים מסוג TIM

ליד transactions היחידות הנתונים הבסיסית ביותר בסביבת אימות. חשוב להבין כיצד מועברים transactions ה-transactions ה-transaction (TLM מקבל שבה ה-transaction מקבל שבה ה-transactions). הדרך שבה ה-transactions מקבל (Level Modeling).

דורת בישה למידול תקשורת בין מערכות דיגיטליות ברמת הפשטה גבוהה. גישה זו מיוצגת על ידי שתי יחידות TLM עיקריות: export ו-export .

port מסוג TLM מגדיר קבוצה של מתודות ופונקציות שישמשו לחיבור מסוים. export מספק את המימוש של מתודות port TLM לו. ה- export ו- export משתמשים באובייקטים של transactions כארגומנטים. ניתן לראות ייצוג של חיבור TLM באיור 5.



TLM : 5 איור מס'

transaction - כארגומנט והמפיק קורא לאותה פונקציה ומעביר את בארכן מממש פונקציה ומעביר את ה-transaction כארגומנט. הבלוק העליון (top class) מחבר את המפיק לצרכן. קוד לדוגמה מופיע בקוד מס' 3. החיבר למעשה מתבצע בעזרת uvm_analysis_export ו- uvm_analysis_port כפי שמתואר בדוגמא הבאה:

```
class producer extends ABC;
    `uvm_component_utils(producer)
     //Step-1. Declaring analysis port
     uvm analysis port#(p transaction) producer port;
    function new(string name, uvm_component parent);
         super.new(name, parent);
    endfunction: new
    function void build phase(uvm phase phase);
         super.build_phase(phase);
          //Step-2. Creating analysis port
          producer_port = new(.name("producer_port"), .parent(this));
    endfunction: build_phase
    task run_phase(uvm_phase phase);
         p_transaction p_tx;
         p tx = p transaction::type id::create (.name("p tx"), .contxt(get full name()));
         forever begin @(posedge some_clock)
          begin
           p_tx = value;
          //Send the transaction to the analysis port
          //Step-3. Calling write method
         producer port.write(p tx);
      end
    end
  endtask: run_phase
endclass: producer
```

```
class consumer extends XYZ:
    `uvm_component_utils(consumer)
     //Step-4. Declaring analysis export
    uvm_analysis_export #(p_transaction) consumer_export;
    p_transaction p_tx;
    function new(string name, uvm component parent);
         super.new(name, parent);
    endfunction: new
    function void build phase(uvm phase phase);
         super.build_phase(phase);
          //Step-5. Creating analysis export
         consumer_export = new("consumer_export", this);
    endfunction: build_phase
and so on ....
  endclass: consumer
class top env extends uvm env;
    `uvm component utils(top env)
    producer producer ref;
    consumer consumer ref:
    function new(string name, uvm component parent);
         super.new(name, parent);
    endfunction: new
    function void build_phase(uvm_phase phase);
         super.build_phase(phase);
         producer_ref = producer::type_id::create(.name("producer"), .parent(this));
         consumer ref
                          = consumer::type id::create(.name("consumer"), .parent(this));
    endfunction: build phase
    function void connect phase(uvm phase phase);
         super.connect_phase(phase);
         //Step-6: Connect port to export
         producer_ref.producer_port.connect(consumer_ref.consumer_export);
    endfunction: connect phase
endclass: top env
```

קוד מס' 3: דוגמא לשימוש ב- TLM

ה- uvm_analysis_port ה- producer ה- consumer. ה- uvm_analysis_port ה- producer ה- uvm_analysis_port ה- uvm_analysis_port ה- canalysis_port כמתואר בקוד. ב- write() מחברים בין ה- write() עריך לבצע את פעולת ה- uvm_analysis_port במהלך הניסוי שניתן לחבר uvm_analysis_port של יחידה מסוימת ל- uvm_analysis_port של ההורה ובהמשך לחבר את ה- uvm_analysis_port של ההורה ל- uvm_analysis_port של יחידה אחרת.

להלן מספר הערות חשובות שבאות להוסיף מידע ולהביר נקודות מסויימות:

- ה- run_phase חייב להחיות task הייב להחיות run_phase
- בכל sequence (דוגמאות בהמשך), חייב להיות task בשם task בשם sequence בכל
 - : ברוב המקרים ה- top level testbench יבצע את הפעולות הבאות

,interface -ה -DUT הצבת ה-

uvm -יבוא ה- package עם הגדרות ה

.test עם שם run_test שמכיל קריאה ל-initial שם שם test באמצעות משפט test הרצת ה-

- .uvm הינה פונקציה מוגדרת ב- run_test
- יוצר אובייקט בשם umv_test_top יוצר אובייקט בשם run_phase יוצר אובייקט בשם run_test
- ניתן לקבוע שם שונה ל- test עם המנגנון של ה- factory בתנאי ששם ה- test .uvm component utils
 - .test על מנת לסיים את run_test אחרי finish_on_completion פונקצית finish_on_completion
 - .sequence מה- transactions ל- driver לולאה אינסופית שמושכת את ה-
 - . בעזרת raise objection ניתן לציין ש- task ניתן לציין ש- raise objection בעזרת
 - : ניתן לדווח או להדפיס בעזרת ה- macros הבאים

uvm_info, uvm_error, uvm_warning, uvm_fatal

- אז מאד קל "לגשת" interface אם ה- config/resource database כלומר במנגנון ה- נרשם ב- get "לגשת" אליו מכל יחידה בעזרת פונקצית ה- get.
 - . ועוד. sequence transaction : כאשר יוצרים (create()) factory מקובל להשתמש במנגנון ה-

תיאור מבנה טיפוסי של סביבת אימות

6 'המערכת בנויה בצורה היררכיה. במקרה הזה נקרא להיררכיה הגבוהה ביותר בשם Top . ניתן לראות באיור מס' שהסביבה מורכבת מהיחידות הבאות :


- הבלוק העליון
- DUT Transactions, Sequences and Sequencers הגדרת היערור
 - מחלקת ה- Driver
 - מחלקת ה- Monitor
 - Agent מחלקת הסוכן
 - Environment env מחלקת

: מבנה הבלוק העליון

בלוק העליון יהיה מודול SystemVerilog רגיל והוא יכיל על:

- Interface ממשק וירטואלי
- חיבור ה- DUT למחלקת ה- test, באמצעות הממשק שהוגדר.
 - .DUT -יצירת השעון עבור ה
 - UVM factory -בישום הממשק ב-
 - הפעלת הבדיקה

באיור 6 ניתן לראות סכמה של סביבת האימות. נציג בקווים כחולים עבים ושמותיהם מסומנים בטקסט אדום את כל היחידות שמימושם הושלם בקוד הנתון. בשלב זה מדובר רק על המרכיבים של Top.



איור מס' 6: המרכיבים של Top

הממשק הוא מודול המכיל את כל הכניסות והיציאות של של ה- DUT. ה- monitor, ה- driver וה- DUT מתחברים למודול זה. דוגמא של קוד עבור הממשק:

```
interface hamming_if;
logic sig_clock;
logic [7:1] sig_x;
logic [11:1] sig_z;
endinterface: hamming_if
```

קוד מס' 4: דוגמא של קוד עבור ממשק

בלוק ה- Top

ראשית, בבלוק העליון נבצע רישום הממשק ב- UVM factory. זה הכרחי כדי לאפשר חיבור הממשק לכל שאר המחלקות שמופיעות בסביבת האימות. הרישום יתבצע בפועל ב- UVM factory באמצעות מסד נתונים מסוג uvm resource db. דוגמא של מימוש של הבלוק העליון מיוצג בקוד 5.

```
1 `include "hamming_pkg.sv"
2 `include "hamming.v"
3 `include "hamming if.sv"
5 module hamming_tb_top;
6 import uvm_pkg::*;
8 //Interface declaration
9 hamming_if vif();
10
11 //Connects the Interface to the DUT
12 hamming dut(vif.sig_clock, vif.sig_x, vif.sig_z);
13 initial begin
14 //Registers the Interface in the factory (uvm_resource_db) so that other
15 //blocks can use it
     uvm_resource_db#(virtual hamming_if)::set (.scope("ifs"), .name("hamming_if"), .val(vif));
17 //Executes the test
      run test(hamming test);
```

```
19 end
20
21 //Variable initialization
22 initial begin
23 vif.sig_clock <= 1'b1;
24 end
25
26 //Clock generation
27 always
28 #5 vif.sig_clock = ~vif.sig_clock;
29
30 endmodule
```

testbench קוד מס' 5: דוגמא של קוד עבור

להלן הסבר קצר על הקוד:

משפט ה- import מייבא את ספריית ה- UVM.

ראשית מציבים את ה- DUT ואת הממשק לתוך הבלוק העליון

שורות 9 ו- 12 הן הצבת ממשק ה- DUT ואת ה- DUT וחיבור ביניהם.

.hamming_if השם UVM factory בשורה - uvm_resource_db - הוע הממשק ב- uvm_resource_db - הועה הממשק

בזמן ריצה. hamming_test של run_phase בזמן ריצה.

.Makefile מוגדר את השעון עם מחזור של timeunit .ה- timeunits 10 מוגדר גם


Transactions, Sequences and Sequencers – DUT - הגדרת היערור

הצעד הראשון באימות תכנון RTL הוא הגדרת איזה סוג של נתונים יש לשלוח ל- DUT. בעוד שה- RTL מטפל בממשק ברמת הסיביות, זה לא נוח לשמור על רמת הפשטה זאת ככל שמתרחקים מה- DUT. לשם כך נולד הרעיון של transaction.

transaction -- מחלקת

transaction הוא מחלקה, הנגזרת בדרך כלל ממחלקות uvm_transaction או uvm_sequence_item, ומכיל את המידע הדרוש כדי למדל את התקשורת בין שני רכיבים או יותר. transactions הם העברות הנתונים הקטנות ביותר שניתן לבצע במודל אימות. הם יכולים לכלול משתנים, אילוצים ואפילו מתודות הפועלות על הנתונים של עצמם. בשל רמת ההפשטה הגבוהה שלהם, הם אינם מודעים לפרוטוקול התקשורת בין המרכיבים, כך שניתן יהיה לעשות בהם שימוש חוזר.

כדי להזין כניסות (מידע) לתוך ה- DUT, ה- DUT, ה- ממיר transactions לסיביות שמוזנות ל- DUT, בעוד ה- transactions מבצע את הפעולה ההפוכה, וממיר את סיביות היציאה ה- DUT ל- transactions. לאחר הגדרת מחולסיסי, סביבת האימות תצטרך ליצור אוסף של transactions ולהכין אותם למשלוח אל ה- driver. זה uvm_sequence בסיסי, סביבת האימות השוסף מסודר של sequences .transactions נגזרים מ- sequences .sequence שולח העבודה העיקרית שלהם היא יצירת transactions מרובות. לאחר יצירת transactions, מחלקת ה- sequencer שולח אותם ל- driver. תיאור פעולה זו מוצג באיור 7.



transactions, sequence, sequencer and driver :7 איור מס'

ה- sequence מכיל אוסף של transaction מושך sequencer וה- sequencer מכיל אוסף של sequence מכיל אוסף של transaction וה- hamming ה- (DUT) ה- driver של מודול (DUT). עבור הדוגמא של מודול (uvm_sequence_item של מודול של מודול ישר המשתנים הבאים:

```
rand bit [1: 0] x;
bit[11:1] z;
משתנה x ידגום את יציאת ה- DUT. משתנה x יהיה משתנה x יהיה משתנה x ידגום את יציאת ה-
                                                   .6 מיוצג בקוד מס' transaction -. הקוד עבור ה- DUT
1 class hamming transaction extends uvm sequence item;
   rand bit[7:1] x;
   bit[11:1] z;
5
   function new(string name = "");
     super.new(name);
8
  endfunction: new
10 `uvm_object_utils_begin(hamming_transaction)
11
      'uvm field int(x, UVM ALL ON)
12
      `uvm_field_int(z, UVM_ALL_ON)
13 `uvm_object_utils_end
14 endclass: hamming_transaction
                             transaction קוד מס' 6: דוגמא של קוד עבור
                                                                              להלן הסבר על הקוד:
• שורות 2 ו -3 מכריזות על המשתנה של הכניסה. מילת המפתח rand מבקשת מהמהדר ליצור ולשמור ערכים
                                                                   אקראיים עבור משתנה זה.
                                               שורות 5 עד 8 כוללות את constructor הטיפוסי.
• שורות 10 עד 13 הן פקודות מאקרו של UVM שממשות סידרה של פונקציות (כגון copy) עבור המשתנה
                                                                                   (z,x)
                                                                               Sequence רצף או
                     :sequence - להלן דוגמא של קוד עבור ל- sequence, יש ליצור transaction, יש ליצור
1 class hamming sequence extends uvm sequence#(hamming transaction);
   `uvm object utils(hamming sequence)
4 function new(string name = "");
5
   super.new(name):
   `uvm_info("", "New of hamming_sequence", UVM_MEDIUM);
7 endfunction: new
   task body();
10 hamming_transaction hm tx:
12 repeat(15) begin
13 hm_tx = hamming_transaction::type_id::create(.name("hm_tx"), .contxt(get_full_name()));
14
15 start_item(hm_tx);
16 if (!hm_tx.randomize()) `uvm_error("USER_DEFINED_FLAG", "This is a randomize error");
17
18 finish item(hm tx);
19 end
```

sequence -קוד עבור ה: 7 : קוד

20 endtask: body

21 endclass: hamming sequence

להלן הסבר על הקוד:

.factory ב- sequence ב- UVM שורה 2 מאקרו UVM הרושם את ה-

שורה 9 הגדרת ה- task בשם () body שמהווה את ה- task העיקרי של ה- sequence. ה- (כאשר ה- body) מופעל כאשר ה- sequence (ראה בהסבר של test בהמשך).

transactions 15 שורה 12 תחילה של לולאה כדי ליצור

transaction שורה 13 יצירת אובייקט מסוג


שנוצר transaction - מקבל את ה- driver שנועת התקדמות עד שה- שמונעת התקדמות שווצר

שורה 16 מפעילה את מילת המפתח rand של ה- transaction ומרנדם את המשתנים של ה- transaction שיישלח ל- driver.

שורה 18 היא פקודה נוספת שמונעת התקדמות עד שה- driver משלים את הפעולה עבור transaction הנוכחי. sequencer יחידת ה-

ה- sequences ייגזר מן uvm_sequencer מחלקה זו תהיה אחראית על שליחת ה- sequences ל-driver. מימוש היחידה מופיע בקוד הבא :

typedef uvm_sequencer#(hamming_transaction) hamming_sequencer; הקוד הנ"ל יוצר טיפוס מסוג hamming_sequencer שהוא למעשה hamming_sequencer הפרמטר עד כה לסביבה המבנה הבא:



sequence - איור מס' 8 : הסביבה לאחר הגדרת ה

ה- sequencer מוצב ב- agent. אין צורך להגדיר את הפורטים שמופיעים באיור מס' 8 כי הם כבר מראש. agent ב- sequencer ב- sequencer.

ניתן להבחין בשני דברים שחסרים:

. בהמשך ? sequencer מתחבר - sequencer מתחבר ? sequencer מתחבר ? sequencer מתחבר ? sequencer

מחלקת ה- driver

ה- sequencer מה- transactions הוא מושך DUT. הוא התקשורת עם ה- לקיים את התקשורת עם ה- driver מה-אותם אחד אחרי השני לממשק ברמת הסיבית. אינטראקציה זו תיבדק ותוערך על ידי ה- monitor, ולכן, הפונקציונליות של ה- driver יכלול רק לשליחת הנתונים ל- DUT.

על מנת לקיים תקשורת עם ה- DUT, על ה-driver לשלוח את ה- transactions שנמשכו מה- DUT, על ה-DUT ה- DUT ולהמתין עד שה- DUT מסיים להגיב לכניסה שסופקה.

: לכן, על ה- driver לבצע את הפעולות הבאות

- uvm_driver ממחלקת הבסים driver גזירה של מחלקת הבסים
 - DUT -ה לממשק driver -חיבור ה-
 - משיכת הנתונים מה- sequencer ולהזנתם לממשק
 - הוספת פקודות מאקרו

:driver -להלן קוד למימוש ה-

```
1 class hamming_driver extends uvm_driver#(hamming_transaction);
   `uvm_component_utils(hamming_driver)
   virtual hamming_if vif;
5
   function new(string name, uvm_component parent);
      super.new(name, parent);
   endfunction: new
10
    function void build phase(uvm phase phase);
       super.build_phase(phase);
11
12
13
       void'(uvm resource db#(virtual hamming if)::read by name (.scope("ifs"), .name("hamming if"), .val(vif)));
14
    endfunction: build phase
15
    task run_phase(uvm_phase phase);
16
17
       drive();
    endtask: run_phase
```

driver -קוד עבור ה- 3 : קוד מס'

: הסבר הקוד

שורה 1 יוצרת מחלקה בשם hamming_driver מ- hamming_driver שורה 1 יוצרת מחלקה בשם .sequencer - והוא מייצג את סוג הנתונים שהוא יימשכו מתוך א System Verilog

.factory ב- driver ב- UVM הרושם את ה- UVM שורה 2

שורות 6 עד 8 הן ה- constructor של המחלקה.

בשורה 10 מתחילה פאזת הבנייה של המחלקה. פאזה זאת מבוצעת לפני פאזת ה- run.

שורה 13 מקבלת את הממשק ממסד הנתונים של ה- factory. זהו ממשק וירטואלי והוא למעשה מצביע לאותו ממשק שהוצב קודם בבלוק העליון.

בשורה 16 מתחילה פאזת ה- run, שבו יבוצע קוד ה- drive (ראה בהמשך).

כעת נעבור להסבר על פאזת ה- run. בפאזה זו יש לבצע את הפעולות הבאות:

- sequence מה- transaction לקבל
- DUT -להזין את ה- transaction לכניסת ה-
- DUT להמתין מחזור שעון אחד לתגובת
- שדש. transaction הפעולה ומכנות לקבל •

ה- יסיים את פעולתו ברגע שה- sequencer מפסיק לשלוח יסיים את פעולתו ברגע שה- sequencer ה- על ידי ה sequencer יסיים את פעולתו ברגע שה- task שמעביר את שלים את ה- task בשם task שמעביר את לולכן אין צורך לטפל בנושא זה. כעת נשלים את ה- task לולכן אין צורך לטפל בנושא של מימוש () transactions ל- DUT. דוגמא של מימוש ()


```
20
    virtual task drive();
21
     hamming_transaction hm_tx;
22
     vif.sig x = 7'b00000000;
23
24
      forever begin
25
       begin
         seq_item_port.get_next_item(hm_tx);
26
27
         //uvm_info("hm_sequence", hm_tx.sprint(), UVM_LOW);
28
         vif.sig x = hm tx.x;
29
       end
30
31
       @(posedge vif.sig_clock)
32
33
         seq item port.item done();
34
       end
35
      end
36 endtask: drive
37 endclass: hamming_driver
```

drive -קוד מכור מתודת ה

יש לשים לב שהגישה לכניסות והיציאות של ה- DUT היא באמצעות הממשק הוירטואלי : DUT היא בשרתנה מיוחד מ- DVM כלומר אפשר תקשורת עם בשורות 26 ו- 33 ניתן לראות שימוש במשתנה מיוחד מ- DVM כלומר לקבל לראות שימוש במשתנה מיוחד הפעולה ה- sequencer קורא את מתודה (DVM ה- DVM מנת לקבל driver ה- DVM היא מתודה (DVM ה- DVM מנת לקבל DVM היא את מתודה (DVM היא את מת

עם ה- driver הנוכחי, ה- drive קורא ל- (item_done() אבל ל- driver הנוכחי, ה- driver הנוכחי, ה- driver אבל ל- transactions אין יותר sequencer התהליך נעצר.

.seq_item_export הנרקא sequencer הוא למעשה של ה- UVM port הוא למעשה seq_item_port והוא מתחבר ל- uvm ports של ההסבר על בהמשך. עד כאן ההסבר על החיבור נעשה על ידי המחלקה הגבוהה יותר כלומר ה- agent. מפרים נוספים על driver.



driver -איור מס' 9 : סביבת האימות לאחר הוספת ה

מחלקת ה- Monitor


ה- monitor היא יחידה עצמאית שגם מקיימת תקשורת עם ה- DUT. ה- monitor הינו רכיב פסיבי, ואינו מעביר אותות כלשהם לתוך ה- DUT. מטרתו היא לדגום את נתוני האות ולתרגם אותו למידע בעל משמעות. סביבת האימות אינה מוגבלת רק ל- monitor אחד. על ה- monitor לכלול:

- יציאות ה- DUT לשם בדיקה •
- כניסות ה- DUT לניתוח כיסוי פונקציונלי (יוסבר בהמשך)

לרוב התהליך המקובל בתוכנית אימות היא: דגימת הכניסות, חיזוי של התוצאה הצפויה והשוואת התוצאות עם התוצאות של ה- DUT. (ראה בהמשך). בשלב זה נממש monitor שרק דוגם את הכניסות ואת היציאות. בהמשך גם נדפיס ערכים אלה. להלן המימוש היחידה:

```
1 class hamming monitor dut extends uvm monitor;
   `uvm_component_utils(hamming_monitor_dut)
3
 virtual hamming if vif;
  function new(string name, uvm component parent);
     super.new(name, parent);
8
  endfunction: new
10
    function void build_phase(uvm_phase phase);
11
       super.build_phase(phase);
12
13
     void'(uvm_resource_db#(virtual hamming_if)::read_by_name (.scope("ifs"), .name("hamming_if"), .val(vif)));
14
15
    endfunction: build phase
16
17 task run phase(uvm phase phase);
18
19
       hamming_transaction hm_tx;
20
       hm_tx = hamming_transaction::type_id::create (.name("hm_tx"), .contxt(get_full_name()));
21
22
       forever begin
23
       @(posedge vif.sig clock)
24
        begin
25
            hm_tx.z = vif.sig_z;
26
            hm_tx.x = vif.sig_x;
27
            //Send the transaction to the analysis port
28
        end
29
       end
30 endtask: run phase
31 endclass: hamming monitor dut
                                   קוד מס' 9 : קוד מימוש ה- monitor
```


ה- monitor ממומש במבנה הקלסי של פאזות כפי שכבר הוסבר.



איור מס' 10 : סביבת האימות לאחר הוספת ה- monitor

Agent מחלקת הסוכן

,run - אין צורך בפאזת ה- agent - מלב הבא הוא לחבר את כל היחידות שהגדרנו עד כה. זוהי העבודה של ה- agent. ל- agent אין בפאזת של build. בקוד build שיש לבצע בבלוק זה. לעומת זאת כן יש צורך בפאזה של connect היש לבצע בבלוק זה. לעומת זאת ה- driver ,sequencer ו- monitor. בפאזה של build שמופיע בהמשך ניתן לראות שבפאזה של driver יוצרים את ה- sequence ל- driver



agent - איור מס' 11 מביבת האימות לאחר הוספת ה

בדר"כ ה- monitor יכיל גם ports על מנת להעביר את המידע הדגום להמשך ניתוח. בהמשך יובאו כמה דוגמאות. : agent -הלן קוד למימוש ה-

```
class hamming_agent extends uvm_agent;
  `uvm_component_utils(hamming_agent)
  hamming_sequencer
                         hm segr;
  hamming driver
                   hm drvr;
  hamming monitor dut hm mon dut;
  function new(string name, uvm_component parent);
    super.new(name, parent);
  endfunction: new
  function void build_phase(uvm_phase phase);
    super.build_phase(phase);
    hm_seqr = hamming_sequencer::type_id::create(.name("hm_seqr"), .parent(this));
    hm_drvr = hamming_driver::type_id::create(.name("hm_drvr"), .parent(this));
    hm_mon_dut = hamming_monitor_dut::type_id::create(.name("hm_mon_dut"), .parent(this));
  endfunction: build_phase
  function void connect phase(uvm phase phase);
    super.connect_phase(phase);
    hm_drvr.seq_item_port.connect(hm_seqr.seq_item_export);
  endfunction: connect_phase
endclass: hamming_agent
```

מgent - קוד מימוש ה- 10 קוד מס'


- הערה : השורה

hm_drvr.seq_item_port.connect(hm_seqr.seq_item_export);

מאפשרת העברת transactions מה- sequencer. הסבר בהמשך.

env -מחלקת


יחידה זאת פשוטה מאד ובמקרה זה מכילה את ה- agent.



איור מס' 12 : סביבת האימות לאחר הוספת ה- agent

: env -להלן מימוש ה

```
class hamming_env extends uvm_env;
  `uvm component utils(hamming env)
  hamming agent hm agent;
  function new(string name, uvm component parent);
    super.new(name, parent);
    //uvm_info("", "New of hamming_env", UVM_MEDIUM);
  endfunction: new
  function void build_phase(uvm_phase phase);
    super.build phase(phase);
    hm agent = hamming agent::type id::create(.name("hm agent"), .parent(this));
  endfunction: build phase
  function void connect_phase(uvm_phase phase);
    super.connect_phase(phase);
  endfunction: connect_phase
endclass: hamming env
                                   פחע -ה קוד מימוש ה- env
                                                                                   מחלקת ה- test
                             הבלוק האחרון שדרוש הוא ה- test. בלוק זה ייגזר מ- uvm_test ולו שתי מטרות:
                                                                        env הצבה של בלוק •
                                                           sequencer -ל sequence •
הסיבה שמחברים את ה- sequencer ל- sequencer כאן ולא ביחידה אחרת היא שזה מאפשר לשנות בקלות את
                           סוג הנתונים שמועבר ל- DUT מבלי לשנות את הקוד של הסוכו או sequencer.
class hamming test extends uvm test;
    `uvm_component_utils(hamming_test)
    hamming env hm env;
    function new(string name, uvm_component parent);
      super.new(name, parent);
    endfunction: new
    function void build_phase(uvm_phase phase);
      super.build phase(phase);
      hm env = hamming env::type id::create(.name("hm env"), .parent(this));
    endfunction: build_phase
    task run_phase(uvm_phase phase);
      hamming_sequence hm_seq;
      phase.raise_objection(.obj(this));
         hm_seq=hamming_sequence::type_id::create(.name("hm_seq"), .contxt(get_full_name()));
         assert(hm seq.randomize());
         hm_seq.start(hm_env.hm_agent.hm_seqr);
      phase.drop_objection(.obj(this));
    endtask: run_phase
endclass: hamming_test
                                   קוד מס' 12: קוד מימוש ה- test
```



test -איור מס' 12 : סביבת האימות לאחר הוספת ה

testbench -מבנה ה-

```
`include "hamming_pkg.sv"
`include "hamming.v"
`include "hamming_if.sv"
module hamming_tb_top;
  import uvm_pkg::*;
  //Interface declaration
  hamming_if vif();
  //Connects the Interface to the DUT
  hamming dut(vif.sig_clock, vif.sig_x, vif.sig_z);
  initial begin
    //Registers the Interface in the configuration block so that other blocks can use it
    uvm_resource_db#(virtual hamming_if)::set (.scope("ifs"), .name("hamming_if"), .val(vif));
    //Executes the test
    run_test();
  end
  //Variable initialization
  initial begin
    vif.sig_clock <= 1'b1;</pre>
  end
  //Clock generation
  always
    #5 vif.sig_clock = ~vif.sig_clock;
endmodule
```

top level testbench - קוד מימוש : 13 קוד מס' 13

מחלקת ה- Scoreboard

כמעט בכל סביבת אימות מופיעה גם מחלקת ה- scoreboard. הסבר על המחלקה יובא במהלך ביצוע הניסוי.

עד כאן התיאור של סביבת אימות טיפוסית. כעת נתאר את ה- DUT שישמש אותנו בסעיפים רבים של הניסוי.

מקודד Hamming מקודד

ה- DUT שישמש אותנו ברוב חלקי הניסוי הראשון הוא מימוש של מקודד hamming. להלן תיאור קצר. קוד הבדר. נבנה מערכת לקידוד שבע סיביות x6..x0. על מנת לבצע Hamming הוא קוד המאפשר גילוי ותיקון של שגיאה בודדת. למילה המקודדת המבנה הבאה:

	X ₆	X5	X4	h_3	X3	X2	X ₁	h_2	X ₀	h_1	h_0
דוגמא	1	0	0	?	1	1	0	?	1	?	?
מיקום	11	10	9	8	7	6	5	4	3	2	1

חישוב ערך h3...h0 מתבצע באופן הבא : יש לסכם את המיקום (המיוצג בבינרי) של כל הסיביות בעלי ערך '1'. הסכום הוא 2 modulo עבור כל סיבית בנפרד. עבור הדוגמא הנ"ל :

```
\begin{array}{rcl}
1011 &=& 11 \\
0111 &=& 7 \\
0110 &=& 6 \\
0011 &=& 3
\end{array}

1001
```

ולכן המילה המקודדת תהיה: 1 1 0 1 0 1 1 1 0 0 1.

: בדוגמא הנ"ל - h - ים). בדוגמא הנ"ל - h - ים). בדוגמא הנ"ל

```
\begin{array}{rcl}
1011 &=& 11 \\
1000 &=& 8 \\
0111 &=& 7 \\
0110 &=& 6 \\
0011 &=& 3 \\
0001 &=& 1 \\
------
0000
```

אם מתקבל ערך "0000" סימן שאין שגיאה. נניח שסיבית מס' 11 התהפכה בטעות. במקרה זה היה מתקבל :

```
\begin{array}{rcl}
1000 & = & 8 \\
0111 & = & 7 \\
0110 & = & 6 \\
0011 & = & 3 \\
0001 & = & 1 \\
\hline
11 & = & 1011
\end{array}
```

סימן שיש טעות במיקום 11.

הכנה ניסוי מספר 1

: בחלק הראשון של הניסוי נבצע את הסעיפים הבאים

- 1. מקודד Hamming: סימולציות קונבציונליות
- 2. סימולציות עם יצירה אוטומטית ורנדומלית של הכניסות
 - UVM Factory -ם מנגנון בעזרת מנגנון של מחלקה בעזרת 3.
 - 4. בדיקה של סדר ביצוע הפאזות
- 5. הכרה והוספת reference model ו- scoreboard לסביבה

שאלות הכנה:

1. מקודד Hamming: סימולציות קונבציונליות

שאלה 1: תכנן וצייר סכמה שמממשת מקודד Hamming למילה בת 7 סיביות. במהלך הניסוי תקבל מימוש המקודד בשפת Verilog. להלן תיאור הממשק שלו:

module hamming (x , z); input [7:1] x; // The seven-bit input output [11:1] z; // The 11-bit output reg [11:1] z;

שים לב .hamming_tb.v - רשום קובץ סימולציה בשפת Verilog כדי שאפשר יהיה לבדוק את המקודד verilog שים לב .ns שים לב שמחזור השעון המוגדר בקובץ verilog הוא default.

. factory -הסבר מה זה מנגנון ה- בקיצור מה : 3

? reference model מאלה : 4 מה זה

שאלה 5 : מה הפאזות העקריות של המחלקות בסביבת ה- UVM ? הסבר בקיצור את התפקיד של כל הפאזה.

? אלו מודולים מופיעים בבלוק העליון : 6

? DUT - באיזו מחלקה מגדירים את מבנה הכניסות ל

? DUT - איזו מחלקה יוצרת סידרה של הכניסות שמוזנות ל- DUT

? DUT - איזו מחלקה דוחפת כניסות ל

? DUT - איזו מחלקה דוגמת את יציאות ה- 10 איזו מחלקה

שאלה 11: בעזרת איזה מנגנון מועברות transactions מה- sequencer ל- driver. הסבר בקיצור את פעולת המנגנון.

? test -הפעלת להפעלת מתודה גורמת להפעלת : 12


שאלה 13: רשום את המשפט שהתבקשת לרשום בעמ' 13.

הכנה ניסוי מספר 2

רכיב ה- DUT עבור החלק השני של הניסוי הוא מימוש מאיץ של מערכת לומדת שממומשת בניסוי אחר של המעבדה, כלומר ניסוי 98 - תכנון ארכיטקטורה למאיץ עבור מערכת לומדת ממומשת ב- Systemverilog.

חשוב: ניסוי 98 אינו מהווה קדם לניסוי זה.

אין צורך להבין את כל פרטי הלוגיקה. רק חשוב להכיר את הממשק שלו ואת האופן שבו מוזנות כניסות למעגל. המעגל פועל בשני שלבים, לאחר ה- reset (שני מחזורים) מתבמע השלב הלימוד (שני מחזורים) ולאחר מכן (כל יתר הזמן) מתבצע שלב הסיווג. הכניסה למעגל היא למעשה תמונה בגודל 3x3 פיקסלים ששמורה במערך בשם InputImage. מערך זה מופיע ב- testbench ואינו מופיע באיור מס' 13. בשלב הלימוד נכתב מידע לזיכרונות. בשלב הסיווג מוזנים ל- InputImage סיביות (מתוך 20 סיביות (מתוך InputImage) בכל מחזור שעון. כל 4 מחזורי שעון מזינים ערך חדש ל- המערכת :



איור מס' 13 – הארכיטקטורה של מאיץ של מערכת לומדת

כפי שניתן לראות, המערכת מורכבת משלש יחידות SRAM, שני Convolution Neurons, שתי יחידות המערכת מורכבת משלש יחידות Fully Connected Neuron אחד והבקר. הסבר מלא על התכנון מופיע בחוברת של ניסוי 98 אבל לצרכים של הניסוי הזה, אין צורך להבין את הפונקציונליות של המעגל.

לאחר תיאור ה- DUT נמשיך בהסבר על מנגנון נוסף של UVM, מנגנון ה- DUT לאחר תיאור ה-

מנגנון ה- TLM-FIFO

קיימים מקרים רבים שיחידות מידע מועברים בין שני רכיבים. על מנת לאפשר לשני רכיבים לפעול בצורה בלתי תלויה, ניתן להעביר את יחידות המידע דרך רכיב FIFO. רכיב A יכול לשלוח יחידות מידע ללא קשר למצב של רכיב B. מצד שני רכיב B יוכל למשוך את היחידות בזמן שנוח לו ללא קשר ל- A.



FIFO -איור מס' 14 : שימוש ב

כפי שמתואר בקוד הבא רכיב A כותב ל- FIFO באמצעות מתודת ה- (A שלו, ורכיב A מושך את היחידות באמצעות מתודת ה- A השייכת ל- A שלו. ראה הסבר על TLM לעיל.

```
class my_env extends uvm_env;
 `uvm component utils (my env)
 componentA compA;
 componentB compB;
 // Create the UVM TLM Fifo that can accept simple_packet
 uvm tlm fifo #(simple packet) tlm fifo;
 function new (string name = "my_env", uvm_component parent = null);
   super.new (name, parent);
 endfunction
 virtual function void build_phase (uvm_phase phase);
   super.build phase (phase);
   // Create an object of both components
   compA = componentA::type_id::create ("compA", this);
   compB = componentB::type_id::create ("compB", this);
   // Create a FIFO with depth 2
   tlm_fifo = new ("uvm_tlm_fifo", this, 2);
 endfunction
 // Connect the ports to the export of FIFO.
 virtual function void connect phase (uvm phase phase);
   compA.put port.connect (tlm fifo.put export);
   compB.get_port.connect (tlm_fifo.get_export);
 endfunction
 // Display a message when the FIFO is full
 virtual task run_phase (uvm_phase phase);
   forever begin
     #10 if (tlm_fifo.is_full())
        `uvm_info ("UVM_TLM_FIFO", "Fifo is now FULL!", UVM_MEDIUM)
   end
 endtask
endclass
```

קוד מס' 14 : קוד המציג חיבור TLM

```
אילוצים על ערכים מוגרלים
                      קיימות שיטות רבות לגרום לערכים מוגרלים לקיים אילוצים המוגדרים. נכיר מספר דרכים.
                                                                                       : 1 דוגמא
       rand integer Var;
       constraint range { Var < MAX_D; Var > MIN_D;}
                                                                                       : 2 דוגמא
       rand bit [0:2] Var;
       constraint range \{ ! (Var inside \{0,1,5,6\}); \}
שאלה 1: הסבר מה זה analysis_export וכיצד ניתן להשתמש בהם על מנת להעביר
               transactions. רשום משפטים טיפוסיים שדרושים למימוש העברת transactions מיחידה ליחידה.
                                                          שאלה 2: הסבר את מנגנון ה- TLM_FIFO:
                                            שאלה 3: הסבר בקיצור את סוגי הכיסוי שמוזכרים במסמך זה.
                                                  ? מאלה 2 מוכנת מצבים לכסות במישוש של מוכנת מצבים
                                             ? יכיסוי בדיקת בדיקת של ציון 100% עבור בדיקת כיסוי
                                                               שאלה 6: הסבר את הקוד של דוגמא 1.
                                                               .2 שאלה 7: הסבר את הקוד של דוגמא
                                                                        שאלה 8: בעזרת ההסבר ב:
http://www.testbench.in/CR 15 CONSTRAINT EXPRESSION.html
                           : אשר מקיים את הפילוג הבא כאשר מגרילים אותו integer מסוג Var מהגדר משתנה
var = 1 - 10\%, var = 2 - 20\%, var = 3 - 30\%, var = 4 - 40\%
                                                                      : transaction -- להלן מימוש
class NeuralNet transaction extends uvm sequence item;
    rand logic [71:0] InputImage;
    logic [7:0] result;
    function new(string name = "");
        super.new(name);
    endfunction: new
    `uvm_object_utils_begin(NeuralNet_transaction)
         `uvm_field_int(InputImage, UVM_ALL_ON)
```

'define MAX D 100 'define MIN D 50

class Base:

endclass

endclass

class set mem;

'uvm object utils end endclass: NeuralNet transaction

שאלה 9: רשום משפט להוספה של constraint בשם constraint למחלקה NeuralNet_transaction על מנת להגביל את הערכים המוגרלים ל-

'72h01ff01ff01ff01ff01,72'hff01ff01ff01ff01ff.72'h01fffff01fffff01,72'hffff01fff01fff

ביצוע ניסוי מס' 1

1. מקודד Hamming: סימולציות רגילות

: עבור לספריה בשם HammingStart בעזרת

cd HammingStart

.hamming_tb.v בסעיף זה, תתבצע סימולציה של קוד verilog בעזרת ערכי כניסה שהוכנו באופן ידני בקובץ

- רשום את hamming_tb.v כפי שהכנת בבית.
- hamming.v .hamming של מנת לבדוק את הנכונות הלוגית של המקודד (vcs) verilog) על מנת לבדוק את הנכונות הלוגית של המקודד של המקודד. הרץ :

vcs -R -gui -full64 -sverilog -debug_all hamming_a.v hamming_tb.v simv -gui

- יופיעו שני חלונות.
- .Crtl-4 בחלון DVE. בחלון hamming_test את היחידה סמן את היחידה להצגת צורות הגל
 - הרצת הסימולציה: לחץ על חץ ↓ בצד שמאל

ונות. בכונות הראה ששתי התוצאות הרשונות נכונות. Q11

צרף את צורות הגל לדו"ח. Q12

.File->Exit עם DVE -

: המשך הניסוי יעסוק במימוש סביבת אימות הכוללת

- יצירה אוטומטית של כניסות
 - factory -הכרת מנגנון ה
 - phases תרגול
 - reference הוספת מימוש
- scoreboard הוספת יחידת
- reference -עם ה- DUT השוואת תוצאות ה-

2. סימולציות עם יצירה אוטומטית ורנדומלית של הכניסות

נתחיל עם המבנה הבסיסי ביותר של סביבת הווריפיקציה שממומש בקבצים:

hamming_sequencer.sv hamming_driver.sv hamming_monitor.sv hamming_agent.sv hamming_env.sv hamming_test.sv

איחוד/קריאה של כל הקבצים תתבצע בעזרת קובץ:

hamming_pkg.sv


: המימוש והמשק

hamming. v hamming_if.sv

: ב testbench ב:

hamming tb top.sv

שים לב שספרית העבודה HammingStart כבר מכילה את כל הקבצים שמתארים את סביבת הווריפקציה שבאיור 15. פתח את הקבצים לקריאה וודא שהינך מבין את התוכן שלהם.



איור מס' 15: סביבה ממומשת ב- HammingStart

: לקומפילציה הרץ

make

: הפקודה

make | grep "integral"

.z -ı x תציג רק את השורות עם

? הוסף פלט זה לדו"ח. כמה כניסות הוגרלו : Q21

הפעל את הסימולטור עם חלון גלים והוסף את האותות כפי שהוסבר בסעיף הקודם:

simv +UVM_TESTNAME=hamming_test -gui

לחץ על ה- "+" שליד hamming_tb_top. בחר ב- (dut(hamming) בחר ב- hamming_tb_top. יפתח חלון עבור הגלים. הרצת הסימולציה : לחץ על חץ ↓ בצד שמאל.

.הוסף את חלון הגלים לדו"ח. Q22

בחלון ה- DVE בצע הרלון ה- DVE.

שנה את מספר הכניסות שמוגרלות ל- 20 והרץ את הסימולציה שוב בעזרת:

make | grep "integral"

? הסבר בדיוק כיצד עשית זאת ובאיזה קובץ. כמה כניסות הוגרלו : Q23

שנה את בדיקה כל שייווצרו כל 127 הכניסות האפשריות והרץ את הסימולציה שוב.

. עשית זאת ובאיזה קובץ : Q24

: בעזרת הפונקציה

\$dist_uniform(seed,low,high);

: למשל

 $hm_tx.x = dist_uniform(seed, 0, 127);$

הגבל את הערכים המוגרלים להיות בין 30 ל- 100. שנה את מספר הכניסות המוגרלות ל- 20. הרץ את הסימולציה שוב הפעם בעזרת :

make | grep "integral"

על מנת לראות רק את הכניסות x.

. בסבר בדיוק כיצד עשית זאת ובאיזה קובץ והוסף את הכניסות המוגרלות לדו"ח. Q25

3. בחירת מחלקה בעזרת ה- Factory

כאמור, מבנה הנתונים של ה- factory מאפשר קביעת שם ה- test בזמן קומפילציה ללא צורך בשינויים רבים בקוד. עבור לספרית Factory בעזרת :

cd ../Factory

: הרץ את הסימולציה בעזרת

- make | grep UVM_INFO

? HELLO - הוסף את השורות המודפסות לדו"ח. מאילו מחלקות מודפסות הודעות ה- Q31

: בעזרת test - הרץ את השורה שהכנת שגורם ל- env.a1 להיות מסוג A_ovr. הרץ את ה- test בעזרת

- make | grep UVM_INFO

Q32 : הוסף את השורות המודפסות לדו"ח. מאילו מחלקות מודפסות הודעות ה- HELLO ? הסבר האם אלו ההדפסות שציפת ?

: בעזרת test - הרץ את השורה שהכנת שגורם ל- env.a2 להיות מסוג A_override. הרץ את ה- test בעזרת

- make | grep UVM INFO

233 : הוסף את השורות המודפסות לדו"ח. מאילו מחלקות מודפסות הודעות ה- HELLO ? הסבר האם אלו ההדפסות עציפת ?

.Makefile -כעת נכיר שיטה נוספת לביצע override, הפעם בעזרת פקודת הקומפילציה ב-

סverrides -בטל את כל משפטי ה- override שהוספת. פתח את קובץ ה- Makefile. בשני שלבים, בצע את שני ה- SIMV בהתאם לדוגמא:

SIMV = ./simv +UVM VERBOSITY=\$(UVM VERBOSITY) \

+UVM_TESTNAME=\$(TEST) +UVM_TR_RECORD +UVM_LOG_RECORD \

+uvm_set_inst_override=A,A_ovr, uvm_test_top.env.a1 \

+verbose=1 +ntb_random_seed=244 -1 vcs.log

הרץ שוב את הסימולציה כמו קודם.

. • Q34 : הוסף את ההדפסות הרלוונטיות לדו"ח. האם קיבלת מה שציפת? מה ההסבר לפלט שקיבלת

תקן את השורה שהוספת ל- makefile כך שיתבצע גם override של A_ovrride עבור A של makefile תקן את השורה שהוספת למנחה.

: בעזרת test -הרץ את ה-

make | grep UVM INFO

235 : הוסף את התיקון ל- makefile ואת ההדפסות הרלוונטיות לדו"ח. האם קיבלת מה שציפת? מה ההסבר לפלט שקיבלת הפעם ?

יניסוי. סכם את השיטות לביצוע override שבוצעו בניסוי. : Q36

4. סדר ביצוע הפאזות

: עבור לספרית HammingPhase עבור לספרית

cd ../HammingPhase

: למשל לכל פאזה של כל מחלקה שמאפשרת לדעת איזו פאזה בדיוק הדפיסה את ההודעת. למשל הוסף משפט הוסף משפט המלקה של מחלקה שמאפשרת 'uvm_info("", "Connect_phase of hamming_env", UVM_MEDIUM);

יש להוסיף פקודת הדפסה גם ל- ()body של ה- sequence. כמובן שיש לשנות את המילים body למילים שיש להוסיף פקודת הדפסה גם ל- ()של של ה- sequence שישקפו את שם השיגרה שמדפיסה.

: הרץ את הטסט בעזרת

make


. הוסף לדו"ח את הפלט של כל משפטים שהדפסת שהוספת לקוד.

? לפי איזה סדר מבוצעות הפאזות של המחלקות השונות : Q42


? כמה פעמים מבוצעת כל פאזה : O43

לסביבה reference model -ו scoreboard לסביבה.

המטרה של סעיף זה היא לעבור מהמבנה הקיים שאינו מכיל reference model ו- scoreboard (איור מס' 16) למבנה המטרה של סעיף זה היא לעבור מהמבנה הקיים שאינו מכיל 16):



scoreboard -ו reference model איור מס' 16: סביבת באימות ללא



scoreboard -יור מס' 17: סביבת באימות כולל reference model איור מס'

הערה : הכניסות והיציאות מועברים באותו transaction דרך פורט אחד בלבד.

: בעזרת HammingRef עבור לספרית

cd ../HammingRef

בסעיף הזה נרצה להוסיף לסביבה שלנו reference model ונרצה להשוואות בין הפלט של ה- DUT לפלט את ה- scoreboard בעזרת מחלקה בשם reference model

: מימוש ה- reference model והממשק שלו מופעים בקבצים

- hamming_ref.v
- hamming_ref_if.v

אם נשווה את האיור של סביבת הבדיקה ההתחלתית לאיור של הסביבה שיש לממש, אפשר לסכם שצריך לבצע את השינויים הבאים :

- hamming_tb_top: add reference module and ref_if. Define ref_clk
- hamming monitor: add second monitor for reference model
- hamming drive: drive must also drive reference model with new interface
- hamming _scoreboard: define this new class
- hamming _agent: add second monitor, scoreboard and communication channels between monitors and scoreboard.
- hamming_env: add scoreboard
- hamming_pkg: add `include "hamming_scoreboard.sv"

hamming_tb_top.sv תיקון

- hamming_ref_if.sv -ו hamming_ref.v בור include הוסף משפטי
- הוסף הצבה (instantiation) של ref_u1 (הממשק) הmming_ref_if של ref_vif (instantiation) הוסף הצבה הוסף הצבה (hamming_if.sv ו- hamming_if.sv
 - hamming_if -ל- factory ל- hamming_ref_if הוסף
 - (ref_vif.sig_clock) הוסף הגדרה שעון שעון שעון שעון -

hamming_monitor.sv תיקון

: דע את השינויים הבאים לקובץ זה

ל- transactions שבאמצעותו יישלחו analysis port ל- uvm_component_utils הוסף (מיד אחרי scoreboard

uvm_analysis_port#(hamming_transaction) mon_ap_dut;

: ל- build phase צור אובייקט מסוג זה בעזרת

mon_ap_dut = new(.name("mon_ap_dut"), .parent(this));

: ב- run_phase מיד אחרי המשפטים

- hm_tx.z = vif.sig_z;
- hm tx.x = vif.sig x;
- : הוסף משפט כתיבה של ה- transaction לפורט אחרי דגימת הממשק

mon ap dut.write(hm tx);

- .hamming monitor ref נוסף בשם monitor -
- ראשית, שכפל את כל שורות הקוד ועל העותק בצע את השינויים הנדרשים.
 - .hamming_monitor_ref -ל- hamming_monitor_dut שנה את
 - .hamming ref if שם הממשק החדש -
 - וודא שההצרה על הממשק פונה לממשק החדש.

virtual hamming ref if ref vif;

- .mon_ap_ref הוא בעל שם analysis_port וודא שה
- וודא שהפניה ל- factory ב- build phase ב- factory -

void'(uvm_resource_db#(virtual hamming_ref_if)::read_by_name (.scope("ifs"),
.name("hamming_ref_if"), .val(ref_vif)));

- וודא שב- run phase ושעובדים עם השעון החדש. - run phase - וודא שב-

hamming_driver.sv תיקון

- hamming_ref_if מסוג ref_vif הוסף הצרה של
- factory -בעזרת ה- hamming_ref_if מסוג (build phase -בעזרת ה- בעזרת ה- צור אובייקט חדש (ב
 - ref_vif.sig_x : הוסף משפט שמאפס את
 - ref_vif.sig_x הוסף משפט שמזין ערכים ל-

hamming_agent.sv תיקון

transactions על מנת לאפשר העברת analysis ports ל- באמצעות שני המשפטים הבאים, יש להצהיר על שני (uvm_component_utils לאהרי scoreboard):

uvm_analysis_port#(hamming_transaction) agent_ap_dut; uvm_analysis_port#(hamming_transaction) agent_ap_ref;

- אחרי הצרת ה- hm_mon_ref, הוסף הצהרה של המשתנה hm_mon_dut, הוסף הצהרה של המשתנה hm_mon_tef
- אחרי משפט (super.build_phase(phase), באמצעות שני המשפטים הבאים, יש להוסיף ל- super.build_phase שני analysis ports

```
agent_ap_dut = new(.name("agent_ap_dut"), .parent(this));
agent_ap_ref = new(.name("agent_ap_ref"), .parent(this));
```

- בדומה ל- hm_mon_dut, צור אובייקט חדש (ב- build phase) מסוג hm_mon_dut, אור אובייקט חדש, hm_mon_dut בדומה ל-
- port של ה- export של ה- connect phase ל- monitor של ה- export של ה- monitor ל- monitor ל- agent של ה- agent של ה- agent

hm_mon_dut.mon_ap_dut.connect(agent_ap_dut); hm_mon_ref.mon_ap_ref.connect(agent_ap_ref);

שים לב שזה חיבור בין port ל- port ל- port ל- export. זה יבוא בהמשך.

hamming env.sv תיקון

- אחרי משפט ה- "hamming_agent hm_agent", הוסף הצהרה של המשתנה hm_sb מסוג hamming_scoreboard
- בדומה ל- hm_sb צור אובייקט hm_sb דעזרת ה- hm_sb בעזרת, אור אובייקט, hm_agent בדומה ל- factory

hm_sb = hamming_scoreboard::type_id::create(.name("hm_sb"), .parent(this));

port -dagent -של ה- export מיבור בין ה- connect phase ל- agent -של ה- scoreboard - scoreboard -


hm_agent.agent_ap_dut.connect(hm_sb.sb_export_dut); hm_agent.agent_ap_ref.connect(hm_sb.sb_export_ref);

hamming_pkg.sv תיקון

- הוסף משפט include עבור hamming scoreboard.sv - הוסף משפט

hamming_scoreboard.sv יצירה של

קובץ זה ניתן לכם מוכן. פתח את הקובץ ובעזרת איורים 14, 17 ו- 18, הסבר בקיצור את התוכן שלו. הסבר בקיצור את התפקיד של כל המתודות של המחלקה.



monitors -ל-scoreboard איור מס' 18: חיבור ה-

.reference_model -ל after -ו DUT מתייחס ל- before מתייחס ל-

: הרץ את הסימולציה עם

- make | grep Test

? reference model - מתנהג באופן מתנהג DUT - האם : Q52

: Q53 הוסף לדו"ח את ההדפסות שמראות שהתשובה לסעיף הקודם נכונה.

2 'ביצוע ניסוי מס'

כאמור, רכיב ה- DUT עבור חלק זה של הניסוי הוא מימוש מאיץ של מערכת לומדת (בשם DUT) הממומש בשפת Systemverilog. הגישה בחלק זה של הניסוי היא לספק את כל הקוד של ה- DUT וסביבת האימות. לא תמיד יסופק הקוד המלא. בכל סעיף יהיה צורך לזהות מה הבעיה ולהשלים את החסר בעזרת ההסברים שמופעים במסמך זה וכמובן במידת הצורך גם בעזרת המדריך. בצורה זאת ניתן יהיה להתמקד בסוגיות שונות של סביבת האימות. שים לב שמסופק גם reference model.

: DUT - ספריה את מכילה את ספריה ואות ספריה .ML_tlm

- cneuron.sv
- fcneuron.sv
- pooling.sv
- dpram32x32_cb.v
- NeuralNet cont.sv
- NeuralNet.sv top level module

: reference model -מימוש ה

• NeuralNet Ref.sv

: reference model - ול- DUT מימוש המימשקים ל

- NeuralNet if.sv
- NeuralNet_Ref_if.sv

: מימוש כל קיבצי סביבת האימות

- NeuralNet_sequencer.sv
- NeuralNet driver.sv
- NeuralNet_monitor.sv
- NeuralNet_agent.sv
- NeuralNet scoreboard.sv
- NeuralNet env.sv
- NeuralNet_pkg.sv

- NeuralNet test.sv
- NeuralNet_test_tb.sv

1. העברת מידע בעזרת Transaction Level Modeling Ports

המטרה של סעיף זה היא להתעמק בכל הנושא של העברת מידע מיחידה ליחידה. ה- monitor דוגם את המידע, אורז ליתר ב- transaction ומעביר את ה- transaction ליתר היחידות.

: הרץ את הסימולציה באמצעות הפקודה

make | grep -i Test

? האם ה- test עובר בהצלחה : Q11

- הרץ את הסימולציה שוב באמצעות הפקודה

make

? ref - ושל ה- DUT הים אל Result את הערכים אל ה- ידפדף בפלט של הריצה ובדוק את הערכים של 2 ref ושל ה-

. NeuralNet monitor.sv שים לב שההדפסות של Result מתבצעות ב- monitor. פתח את הקובץ

.NeuralNet_monitor_dut של .NeuralNet_monitor_ref של forever של .NeuralNet_monitor_tef של .neuralNet_monitor_tef של .make |grep Test חסר? מה מבצעות משפטים אלה? תקן את הקובץ והרץ את

? עובר בהצלחה איזו יחידה פולטת את הודעת test - האם : Q14

:scoreboard - הודעת הכישלון נפלטת מה-

- uvm_test_top.ml_env.ml_sb [compare] Test: Fail!

- פתח את הקובץ ב. NeuralNet_scoreboard.sv שים לב שקיימות יחידות בעלות שם xxx_dut שתפקידן לטפל ב- .ref model שמקורם ב- .dut ממקורם ב- .dut משקורם ב- .dut מקורם ב- .dut מבצע את שגרת ה- .dut ב- .compare ופולט : Test מבצע את שגרת ה- compare ופולט : .Test: Fail או OK


? אלה מפורטת את משפטים אלה לקובץ. מה מבצעות משפטים אלה ? מכר בצורה מפורטת את משפטים אלה

בצע -

make |grep test

compare() - ניתן לראות שהבדיקה כבר לא פולטת Test: Fail או Test : OK אינה משמעות היא שעכשיו (ראות שהבדיקה כבר לא פולטת אינה מה- ref_fifo (שהוספנו) אינה מתבצעת. הסיבה לכך היא שהקריאה מה- ref_fifo (שהוספנו)

216: נסה להסביר מדוע. מיד נתעמק בנושא.



- בדוק את איור 19. מסתבר שכל היחידות שממשות את המסלול האדום גם חסרות. הוסף את היחידות החסרות ל- NeuralNet_agent.sv ול- NeuralNet_agent.sv.

הערה : המסלול המקביל מה- DUT קיים. העזר בו על מנת לבנות את המסלול החסר.

? אלה מפורטת את משמעות כל השורות שהוספת לשני הקובצים. מה מבצעות משפטים אלה ?

: הרץ את הסימולציה באמצעות הפקודה

make | grep Test

test - אמופיעים בהתחלה. Q18 : האם ה- test עובר בהצלחה ?

compare אל הפונקציה reference model -הו DUT ה- עבירים את יציאות מעבירים אל הפונקציה יסכם את המנגנון שבאמצעותו מעבירים את יציאות ה- Q19 .scoreboard

2. כיסוי הבדיקות Coverage

כאמור, coverage מהווה מדד של יכולת הבדיקות לעבור על כל הפונקציונליות של התכנון. בסעיף זה נכיר סוגים שונים של coverage בעזרת:

cd ../ML_Cov

כמו שבסעיף הקודם, מופיעים כאן כל קבצי המימוש וכל קבצי סביבת האימות.

כיסוי בעזרת הוראות קומפילציה

: הרץ את הסימולציה באמצעות הפקודה

make

? האם קיימת ספריה בשם זה vdb. האם עם סיומת בספריה בשם זה ישמרים בספריה בשם זה ? Q21

- פתח את ה- Makefile והוסף את האופציות הבאות לפקודות הקומפילציה. יש לעשות זאת לקטע של ה- VCS - ולמקם את השורות לפני השורה שמתחילה ב- (UVM_HOME):

-cm_cond allops+anywidth+event -cm_noconst\

-cm line+cond+fsm+branch+tgl -cm_dir ./coverage.vdb $\$

.vcs -help את הפקודה על האופציות בשתי השורות הנ"ל. 222 .

: הרץ את הסימולציה שוב באמצעות הפקודה

make

? האם קיימת ספריה בשם זה vdb. בעלת שם עם סיומת בספריה בשם זה ישמרים בספריה בשם זה ? Q23

: על מנת לראות את תוצאות הכיסוי בצע

urg -dir coverage.vdb cd urgReport chrome dashboard.html

.modlist לחץ על

?coverage -הוסף לדו"ח את הטבלה שמסכמת את ה- O24

: עבור מכונת המצבים : Q25

א. רשום את אחוז הכיסוי של השורות. רשום דוגמא של שורה שלא כוסתה.

ב. רשום את אחוז הכיסוי של התנאים. רשום דוגמא של תנאי שלא כוסה.

ג. רשום את אחוז הכיסוי של המצבים. רשום דוגמא של מצב שלא כוסה.

ד. רשום את אחוז הכיסוי של המעברים. רשום דוגמא של מעבר שלא כוסה.

סגור chrome ובצע "cd" ובצע "chrome של מנת לחזור לספרית העבודה

הגדרת ספציפית של המעברים

לעתים המשתמש רוצה לבדוק רק מעברים מסוימים. במקרה כזה הוא יכול להגדיר לבד את המעברים שיש לכסות.

- פתח את הקובץ NeuralNet cont.sv והוסף לו את השורות הבאות בשורה

```
covergroup st cg @ (posedge clk);
STATE_TRANSITIONS: coverpoint CUR_ST // WORKING
 bins S0 S0 = (Idle st \Rightarrow Idle st);
 bins S0 S1 = (Idle st \Rightarrow Learn st);
 bins S0 S2 = (Idle st \Rightarrow Classify st);
 bins S1_S1 = (Learn_st => Learn_st);
 bins S1_S0 = (Learn_st => Idle_st);
 bins S1_S2 = (Learn_st => Classify_st);
 bins S2_S2 = (Classify_st => Learn_st);
 bins S2 S0 = (Classify st => Idle st);
 bins S2_S1 = (Classify_st => Learn_st);
 bins S2_S1_S0 = (Classify_st => Learn_st=>Idle_st);
endgroup
covergroup s_cg @ (posedge clk);
STATES: coverpoint CUR_ST // WORKING
 bins ST0 = {Idle_st};
 bins ST1 = \{Learn st\};
 bins ST2 = \{Classify st\};
endgroup
st_cg stcg;
s_cg scg;
initial begin
  scg = new;
  stcg = new;
end
                              226 : הסבר הקיצור את השורות שנוספו. קרא למנחה ותציג לו את ההסברים שהוספת.
                                                            - הרץ את הסימולציה שוב באמצעות הפקודה
make
                                                                בצע: - על מנת לראות את תוצאות הכיסוי בצע
urg -dir coverage.vdb
cd urgReport
chrome dashboard.html
                      - לחץ על groups. כאן ניתן לראות את סיכום תוצאות הכיסוי עבור ה- groups שהגדרנו.
                                                                            : עבור מכונת המצבים : Q27
                                       א. רשום את אחוז הכיסוי של המצבים. רשום דוגמא של מצב שלא כוסה.
                                    ב. רשום את אחוז הכיסוי של המעברים. רשום דוגמא של מעבר שלא כוסה.
                                                          ? מדוע S2_S1_S0. מדוע ... כמה פעמים כוסה המעבר
על מנת לענות על שאלה זאת נעזר בצורות הגל. ראשית סגור chrome ובצע ".. cd" על מנת לחזור לספרית העבודה.
                                                                  פתח את ה- Makefile ושנה את השורה:
                                                                            : ל
                                                                                    $(SIMV)
$(SIMV) -gui
```

.U1 (NeuralNet_cont) איז על ה- + שליד אויד אפתח, לחץ על ה- + שליד אפתח. לחץ על ה- + שליד אפתח, לחץ על ה- + שליד אפתח, לחץ על הוער בכפתור (Ctrl העזר בכפתור $CUR_ST[1:0]$).

להרצת בחר ב- Signals->Add To Waves->New Wave View. ייפתח חלון של צורת גל. לחץ על
להרצת כעת בחר ב- View->Zoom->Zoom Full. בדוק כיצד משתנים המצבים באות (CUR_ST[1:0]. לאחר משנית על שאלה ג' החזר את ה- Makefile למצבו הקודם (ללא יובצע את הפעולות הבאות:

- שנה את ה- group כך שהתבצע כיסוי גם של : $S0_S1_S1_S2$ ו- $S0_S1_S1_S2$. בקובץ שנה את ה- RouralNet sequencer.sv
 - הראה את השינויים למנחה!
 - : הרץ את הסימולציה שוב באמצעות הפקודה

make

- פתח את התוצאות כפי שהוסבר לעיל.
 - : עבור מכונת המצבים : Q28

3. יצירת כניסות ארקאיות עם אילוצים

בסעיף זה אנו נראה כיצד ניתן לקבוע אילוצים על מנת להגביל את הערכים של הכניסות שמוגרלות בזמן יצירת ה-sequence.

שבור לתיקיה : ML_Constr

cd ML_Constr

- הרץ את הסימולציה שוב באמצעות הפקודה

make | grep InputImage

.InputImage הוסף לדו"ה את כל הערכים שהוגרלו עבור : Q31

- הוסף NeuralNet_transaction למחלקה c_InputImage של מנת להגביל את הערכים הוסף הוסף המוגרלים ל-

: הרץ את הסימולציה שוב באמצעות הפקודה -

make | grep InputImage

.InputImage את הקוד שרשמת. הוסף לדו"ח את כל הערכים שהוגרלו עבור : Q32

- - : הרץ את הסימולציה שוב באמצעות הפקודה -

make | grep InputImage

.InputImage הוסף לדו"ח את כל הערכים שהוגרלו עבור : Q33

- : אילוץ למשפט NeuralNet_sequence של task body הפעם, ב
- if (!ml_pkt.randomize()) `uvm_error("USER_DEFINED_FLAG", "This is a randomize error")
 - שמגביל את הערכים המוגרלים למספרים זוגיים.שים לב שהוספת האילוץ מתבצע באופו הבא :
- if (!ml_pkt.randomize() with { ml_pkt.InputImage == משהו })
 - : הרץ את הסימולציה שוב באמצעות הפקודה

make | grep InputImage

האם .InputImage הוסף לדו"ח את כל הערכים שהוגרלו עבור בקוד שרשמת. הוסף לדו"ח את כל הערכים שהוגרלו עבור InputImage . המערכת הצליחה ערכים ל- ומעומדים באילוצים ? מדוע לא ? אם אינך בטוח בתשובה ניתן להעזר בקימפול מחדש אבל הפעם רק עם :

make

: שוב את והרץ שוב NeuralNet_transaction נטרל את האילוצים שבמחלקה

```
make | grep InputImage
את כל יהוסף לדו"ח את השינויים בקוד שרשמת. האם הפעם הוגרלו ערכים שעומדים באילוצים ? הוסף לדו"ח את כל : Q35
                                                               .InputImage הערכים שהוגרלו
        - שנה constraint זה כך הערכים המוגרלים יסתיימו ב- ff. הרץ את הסימולציה שוב באמצעות הפקודה:
make | grep InputImage
                                         .InputImage הוסף לדו"ה את כל הערכים שהוגרלו עבור: Q36
                              : הוסף למחלקה NeuralNet_transaction הגדרת של משתנה אקראי נוסף
rand logic [71:0] InputImage2;
                                                                                   הוסף ל
- 'uvm object utils begin
                                                                                 : את השורה
 'uvm_field_int(InputImage2, UVM_ALL_ON)
                                      - חזור למצב שיש רק אילוץ בודד שמגביל את הערכים המוגרלים ל
'72h01ff01ff01ff01,72'hff01ff01ff01ff01ff01ff,72'h01fffff01fff01fff01,72'hffff01ff01ff01fff
                              : אילוץ נוסף סטטי, זהה לקודם אבל בעל שם שונה - InputImage2 - -
static constraint c_InputImage2 { InputImage2 inside {72'h01ff01ff01ff01ff01 .....
                                                         : ml_pkt2 הוסף הצרה של אובייקט חדש -
- NeuralNet_transaction ml_pkt, ml_pkt2;
                                                              : ml pkt2 צור אובייקט נוסף בשם -
ml_pkt2 = NeuralNet_transaction::type_id::create(.name("ml_pkt2"), .contxt(get_full_name()));
                                                               ml_pkt2 - הוסף משפט הגרלה ל
- if (!ml_pkt2.randomize() ) `uvm_error("USER_DEFINED_FLAG", "This is a randomize
  error")
                            : עבור שני האובייקטים ImageInput2 ו- ImageInput עבור שני האובייקטים
$display ("ml pkt InputImage=%h", ml pkt.InputImage);
$display ("ml_pkt InputImage2=%h", ml_pkt.InputImage2);
$display ("ml_pkt2 InputImage=%h", ml_pkt2.InputImage);
$display ("ml_pkt2 InputImage2=%h", ml_pkt2.InputImage2);
                                                       - הרץ את הסימולציה שוב באמצעות הפקודה -
make | grep InputImage
  .mk_pkt2 - ו- ImageInput2 ו- ImageInput2 ו- ml_pk1 ו- ml_pk1 ו- ImageInput2 ו- Q37
                                  ? מקיימים את מקיימים mk \ pkt2 -ו ml \ pk1 האילוצים את החוצאות. האם
        - עבור האובייקט ml pkt2 בלבד (לפני start item) נבטל את השפעת שני האילוצים בעזרת המשפטים:
ml pkt2.c InputImage.constraint mode(0);
ml pkt2.c InputImage2.constraint mode(0);
  .mk\_pkt2 ו- ml\_pk1 עבור ImageInput2 ו- InputImage ו- quad Q38 הערכים שהוגרלו עבור את כל הערכים שהוגרלו עבור
                                  ? מקיימים את מקיימים mk_pkt2 -ו ml_pk1 האילוצים את הסבר את התוצאות.
```

<u>הסבר תוצאות אלו למנחה!</u>