吴宗璞

男/2002.03
wzp020324
lipu0324's Blog
lipu0324 (lipu233)
zongpuwu0324@163.com
18170652980

教育背景

中国科学院大学-计算机科学与技术 2024.09 - 2027.06

成绩优异，GPA 3.48/4.0。获得中国科学院三好学生奖项，担任院学生会副部长职务。

东北林业大学 - 计算机科学与技术 2020.09 - 2024.07

获得校奖学金一次，担任班委职务。

项目

Hard-UE：基于大规模FPGA的Ultra Ethernet 智能网卡

2025.12 - 至今
中国科学院攻坚专项子课题
网络空间安全防御全国重点实验室

C++ RDMA FPGA Xilinx HLS Vivado

- **项目描述**：基于XilinxFPGA的智能网卡，面向 AI/HPC 集群 scale-out 通信，在 网卡侧实现 Ultra Ethernet 协议的可靠传输卸载，目标是替代纯软件协议栈中的包处理、状态维护、重传和数据搬运开销，支持100G线速传输，基于Versal VHK158平台进行开发。
- **工作内容**
  - 总体把控项目进展，分发任务与计划，推进团队协作。
  - 负责将协议流程拆分为可综合、可测试、可复用的硬件模块，推进关键数据通路在 FPGA 开发板上的验证。硬件综合指将 HLS C++ 代码转换为FPGA 上运行的电路。
  - 实现请求分发、连接状态护、包头生成、数据缓存、多路发送仲裁等核心模块（PDSManager）；并维护数据包处理状态。
  - 设计发送端数据缓存与搬运链路，连通上层协议、主机到网卡的数据传输通道和发送模块，统一多个模块的发送出口。
  - 规划并设计包括DMA缓冲区管理模块，拥塞控制模块在内的多个模块，并对其优化使其能够支持高速传输的需求。
  - 通过缓存规划和流水线重构减少片上存储读写依赖；参与 IPDC/TPDC 模块升级。
  - 将核心数据通路工作频率由150MHz 提升至接近 250MHz；维护 Vivado Tcl/CMake 构建流程、HLS 工作管理脚本和约 1 万行技术/团队沟通文档。

Soft-UE：Ultra Ethernet Transport C++ 软件模型

2025.06 - 2025.12
中国科学院攻坚专项子课题
网络空间安全防御全国重点实验室

C++ Makefile UltraEthernet

https://github.com/lipu0324/Soft-UE

- **项目描述**：用 C++ 实现UltraEthernet高速网络协议的软件原型，用于 FPGA 开发前验证协议流程、模块边界和测试方法。项目语言以 C++ 为主，同时为开源社区带来UltraEthernet的首个公开模型 24 Stars / 2 Forks。
- **工作内容**
  - 按语义层、可靠传输层、网络层、传输层、日志和测试模块组织代码，分离请求处理、连接状态、数据包交付、网络适配和测试逻辑。
  - 实现读、写、发送等数据操作流程，覆盖请求解析、协议头初始化、大消息分片、包调度、序列号跟踪、连接生命周期管理、错误处理和资源释放。
  - 完善连接分配、状态查询、关闭队列、确认/否认反馈、包序号跟踪和多类控制消息处理，修复连接关闭、队列管理和请求转发等问题。
  - 完成上层接口联调，搭建分层测试框架，维护 Makefile 构建入口和测试用例，覆盖连接建立、数据注入与接收、消息分片、回调和自动连接释放。

- 输出可编译、可测试、可阅读的开源协议原型和项目文档，为后续硬件实现提供协议流程参考和测试依据。

工作经验

中科寒武纪科技股份有限公司 2026.07 - 至今
分布式基础软件开发实习生 分布式软件部

- **Horovod 软件跨版本升级适配**
  - 针对寒武纪特化版本Horovod插件进行功能适配，使得其能够支持社区最新版本Horovod版本的功能和特性
  - 维护更新文档与开发文档，保证修改的可读性与可理解性
  - 使用各类AI工具编写代码并审查代码的可用性
  - 针对修改的代码进行实机测试。
- **Remote-EXEC-MCP 开发**
  - 为团队开发能标准化执行多机测试的MCP
  - 收集同事反馈持续改进，优化Agent执行多机测试的可靠性
- **CNSHMEM 通信接口开发**
  - 基于寒武纪CNSHMEN软件栈，开发通算融合算子Baseline与各类perftest
  - 基于真实多卡环境优化通信算子性能
  - 编写基于Agent loop engineering的自动算子优化skill

技能

- **C++编程**：熟悉C++基础知识，能用C++开发包括嵌入式，FPGA，分布式软件在内的各种项目。
- **Vitis HLS**：能够使用HLS语言开发各类基于XilinxFPGA的硬件模块，并进行测试与综合。
- **Verilog/SystemVerilog**：掌握基本的Verilog语法和硬件开发思想。
- **Vivado**：能使用Vivado软件进行FPGA的测试，开发与仿真。
- **计算机网络**：掌握UE协议的技术细节，了解PFC，DCQCN与ECN的运行原理。
- **嵌入式开发**：熟悉STM32的开发环境与开发工具，参与过实际STM32项目开发。
- **开发工具**：熟悉Git、Linux以及各类AICoding工具，并有着丰富的使用经验。

个人优势

- **熟悉计算机体系结构：** 对包括处理器架构，指令集，乱序发射与分支预测相关的知识进行过学习并充满兴趣。
- **拥有大型项目开发经验与团队协作经验**： 擅长团队协作与项目管理，通过在线文档与自有Git仓库同步团队进度，进行大型项目的开发，同时擅长沟通与协作。
- **快速切入不同领域项目的能力：** 能借助各类工具与文档，快速切入陌生领域的工作中。
- **拥有顶层思考能力：** 着眼于全局，能够分析项目中存在的不足以及可改进之处。
- **热爱学习掌控新技术：** 人工智能时代，技术进展日新月异，只有掌握新技术新方法才能立于不败之地。
- **热爱动手实操：** 长期运行HomeLab，擅长使用Linux与命令行达成开发目的。
- **了解网络体系结构：** 包括传统网络协议在AI时代的弊端以及前沿改进方向。