# A Simple Processor -דו"ח מעבדה

מגישים: לירן גולן 311121073

342533627 דניאל מרג'י

# הסבר כללי של המעבד

המעבד הוא רכיב חומרתי המבצע פעולות המתקבלות מכניסה של 9 ביטים מ-Din המעבד בנוי ממספר רכיבים הכוללים(פירוט בקצרה של הרכיבים):

- יח' אוגרים במעבד שלנו ישנם 11 רכיבי זיכרון  $R_0, R_1 \dots R_7, IR, A, G$  כאשר כל יח' זיכרון שומרת בתוכנה מידע בעל 9 ביטים.
- ◆ ALU יחידת החישוב המבצעת פעולות אריתמטיים על פי אות הבקרה המתקבל.▼ ביטים.
- Mux המרבב, מטרתו היא לברור את הערוץ המתאים על פי האות המתקבל, כך נוכל לעביר מידע מIND או מרגיסטר מסוים אל הBUS (חוט העברת המידע מכיל 9 ביטים) ודרכו נוכל להעביר את המידע אל רגיסטר אחר.
  - FSM הוא רכיב המוציא את האותות הבקרה הרלוונטיים בהתאם לכל פקודה ובהתאם למחזור של הפקודה.

במעבדה זו מימשנו מעבד מסוג multi cycle processor כאשר כל פקודה מחולקת למספר cycles שיש לבצע עד להשלמתה. כאשר בכל שלב בפקודה מתבצעת מחזור שעון יחיד.

# דיאגרמה של המעבד

אנו מימשנו את המעבד הניתן לנו בתרגיל מהתצורה הבאה:

Clock DIN g  $RO_{in}$   $RO_{in}$ 


כאשר אנו מימשנו את המערכת באמצעות שלושה קבצי Verilog

כאשר הTOP מוכלל בתוך הקובץ proc.v שהוא מבוסס על skeleton הנתון.

> הכולל את יחידות: ALU,MUX,FSM

אשר ייבא אליו את האוגרים regn.v

### הסבר כניסות ויציאות של הTOP



הבלוק של TOP מתאר את המבנה הפנימי של המעבד.

נסביר כעת, על הכניסות והיציאות של רכיב זה.

#### כניסות:

- השעון של המעבד. Clock ●
- Din המידע שנכנס אל המעבד, שאותו יתרגם ויצטרך לבצע.
- Cabe באשר הוא נמצא ב-1, המעבד יכול לקבל פקודה חדשה לביצוע.
  - Resetn סאתחל את המעבד. − Resetn

### <u>יציאות:</u>

(Done=1 מסמל סיום ביצוע הפקודה (כאשר Done ●


### <u>הסבר כניסות ויציאות של הרכיבים השונים:</u>

האוגרים -  $R_0, R_1 \dots R_7, IR, A, G$  – כמו שאמרנו, תפקיד הרגיסטר הוא לשמור את המידע A/G מטרה היא לשמור את המידע באופן זמני לצורך חישוב או העברת המידע.

. נסביר כעת, על הכניסות והיציאות של רכיבים באופן כללי

### <u>כניסות:</u>

- השעון של המעבד. Clock •
- enable אות בקרה המאפשר כתיבה Rin − אל הרגיסטר.
  - תוכן שאותו אנו רוצים לשמור ברגיסטר.
    הערה: שמירה של מידע חדש יתבצע
    רק כאשר 1: Rin וגם יש עלית שעון.



#### יציאות:

תוכן הרגיסטר המעודכן. -Q

הוא בכניסה הוא בור סוג רגיסטר שונה, נתנו שמות שונים בהתאמה, לדוגמה עובר IR בכניסה הוא הערה: עבור סוג רגיסטר שונה, נתנו שמות שונים בהתאמה, לדוגמה עבור G מקבל כניסה מקבל BUS וביציאה מוציא , IR מקבל כניסה אבל א AddSubOut של AddSubOut ומוציא  $R_0, R_1 \dots R_7$ 

<u>יחידת הבקרה – FSM</u> תפקיד היחידה היא לנהל את פעולות המעבד ע"י קריאה הפקודה ושליחת אותות הבקרה המתאימים על פי מחזור השעון.

#### כניסות:

- השעון של המעבד. Clock ●
- IR ביטים של הפקודה המתקבלת מהמוצא של הרגיסטר 9 IR
- Run − כאשר הוא נמצא ב-1, המעבד יכול לקבל פקודה חדשה לביצוע.
  - Resetn מאתחל את המעבד. •

#### יציאות:

- Done − מסמל סיום ביצוע הפקודה (כאשר 1–Done).
- Pnable מאין enable, אות בקרה המאפשר כתיבה ושמירה של הפקודה.
- wire -Rout בעל 8 ביטים המשמש כסלקטור עבור ה-multiplexers לגשת לאחד מן הרגיסטרים.
  - .G סלקטור נוסף עבור הרגיסטר-Gout •
  - סלקטור נוסף כאשר הפקודה דורשת פעולה עם קבוע.
- אות בקרה , כאשר הערך של האות בקרה שווה ל 1 ניתן לכתוב לרגיסטר. Gin/Ain/Rin
  - ADDSUB -מגדיר את סוג הפקודה שצריך לבצע.

- היחידה הזו מוכללת בתוך רכיב הproc . הסבר על היחידה על פי השרטוט - AddSub היחידה מקבלת 2 רגיסטרים ו3 קווי בקרה מFSM אשר קובעים את סוג הפעולה האקורי, היחידה מקבלת 2 רגיסטרים ו3 קווי בקרה משטית שיש לבצע, הפעולות האריתמטיות הבסיסיות הם חיבור וחיסור. היחידה מבצעת ושומרת את התוצאות.

#### כניסות:

- RX מייצג את רגיסטר -A
- din אות הקובע את RY מיצג את הרגיסטר B
- ADDSUB מציין את סוג הפקודה שיש לבצע בין הרגיסטרים.

### <u>יציאות:</u>

Alu\_out – התוצאה המתקבלת מהחישוב בהתאם לסוג הפעולה האריתמטית.

– היחידה אחראית להעביר את הייצוג של רגיסטר מסוים מ3 ביטים ל8 ביטים. – Dec3to8

#### כניסות:

- אות כניסה באורך של 8 ביטים. W
  - . באשר En=1 הרכיב פועל En ●

#### יציאות:

אות המוצא שמכיל את הקידוד המתאים באורך של 8 ביטים. - Y

Multiplexer – קווי הבקרה של הבורר המתקבל מFSM ועל פיהם, הוא מעביר את התוכן – Buswires הרגיסטר הנבחר אל Buswires שהוא באורך של 9 ביטים.

#### כניסות:

- 1R תוכן הרגיסטר הו לדוגמה R1, R1 תוכן הרגיסטר הו R[0...7]
  - המידע שנכנס אל המעבד Din
    - G תוכן רגיסטר − G •
- שבעל 8 ביטים המשמש כסלקטור עבור ה-multiplexers בעל 8 ביטים המשמש לאחד מן הרגיסטרים לגשת לאחד מן הרגיסטרים
- Gout ביט יחיד, המשמש כסלקטור עבור הmultiplexerx ביט יחיד, המשמש כסלקטור עבור
- Dinout − ביט יחיד, המשמש כסלקטור עבור הmultiplexerx ביט יחיד, המשמש כסלקטור עבור

#### יציאות:

אות המוצא שמכיל את הקידוד המתאים באורך של 9 ביטים. – Buswire •

# פקודות של המעבד:

המעבד מקבל 9 הוראה בגודל של 9 סיביות:

1	_	1	Х	X	Х	Υ	Υ	Υ
---	---	---	---	---	---	---	---	---

### <u>פירוט:</u>

- ווו-מייצג את סוג הפעולה שצריך לבצע לפי הפקודות.
  - RX מתייחס לרגיסטר -XXX •
  - RY מתייחס לרגיסטר -YYY •

כל פקודה ניתנת לחלוקה על פי סוגה כאשר כל שלב מבצע מחזור שעון אחד, מספר מחזור שעון המינימאלי הוא 2 והמקסימום ה4 פקודות שונות.

נרצה לתאר את הפקודות על פי מחזורי השעון, נקרא למחזור הראשון T0 , המחזור השני T1 וכן עבור המחזור הרביעי T3.

המחזור הראשון מופיע בכל הפקודות (ולכן נרשום אותה פעם אחת), אותות הבקרה משתנים כתלות בפקודה ולאחר מכן מתאפסים.

#### <u>פירוט מחזורי שעון על פי:</u>

IR המעבד קורא את הפקודה שהתקבלה וההוראה נשמרת ברגיסטר-T0

RX לתוך RY פקודת ווער המידע הנמצא ברגיסטר את המידע הנמצא ברגיסטר

היציאות שמגיעות לmux מעבירות את תוכן הרגיסטר RY דרך mux, אות הבקרה של mux.
 של RXin=1, כעת ניתן לכתוב לRX דרך מידע שנמצא בBusWire. כאשר הפעולה מסתיימת אות הבקרה יעלה ל-1 כלומר, Done=1

פקודת MVI הפקודה מעתיקה את המספר הקבוע לתוך

אות את שמגיעות לmux מעבירות את תוכן הרגיסטר DIN דרך Buswire , אות mux הבקרה של RXin=1 , כעת ניתן לכתוב לRX ודרך המידע שנמצא בBusWire. כאשר הפעולה מסתיימת אות הבקרה יעלה ל-1 כלומר, Done=1

פקודת SUB/ADD מבצע חיבור/חיסור של תוכן מרגיסטר RY עם RY ושמירת התוצאה ברגיסטר RY התוצאה RX ברגיסטר

- כאשר אות הבקרה BusWire. דרך התוכן את העבירות את הבקרה מעבירות את התוכן mux היציאות שמגיעות לAin=1
- לאחר מכן, יתבצע BusWire- היציאות שמגיעות לאחר מעבירות את התוכן את מעבירות את העומט שמגיעות שמגיעות את העבירות את פעולה אריתמטית (חיבור או חיסור) באמצעות ALU פעולה אריתמטית (חיבור או חיסור) באמצעות Bus אות הבקרה Gin=1 מאפשרת שמירת נתונים ברגיסטר Bus.
- Rxin = 1 כאשר אות הבקרה שובר דרך המידע מרגיסטר G אות המידע מרגיסטר G המידע מרגיסטר -T3 אל BUS מאפשר לשמור את המידע הנמצא בDone=1 יעלה ל-1 כלומר, PX

פקודות ADDI/SUBI: מבצע פעולת חיבור של מספר קבוע לרגיסטר RX ושמירת התוצאה בRX

- הבקרה אות שמגיעות לmux מעבירות את התוכן את את התוכן השניעות שמגיעות הבערה העבירות את התוכן אות הבקרה העבירות לA המאפשר שמירת נתונים ברגיסטר A.
- יתבצע BusWire מעבירות את התוכן מעבירות את מכן, יתבצע מעבירות שמגיעות שמגיעות העבירות את התוכן היציאות שמגיעות או חיסור שנמצא ALU פעולה אריתמטית (חיבור או חיסור) באמצעות Bus אות הבקרה ידלוק כלומר Gin=1 מאפשרת שמירת נתונים ברגיסטר
  - Rxin = 1 כאשר אות הבקרה שובר TG עובר דרך המידע מרגיסטר G אות המידע מרגיסטר -T3 מאפשר לשמור את המידע הנמצא בBUS אל BUS מאפשר לשמור את המידע הנמצא בDone=1 יעלה ל-1 כלומר, RX

# כעת נשלים את הטבלה מהקובץ:

т3	T2	T1	T0	קידוד	פקודה
		RYout,RXin,Done	IRIN	000	MV
		DINout,RXin,Done	IRIN	001	MVI
Gout,RXin,Done.	RYout,Gin	RXout,Ain	IRIN	010	ADD
Gout,RXin,Done.	RYout,Gin	RXout,Ain	IRIN	011	SUB
Gout,RXin,Done.	DINout,Gin	RXout,Ain	IRIN	100	ADDI
Gout,RXin,Done.	DINout,Gin	RXout,Ain	IRIN	101	SUBI

#### :סימולציות

נרצה לבצע סימולציות הבודקות את תקינות המעבד, לשם כך נבחר מקבץ של סימולציות הבוחנות את הפקודות שהגדרנו עבור רגיסטרים מסוימים. נציין שלא נוכל לכסות את כל המקרים, ובכל טסט לא נוכל לוודא שהבדיקה מתקיימת עבור כל רגיסטר.

#### נרצה להניח מספר הנחות:

- הפעולה תתבצע עבור כל קומבינציות הרגיסטרים למרות שנבחן רק מקרים בודדים בהסתברות אקראית.
  - נבחן רק מספר ערכים קבועים מסוימים (Din) ונניח שהפעולה תקינה עבור כל המספרים האפשריים.

בנוסף, ישנם מקרים שלא נוכל לכסות ולכן נרצה להתרכז במספר סימולציות אשר ייבחנו מקרים רבים, המתארים בצורה טובה את תקינות המעבד.

### הבדיקות שבחרנו לבצע:

- Reset בדיקת
- Overflow בדיקת
- בדיקה של כל הפעולות הבסיסיות
- Addi, Subi בדיקה של הפעולות שבחרנו להוסיף למעבד
- בדיקה של העברית מידע בין כל הרגיסטרים ע"י שימוש בפקודת movi עבור כל רגיסטר.
  - RUN בדיקת •
  - timing בדיקת •
  - בדיקת הרבה פעולות ברצף.

### בדיקות שלא בדקנו

- פקודות אסורות נוספות
- $(Rin_1, Rin_0)$  בדיקה של מקרי קצה, כמו למשל פתיחה של 2 רגיסטרים ביחד  $\bullet$ 
  - . מעבר על כל המעברים אפשריים עבור בדיקה ספציפית.

### בדיקה של כל הפעולות הבסיסיות

• תחילה נבדוק את פקודות ה-movi

נתחיל עם סימולציה פשוטה : נכניס ב רגיסטר 1 ערך 4 וברגיסטר 2 את ה ערך 8 ע"י קוד פקודה (movi) 001 .


הערה טכנית אך חשובה :באיורים של הטסטים משמסומן בכחול הוא input ובאדום

אפשר לראות בסימולציה (באדום) שהערכים מתעכנים מחזור שעון אחרי.


. Run הבא אחרי הפקודה , כאשר לחצנו על cycle מוכנס ב b מוכנס #D מוכנס ב

עתה נסכום R1 ו R2 ו נכניס את התוצאה ב R2 . נעשה את זה על ידי קוד פקודה 010 (add) , כאשר R2 מוכנס שדה ה XXX ו R1 מוכנס בשדה ה YYY .

. cycles 4 אחרי R2 נכנס בהצלחה ב R2 אחרי



#### נמשיך להפעיל את ה מעבד שלנו:



### <u>mov-ı sub-ובדוק את פקודות ה-sub</u> •

עתה נרצה לבצע חיסור בין R2 ל R1 ו להכניס את התוצאה ב R2 . נעשה את זה ע"י קוד פקודה R2 עתה נרצה לבצע חיסור בין R2 ל R2 ו להכניס את התוצאה ב sub)011 .

. R2 ניתן לראות כי אחרי 3 מחזורי שעון הערך 8= 12-4 נכנס בהצלחה ל

עתה נרצה להעביר את תוצאות החישובים שלנו ל רגיסטרים אחרים: ניקח R4 ו R6 .

נעשה את זה ע"י פקודה 000 (mov) כאשר מכניסים את מה שב R2 (הערך 8) ב R4 ומחכים מחזור שעון כדי להכניס את את מה שב 1R (הערך4) ב R6 . ניתן לראות כי העברות האלו נעשו בהצלחה : הערכים ברגיסטרים שמסומנים עיגולים אדומים מתעכנים במחזור אחרי הפקודה.

### Addi, Subi – בדיקה של הפעולות שבחרנו להוסיף למעבד ●

. subi ו addi עתה נרצה לבדוק את הפעולות

מה שחשוב להבין זה ש בניגוד לפעולה movi ה שחשוב להבין זה ש בניגוד לפעולה


Gout,RXin,Done.	DINout,Gin	RXout,Ain	IRIN	100	ADDI
Gout,RXin,Done.	DINout,Gin	RXout,Ain	IRIN	101	SUBI

כפי שניתן לראות בטסט למטה, המתייחס לבדיקת ADDI SUBI

נתבונן בחץ האדום, בריסטר R6 , נשים לב שיש בו כבר את הערך 4, נרצה להעלות את הערך ב-16 עם פקודת 160) כאשר 16 מוכנס לא במחזור הבא אחרי הפקודה אלה המחזור אחרי ורואים שמתקבל 100) 4+16=20 ב R6.

בנוסף מפעילים עליו פקודה subi (101) כאשר אנחנו רוצים להוריד את הערך ב- 8 ומקבלים בסוף התהליך את הערך החדש הנמצא ב- R6 שהוא 20-8-12.

כמובן ביצענו את כל הפעולות שתארנו לפני ברצף לפני פעולות אלו כדי לבדוק אם אין תופעות מוזרות ש קוראות.(**בדיקה של פעולות ברצף**)



#### RUN בדיקת

: נוכל גם לבדוק שלא מתבצעת פקודה אם RUN לא דלוק

ביצענו שלושה פקודות שונות : movi , addi , subi כאשר כל אחת מתבצעת פעמיים : פעם עם RUN ביצענו שלושה פקודות שונות ופעם בלי. באיור שמופיעה למטה מתאים לשלושה איזורים מופרדים ע"י הקווים הירוקים כאשר עבור כל אזור מתבצעת פעולה עם RUN תחילה ואז משכפלים את אותה פקודה אך בלי ה ניתן לראות באיור כי אם המשתמש אינו מעלה את RUN אז Done יהיה 0 והערך לא מתעדכן:



# • בדיקת Overflow

? overflow עתה נשאל מה לגבי

.  $2^8 - 1 = 255$  היהי לכל רגיסטר יש 8 ביטים ולכן הערך המקסימאלי

אם ננסה להוסיף מה יתקבל?

: addi(R0,32) ואז ניסינו לעבור את ערך זה דרך פקודת movi(R0,255) בצענו



הפעולה פשוט לא , error התקבל שהרגיסטר אינו מתעדכן : אין למערכת שלנו אפשרות לתפוס , מתבצעת שזה כבר טוב.

עכשיו נוכל גם לשאול מה יקרה אם ננסה לבצע חיסור שאמור לתת ערך שלילי?


בשביל לבדוק את זה נבצע נבחן שני מקרים:

- המקרה ההתחלתי בו כל הרגיסטרים אמור להיות מאופסים
  - מקרה כללי תוך כדי ריצת רצף פקודות

נתחיל במקרה ההתחלתי וננסה להחסיר 8 מRO שמאותחל ב0, נבצע (RO,8) נתחיל

מתקבל כי הערך 248 נכתב ברגיסטר. זה ה overflow : לרדת מתחת לאפס זה לרדת ל 255-7=248 ומשם ממשיכים להחסיר כרגיל ולכן התקבל 255-7=248


בשביל לבדוק את המקרה השני נבצע (R1,1) כדי לא להיות במצב התחלתי ונחסיר שביל לבדוק את המקרה השני נבצע (R1,16) subi(R1,16. במקביל לתוצאה הקודמת מתקבל 255-15=241 .



ראינו שבכל מקרה של overflow המערכת שלנו אינה קורסת שזה מתאים לדרוש.

### Reset בדיקת

: עתה ננסה ללחוץ על reset עתה ננסה ללחוץ




. reset אבל לחצנו על R4 ב R2 ב R4 אבל לחצנו על

כתוצאה מכך יכלנו ישר (כלומר ב מחזור הבא) להכניס פעולה אחרת שהיא להוסיף את הערך של R2 - 8 ל ניתן לראות כי זה נעשה(4+ 8 = 82) בהצלחה בזמן הדרוש בלי שתיהיה השפעה מהפקודה הקודמת.

# <u>בדיקה של העברית מידע בין כל הרגיסטרים לייצוג תפקוד תקין של כל הרגיסטרים</u> •

עכשיו נבדוק שכל הרגיסטרים ניתנים לכתיבה \ קריאה ע"י הכנסה של ערך כלשהו ב R0 (בחרנו 4) דרך הפקודה (R0,4) מרגיסטר זה לR1 ומ R1 ל דרך הפקודה (movi(R0,4) עכשיו נעביר ערך זה עם פקודת (000) מרגיסטר זה לR1 ומ R1 ל R1... עד שהערך מגיע לR7. היות ובערך 4 כבר נמצא ב R0 בחרנו לבצע movi (dou) לו עם ערך 1 movi(R0,1) זה שהיינו מעבירים ל R0 את הערך 4 לא היה מוכיח שהצלחנו לכתוב בו כי ערך זה כבר היה שם. אחרי שהערך R0 התעדכן ל1 ביצענו את ה mov האחרון מ R7 ל R1 ורואים ש R0 כן מתעכן ל 4 :



#### :כרגע למעשה הראנו ש

- פעולות שונות של כמה רגיסרים תקינות ולא מפריעות אחת לשנייה
  - הכתיבה \ קריאה של כל רגיסטר תקינה

מכאן היות ואי אפשר לבצע את כל הפעולות האפשריות בין כל הרגיסטרים כי יש הרבה הרבה אפשרויות וזה ייקח הרבה זמן נוכל להניח כי הם מתבצאות בצורה תקינה עבור קלט תקין .


### timing בדיקת

ניתן גם לראות כי התדר המקסימלי של השעון של המעבד שלנו הוא  $78.34\ MHz$ 

	Туре	Slack	Required Time	Actual Time	From	То	From Clock	To Clock
1	Worst-case tsu	N/A	None	4.687 ns	DIN[6]	regn:reg_G Q[7]		Clock
2	Worst-case too	N/A	None	20.272 ns	Tstep_Q[0]~reg0	AddSub_out[6]	Clock	
3	Worst-case tpd	N/A	None	11.929 ns	DIN[3]	AddSub_out[6]		
4	Worst-case th	N/A	None	0.728 ns	DIN[1]	regn:reg_IR Q[1]		Clock
5	Clock Setup: 'Clock'	N/A	None	78.34 MHz (period = 12.765 ns.)	Tstep_Q[0]~reg0	regn:reg_G Q[7]	Clock	Clock


התיעצנו אם סטודנטים אחרים והיגענו למסקנה שזה יחסית טוב. אבל מצד שני אין לנו את אותם פקודות אז אי אפשר לדעת באופן מדויק. אנחנו מאמינים שאפשר לשפר אותו עבור ממוש שונה בקוד , ששונה מהAPI שנתנו לנו כי בקוד שלנו יצא שכמה שורות חזרו על עצמם.

: לדוגמה ns 20 עם שעון של Timing כלומר אם מבצעים סימולציית



ניתן לראות כי הרגיסטרים RO,R1,R2 אינם מתעדכני ונשארים באפס למרות שמנסים להכניס בהם 64





דבר ראשון שאפשר לראות (בכחול) זה שהביטים לא מתעכנים כולם בבת אחת : הראשון הוא delay התחתון וככל שיש לנו יותר ביטים , לביט האחרון יהיה

ניתן לראות כי נוצרת בעיית timing אורך כל זמן פעולת המעבד : הביט השישי (באדום) עובר קפיצות לא רצויות.

כמובן כל הבדיקות האלו אינן מכסות את כל המקרים ואינן מבטיחות לנו שהמעבד שלנו יתפקד כראוי

אם היינו רוצים ליהות יותר בטוחים היינו צריכים להריץ מלא סימולציות אבל באיזה צורה היינו עושים זאת ?

לבדוק את כל הקלטים באופו נפרד זה אפשרי כי יש רק 8 ביטים של קלט עבור כל פקודה אז היינו בודקים אם פקודה לא קיית (תקינה) לא משפיעה על פקודה תקינה . אפשר בפרט לבדוק שהרגיסטרים אינם משתנים עבור פקודה כזאת.עכשוו לגבי שרשור של פקודות כמובן יש אינסוף אפשרויות ולכן הייינו מבצעים סימולציות באופן אקראי בתחומים "המסוכנים" : היות והמטרה שלנו היא לתפוס שגיעה הדבר הנכון ביותר זה קודם כל לבדוק שאין שגיאה איפה שיש את ההסתברות הכי גבוהה תיהיה שגיעה ולכן ננסה למפות את כל המערכת שלנו ולזהות תחומים מסוכנים. עבור בדיקת פונקצינליות זה יוותר קשה לזהות תחומים אלו אבל בדיקת תזמון אפשר להסתכל אפה שאין למערכת margin בבחינת זמן.

#### דיון – איזה מעבד היינו בוחרים.

### השוואה בין multi ל-single ומה היינו משנים

קודם כל כפי שאמרנו בהתחלה המעבד שלנו הוא multi cycle, אם נשווה אותו ביחס w. multi cycle אופן העבודה בmulti cycle הוא שונה, מאחר שכל פקודה לוקחת מספר single העבודה במחזורי שעון , כאשר בכל שלב בפקודה מתבצע במחזור שעון אחד, לעומת הsingle כאשר כל פקודה מבוצעת במחזור שעון יחיד בעל זמן מחזור ארוך מאוד.

# יתרון ב-single

הוא פשוט לתכנון

#### חסרון

חוסר יעילות מאחר שזמן כל הפקודות הוא מחזור שעון אחד, שנקבע עפ"י הפקודה הארוכה ביותר, ללא תלות במה שהן באמת עושות.

מעבור multi – הוא בעצם "שיפור" של המעבד single כל הפקודה לוקחת מספרי מחזורי שעון – כאשר בכל שלב בפוקדה מבצע מחזור שעון אחד. [בגלל שעבדנו עם multi אז ה- משעון – כאשר בכל שלב בפוקדה מבצע מחזור שעון אחד. [בגלל שעבדנו עם design כולל רגיסטרי ביניים שיקפיאו את המצב אחרי כל שלב כמו רגנסטר לשמירת ALU ,רגיסטר ALU א היינו צריכים רגיסטרים הללו. בנוסף הגיסטר A ולכן אם היינו רוצים לעבוד עם single לא היינו צריכים רגיסטרים הללו. בנוסף היינו בוחרים את הפקודה עם הזמן הארוך ביותר, והיינו יכולים לשנות את skeleton שנתנו לנו ישתנה.

#### mutli יתרון

- לפקודות שונות ייקח זמן שונה לרוץ פקודה שמשתמשת בפחות שלבים, תיקח
  פחות זמן.
  - המימוש מאפשר שכל יחידה תתפקד יותר מפעם אחת עבור פקודה על עוד זה מתבצע במחזורי שעון אחרים.

### <u>חסרון</u>

תכנון מורכב יותר.

### השוואה בין bmulti-

נשים לב, שאם היינו עובדים במעבד מסוג Pipeline-שלבים שונים של פקודות שונות מתבצעים במקביל, ובכך בעקבות המקביליות, בממוצע היינו מקבילים תוצאות טובות יותר מאשר מעבד multi ולכן היינו בוחרים לעבוד בו.

#### ההבדלים:

בעיקרון יש מספר רב יותר של הבדלים, אבל נתייחס לחלקם.

● בארכיטקטורת ה-pipeline מספר מחזורי השעון עבור כל פקודה

יהיה קבוע -5, בניגוד לארכיטקטורת ה-cycle multi בה מספר מחזורי השעון עבור כל פקודה הוא שונה, 5-3.

- בארכיטקטורת ה-pipeline בכל מחזור שעון יוצאת פקודה חדשה, בארכיטקטורת ה-cycle multi, בה כל פקודה רצה בנפרד על המעבד ורק כשסיימנו לבצע פקודה יוצאת הפקודה הבאה.
  - בארכיטקטורת ה-pipeline לא ניתן להשתמש במשאבי מחשוב בו
    מנית ובשלבים שונים, בניגוד לארכיטקטורת ה-cycle multi.

הערה: אם היינו רוצים לממש pipeline בעתיד שהיינו צריכים לזהר מ- Hazards. בשביל לעשות את כל זה היינו צריכים לשנות את ה design ואת ה- api שנתון לנו.