

Advanced VLSI 2020 112 Gb/s TX DAC

לירן גולן יואב אשד יואב זילברשטיין


רקע

העומסים על מרכזי הנתונים (data centers) גדלים במהירות. לכן יש צורך לפתח טכנולוגיות שיענו על הדרישות רוחב פס.







מבנה המערכת



DAC - Digital-to-Analog Converter



יחידה שממירה אות דיגיטלי לייצוג אנלוגי







ארכיטקטורות DAC

- Resistor String DAC
- R-2R Ladder Networks
- Current Steering
- Charge-Scaling DACs
- Cyclic DAC
- Pipeline DAC

•

Resistor String DAC




Figure 29.2 (a) A simple resistor-string DAC and (b) the use of a binary switch array to lower the output capacitance.

הבסיסי ביותר, מבוסס על שרשרת נגדים, DACה הבסיסי ביותר, מבוסס על שרשרת נגדים, 2^N ו מתגים (עבור 2^N


היתרות

- י פשוטה ליישום
- מובטח שהמוצא יהיה מונוטוני


חסרונות


- (בתוצרה הבסיסית 2^N מפסקים) קיבול פרזיטי גדול
 - בזבוז הספק
 - שטח •

Current Steering DAC



- ארכיטקטורה המבוססת על סכימה של מקורות זרם מדויקים.
- .thermometer code נדרשת המרה לקוד
- י נדרשים $1-2^N-1$ מקורות זרם עבור קוד בינארי באורך N.






• <u>SNR</u>: בכל מערכת פיזיקאלית קיימים רעשים, ולכן עלינו לקחת זאת בחשבון במהלך התכנון. SNR מוגדר כממוצע עוצמת האות וממוצע עוצמת הרעש.

אנו מעוניינים שהיחס יהיה כמה שיותר גדול, ככול שהיחס גדל השפעת הרעש

על המערכת תהיה פחות משמעותית.

$$SNR = \frac{P_{signal}}{P_{noise}} = \left(\frac{A_{signal}}{A_{noise}}\right)^{2}$$




שגיאת דגימה: Random Jitter •

הנובעת מפער בין מחזורי השעון

של שעון אידיאלי לשעון המערכת

בפועל.

דרך לכמת את איכות ההמרה של אות <u>ENOB - Effective number of bits</u> מהמרחב הדיגיטלי לאנלוגי. ENOB גבוה פירושו שרמות המתח שנקלטו בהמרה מדיגיטלי לאנלוגי הינן מדויקות יותר. ENOB אידיאלי יתקבל עבור אפס רעש תרמי, אפס DNL ואפס INL על מנת לקבל טרייד אוף בין ביצועים לצריכת חשמל, נרצה שיתקיים ENOB < N - 1



• LSB - least significant bit מתייחס לביט הימני ביותר בכיסה. LSB מגדיר את השינוי הקטן ביותר במתח האנלוגי במוצא.

$$1 LSB = \frac{V_{REF}}{2^N}$$


. מתייחס לביט השמאלי ביותר בכניסה : $MSB - Most \ significant \ bit$


מגדיר את השינוי הגדול ביותר במתח האנלוגי במוצא. MSB

$$1 MSB = \frac{1}{2} V_{REF}$$

שגיאות

<u>DNL - Differentail Non linearity</u>





בפונקציית תמסורת אידיאלית, אם נעלה את קוד הכניסה הבינארי ב1, הפלט האנלוגי יעלה בLSB.

מייצג את הסטייה המקסימלית DNL

של מדרגות הפלט מערך אנלוגי אידיאלי.


.1 *LSB* של ה


$$DNL(i) = \frac{V_{out}(i) - V_{out}(i-1)}{ideal\ LSB\ step\ with} - 1, \qquad 0 < i < 2^N - 2$$

הגדולה ביותר. DNL מוגדר עייי השגיאה DNL

שגיאות

<u>INL - Internal non linearity</u>





מאפיין חשוב שמגדיר את הבדל בין ערך מוצא INL הDAC לבין קו ישר העובר בין הערך במוצא הראשון לערך במוצא האחרון המשמש כייחוס.

ורת התמסורת INL מגדיר את הלינאריות של פונקציית התמסורת הכוללת.


 $INL_n =$ (Output value for input code n) – (Output value of the reference line at that point)

A 10-to-112Gb/s DSP-DAC-Based Transmitter with 1.2V ppd Output Swing in 7nm FinFET


E. Groen, Rambus, Sunnyvale, CA


רקע

- .112 Gb/s בעלת יכולת להעביר DAC ארכיטקטורה \bullet
 - תאימות לפרוטוקולים PAM-4, NRZ.
 - רוחב פס גדול.
 - מתח מוצא 1.2Vpp •
- .(175mW at 112Gb/s data rate including clocking) 1.56pJ/bit נצילות אנרגטית
 - חסינות לרעש גבוהה.



DSP - FIR







FIR

- גמישות
- $1.2 \mathrm{V}$ משופרת, מתח המוצא של המשדר בטווח של ה (SNR) חסינות לרעש -
 - צריכת הספק נמוכה ע"י השעונים
 - מבצע אקוליזציה כדי למנוע עיוותים (מתנהג כמו HPF).

Serializer





Serializer

דוגמא

הסרילייזר בעל 16 כניסות (כל כניסה בעלת 2 ביטים)


מטרה

להעביר כניסה אחת מבין 16 הכניסות בכל מחזור שעון של 32GHz.


אופן הפועלה

הסירלייזר בעל 4 שלבים, בכל שלב יש מספר $\mathrm{MUX2:1}$ ים, שהכניסה שמועברת למוצא של כל MUX נקבעת ע"פ השעון.


כל שלב בעל תדירות שעון שונה, ככול שמתקרבים למוצא של הסרילייזר, תדר השעון עולה (ראה שרטוט משמאל).




הדגמה - Serializer




2 x MUX2:1







2 x MUX2:1



Driver






Driver

יחידה הממוקמת במוצא המערכת הDAC, תפקידה לדחוף זרם או מתח שמועבר דרך התווך למקלט (RX).

קיימים סוגים שונים של דרייברים, נציג שלושה סוגים.


- Voltage mode Driver •
- Current mode Driver •
- Soft Switching Driver •






מבנה הדרייבר


- (כל אחד) נגדים ביציאה (כ Ω כל אחד)
 - 1.2
 m V מתח הספקה של



Voltage mode Driver


אופן הפעולה







Current mode Driver

 R_D במימוש זה קיים בזבוז הספק, הנובע מנגדים









Soft switching Driver

.NMOS / PMOS טרנזיסטור אופטימלית, לכל טרנזיסטור


ובכך מתקבלת לינאריות, תגובה מהירה, ורוחב פס גדול יותר.







Source Follower pre-driver

Source follower




Source follower Improvement






Source Follower pre-driver


.pre-driver המשמש בתור יחידת Source follower מימוש", **soft switching**





Source Follower pre-driver


Source follower Improvement



גרסה משופרת לpre-driver, המבוססת על טכניקה "Active peaking".

source follower מניחת את האות במוצא בתדרים source follower "Active peaking" מגדילה את רוחב הפס, בכך שככל שהתדר עולה האימפדנס של הנגד מפצה על הירדה באימפדנס של הקבל. ובכך מתקבלת ירידה חדה כפי שניתן לראות בשרטוט (קו מקווקוו).

Measurements



Measured output eye at 56, 72, 106.25 and 112Gb/s.

Data rates are representative of CEI 56G, CEI 112G and 400GBASE-KR4. These eyes are generated from a signal path that includes package, trace and cable loss that are compensated using FFE taps and scope EQ.

Performance summary and comparison with state-of-the-art solutions.

	This Work	ISSCC 2018 [1]	ISSCC 2018 [2]	VLSI 2018 [3]
Technology	7nm FinFET	14nm FinFET	10nm FinFET	16nm FinFET
Architecture	DSP-DAC	DSP-DAC	Analog	Analog
Supported Data Rate	10 Gb/s-to-112 Gb/s	112 Gb/s	56 Gb/s, 112 Gb/s	56 Gb/s, 112 Gb/s
Transmit EQ	Up to 7-tap FIR	8-tap FIR	3-tap FIR	4-tap FIR
Serializer	DDR	QDR	QDR	QDR
Transmitter	H bridge	SST	CML	SST
Transmit Swing	1.2 Vppd	0.92 Vppd	0.75Vppd	1 Vppd
Clocking	Shared LC-PLL Local SSRPLL	External	Shared LC Local I/Q gen	LC-PLL
Clock Distribution Frequency & Length	2.25 GHz to 3,625 GHz over 2.1 mm		14 GHz LC PLL 510 um	
Random Jitter	LC PLL 142 fs (RMS) Ring PLL 258 fs (RMS) (Integrated from 4 MHz to 29 GHz)		154 fs (RMS)	LC PLL130 fs (RMS)
Power Consumption (mw)	Transmitter: 118 mW Tx SSRPLL: 45 mW Shared clocking: 12 mW Total: 175 mW	Total:286 mW	Transmiter: 193 mW Clocking:39 mW Total: 232 mW	Total: 345 mW
FoM (pJ/bit)	1.05 pJ/bit w/o clocking 1.56 pJ/bit with clocking	2.55 pJ/bit w/o clocking	1.72 pJ/bit w/o clocking 2.07 pJ/bit w clocking	3.08 pJ/bit with clocking
Area (mm²)	0.193 mm ²	0.183 mm ² Without clocking	0.03 mm ²	0.3825 mm ²

Thank you ©

מקורות

• CMOS Circuit Design, Layout, and Simulation, Third Edition, R. Jacob Baker, 2010, (931 – 985)

• A 10-to-112Gb/s DSP-DAC-Based Transmitter with 1.2V ppd Output Swing in 7nm FinFET, E. Groen, ISSCC, 2020