אמתקדם VLSI ספר פרויקט

מנחים: ד"ר אריאל כהן ומר גדי אורי


14/09/2020 : תאריך הגשה

מגישים: לירן גולן מגישים:

305384869 יואב אשד 305628125 יואב זילברשטיין מאז שהחל האינטרנט כמות המידע שעוברת ברשת מידי יום גדלה בהתמדה. ולכן יש צורך בטכנולוגיות להעברת מידע רב במהירות עצומה.

רכיב המשמש -TX DAC 112Gb/s $1.2V_{ppd}$ output swing בפרויקט בחרנו להתמקד במשדר סמניר מאות אונים (centers שמטרתה להעביר מידע בקצב של 112Gb/s שמטרתה להעביר מידע בקצב של 112Gb/s.

סכמת בלוגים של המערכת




מה זה DAC!

DAC (Digital-to-Analog Converter), הינה יחידה הממירה אות דיגיטלי (בינארי) לאנלוגי (רציף לדוגמה מתח או זרם). יחידה זו חשובה כיוון שהמערכות הטכנולוגיות של היום הן ברובן דיגיטליות, אך העולם בו אנו חיים הוא עולם אנלוגי, ייצוא המידע הדיגיטלי לעולם האנלוגי נעשית באמצעות הDAC הממיר את האות הדיגיטלי לאות אנלוגי אקוויוולנטי.

DAC השרטוט משמאל מתאר פונקציה תמסורת אידיאלית של שמייצג ביטים. $2 \, \mathrm{G}$

כל רצף ביטים מיוצג ע״י רמת מתח שונה, וההפרש בין כל רמות המתח הוא שווה.

כך מקבלים פונקציית תמסורת שקרובה לפונקציה תמסורת אידאלית.



עסרוו פעולת הDAC

N שממפה מילה באורך, DAC הדיאגרמה משמאל מתארת ביטים לאות אנלוגי יחיד.

המתח האופייני במוצא של DAC הוא מתח יחסי בתחום של מתח המתח האופייני במוצא של הוא מתח הרפרנס.

(10 ערך המילה בכניסה (בבסיס-D


N מספר הצירופים האפשריים עבור מילה באורך – מספר – מ

ערך השברי עבור ערך כניסה – $F=rac{D}{2^n}$


מתח המוצא $V_{out} = F \cdot V_{REF}$


(Full-scale voltage) מתח המוצא המקסימלי שניתן לקבל

$$V_{FS} = \frac{2^N - 1}{2^N} \cdot V_{REF}$$



בעמוד הקודם הצגנו DAC תיאורטי, שלא מתקיים במציאות. לכן במציאות עלינו להתייחס לשגיאות שעשויות להתקבל.





$DNL \rightarrow Differentail\ Non\ linearity$


עבור פונקציית העברה אידיאלית, אם נעלה את קוד הכניסה הבינארי בו, הפלט האנלוגי במוצא יעלה בערך אנלוגי של $1\,LSB$

ה המקסימלית של מדרגות הפלט ביחס החסטייה המקסימלית את מדרגות הפלט ביחס חישוב אנלוגי אידיאלי. חישוב הDNL להפרש בין שתי רמות מתח עוקבות במוצא של הDAC

: *DNL* חישוב

$$DNL(i) = \frac{V_{out}(i) - V_{out}(i-1)}{ideal LSB step with} - 1, \ 0 < i < 2^{N} - 2$$

. הגדולה ביותר חאגיאה $D\!N\!L$ מוגדר עייי השגיאה $D\!N\!L$



$INL \rightarrow Internal non linearity$

הגדרה התעברה מקו מוגדרת ההעברה הטטייה של LSB של פונקציית ההעברה מקו ישר. סדר הגודל של הINL תלוי במיקום של הקו הישר הזה, ועל מנת למקם אותו משתמשים בשתי שיטות :

שיטת הקו הטוב ביותר: מספקת לנו מידע על ה offset ושגיאת הגיין ואת מיקום פונקציית ההעברה בצורה של קו ישר, השערוך הטוב ביותר לפונקציית ההעברה האמיתית של הDAC. המיקום המדויק של הקו לא מוגדר ,אבל הגישה הזו מניבה את החזרתיות הטובה ביותר ומשמשת בתור ייצוג אמיתי

שיט נקודת הקצה – בשיטה זו מעבירים קו ישר בנקודות הקצה של פונקציית ההעברה – ובעצם מגדירים מיקום מדויק עבור הקו.

:INL חישוב

$$INL = \left| \frac{[V_D - V_0]}{V_{LSB-IDEAL}} - D \right|, 0 < D < 2^N - 1, INL_n = \sum_{i=0}^n DNL_i$$

כאשר V_{zero} , DACהוא הערך האנלוגיה איניאה האינוגי קוד היציאה האנלוגי V_D הוא הערך האנלוגי המיוצג על ידי קוד היציאה האידיאלי בין שני אותות יציאה עוקבים. $V_{LSB-IDEAL}$ הוא המרווח האידיאלי המייצג אפסים ו

LSB – LEAST SIGNIFICANT BIT

מתייחס לביט הימני ביותר בכיסה.

במוצא. מגדיר את השינוי הקטן ביותר במתח האנלוגי במוצא. LSB

.LSB הוא $D_{
m 0}$

$$1 LSB = \frac{V_{REF}}{2^N}$$

MSB - MOST SIGNIFICANT BIT

מתייחס לביט השמאלי ביותר בכניסה.

אנלוגי במוצא. MSB מגדיר את השינוי הגדול ביותר במתח האנלוגי

$$1 MSB = \frac{1}{2} V_{REF}$$

SNR

יחס אות לרעש מוגדר כממוצע עוצמת האות וממוצע עוצמת הרעש, בתחום תדרים מסוים.

Random Jitter

גייטר הוא הפער בין מחזורי שעון של שעון
אידיאלי לשעון המערכת בפועל, שבמקרה שלנו
ייווצר מאות דיגיטלי גבוה שמומר לאות אנלוגי
נמוך, ובתהליך ההמרה מתווסף למוצא בצורה
רנדומלית אות בתדר נמוך, עקב זמני דגימה לא
מדויקים שנובעים משעון לא מדויק במעגל.
לפעמים משתמשים בגייטר על מנת לתאר את

לפעמים משתמשים בגייטר על מנת לתאר את שגיאות האודיו הדיגיטליות המתפרשות בתור רעש במערכת, כלומר שאחדים ואפסים בקטע אות דיגיטלי יחליפו מקום כתוצאה מרעש

וכתוצאה מכך ישתבש האות ביציאה.

ין נמנעים צוfitters!

מעלים את תדירות הדגימה. ככל שיש יותר נקודות מידע, כך פוחת הסיכוי שתתרחש שגיאה. אם דוגמים בתדר ניקוויסט אז רוב השגיאות יהיו בתדרים גבוהים ולכן ישפיעו פחות על האות במוצא.

COMMON-MODE-REJECTION-RATIO(CMRR)

יחס בין האות הדיפרנציאלי לאות המשוב.

.עבור אידאלי, בו הרעש החש נדחה לחוטין ביחס אידאלי, בו הרעש עבור מצב $rac{A_d}{A_{CM}}
ightarrow \infty$


 A_d בדייכ יותר קטן מאשר, common-יmode gainי - $A_{
m cm}$

. הוא ההגבר הדיפרנציאלי - A_d

$$CMRR = \left(\frac{A_d}{|A_{cm}|}\right) = 10 \cdot \log_{10} \left(\frac{A_d}{A_{cm}}\right)^2 dB = 20 \cdot \log_{10} \left(\frac{A_d}{|A_{cm}|}\right) dB$$

ארכיטקטורות DAC שונות

RESISTOR STRING DAC



הבסיסי ביותר, מבוסס על שרשרת נגדים (2^N) הבסיסי במוצא הוא מחלק מתחים.

 $N:2^N$ נדרש מפענח

<u>היתרון</u> גדול בשיטה זו, תמיד מובטח שהמוצא יהיה מונוטוני.

<u>חסרונות</u>


- תגים פתוחים ורק מתג מחובר ל $1-2^N-2$ מתגים פתוחים ורק מתג אחד סגור. לכן ביישומים בעלי מספר רב של כניסות, יש קיבול פרזיטי גדול במוצא, שגורם להאטה בפעולת הבתרה
- 2. ככול שמספר הכניסות גדל השטח שהמעגל יתפוס יגדל משמעותית.
 - 3. בנגדים זורם כל הזמן זרם ולכן יש בזבוז הספק.


R-2R LADDER NETWORKS

ארכיטקטורה DAC המבוססת על מספר מצומצם של נגדים ביחס ל String DAC

התנגדות המתגים (ΔR) חייבת להיות זניחה אחרת היא תגרום לשגיאה. ניתן לתקן זאת ע״י הוספת התנגדויות (או מתג דמי) השוות לחצי התנגדות של מתג,

 $R' = R + \Delta R$ לכל נגד אופקי.





$D_1D_1D_0$	i _{TOT} (mA)	$v_{out}(V)$
000	0	0
001	0.3125	-0.625
010	0.625	- 1.25
011	0.625 + 0.3125 = 0.9375	- 1.875
100	1.25	- 2.5
101	1.25 + 0.3125 = 1.5625	-3.125
110	1.25 + 0.625 = 1.875	-3.75
111	1.25 + 0.625 + 0.3125 = 2.1875	-4.375


CURRENT STEERING


 $I \longrightarrow I \longrightarrow I \longrightarrow I \longrightarrow I$ Figure 29.9 A generic current-steering DAC.

ארכיטקטורה DAC המבוססת על סכימה של מקורות זרם מדויקים במגוון דרכים.

שיטה אי

 $0 \leq I_{OUT} \leq (2^N-1)I$ תחום הזרם במוצא חסרון בשיטה זו, מצריכה מספר גדול של מקורות זרם.






<u>שיטה בי</u>

הזרם במוצא הוא סכום של מקורות זרם שונים. שיטה זו לא מצריכה שימוש בהרמה ל thermometer שיטה זו לא מצריכה שימוש בהרמה ל code. מספר מקורות הזרם הנדרשים הוא N (גודל המילה הבינארית).

חיסרון בשיטה זו, עבור מספר גדול של כניסות הזרם במצוא עשוי להיות גדול מידי, ועשוי להיות קושי בייצור מקורות זרם בעלי זרמים כה גדולים.

בעיה נוספת היא שגיאה שמתקבלת בזמן מיתוג. מקורות הזרם מחוברים במקביל, לכן אם אחד נסגר ואחד נפתח, יופיע ״glitch״ במוצא.




CHARGE-SCALING DACS

ארכיטקטורה DAC פופולרית, מבוססת על טכנולוגית CMOS.


מערך קבלים בעלי קיבול שונה.

המתח במוצא הוא מחלק מתחים בין הקיבולים.



CYCLIC DAC

ממוש בעזרת מספר רכיבים פשוטים.



בכל מחזור שעון הסוכם מוסיף למעגל משוב מתח אדמה (OV) או את V_{REF} . בהתאם לביט שנמצא במוצא הסריאלי (היחידה הסריאלית בעלת N כניסות, מוציא ביט אחד בכל מחזור שעון). במעגל המשוב האות עובר דרך מגבר בעל הגבר 5.5, בדרכו אל המוצא/ סוכם. רק בתום N מחזורי שעון (כמספר הביטים בכניסה לסיריאלייזר. יתקבל במוצא מתח אנלוגי השקול לרצף הביטים.

מתח המוצא לאחר n מחזורים:

$$V_{OUT}(n) = \left(D_{n-1} \cdot V_{REF} + \frac{1}{2} \cdot V_A(n-1)\right) \cdot \frac{1}{2}$$

 $N_A(0)=0$ [V] מתח המוצא של ה $S\!\!\!/H$ מאותחל

Pipeline DAC

. מעריך N מאריך מחזורי שעון עבור מצריך Cycle converter מצריך

במקום להחזיר את המוצא בחזרה לכניסה בכל פעם, ניתן להרחיב את Cycle convertor שלבים. כל שלב מייצג במקום להחזיר את המוצא בחזרה לכניסה בכל פעם, ניתן להרחיב אחד להמרה. שיטה זו קראת Pipeline DAC אות עובר דרך ב"Pipeline", כל שלב עובד על המרה אחרת (כניסת ביטים שונה), כך שלאחר N מחזורי שעון, בכל מחזור שעון המוצא ייצג המרה אחרת. זאת ארכיטקטורה שיכולה להיות מאוד מהירה.

הגבר המגברים חייב להיות מאוד מדויק בשביל לקבל רזולוציה גבוהה. בנוסף ארכיטקטורה זו משתמשת בN מעגלים של Cycle DAC. לכן המהירות באה על חשבון שטח.

מתח המוצא של n שלבים:

$$V_{OUT}(n) = [D_{n-1} \cdot V_{REF} + V_{OUT}(n-1)] \cdot \frac{1}{2}$$




Figure 29.19 A pipeline digital-to-analog converter.

Clock Cycle	V _{OUT (1)}	v _{OUT(2)}	ν _{OUT(3)}	D_0	D_1	D_2
1	2.5	0	0	1	0	0
2	0	1.25	0	0	0	0
3	<u>2.5</u>	2.5	0.625	1	1	0
4		1.25	3.75		<u>0</u>	1
5			3.125			1

Figure 29.20 Output from the 3-bit pipeline DAC used in Example 29.9.

סוגי משדרים

TAP - FFE

רקע

Intersymbol interference -ISI

בתקשורת, הפרעה בין סימנים היא הפרעה לא רצויה בין סימנים (פולסים) המייצגים את המידע באות הספרתי הנקלט במשדר. הניסיונות להקטין את רוחב הסרט גורמים בהכרח למריחת הפולסים המייצגים את המידע הספרתי שמועבר באות בתחום הזמן. התוצאה יכולה להיות השפעת שארית הפולס (סיבית) הקודם על פענוח הסיבית הנוכחית. ישנם מסננים המאפשרים מצד אחד להקטין את רוחב הסרט ומצד שני למנוע ISI.

שידור ביט, יחד עם הביטים שנמצאים לפניו ואחריו בעוצמה נמוכה ביחס לביט.

Current base transmitter .1

מתבסס על דרייבר עם זרם קבוע בעל רמת רעש נמוכה , למגוון תנאי מתח , כולל קצר. מ בדרך כלל מספק אימפדנס יציאה גבוה לאספקת המתח.

Voltage base transmitter .2

מאוד גדול בעל התנגדות של inverter מבוסס על מבוסס על מתח

בנוי משני הדקים: חיובי ושלילי, כאשר החיובי מוחזק ב1 והשלילי ב0 מתקבל ביציאה 1.

ארכיטקטורת המשדר

אטנת Groen של A 10-to-112Gb/s DSP-DAC שהוצגה במאמר DAC שהוצגה של ארכיטקטורה ארכיטקטורה DAC

המאמר מציג ארכיטקטורה בעלת תדר עבודה גבוה וצריכת הספק נמוכה.

המאמר מתבסס על טכניקה של DSP -DAC, כלומר האקווליזציה של האות מתבצעת על ידי יחידת הPSP. יישום האקווליזציה מתבטס על טכניקה של PIR, כלומר האקווליזציה מתבצע באמצעות חישוב מוקדם של פלט הFIR ואחסון התוצאות בLOOK UP TABLE. בצורה כזו הפלט הנדרש איננו גורר עלייה בצריכת המתח הנדרש לחישוב. באמצעות הLUP, ניתן לחשב את הערכים, לסכום אותם לתוצאה בצורת 7 ביט. לאחר מכן תוצאת 7 ביט זו מועברת ל $2:1~{
m MUX}$, שיוצר שני פלטים בקצב של $56~{
m Gb/s}$


שיפור הSNR : לטובת שיפור הSNR המעגל משתמש בדרייבר מסוג קומון מוד ולווטג׳ סופט סוויצינג׳, הפעול במתח שיפור ה300mVpp לקווי התמסורת המחוברים אליו.


לצורך טיפול בESD ישנם שני סלילים פאסיביים בקצה המעגל שקולטים את טעינת הESD על מנת למזער איבוד ESD מגורם שני סלילים פאסיביים בקצה המשדר לטווח של בין 900mv מגביל את המתח בקצה המשדר לטווח של בין אחזרה. סיום ה Shunt מגביל את המתח של 1.2vpp להשאר בטווח הפעולה שלהם ועדיין להשיג מתח של 1.2vpp.

הערה כללית:

הבדיקות נערכו בטמפרטורה 27°. הפולס הריבועי הוגדר כך:

תדרירות 5GHz





PRE-DRIVER

יחידה הממוקמת בין דרגות Driver ומטרתה למנוע פגיעה ברוחב הסרט ולקבוע את נקודת העבודה לדרייבר, נקודות עבודה ״soft-switching״ שעבורה מתקבל מיתוג מהיר של הדרייבר.

Active peaking, המבוסס על מעגל Super Source Follower, המבוסס על מעגל

במעגל משולבים שני מעגלים המשמשים כPre-Driver, מעגל המבוסס NMOS לצורך פתיחה וסגירה של טרנזיסטור PMOS, ומעגל מבוסס PMOS לצורך פתיחה וסגירה של טרנזיסטור

Source Follower

מעגל בעל הגבר מתח קרוב ל 1 (קטן מ1), משמש לרוב כיימתוודיי בין דרגות.

בעל התנגדות מוצא קטנה, וקיבול קניסה קטן.

מאפקט מילר ניתן לראות שהקיבול אפקטיבי של הקבל בין הכניסה למוצא המגבר קטן, כיוון שמתקיים

$$A_V < 1$$
 כאשר, $C_{in o out} (1 - A_v) < C_{in o out}$

ובך מעגל זה מונע פגיעה ברוחב הסרט.

Active Peaking


Active peaking הינה טכניקה לשיפור רוחב פס, כאשר מוסיפים סליל או רכיבים שמדמים סליל, אשר האימפדנס שלהם מפצה ואף מקזז את האימפדנס של הקיבול במעגל. בתור דוגמא נבחן מגבר מבוסס מעגל common source. נניח כי תגובת התדר באות קטן של המגבר תלויה


רק בקטבים של המוצא שלו.

ההגבר של המגבר הנייל הינו

$$A_{v}(\omega) = \frac{V_{out}}{V_{in}} = -g_{m} \cdot \frac{R}{1 + j\omega RC}$$

כעת , נוסיף למעגל סליל בטור עם נגד עומס שמייצג את התנגדות הסליל במקביל לנגד והקבל המקוריים.





האימפדנס של הענף שהתווסף למעגל עולה עם התדר, ומקזזת חלקית את האימפדנס של רשת התדר, ומיצרת בערך גיין קבוע על טווח תדרים רחב יותר, ולכן משפרת את רוחב הפס. ניתן לראות גם לפי פונקציית ההעברה של המגבר המשופר, שכעת יש לה עוד אפס ועוד קוטב ביחס לזו של המעגל הראשון.

$$A'_{v}(\omega) = \frac{V'_{out}}{V_{in}} = -g_{m} \cdot \frac{R_{L} + j\omega L}{\left(1 + \frac{R_{L}}{R}\right) + j\omega\left(\frac{L}{R + R_{L}C}\right) - \omega^{2}LC}$$


בפקטור בפקטור בפקטור בער היות בטוח בטוח בטוח בטוח בטוח בטוח בטוח צריך בפקטור צריך בער אות לב לכך א R_L בריך לשים לב לכל של מחגיין המקורי. של R_L

<u>מפרט</u>


	min	max	Units
Supply voltage	1.14	1.26	[V]
Output voltage	1.14	1.26	$[V_{pp}]$
Power	-	15	[mW]
BW	6	7	[GHz]
Temperature	0	110	[°C]
Random Jitter	-	600	[fs]
SNR	-30	-	[dB]
Input capacitance	0.19	0.21	[pF]
Swing	300	400	[mV]
output capacitance	0.15	0.25	[pF]

Pre-Driver NMOS

שרטוט



מעגל בדיקה



1. DC Response

• <u>Saturation</u>

Point	Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Vdsat ×	Filter	Filter	Filter	Filter
Parameters: Fo	ap=0					
1	project:preDrive	Vdsat_M0:13	181.5m	< v("I0.NM0:vds"		pass
1	project:preDrive	Vdsat_M20:33	170.1m	< v("I0.NM1:vds"		pass
1	project:preDrive	Vdsat_M100:113	169m	< v("I0.NM2:vds"		pass

• DC Output Voltage

Point	Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	DC ×	Filter	Filter	Filter	Filter
Parameters: F	cap=0					
1	project:preDrive	DC_outputVoltage	329.5m			

• <u>Power</u>

Point	Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Power ×	Filter	Filter	Filter	Filter
Parameters: Fo	cap=0					
1	project:preDrive	Power	12.96m	< 15m		pass

Rout

ro_M1	884.1	$R_{out} =$
ro_M2	851.8	
gm_M2	6.784m	$R_2 = 5$

$$\begin{split} R_{out} &= \frac{r_{o_M2} + R_2}{1 + g_{m_M2} \cdot r_{o_M2}} \parallel r_{o_{M1}} \approx 162.7 \; \Omega \\ R_2 &= 500 \; \Omega \end{split}$$

2. AC Response

• Band width


Point	Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	bandwidth ×	Filter	Filter	Filter	Filter
Parameters: ca	ap=0					
1	project:preDrive	bandwidth(Gain 3 "low")	4.758G	range 5G 8G		near
Parameters: ca	ap=1p					
2	project:preDrive	bandwidth(Gain 3 "low")	17.25G	range 5G 8G		fail


active peaking שורה 1 ללא

שורה 2 עם active peaking, מתקבל רחוב סרט גדול יותר.

רוחב הסרט חורג מהגדול הנדרש במפרט, כיוון שדרגה זו היא חלק משרשת של דרגות שחלקן בעלות רוחב צר מהרחוב סרט של דרגה זו, רוחב הסרט במוצא יעמוד בדרישות.


Gain






3. Transient Response

• plot




• Input Capacitance




PMOS Pre-Driver

Draw



Test bench



1. DC Response

• <u>Saturation</u>



DC Output Voltage



• <u>Power</u>

Point	Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Power ×	Filter	Filter	Filter	Filter
Parameters: F	Pcap=0					
1	project:preDrive	Power	2.275m	< 15m		pass

• Rout

ro_M1	1.53K	R_{oi}
ro_M2	1.405K	
gm_M2	5.757m	

$$R_{out} = \frac{r_{o_M2} + R_2}{1 + g_{m_M2} \cdot r_{o_M2}} \parallel r_{o_{M1}} \approx 152 \,\Omega$$

2. AC Response

• Band Width


Point	Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Band width ×	Filter	Filter	Filter	Filter
Parameters: ca	ap=0					
1	project:preDrive	Band Width	4.557G	range 5G 7G		near
Parameters: ca	ap=1p					
2	project:preDrive	Band Width	11.15G	range 5G 7G		fail

active peaking שורה 1 ללא

.active peaking מורה 2 שורה


מתקבל רוחב סרט גדול מהמוגדר במפרט. הסבר זהה להסבר שניתן עבור המימוש NMOS.

• Gain




. בשרטוט ניתן לראות כיצד פעולות הactive peaking מגבירה תחום תדרים


• Gain [dB]



3. Transient Response



• Input Capacitance




DRIVER


יחידה זו ממוקמת במוצא המערכת של ה-DAC המשתמשת בטכנולוגית CMOS, תפקידה לדחוף זרם או מתח שמעובר דרך התווך למקלט.


יחידה זו מחולקת לשלושה תתי בלוקים: Pre driver, driver, ESD נחידה זו מחולקת לשלושה של יחידה זו ונבחן את עקרון הפעולה שלהם. נבחן את תתי הבלוקים של יחידה זו ונבחן את עקרון הפעולה

סוגי DRIVERS.

קיימים סוגים שונים של דרייברים:







מתארת דרייבר מסוג " Current mode

עקרון הפעולה של דרייבר מסוג TURRENT MODE DRIVER

מצבי הפעולה של הדרייבר [Transmitter] תמונה מספר ימין, נניח לשם הפשטות כערכי הנגדים של הדרייבר שאופים ל-0.

המערכת עובדת בהצלבה כלומר ייתכן שתי מצבים אפשריים בלבד:

- מצב פעולה ראשון מתח נמוך לטרנזיסטור השמאלי ומתח גבוה לטרנזיסטור ימני: (a
- . כניסת מתח נמוך אל טרנזיסטור השמאלי גורם לכך שהטרנזיסטור במצב קיטעון.
 - $Vout_1 = Vdd IR \cong Vdd$ המתח המצוי ביציאה המתח. b
 - . כניסת מתח גבוה אל טרנזיסטור ימני גורם לכך שהטרנזיסטור פתוח להולכה.
- .d המתח ביציאה נקבע ע"י מקור הזרם, וכתוצאה מכך מתח היציאה תלוי במקור זרם זה, נקרא לו Vout2.
 - מצב פעולה שני מתח גבוה לטרנזיסטור הימני ומתח גבוה לטרנזיסטור השמאלי: עובדת באותה תצורה (b כמו במצב פעולה ראשון.

היחין מאחר שיש 2 מצבי פעולה ניתן להבחין כי אחר איש 2 מאחר שיש 2 מאחר להבחין כי היחידה כלומר לומר אויחידה כלומר כלומר לומר אויחידה עובדת בתצורה דיפרנציאלית כלומר $V_{vk}=2V_{cm}$

VOLTAGE MODE DRIVER עקרון הפעולה של דרייבר מסוג

נתבונן בתמונה מספר שמאל הבנויה מצמד של טרנזיסטורים מסוג NMOS ו-PMOS בעלי 2 כניסות המחוברים לכל צמד בהתאמה.

המערכת עובדת בהצלבה כלומר ייתכן שני מצבים אפשריים בלבד:

- [X] מצב פעולה ראשון הענף השמאלי בתמונה מספר (1
- כניסת מתח אפס אל הטרנזיסטורים הנמצאים בענף השמאלי
- . טרנזיסטור אחול פתוח במצב פרטעון. פתוח להולכה, פתוח אחול פתוח פתוח שרנזיסטור שרנזיסטור .b
 - VDD-VT המתח המצוי ביציאה מתחיל להיטען עד למתח. מ
 - מניסת מתח גבוה אל הטרנזיסטורים הנמצאים בענף הימני .d

- פתוח להולכה. Nmos במצב קיטעון, וטרנזיסטור Pmos פתוח להולכה.
 - .f הזרם ביציאה נפרק לאדמה ולכן מתקבל מתח אפס.
- 2) מצב פעולה שני מתח גבוה לטרנזיסטורים בענף הימני ומתח נמוך לטרנזיסטורים בענף השמאלי: עובדת באותה תצורה כמו במצב פעולה ראשון.

היחידה עובדת מאבר מצבי פעולה ניתן להבחין מאחר מאחר מאחר ליתול כלומר מיתן להבחין מיתן מאחר מיש 2 מצבי פעולה ניתן להבחין כי $V_{vk} = 2V_{cm}$

Soft switching & Voltage mode Driver – מבנה המערכת

בסעיף זה נסקור את מבנה המערכת של הדרייבר שאיתו בחרנו לעבוד. [המסומן בכחול]

יחידה זו עובדת בצורה דיפרנציאלית. הבנויה מ-4

כניסות שונות כאשר

הכניסות העליונות טרנזיסטורים

pre -הם המוצא של יחידת M1, M2

Pmos העליונה המורכבת מטרנזיסטורי driver

הם M3, M4 הכניסות טרנזיסטורים התחתונות


התחתון pre driver התחתון

Nmos המורכבת מטרנזיסטורי

המוצא של יחידה זו מורכבת מ2 יציאות

חוברות (VCMעליות (בעלי הפרש בעליות (בעלי הפרש

ESD-לבלוק ה



Driver

הערה: שימוש בשיטת ה-soft switching מאפשרת

עבודה סביב נקודת עבודה אופטימלית, לכל

.NMOS/PMOS טרנזיסטור

ובכך מתקבלת לינאריות, תגובה מהירה, ורוחב פס גדול יותר

מתארת את המבנה הכללי של הדרייבר העובד בתצורה של "Soft switching" ואת אופן הפעולה של יחידה זו.

DRIVER-עקרון הפעולה של ה

 $V_{low} = 0 \; V_{high} = 1.2$: מצבי פעולה, נדגים את הצורה הבסיסית ביותר עבור מתחי מצבי פעולה, נדגים את לדרייבר ש

- :[X מצב פעולה ראשון [הענף השמאלי בתמונה מספר (3
- pre driver- מיציאות של מיציאות M3 ואל טרנזיסטור M1 ואל טרנזיסטור פניסת מתח אפס אל טרנזיסטור
 - . טרנזיסטור M1 פתוח להולכה, וטרנזיסטור M1 במצב קיטעון.
 - VDD-VT המתח המצוי ביציאה מתחיל להיטען עד למתח.
- pre driver-סטור אל מיציאות מתח מרטור M2 ואל טרנזיסטור אל מיציאות מתח מתח .d
 - הולכה. M4 במצב קיטעון, וטרנזיסטור M4 פתוח להולכה.
 - f. המתח המצוי ביציאה נפרק לאדמה ומתקבל מתח אפס.
- מצב פעולה שני: [ענף ימני בתמונה מספר X]: עובד בצורה זהה למצב פעולה ראשון, רק שעבור כניסות מתח אל הטרנזיסטורים יהיו הפוכות אחת מהשנייה. כלומר, כניסת מתח גבוה עבור טרנזיסטור M1 וטרנזיסטור M2 וטרנזיסטור M3 וטרנזיסטור M4 וטרנזיסטור


כך שבסהייכ המערכת עובדת בהצלבה ובצורה דיפרנציאלית כאשר הפרשי מתחים בין היציאות של הדרייבר יהיה בעלי מתח $V_{\rm CM}$

בדיקת התכנות ונכונות לוגית של דרייבר מסוג Soft switching & Voltage mode Driver בדיקת

DRIVERS ההבדלים בין סוגי

-	Current mode driver	Voltage mode Driver
הספק	צריכת הספק גבוה בעקבות מקור	צריכת הספק נמוכה יותר מאשר
	זרם.	Current mode
התנגדות יציאה	קל יותר לשלוט על התנגדות	
1	היציאה	

שרטוט



בדיקות הדרייבר נעשות יחד עם ESD במהלך האופטומזציה, במשך הספר.


ESD

הסבר: מעגל הפרוטקשן ESD נועד להגן על כלל המעגל מנזקי ESD , ע"י פריקת זרם באופן בטוח. עקרון פעולה מעגל ESD:

- -המעגל נמצא במוצא המשדר, וקולט ממנו את הזרם/מתח ביציאה של הדרייבר.
- -הזרם עובר דרך משרן ראשון ונגד טעינה, כאשר המשרן משמש בעצמו להגנת ESD על המעגל. ההגנה של המשרן מתבטאת בכך שהוא מתאם את העכבה של הדיודות עם שאר המעגל.
- -על הקו שדרכו הזרם עובר למוצא יש צבת הגנה של ESD , שכל עוד המתח על הקו נמצא ברמת מתח מסוימת ,הצבת תאפשר לזרם לזרום בו , וברגע שתהיה עלייה מעל מתח מוגדר מראש (כלומר מתרחש אירוע ESD) , הדיודות בצבת יפתחו ויטפלו בזרם העודף. ברגע שהמתח ירד מתחת למתח הסף , הדיודות יסגרו והזרם ימשיך לעבור במעגל.
 - הזרם יעבור בסליל נוסף שיתאם בין העכבה של הדיודות ליציאה מהמעגל,
 - בכך ימנע נזק למעגל.

:מודל התנהגותי

כאשר מתבצעת פריקת ESD לפי ה charge device model , מצופה לראות במוצא המעגל פיק של זרם בגובה כמה עשרות אמפר, שדועך במהירות בפרק זמן של כמה ננו שניות.



.charge device modelה בסימולציית ESD PROTECTION פריקה במעגל

פריקה של הקפיצה בזרם בזמן אפסי מראה שהמעגל מטפל באירוע ESD בצורה יעילה ומהירה ובכך מונע נזק למעגל. אפשרויות מימוש ועיצוב סכמטי :

ישנן שתי גישות עיקריות להגנת ESD במעגל: שיפור של הרכיבים הלא מוגנים במעגל, או הוספת רכיבים ייעודיים על מנת להסיט את המטען ולרסן את המטען. רוב המעגלים משתמשים בשילוב של שני השיטות הנ״ל.

במימוש שעליו התבססנו מדובר על השיטה השנייה, הוספת רכיבים ייעודיים למעגל.

אלמנט הגנה טוב ימזער את המתח הנכנס/יוצא מהמעגל, וכן יהיה בעל אימפדנס נמוך. זה יאפשר למטען הסטטי להפרק דרך האלמנט ולא דרך המעגל ובכך להגן על המעגל מנזק. אלמנט ההגנה צריך להיות בעל יכולת לטפל במקרים מרובים של ESD תוך כדי שהוא מגן על המעגל וכן לא נהרס בעצמו. אלמנט הגנה כזה הוא מהדק (CLAMP).

ניתן למיין מהדקים לשני סוגים, סטאטי ודינאמי.

המהדקים הסטטיים מתאפיינים במתח או זרם יציב. הם מופעלים מעל רמת מתח מסוימת, וכאשר המתח המגיע מהמעגל עובר את המתח הנ"ל, המהדק מוליך זרם עד שהמתח מהמעגל יורד מתחת למתח הסף של המהדק. מהדקים דינאמיים מתאפיינים בתגובה מהירה יותר לשינויי מתח, כאשר הם מופעלים בזמן קצר ביותר לאחר מכן נפרקים לאט, תמיד בזמן קבוע, שנקבע על ידי קבוע RC.

יתרונות של מהדקים סטטיים: תופסים פחות מקום בדרך כלל ופחות מורכבים ליישום.


חסרונות: יכולים להיות מופעלים בטעות כאשר מסופק מתח למעגל , מה שיגרום לזרם גדול ויציב שיוכל לגרום נזק למעגל.

יתרונות של מהדקים דינאמיים : זמן תגובה מהיר יותר, יכולת לטפל באירועי ESD גדולים יותר.

חסרונות: יכולים להיות מופעלים בטעות, אפילו על ידי רעש, ואם הם מופעלים בטעות הם יכולים לשבש את פעולת המעגל, וכנראה להרוס אותו.

במימוש עליו התבססנו במאמר, ישנו מהדק סטטי בצורת דיודה.


דיודה היא אלמנט הגנה בסיסי, עם יתרון של גודל קטן, וכן חסימה של זרם עבור מתח אחורי או שמירה על זרם נמוך בהולכה הפוכה על מנת למזער בזבוז אנרגיה.




מעגל הגנה ESD כפי שמופיע במאמר

<u>מפרט</u>

	min	max	Units
Supply voltage	1.14	1.26	[V]
Output voltage	0.95	1.05	$[V_{ppd}]$
Power	-	-	[mW]
BW	6	7	[GHz]
Resistor	99	101	[Ω]
Diode capacitance	285	315	[fF]



מעגל בדיקה




נרצה לראות כי המעגל מקיים את פעולתו , וכן עומד במפרט אשר הוגדר בתחילת הפרויקט. נשים לב כי הסימולציות לא מתיישבות בצורה עקבית עם המפרט שהוגדר, יש הגעה לרוחב פס הרצוי ויש הגעה לקיבול הדיודות הרצוי , אך לא עבור מספר אחיד של דיודות.

: עבור אופן פעולה

- ביצוע של סימולציית טרנזיאנט עם מקור פולסים שמדמה את הקלט, מגיע מהדרייבר לטובת בדיקת אופן פעולת המעגל.

לבחינה ,למעגל הוכנסו שני פולסים (זאפים)בעלי מתח של 500m V ולאחר מכן הוכנסו למעגל שני פולסים בגובה 500m V

בדיקת הESD





סריקת טרנזיאנט על הנגדים במעגל , עבור שתי התנגדויות שונות, זרם מול זמן.

ביצוע של סימולציית AC לווידאו רוחב בפס במוצא הESD לווידאו רוחב בפס במוצא הביצוע של הימולציית

. גרף בימולציית AC מתח מול תדר למציאת רוחב פס. strp בים. 2 גרף בימולציית

- ביצוע של סימולציית טרנזיט על מתח כדי למצוא את קיבול הדיודות במעגל ולראות שהוא עומד בדרישות המפרט.





גרף 3: זרם מול נגזרת של מתח לפי זמן.

ניתוח תוצאות , מסקנות והשוואה לפתרונות אחרים.

לאחר עריכה של עשרה טסטים שונים אספנו את התוצאות לטבלה והן כדלהלן:

Number of diodes Per side	Bandwidth 0	I out	Capacitance
1	20.91 <i>G</i>	2.654 <i>A</i>	254.75 <i>fF</i>
			- 252f.357f
2	20.73 <i>G</i>	2.579 <i>A</i>	262. fF - 267.35fF
5	20.15 <i>G</i>	2.381 <i>A</i>	311.553 <i>fF</i>
			- 284.206 <i>fF</i>
10	19.42 <i>G</i>	2.091 <i>A</i>	318.653 <i>fF</i> , –382 <i>fF</i>
25	16.59 <i>G</i>	1.555 <i>A</i>	407 <i>fF</i> – 579 <i>fF</i>
50	13.05 <i>G</i>	1.2 <i>A</i>	517.058 <i>fF</i>
			- 1057 <i>fF</i>
75	10.57 <i>G</i>	0.991 <i>A</i>	592.98 <i>fF</i>
			- 643.97 <i>fF</i>
100	8.798 <i>G</i>	0.849 <i>A</i>	647.46 <i>fF</i>
			- 1210.6 <i>fF</i>

136	7.007 <i>G</i>	0.707 <i>A</i>	703.6fF - 1357fF
200	5.037 <i>G</i>	0.547 A	765.76 <i>fF</i>
			- 1461.7 <i>fF</i>

זיהינו כי קיים קשר ישיר בין מספר הדיודות לרוחב הפס, וככל שהוספנו דיודות למעגל, כך רוחב הפס הלך והצטמצם בהתאם. מספר הדיודות המירבי שיכלנו לשים במעגל מבלי לפגוע ברוחב הפס שלו הינו 272 דיודות, 136 דיודות בכל צד של המעגל.

מגרף אחד ראינו כי המעגל עובד כפי שציפינו. עבור כל פולס ניתן לראות פולס גדול של זרם , שנמשך במשך כמה ננו שניות ולאחר מכן הזרם יורד לאזור האפס אמפר. הכנסנו שני פולסים וקיבלו שני פולסים של זרם.

מהגרף השני ראינו כי עבור 136 דיודות בכל צד, המעגל מצליח לספק רוחב פס של 7GHz, כלומר המעגל עומד בדרישות המפרט.



מהגרף השלישי ניתן לראות כי קיבול הדיודות עומד בדרישת המפרט ואיננו חורג מהערך המקסימלי של 315fF .

1. יחידת המרבב- Mux

1.1 מבוא

המרבב (Mux) הוא התקן אלקטרוני הבוחר את אחת הכניסות מערוצי הקלט (I1,I0) ומעביר (Mux) אותה למוצא (Out), בהתאם לערך הכניסות $\underbrace{}^{\text{out}}$ = $\underbrace{}^{\text{out}}$

$$\begin{array}{c|c} I_0 & & \\ \hline I_1 & & \\ \hline sel & & sel \end{array}$$

תמונה מספר 1– מרבב פשוט, בעל 2 כניסות ויציאה תמונה מספר -1

ניתן לחשוב עליו כמתג, כפי שניתן לראות בתמונה,

כאשר בכל פעם בוחר ערוץ יחיד בין הכניסות השונות.

ישנם סוגים שונים של מרבבים שאחד מהם הוא המרבב מסוג TDM


כלומר ריבוב חלוקת זמן (Time-division multiplexing)

מרבב זה מחלק את הזמן לחלונות זמן קצרים, כאשר כל חלון זמן מוקדש להעברה של המידע שהתקבל בערוץ כניסה מסוים. המרבב צובר את המידע המגיע מכל ערוץ וערוץ, ומוציא את מידע שנצבר מערוץ-כניסה מסוים רק כשמגיע הזמן המוקדש לאותו ערוץ-כניסה.

: ניתן לראות זאת באיור הבא

בכניסות של הmux מתקבל שני מקורות שונים (הירוק והאדום) , כאשר הנתונים עוברים בקצב לא מתואם.

> ניתן לראות מצד ימין שני מקורות מרובבים יחדיו ב-TDM על ציר זמן אחד.



(TDM) מרבב חלוקת זמן – 1.1


$Half-rate\ Mux$ טכנולוגית

המהירות הרגילה, של Full-rate המהירות

מוגבלת עייי התדר המקסימלי של השעון.

כדי להגביר את קצב המידע , ניתן במספר פאזות של שעון.

בטכנולוגית *Half-rate* משתמשים ב-2 פאזות של שעון בנפרד כפי שניתן לראות בתמונה. [אם נתבונן בקו האדום המקווקו]



0.5Rate מרבב העובד בטכנולוגית – מרבב העובד חמונה מספר

עבור מחזור של שעון בודד, פעם אחת יש עברת נתונים מ $data_o$ כאשר כאשר נמצא בעליית שעון ומצא בירידה שעון מכונים מ clk_0 בירידה. פעם אחרת, יש העברת נתונים מ $data_e$ כאשר כאשר מתקבל בירידה שעון יחיד. מתקבל בעלייה. בכך, הצלחנו לנצל את השעון לבצע שתי העברות נתונים במחזור שעון יחיד. מתקבל ביציאה, האות המרובב של שתי הכניסות המתוזמן על פי השעון Clk_0


1.2 יחידת המרבב (2:1MUX) במאמר ותפקידו במעגל

המשלב $\mathcal{C}mos-rac{1}{2}\mathit{Rate}$ המרבב שממומש במאמר ממומש בטכנולוגית

האתגר שהיו צריכים להתמודד איתנו הוא הגבלת המהירות של השעון במעגל.

המטרה היא העברת המידע המתקבל מיחידות הקודמות (64: 2 ומרבב 64: 2 אל הדרייבר, במהירות כפולה ממהירות השעון.

תצורת המימוש שבחרו בו היא מהתצורה הבאה:



0.5Rate מרבב העובד בטכנולוגית – 1.3 מחנה מספר


המתאימה הכחולה) איש שתי יחידות האחת מתצורה NMOS (המופיעה במסגרות הכחולה) ניתן להבחין שיש שתי יחידות האחת מתצורה $Pre\ driver$ של ה-Pmos של ה-Pmos

(2:1MUX) אופן הפעולה (1.3

כדי להבין את אופן הפעולה של המערכת נתבונן ביחידת ה המערכת:


(1 נתבונן החלק הימני(יחידת 1

- לשם הפשטות: נניח שלכל הטרנזיסטורים אשר מחוברים Vg=0 למקור זרם, בעלי מתח
 - הטרנזיסטורים התחתונים נמצאים במצב קיטעון.



Level עם 0.5Rate תמונה מספר 0.5Rate מרבב העובד בטכנולוגית

- V=1200mv נתבונן בטרנזיסטורים העליונים המחוברים למתח
 - נשים לב לשתי דברים:
 - סטורים מושכים את האות כלפי מעלה 🔾 🔾
 - נמצאים ברוויה ומגדלים את \circ רוחב הסרט Active
 - תפקיד הטרנזיסטורים התחתונים •
 הוא למשוך את האות כלפי מטה.



תמונה מספר 1.6 – יחידת

1 יח' 1.5 תמונה מספר

ביתן לראות כמתח –* Level shifter

ההזנה של יחידת המהפך נמוך מאשר היחידה הימנית, בכך נחסוך בהספק (כי הרכיבים צורכים מתח נמוך מאשר המעגל השני).

(2) נתבונן החלק השמאלי (יחידת המהפך)

היחידה מורכבת ממהפך - 2 טרנזיסטורים

התחתונים וטרנזיסטור העליון המשמש כמתח הזנה למהפך, כאשר הטרנזיסטור בהולכה.

<u>פעולת היחידה:</u>

- : עבור מתח D(n) נמוד
- . עבור ירידת שעון ב- Clk נקבל ביציאה עליית שעון. \circ
- עבור עליית שעון ב- Clk נקבל ביציאה ירידת שעון. \circ
 - כלומר בסה״כ נקבל שהאות ביציאה הוא תמונה הפוכה של האות בכניסה.



- : עבור מתח D(n) גבוה •
- פתוח במצב קיטעון. \circ
- Out! = 0מכאן, המהפך את אות הזנה , ולכן אי הפוך את אקבל מתח מכאן. \odot
- כפי שהצגנו (תמונה מסי 1.4) נקבל את עתי היחידות (תמונה מסי שהצגנו (תמונה מסי 1.4) בתמונה מסי 1.2.

אופן הפעולה של כלל המעגל


- $S-_{PMOS}$ ישנם שתי יציאות בלבד $S+_{PMOS}$ ישנם שתי
- כאשר כל יציאה מחוברת לשתי טרנזיסטורים המחוברים ליחידות מהפך בעלי מידע שונה ושעונים שונים
- כפי M1, M2 כניסה אבור כניסה $S+_{PMOS}$ הכניסה כניסה כניסה לדוגמה עבור כניסה שניתן לראות בתמונה 1.5 , טרנזיסטור M1 מחובר ליחידת מהפך כאשר בכניסה

$$Vg_{inverter} = clk(0)$$
ו ו $D(n-1)$

 $Vg_{inverter} = clk(180)$ טרנזיסטור M2 מחובר אל מחובר אל

1. נשים לב שכל פעם טרנזיסטור אחד נמצא במצב הולכה עבור יציאה בודדת (מאחר והשעון נמצא בפאזות הפוכות). כך, שבמוצא D(n-1) ו- ו- ו- מתקבל שילוב של מתקבל מידע מן $S+_{PMOS}$ לדוגמה עבור כניסה

> עבור היחידה המחוברת לM2, מאחר שהמידע בירידה ישנה אפשור להעברת המידע דרך יחי (Dו המהפך, השעון (clk 180) מעובר דרך המהפך, כך שביציאה מתקבלת יציאה הופכית, וכפי שניתן $\overline{clk\ 180} = 1$ לראות שהיציאה נדגמת כאשר D(n-1) ובצורה דומה מתבצעת הדגימה עבור




תמונה מספר 1.8 – דוגמת הרצה של המרבב.

(Mux) שרטוט 1.4

:תכנון ראשוני

את המרבב תכננו בשני אופניים , כאשר התחלנו עם המימוש המוצג במאמר, להלן שרטוט




תמונה מספר 1.8 – תכנון ראשוני של יח' המרבב על פי המאמר.

במהלך פגישה עם אריאל, עלתה הצעה לתכנן מרבב המבוסס על Pass gate.

<u>תכנון שני:</u> 1.4.2


התחלנו בבניית מרבב העובד בתצורה של Half-rate בעל 2 כניסות ו-2 יציאות. NMOS התשמשנו בPMOS העובד בקומבינציה עם טרנזיסטור PMOS התשמשנו במקביל אובד בקומבינציה טובה עבור מתחים נמוכים ו PMOS עובד בלוגיה טובה עבור מתחים גבוהים.

pass gate: סימבול: של



.pass gate סימבול – 1.9 חמונה מספר


2. סכמה: של הpass gate מוצגת בתמונה הבאה



.pass gate סכמת – 1.2.0 חמונה מספר


: בעזרתו בעזרת ה-pass gate בעזרתו ובעזרת מהפך בנינו את המרבב, ניתן לראות

1. סימבול: של המרבב מוצגת בתמונה הבאה



.mux סימבול – 1.2.1 מונה מספר


2. סכמה: של המרבב מוצגת בתמונה הבאה



תמונה מספר 1.2.1 – **סכמה:** של המרבב

סימולציה – ביצענו סימולציה פונקציונלית למרבב, כאשר השעון משמש כבורר בין (Date2) למידע (Date2) בצורה זו אנו מרווחים מהירות מאחר שאנו עובדים בתצורה של half-rate.


להלן השרטוט של מערך הבדיקה ותוצאת הטסט



תמונה מספר 1.2.2 – **מערך בדיקה:** של המרבב

Transient Response :הטסט

מטרת הטסט: בדיקה פונקציונלית של המערכת



תמונה מספר 1.2.1 – **תוצאת טסט:** של המרבב

הסבר הבדיקה: המיתוג מתבצע ע"י שעון יחיד (הפועל ב2 פאזות - עליית שעון וירידת שעון) ובכל זמן מחזור של שעון ישנה העברת מידע כניסת ערוץ חזור Data למוצא Data וכן העברת מידע מכניסת ערוץ Data 2 למוצא Data 2

ניתוח תוצאות : ניתן לראות מן הגרף בזמנים 3[ns]-6[ns] שמתקיימים בהעברת מידעעבור ניתוח תוצאות : ניתן לראות מן הגרף בזמנים 7[ns]-10[ns] את העברת המידע בעליית השעון. ובאופן דומה, עבור הזמנים של Data~1 המתקבל עם העלית השעון היוצא מן המהפך.

מסקנות: ניתן להבחין כי מבחינה פונקציונלית המעגל אכן מעביר את המידע אל הערוץ הייעודי, אך ניתן להבחין בקפיצות של שתי היציאות. אנו מניחים כי קפיצות אלו נובעות מקיבולים.

בהמשך, היינו רוצים לבדוק שכאשר אנו מקצרים את היציאות נקבל שרשור של המידע.

למידה מהתנסות בפרויקט

במהלך הפרויקט נתקלנו באתגרים מגוונים, שנבעו מהצורך לעמוד במפרטים שהגדרנו, למדנו שקיים טרייד אוף בין הדרישות השונות של המעגל ושקיים פער בין התיאוריה לסימולציה / מציאות.

ביבליוגרפיה

- A 112Gb/s 2.6pJ/b 8-Tap FFE PAM-4 SST TX in 14nm CMOS
 - Current steering DAC Alexander Freiman
- ADC Based Serial Links Design and Analysis Samuel Palermo
- A 10 to 112Gb/s DSP -DAC-Based Transmitter with 1.2 V_{ppd} Output Swing in 7nm FinFET ESD Protection Device and Circuit Design for Advanced CMOS Technologies .4

 - oleg Semenov, Hossien Sarbishaei, Manoj Sachdev
 - Introduction to Digital to Analog Converters (DAC) Componetes 101
 - CMOS Circuit Design, Layout, and Simulation, Third Edition, R. Jacob Baker, 2010
 - Charged Device Model (CDM) ESD Testing: Getting A Clearer Picture Barry Fernelius