多通道传感数据无损压缩系统

AMD 自主选题初级组　PYNQ-Z2　unified-v1

摘要

面向多通道传感数据回放中的存储与传输开销，本作品在 PYNQ-Z2 开发板上实现了 FPGA 与 ARM 协同的无损压缩系统。系统以 1 至 4 路 16 位整数采样为输入，在同一 Overlay 内集成四路 1024 点预测与 Rice 及四点分组编码核心，以及 8192 点 LZ77 匹配核心。ARM 负责输入快照、动态 Huffman 编码、完整候选择优、自描述文件组帧及校验，双 DMA 和双缓冲用于组织连续任务。每个任务均计算原小块混合方案、大块方案和原始回退，按包含帧头的实际字节数比较，不按历史结果跳过候选。

在 55 份既有记录、共 11972466 个通道采样点上，完整压缩文件相对于约定 int16 输入的加权空间节省为：家庭电力 55.08%、家电能耗 79.57%、BIDMC 生理波形 61.31%。另对预先固定的 9 份 MIT-BIH 与 ECG-ID 记录、共 4020000 点开展外部验证，全部逐点还原。系统实现占用 20669 个 LUT、24515 个触发器和 49 个 BRAM36 等效块，两个核心分别运行于 66.67MHz 和 50MHz。30 分钟连续回放完成 2280 个文件，逐点校验无错；实际 DMA 映射与物理地址保持稳定，但全系统 CmaFree 下降的来源尚未完全定位。

作品提供中文桌面工作台、离线解压、历史归档、RTL 仿真、可复现构建脚本及公开源码。当前成果验证了文件回放下的完整软硬件链路；统一版以更多候选计算换取空间收益，尚不具备端到端加速、实体 ADC 实时采集、功耗或 ASIC 结果。

第一部分　作品概述

1.1 功能与特性

系统支持 1 至 4 路 int16 采样的 NPZ 或整数 CSV 导入、通道勾选、板卡连接检查、真实板端压缩、电脑逐点复核、独立解压及历史回看。压缩核心按通道和任务块配置，支持 1024 点原生候选与最多 8192 点的大块候选；尾块按实际点数处理。结果文件包含通道总点数、模式、序号和双层 CRC，可检

查截断、损坏及完整尾帧丢失。原始回退限制编码载荷的膨胀，文件头与帧头仍有固定开销。界面显示原始与还原波形、误差、空间节省、两种计时和静态设计资源。

1.2 应用领域

面向保留数字原值的边缘数据归档与回放，可用于家庭电力时序、家电能耗记录及生理波形等数据的压缩存储和传输前处理。系统不依赖某一种传感器，也不把低频能耗记录等同于高采样率电压电流波形。现阶段验证对象为公开数据文件，经软件读入后送入板卡；尚未接入实体 ADC。无损范围为约定的 int16 采样值及其缺失值标记，不承诺恢复 CSV 的原始文本拼写、时间戳或未纳入压缩接口的附带信息。

1.3 主要技术特点

同一 Zynq 设计内配置两类编码核心，PS 经独立 HP0 和 HP1 数据通路调度，GP0 承担寄存器控制；两路 DMA 可同时在途。小块路径保留通道内前值和趋势预测、Rice 及四点分组编码；大块路径由 PL 生成 LZ77 令牌，再由 ARM 完成自适应 Huffman。系统比较同一段原值对应的完整最终帧长度，多帧小块方案与单帧大块方案公平择优。自有快照、双缓冲所有权、超时与复位流程共同保证连续调度和异常恢复。四个原生核心驻留不等于四路始终满载。

1.4 主要性能指标

项目	实测或实现结果
平台与输入	PYNQ-Z2 1 至 4 路 int16
时钟	LZ77 66.67MHz 原生 50MHz
加权空间节省	电力 55.08% 家电 79.57% 波形 61.31%
设计占用	LUT38.85% FF23.04% BRAM35.00%
正确性	55 份回归及 9 份外部记录逐点一致

完整测试口径、字节数及时间代价见第三部分。

1.5 主要创新点

1 以同一原始任务的完整帧成本统一选择小块、大块与原始回退，适应通道和数据段差异。

2 在单一 Overlay 内整合双引擎、双 DMA 及有界缓冲，明确数据所有权和故障释放顺序。

3 以逐点比对、独立参考、完整文件校验和可复现证据贯通算法、硬件与桌面演示。

1.6 设计流程

建立公开整数数据基线，完成单通道预测编码及仿真；扩展多通道与 DMA 接口，逐段测量主机开销；引入大块 LZ77、动态 Huffman 与双缓冲；统一候选、文件格式和异常恢复；用既有记录回归及预先固定的新记录验收，完成 30 分钟回放；最后制作桌面界面、源码包和技术文档。

第二部分　系统组成及功能说明

2.1 整体介绍

整体由电脑工作台、板端 ARM 软件、DDR 及 PL 双计算引擎组成，数据流见图 1。电脑负责文件导入、交互和结果归档，通过以太网与板卡建立 SSH 会话。板端 ARM 把各通道数据组织为最多 8192 点的任务，维护快照、CRC 和缓冲槽位；FPGA 处理可并行的预测编码与字典匹配。压缩完成后，电脑下载统一格式文件、逐点对照源数据，再发布为成功历史结果。

选用 PYNQ-Z2 上的 Zynq-7020 SoC，具体器件为 xc7z020clg400-1。PS 与 PL 集成于同一器件，既可运行 Python 及原生 C 辅助库，又可通过 AXI 访问自定义 RTL。PYNQ 用于加载 Overlay 和管理 DMA，不要求演示必须依赖 Jupyter；本作品采用独立 Python 脚本和桌面工作台作为操作入口。

既有研究已探讨通道内预测、通道间相关性及预测与熵编码的硬件实现[1-3]。本作品的工程重点是对不同统计规律的数据保持完整候选比较，并把编码、传输、校验、错误处理和复现连成可操作系统；不将 Rice、LZ77 或 Huffman

本身声明为原创算法，也不把其他论文的数据和硬件结果充当本工程的同条件基线。




图 1 电脑与板卡的整体数据流框图

2.2 硬件系统介绍

2.2.1 硬件整体介绍

PL 由两条 32 位 AXI4-Stream 链路组成。LZ77 引擎经 axi_dma_0 连接 PS 的 HP0 端口，运行于 66.666667MHz；原生预测编码引擎经 axi_dma_rice 连接 HP1，运行于 50MHz。每条链路均包括 MM2S 输入和 S2MM 输出。GP0 控制互连连接 DMA 与统计 GPIO；统计寄存器与各自核心处于同一时钟域。图 2 给出模块与主要信号。

AXI4-Stream 以 TVALID 与 TREADY 同时为 1 作为传输条件，TLAST 标记完整事务结束，输出 TKEEP 表明最后一个 32 位字中的有效字节。数据阻塞时保持有效输出及边带信号不变。DMA 配置采用简单模式、18 位长度字段；批量容量按真实命令字和输出上界计算，不以逻辑 int16 字节数代替总线字节数。PYNQ DMA 接口及 TLAST 语义参见[6]。




图 2 双时钟双 DMA 与 RTL 模块简化框图

2.2.2 机械设计介绍

本作品采用现成 PYNQ-Z2 开发板，不包含自制机械结构、机箱、运动机构或定制 PCB。物理搭建包括固定板卡、microSD 启动、电源、USB 调试接口及以太网连接。安装时利用开发板原有固定孔和绝缘支撑，保持散热片与连接器无遮挡；相关实物照片与第三部分的整机照片共用。

2.2.3 电路各模块介绍

原生路径包含四个物理计算通道，每个子块最多 1024 点。核心比较前值或趋势预测下的 Rice 编码与四点分组编码，并保留原始块回退；变长码流由打包和缓存模块输出。多个子块可由不同核心处理，完成顺序允许变化，主机根据通道与内部序号还原对应关系。实际并行度取决于任务分组和数据通道分布。

大块路径的 delta_checksum_frontend 产生可逆 16 位模差分、原值 CRC 及残差 Adler 校验；lz77_matcher 采用哈希链和延迟匹配，按 8 字节窗口进行并行比较，再形成字面量或长度距离令牌。哈希头表附带 4 位 epoch 标签，通

常通过代际变化失效旧条目；复位及代际回绕前执行真实清表，不依赖 RAM 上电值。长度匹配上限为 258 字节。lz77_block_axis 与 lz77_axis 负责成员及批次封装。

FPGA 输出 LZ77 令牌，ARM 的原生 C 辅助库完成令牌校验、Huffman 树选择与位流打包。保留固定和动态 Huffman 的自适应选择，不强制固定 Huffman，也不把该路径描述为全硬件 DEFLATE。小块混合候选还包含 ARM 差分 DEFLATE 计算；因此不能声称所有匹配均已从 ARM 移出。DEFLATE 及 zlib 封装格式分别参见[4-5]。

表 1 硬件模块和接口功能

模块	主要输入与输出	功能
原生四路核心	命令与样本 → 原生帧	前值或趋势预测 Rice 四点分组 载荷回退
差分与校验	int16 样本 → 差分字节及校验	16 位模差分 原值 CRC 残差 Adler
LZ77 匹配器	差分字节 →u32 令牌	哈希链 延迟匹配 8 字节并行比较
成员及批次封装	令牌与统计 →LZT1 及 LZB1	长度 序号 CRC 性能快照
双 AXI DMA	DDR ↔ 两组 AXI 流	独立供数和回传 背压处理
AXI 控制与统计	GP0 ↔ 控制和 GPIO	启动 状态 超时诊断 跨域访问

2.3 软件系统介绍

2.3.1 软件整体介绍

PC 端使用 PySide6 与 pyqtgraph 构建工作台，导入模块验证通道命名、维度、整数范围及有限长度，禁止通过 pickle 加载 NPZ。工作线程管理连接和长任务，界面线程处理进度、通道勾选与波形。绘图可进行显示抽稀，但压缩与校验始终使用全部原始样本；横轴可按采样点序号或用户提供的真实采样率显示时序。

板端以 UnifiedSystem 作为统一入口，只加载一次同时含两个引擎的 Overlay。上游源依次提供通道编号、起点和采样值；系统在生产者复用输入缓冲前完

成自有快照，准备命令、源 CRC 及不可变数组。返回结果拥有独立存储，不让 DMA 缓冲在后续传输中覆盖已返回的数据。默认每批两个任务，也支持每批一个任务。

正常流程为输入验证、准备并提交、等待与解析、ARM 补充编码、完整候选择优、统一组帧、解压校验、发布结果。图 3 展示单任务决策，图 4 展示连续调度与故障分支。加载位流、SSH 传输、写盘及电脑复核的开销需要另行说明，不能与内存流处理时间混为同一指标。




图 3 单任务的完整候选比较与确定性选择




图 4 连续任务调度和异常结果发布流程

2.3.2 软件各模块与数据流程

表 2 软件入口的输入输出与契约

入口或模块	关键输入	关键输出与契约
dataio.load	NPZ 或整数 CSV	ch0 至 ch3 一维 int16 数组
prepare_owned	自有 Snapshot 集合	命令数组 缓冲槽位 批次票据
compress_stream	records sink expected_counts	写入 UCF1 头与最终 UHC1 帧
finish_job	同源小块 大块 raw 候选	按完整帧长度和固定平局顺序选出结果
decode_file	完整 UCF1 字节	还原数组 CRC 序号 总数检查
Backend.compress	连接 选中通道 保存根目录	实板任务 下载 逐点复核 归档报告
history_store.publish	完整且已验证结果	数据名和日期时间目录 原件不覆盖

预测和编码方法

预测先把原值转换为易编码的残差，解码时按同样规则还原。前值预测使用上一点；趋势预测使用前两点线性外推，预测值限制在 int16 范围，起始点按约定保存。Rice 把有符号残差可逆映射为非负整数，再用商的一元码和固

定 k 位余数表示，遍历 k 为 0 至 16 的实际成本。四点分组则给相邻四个残差选择共同有符号位宽，并编码位宽变化，适合局部幅度相近的序列。核心只发出获选载荷，编码不划算时回退原始值。

差分 DEFLATE 路径先作可逆 16 位模差分，再对差分字节使用 LZ77 查找重复片段，以字面量或长度距离令牌描述。Huffman 根据符号分布缩短常见令牌的表示；动态树本身也有描述成本，因此保留固定与动态编码的自适应选择。PL 完成大块差分、校验和匹配，ARM 完成令牌编码及最终封装。两条路径都不丢弃采样位；CRC 负责检错，不能用于纠错。

算法筛选依据见 3.3.3：原生预测编码与差分 DEFLATE 在不同数据域互有优势，采用完整候选择优；对增益较小的 IAP、跨通道和 FLAC 式原型保留归档，不把额外复杂度自动当作优势。本文的算法对比区分同块长编码差异、扩大分块的收益及硬件实现的时间成本。

输入准备与所有权

源记录的通道号必须处于 0 至 3，且每个通道的起点连续。Snapshot 持有小端 int16 原始字节、只读数组视图及原值 CRC。准备阶段将命令编码为 32 位字；真实命令长度是批头、成员头与每个采样命令字之和。调用者可以在下一次 yield 时复用自己的缓冲，但不能改变已由系统取得所有权的快照。

LZ 与原生引擎各配置两个输入输出槽位；任一时刻至多一笔 LZ 事务和一笔原生事务在途。槽位只有在对应 DMA 完成、必要的缓存维护及结果所有权转移结束后才回到空闲。排队、设备运行与 ARM 编码可以重叠，使用有界队列防止长文件导致内存无限增长。

完整候选与确定性择优

对于同一通道的 1 至 8192 点任务，首先按 1024 点拆分；每个小块比较 PL 原生帧与 ARM 差分 DEFLATE6 帧，平局保留原生，再累加全部小块帧长度。其次计算 PL 大块 LZ77 令牌加 ARM 自适应 Huffman 所需的一帧长度；同时计算整任务 raw 的一帧长度。三者覆盖同一组原始采样值，比较时均计入 24 字节帧头。

整任务平局顺序固定为原小块混合方案、原始回退、大块 DEFLATE。小块方案获胜时可以输出多帧，另两者输出一帧；最终每通道的输出序号按照实际发出的帧重新编号，不能直接使用硬件内部序号。每个新文件独立起号；复用同一系统时，内部硬件计数允许继续。

当前正式版完整计算所有候选，不按历史胜负跳过 DEFLATE，不削减 LZ 搜索预算。增加候选能在部分数据上减少文件字节，但也增加主机和设备工作；未知输入的收益应通过实际结果衡量。

统一文件与独立解码

UCF1 文件头固定 64 字节，记录版本、四通道总样本数、最大任务 8192、原生子块 1024、批大小及头 CRC。其后每个 UHC1 帧头固定 24 字节，记录通道、模式、参数、输出序号、样本数、载荷长度、原值 CRC32 及元数据 CRC32。所有整数均采用约定小端序。

模式 0 为原始 int16；模式 1、2 分别为前值与趋势预测的 Rice；模式 3、4 分别为前值与趋势预测的四点分组；模式 5 为可逆模差分后的 zlib 载荷。每帧独立预测和字典初始化，可单独解码；文件头的通道总数用于发现完整尾帧丢失。解码器拒绝未知模式、保留位、重复或跳号、截断、超量解压、CRC 及计数不一致。

异常恢复与结果发布

超时、协议损坏、source 或 sink 异常、用户中断都会使本会话失败。处理顺序为停止新提交、复位两路 DMA、确认状态，再释放活动视图及缓冲；如果复位未获确认，保留缓冲而不让仍在运行的 DMA 访问已释放内存。取消流程不把未完成文件登记为成功。

压缩文件先写入新的.part 路径，全部写入后再完整解压并对照输入，成功才改为正式文件名；已有结果拒绝覆盖。桌面历史按数据名和完成日期时间归档，另保存输入、压缩文件、还原数据与报告。离线解压可检查 CRC 及结构，但若没有外部原始文件，只能称文件完整性通过，不能等同于与独立原值逐点比对。

2.3.3 大模型协作与技能包

本作品按提出目标、生成实现、仿真与板测、独立核对、再修正的流程迭代。模型参与 RTL、驱动、原生辅助代码、测试和界面实现；是否保留改动，以完整输出、代码指纹和实测为依据，不以预计收益替代测量。

曾把整包周期当匹配、计时器差值当纯 DMA、探测次数当拍数，并线性估计批量收益。复核后撤回归因，改用完整入口配对，并分别记录设备周期、匹配工作周期和墙钟。局部改善不等于整机加速。

打包暴露仿真参数被批处理拆分、并行完成顺序和统计字段变化、跨系统 JSON 换行导致清单哈希不同等问题。修正采用参数文件、编码与统计分开核验和规范化传输字节，保留失败记录。

skill 目录包含清单核验、DMA 恢复、计时审查及提示词模板，均说明来源、用法、效果和失效条件。清单工具 6 例正反验证通过；跨板迁移尚未实测，不声明已获得通用 PYNQ 加分。

源码 report/ai_records 目录提供 10 个案例、88 条真实交互，含提示词、可见回答与纠错；原话与整理说明分开，附消息指纹、脱敏说明和历史证据索引。这些是技术摘录，不是完整聊天全集。以下为其中一例。

真实交互节选

用户原话：“单独整理比赛源码包和 GitHub 仓库”。

模型原话节选：“发布前检查发现两处验证脚本需要核实：令牌编码的对照方式，以及 RTL 输出的比较方式。”

纠错后按原始回退的实际成本和稳定编码内容核验，并行完成顺序及统计字段单独检查。2026 年 10 月 31 日三组实板 314034 点通过；原话及过程见 c09。

2.3.4 从零运行与复现入口

硬件使用 PYNQ-Z2 与 PYNQ 3.1.1 镜像，选择 SD 启动，按说明供电并接以太网。板端使用镜像中的 PYNQ、NumPy 与 GCC。Vivado 构建环境为 2026.1，器件为 xc7z020clg400-1；Windows DLL 不能用于 ARM。

正式算法为 unified-v1，完整提交包为 source-v4，工程、技能及设计报告三合一。根 readme.md 提供目录对照；包内 report/design_report.pdf 与官网技术

文档相同。运行前核对 manifest 及三个示例，首次 SSH 确认主机公钥，不自动接受未知公钥或保存密码。

Windows 10/11 x64 可双击 install.cmd 独立安装，首次联网准备固定 Python 和依赖，无需预装 Python 或 Vivado。GUI 按清单部署，无需旧实验目录；已验证原源码移走后启动、重复安装及历史保留，尚未在第二台实体电脑验收。

以下命令以仓库根目录为准；板端反斜杠续行，电脑逐行执行。

电脑最小校验

```
python -m pip install -r requirements.txt
python tools/verify_release.py
python tools/run_tests.py
```

桌面界面

```
python -m pip install -r requirements-desktop.txt
python tools/desktop.py
```

板端真实压缩

```
sudo /usr/local/share/pynq-venv/bin/python \
  tools/run_board.py compress \
  --input data/examples/power01.npz \
  --output results/power01.ucf --group-size 2
```

电脑离线解压

```
python tools/run_board.py decompress --input data/reference/power01.ucf --output
results/power01_restored.npz
```

RTL 与构建

```
python sim/run_sim.py --tools <vivado_bin>
python build/run_build.py --vivado <vivado_executable>
```

第三部分　完成情况及性能参数

3.1 整体介绍

已实现的实物系统由 PYNQ-Z2 板卡、microSD、供电与调试线、以太网及电脑组成，核心计算实际在板上运行。USB 承担供电或调试连接，电脑与板卡的数据和控制通过以太网完成。图 5 为板卡正面及接口连接，图 6 为斜 45 度视角，均为本作品实际使用的板卡照片；照片保留原貌，展示板卡全貌、USB 与以太网连接。电脑端界面见图 7，完整数据流见图 1。




图 5 PYNQ-Z2 板卡正面与 USB 以太网连接实物图




图 6 PYNQ-Z2 板卡斜 45 度实物图

3.2 工程成果

3.2.1 机械成果

无定制机箱和机械加工件，使用开发板原有固定孔及散热结构。机械成果为完成稳定的桌面部署、接口布线和可操作演示，不将购买的开发板本体宣称为自研机械作品。

3.2.2 电路成果

电路成果为在 Zynq-7020 上完成一份双引擎 Overlay 的综合、布局布线、时序与上板验证。工程包含 6 份最终 RTL、PS7 预设与 Block Design 构建脚本、经验证的 bit 及 hwh，报告提供资源、时钟和 CDC 证据。没有定制 PCB 或改造板载模拟前端；硬件实物沿用整机照片。

3.2.3 软件成果

桌面工作台已实现导入、通道选择、真实板端处理、原始与还原叠加、误差观察、离线解压、历史整理及受控关机。图 7 为 power01 实板结果的保存界面，原始 69120 字节，完整输出 31411 字节，节省 54.56%，34560 个采样点逐点一致。该单记录结果与第三部分五份家庭电力记录的加权 55.08%采用不同统计范围。

界面把板端处理和电脑至板卡的完整流程时间分开；后者包含 SSH、传输、设计加载与电脑复核。波形显示抽稀只影响绘制；CRC 通过、与源逐点全部一致、历史回看三种状态分别标注，避免用界面曲线重合替代数值核对。



图 7 power01 实板压缩与全量校验的工作台截图　2026 年 10 月 21 日

3.3 特性成果

3.3.1 测试口径和数据来源

空间节省率按全部通道的字节总量计算，压缩字节包括 64 字节 UCF1 头及全部 24 字节 UHC1 帧头。原始基准为进入压缩接口的 int16 采样字节，即每点 2 字节，不使用 CSV 文件大小，也不平均各通道百分比。下式中 Bc 为完整压缩文件总字节，Br 为对应输入的总字节；MB 采用 1000000 字节。

家庭电力采用公开数据最初连续 30 天，按时间分成 5 段；Global active power 与 Global reactive power 乘 1000，Voltage 与 Global intensity 乘 100，均按原十进制精确转换，缺失值保留为-32768。家电数据采用全部 19735 行中两列整数 Wh 值。转换保留约定数值，不保留 CSV 文本拼写和附带时间戳。BIDMC 使用具备 RESP、PLETH、II、V 四通道的 49 份完整记录，保留原 WFDB format-16 数字样本及缺失标记[8-10]。

外部验证先固定 MIT-BIH 的 100、101、102 完整双通道记录及 ECG-ID 前 6 人首份双通道记录，再进行压缩，不按结果挑选[11-12]。MIT-BIH 原 dat 采用 12 位打包，必须区分相对于本系统 int16 接口和相对于原 WFDB 数据字

节的空间节省。ECG-ID 包含数据集发布的原始与滤波通道，本项目未再滤波。相应原始研究与平台引用列于[13-14,16-18]。

$$S = (1 - \frac{Bc}{Br}) \times 100\%$$

3.3.2 完整文件的空间收益

表 3 为 2026 年 10 月 21 日统一正式版的 55 份回归结果。旧基线为已验证的 1024 点混合方案，包含 PL 原生与 ARM 差分 DEFLATE；统一版加入大块候选并统一文件格式。两者功能和算法覆盖不同，这里比较作品最终空间与时间代价，不作为同算法硬件加速比。

家庭电力较旧基线增加 1.39 个百分点空间节省，家电增加 4.49 个百分点，BIDMC 增加 9.60 个百分点。与独立大块方案比较时，家电统一文件多出 64 字节容器头，因此不能声称所有文件都更小；统一版保证在已比较候选的实际帧成本中确定性择优。

表 4 给出预先固定的新记录结果。MIT-BIH 相对 int16 节省 73.75%，相对原 WFDB 数据文件节省 65.00%；不能把较大的前一数字直接称为对原始 dat 文件的节省。新增 9 份的 504 个大任务全部由原 1024 混合候选获选，大块候选仍完整计算，但本批没有贡献额外空间收益。

表 3 同一批 55 份回归记录的完整文件空间结果

回归数据	份数	原始字节	文件字节	旧节省	新节省
家庭电力	5	345,600	155,235	53.69%	55.08%
家电能耗	1	78,940	16,126	75.08%	79.57%
BIDMC 波形	49	23,520,392	9,100,719	51.70%	61.31%

表 4 九份预先固定外部记录　节省率相对于 int16

外部数据	份数	int16 字节	WFDB 字节	文件字节	节省率
MIT-BIH	3	7,800,000	5,850,000	2,047,366	73.75%
ECG-ID	6	240,000	240,000	62,718	73.87%

3.3.3 已试算法对比与取舍

本节只比较本项目实际生成、保存并完整解压核对过的结果，不以文献中的异构数据或硬件成绩作为自身对照。表 5 前三行为 2026 年 10 月 18 日归档的软件参考，同一 55 份记录、同为 1024 点块、24 字节帧头及原始回退；第四行为 10 月 21 日板测统一版，另外计入 64 字节文件头。表中的百分数均为总字节加权空间节省，不能把不同分块的差异全部归因于单个算法。

表 5 同一 55 份记录的已试编码方案与当前正式版

方案	点数上限	电力节省	家电节省	波形节省
原生预测编码	1024	50.95%	67.65%	35.66%
差分 DEFLATE6	1024	45.23%	75.07%	51.20%
两者逐块择优	1024	53.69%	75.08%	51.70%
当前统一正式版	1024 / 8192	55.08%	79.57%	61.31%

同为 1024 点时，波形上差分 DEFLATE 较原生预测编码多节省 15.54 个百分点；家庭电力却由原生方案多节省 5.72 个百分点。逐块择优又将两域分别提高到 51.70%与 53.69%，说明保留两种编码器比为所有通道强制指定一种更合适。当前版进一步比较 1024 点小块与 8192 点大块，在保留原候选的同时，将波形文件较旧混合方案减少 2258780 字节，节省率增加 9.60 个百分点。该收益包含块长、字典及封装摊销变化，不等于预测精度单独提升。

表 6 回答为何保留动态 Huffman 和重复片段查找。2026 年 10 月 18 日的软件策略筛选中，各策略都在 8192 点上与同块长原生候选比较：波形完整方案节省 61.35%，固定 Huffman 代理为 54.84%，不查重复片段代理为 44.49%。固定代理使用 zlib 的 Z_FIXED 策略，无匹配代理使用 Z_HUFFMAN_ONLY；两者不是相同令牌序列的纯熵编码消融，也没有测其 RTL 资源或速度。该结果支持保留完整匹配与自适应编码方向，不应把 61.35%软件值冒充当前统一版的 61.31%板测值。

表 6 保留匹配与自适应 Huffman 的策略筛选依据　软件实验

8192 点软件策略	电力节省	家电节省	波形节省
完整 zlib6 加原生	55.33%	79.65%	61.35%
固定 Huffman 代理加原生	54.00%	76.00%	54.84%
无 LZ 匹配代理加原生	54.11%	73.00%	44.49%

预测方法也经过筛选。10 月 12 日在同一 49 份 BIDMC、256 点、24 字节头下，31.9728%基线加入 IAP 后为 31.9951%，加入跨通道预测为 32.0059%，组合为 32.0282%；增益分别仅 0.0223、0.0331 与 0.0554 个百分点。跨通道原型还要求先还原参考通道，子块不再独立解码。当前版本因此保留简单通道内预测，将主要实现投入较强编码与软硬件调度；这只是本数据及本原型的取舍，未完整复现论文的通道树和流水自适应结构。

FLAC 式线性预测加分区 Rice 也曾实际保存并校验。在 10 月 13 日 1024 点软件混合方案中，它使波形从 51.7036%升至 51.9561%，少 59380 字节；电力从 53.6901%升至 54.0344%，少 1190 字节。它确有局部空间收益，但需要额外拟合与分区参数搜索，未纳入当前常规候选。该轮不是当前 8192 点统一版的同条件速度对照，不能据此宣称 FLAC 式算法普遍更慢或无效。

这些比较确定了本作品的优势范围：对已测试的异构传感数据，用实际完整字节选择可互补的编码器，并保留原值回退与逐块解码；硬件化时保留已验证有效的匹配和自适应 Huffman。优势来自有证据的组合与实现取舍，而非声明某个已知算法在所有数据上最优。表 5、表 6 及两类预测筛选的原始总字节和证据 SHA 列于随文 algorithm_comparison_evidence.json。

3.3.4 无损正确性与边界

55 份回归记录共 11972466 点，9 份外部记录共 4020000 点，全部最终输出逐点还原，与独立参考检查 CRC、序号、长度及通道总数；没有以抽样代替验收。三种随机背压种子的双时钟仿真各覆盖 134 个 LZ 块、77 批与 467 个原生帧、191 包，并检验非法输入、复位与输出稳定。

边界包含 1023、1024、1025、8191、8192、8193、16385 点及尾批、空输入、1 点输入、缺通道、长度不平衡、四路随机和混合可压缩程度。9 类文件损坏

分别覆盖头部或载荷截断、整帧尾部丢失、载荷及元数据翻位、尾部垃圾、重复帧、重算 CRC 后错误序号及错误总数。故障测试还验证 source、sink、consumer、observer 和主机中断后的双引擎恢复。

原始回退只限制编码正文膨胀，不消除格式开销。例如四路随机数据 36864 字节输出 37024 字节，空间节省为-0.434%；1 点输入 2 字节输出 90 字节。空文件为 64 字节，其节省率不定义。以上反例说明本系统不保证任意数据都能缩小。

3.3.5 处理时间与有效吞吐

表 7 采用同板同数据 1 轮热身及 7 轮轮转反转测量，列出完整代表记录的流处理墙钟中位数。计时从已加载的内存 source 迭代到内存 sink，包含输入准备、CRC、两路设备等待、ARM 编码、候选选择和轻量取证回调；不含源文件加载、位流加载、SSH、写盘、参考编码与独立解压。该口径与桌面界面中的端到端时间不同。

默认批 2 相对统一批 1 减少 POWER、APPLIANCES、BIDMC 三个代表记录的耗时 13.70%、11.91%、4.35%；但相对旧 1024 基线，完整耗时增加 48.04%、28.63%、30.74%，三组均未胜出任何一轮。空间收益来自更完整的计算覆盖，系统目前尚不能宣称端到端硬件加速。表中有效吞吐按原始 int16 字节除流处理时间计算，不是纯 PL 峰值吞吐。

设备 total_cycles 包含收数、计算和输出；matcher_work_cycles 才反映匹配工作部分。两引擎、DMA 区间和 ARM 编码可重叠，不能相加成总时间，也不能把边界不同的两个计时器相减后称纯 DMA 成本。8192 点组块仍有数据累积等待；对于 125Hz 波形，攒满单通道 8192 点约需 65.5 秒，因此当前回放成绩不等同实时采集延迟。

表 7 内存流完整代表记录处理墙钟　一热身七轮中位数

代表记录	旧基线 ms	统一批 1ms	统一批 2ms	批 2 MB/s
power01	70.776	121.413	104.779	0.660
appliances_energy	72.812	106.315	93.656	0.843
bidmc01	464.423	634.810	607.188	0.791

3.3.6 资源时序和缓冲

表 8 为统一 Overlay 完整实现报告。LZ 时钟约 66.67MHz、原生时钟 50MHz；最差 setup 余量 0.247ns、hold 余量 0.023ns。CDC 报告中 60 个端点均标记 Safe，没有 Unsafe 或 Unknown 项。该结果来自完整设计实现及板级运行，不把独立端点仿真当成 PS 和 AXI 跨域模型。

设计中的四路原生核心与 LZ 核心同时驻留。新双通道数据的批 2 实际记录到 2 路原生核心活跃，不能因为物理设计含 4 核就声称全程 4 核满载。资源百分比是实现占用，不能用来表示运行时忙碌率；DSP 为 0，主要逻辑是比较、移位、查表、编码与缓存。

LZ 两槽声明 393624 字节、原生两槽 98824 字节，数组总长 492448 字节；按页取整的 8 个实际 DMA 映射总计 524288 字节。另有 ARM 快照、命令、Huffman 状态及调用者数据，492448 字节不是进程总内存。缓冲上界与块长、协议和槽数相关，不随整份文件无限增长。

表 8 完整实现资源及跨域结果　2026 年 10 月 21 日

资源或指标	实现数值	器件总量	占用或余量
LUT	20,669	53,200	38.85%
触发器	24,515	106,400	23.04%
BRAM36 等效	49	140	35.00%
Setup 与 Hold	0.247 / 0.023ns	两时钟域	均非负
CDC	60 个端点	60 个 Safe	无 Unsafe

3.3.7 连续回放和内存边界

2026 年 10 月 21 日在同一进程、同一 Overlay 和同一组缓冲中连续回放 1806.016 秒，完成 152 轮、2280 个文件和 79040 个大任务，对 622714056 个通道采样点逐点校验，错误为 0。负载为 9 份新记录与 6 类边界的固定循环；重复回放次数不增加独立样本量。

累计原始 int16 字节 1245428112，完整输出 328990928；整个验收循环的有效输入速率为 0.689600MB/s，包含独立逐点验证、日志、GC 与内存检查，

不与表 7 正常流处理速度直接比较。实际 8 个映射及四槽物理地址全程恒定，close 后映射回到 0，RSS 末端增加 1296KiB，低于预设 8192KiB 门槛。

全系统 CmaFree 从 22032KiB 变为 19380KiB，下降 2652KiB；原先不超过 1024KiB 的全局空闲量门槛未通过，并在重新开展完整长跑前公开修订为实际映射与地址门槛。CmaFree 是系统指标，来源尚未完全定位，不能据此声称彻底排除所有内核层泄漏。相关诊断与失败轮次保留。

3.3.8 源码交付与复核证据

2026 年 10 月 31 日从独立源码目录重新部署，实板运行 power01、appliances_energy 与 bidmc01 共 314034 点，完整压缩字节与冻结参考一致。发布包由 Git 同一提交生成，含 158 个文件；RAR 完整性、解压后清单、19 项软件测试、4 个 Windows 原生库首次编译及 134 块原生参考校验均通过，公开仓库 Linux 自动检查也通过。

源码含 RTL、板端与桌面源码、bit 及 hwh、仿真、构建、三份示例、参考文件与 Skill。自研部分采用 MIT，zlib、PYNQ 预设和数据保留原许可。可选 entropy 诊断器仅在 Linux 使用，Windows 兼容性尚未处理；正式压缩不调用该诊断器。

2026 年 11 月 2 日提交包整理为 185 文件，补齐设计报告并统一英文小写路径。21 项软件检查、6 项通用技能正反例及三份示例 314034 点复核通过。压缩算法、位流和硬件测量日期不变；本轮没有重新上板或布局布线。

表 9 代码包与随文性能数据的证据索引

编号	核验内容	证据定位
E1	源码整理与最新实板	evidence/release_checks.json
E2	实现资源与时序	evidence/hardware/*.rpt
E3	55 份回归及配对时间	evidence/historical_summary.json
E4	9 份外部记录	metric_evidence.json 的 external_validation
E5	30 分钟回放与内存	metric_evidence.json 的 endurance
E6	源码一致性	manifest.json 及参考文献[15]
E7	已试算法的对比	algorithm_comparison_evidence.json

第四部分　总结

4.1　可扩展之处

后续可根据真实采集时延约束选择更小分块或有检查点的连续字典，单独评估压缩收益、独立解码和随机访问的代价；可针对强相关通道研究跨通道预测，但必须计入模型与边信息开销，并保留同源完整候选对照。硬件侧可继续优化供数、缓冲重叠和匹配流水线；应用侧可接入实体 ADC 并补充时间戳语义、功耗与长期稳定性实测。跨板卡 Skill 及 ASIC 综合/PPA 属于后续验证计划，不能用 FPGA 资源数直接替代 ASIC 面积或能耗。

4.2　心得体会

研发过程首先改变了对压缩率的认识。对家庭电力、能耗与生理波形采用相同接口，并不意味着它们具有相同的残差规律；扩大分块和增加编码候选能够改善某些数据，但新增外部记录又可能全部选择原小块方案。因此，评价应给出数据选择、表示方法、完整帧成本和失败样例，而不是只展示一个最高节省率。

其次，FPGA 的价值需要通过可测量的软硬件协作体现。并行核心、双 DMA、epoch 清表与流水线缩短了部分设备或主机步骤，但输入准备、候选计算、令牌编码和传输仍会决定整机时间。统一版比旧基线更慢的事实说明，局部计算优化不能自动推出端到端加速；设计者需要明确自己是在换取空间、吞吐、延迟还是工程完整性。

最后，无损作品的可信度来自可复现的验证链。逐点核对、独立参考、CRC 与总数、源和位流哈希、异常后的缓冲所有权，都比波形看起来重合更有说服力。大模型提高了实现与排错效率，也会给出未经测量的归因；保留失败、撤回不成立结论并用新实验确认，比让报告中的每项结果都显得理想更重要。

第五部分　参考文献

[1] ZHENG H, CHEN Q, YU F, et al. General Adaptive Lossless Compression for Multi-Channel Sensor Signals[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2023, 70(12): 4594-4598. https://doi.org/10.1109/TCSII.2023.3294504

[2] CHEN Q, WU W, ZHENG H, et al. Stream-Based Lossless Compression of Sensor Signals Using an Integer Adaptive Predictor[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2022, 69(12): 5194-5198. https://doi.org/10.1109/TCSII.2022.3204550

[3] JOSHI V, SHEEBA RANI J. An On-Board Satellite Multispectral and Hyperspectral Compressor (MHyC): An Efficient Architecture of a Simple Lossless Algorithm[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2025, 72(5): 2167-2177. https://doi.org/10.1109/TCSI.2025.3545127

[4] DEUTSCH P. DEFLATE Compressed Data Format Specification version 1.3[S]. RFC 1951, 1996. https://www.rfc-editor.org/rfc/rfc1951

[5] DEUTSCH P, GAILLY J L. ZLIB Compressed Data Format Specification version 3.3[S]. RFC 1950, 1996. https://www.rfc-editor.org/rfc/rfc1950

[6] PYNQ Project. DMA Python productivity for Adaptive Computing platforms[EB/OL]. [2026-11-01]. https://pynq.readthedocs.io/en/latest/pynq_libraries/dma.html

[7] PYNQ Project. Python productivity for Adaptive Computing platforms[EB/OL]. [2026-11-01]. https://pynq.readthedocs.io/

[8] HEBRAIL G, BERARD A. Individual Household Electric Power Consumption[DB/OL]. UCI Machine Learning Repository, 2012[2026-11-01]. https://doi.org/10.24432/C58K54

[9] CANDANEDO L. Appliances Energy Prediction[DB/OL]. UCI Machine Learning Repository, 2017[2026-11-01]. https://doi.org/10.24432/C5VC8G

[10] PIMENTEL M, JOHNSON A, CHARLTON P, et al. BIDMC PPG and Respiration Dataset version 1.0.0[DB/OL]. PhysioNet, 2018[2026-11-01]. https://doi.org/10.13026/C2208R

[11] MOODY G B, MARK R G. MIT-BIH Arrhythmia Database version 1.0.0[DB/OL]. PhysioNet, 2005[2026-11-01]. https://doi.org/10.13026/C2F305

[12] LUGOVAYA T. ECG-ID Database version 1.0.0[DB/OL]. PhysioNet, 2014[2026-11-01]. https://doi.org/10.13026/C2J01F

[13] PIMENTEL M A F, et al. Towards a Robust Estimation of Respiratory Rate from Pulse Oximeters[J]. IEEE Transactions on Biomedical Engineering, 2017, 64(8): 1914-1923. https://doi.org/10.1109/TBME.2016.2613124

[14] POLLARD T, MOODY B E, LEHMAN L, et al. PhysioNet as a global platform for biomedical research[J]. Nature Health, 2026, 1: 792-795. https://doi.org/10.1038/s44360-026-00096-z

[15] Sensor Lossless FPGA contributors. Sensor Lossless FPGA complete submission source-v4[CP/OL]. 2026[2026-11-02]. https://github.com/lirushirealone/sensor-lossless-fpga

[16] MOODY G B, MARK R G. The impact of the MIT-BIH Arrhythmia Database[J]. IEEE Engineering in Medicine and Biology Magazine, 2001, 20(3): 45-50. https://doi.org/10.1109/51.932724

[17] LUGOVAYA T S. Biometric human identification based on electrocardiogram[D/OL]. 2005[2026-11-01]. https://www.physionet.org/physiobank/database/ecgiddb/biometric.shtml

[18] CANDANEDO L M, FELDHEIM V, DERAMAIX D. Data driven prediction models of energy use of appliances in a low-energy house[J]. Energy and Buildings, 2017, 140: 81-97. https://doi.org/10.1016/j.enbuild.2017.01.083