Pràctica 4: Microinstruccions en Ripes i SiMR

(1 sessió)

Objectiu

L'objectiu de la pràctica és visualitzar els diferents passos que ha de fer un microprocessador per tal d'executar una instrucció.

Introducció

El número de cicles dividit per la frequència de funcionament del processador ens defineix el temps d'execució de la instrucció. Les diferents accions que es realitzen en cada cicle forma el que es coneixen com microinstruccions.




Figura 1. Concepte de microistrucció

Com ja vàrem veure a l'apartat *Estructura bàsica de la CPU* d'aquest guió de pràctiques de l'assignatura, hi ha processadors que han d'executar totes les etapes d'una instrucció abans d'executar la següent, però també n'hi ha d'altres que a costa de multiplicar recursos de hardware poden executar diferents etapes d'una instrucció com a una cadena de muntage, o *pipeline*.




Figura 2. Cronograma d'execució d'instruccions en un processador a) sense *pipeline* i b) amb *pipeline*. El temps avança seguint un eix imaginari horitzontal de esquera a dreta. Pel que fà a les instuccions, aquestes s'incrementen seguint un eix imaginari vertical que va de dalt a baix.

En ciència de computadors, el *pipeline* RISC es una solució de microarquitectura que té com a propòsit la execució d'una instrucció per circle de rellotge. Aquest *pipeline* executa una instrucció en cinc etapes: Instruction Fetch, Instruction Decode, Execute, Memory Access i Writeback. A continuació s'expliquen les accions que realitza el processador en cadascuna d'aquestes etapes:

- Instruction Fetch (IF): LLegiex la següent instrucció de memòria i incrementa el comptador de programa.
- **Instruction Decode (ID)**: Decodifica la instrucció. Llegeix els registres d'operants i computa direccions de salt (si escau).
- Execute(EX): Executa una operació aritmètico-lògica o realiza un salt.
- Memory Access (MEM): Realitza accessos a memòria de lectura o escriptura.
- Writeback(WB): Escriu els results de les operacions a un registre.

Alguns dels processadors que comparteixen aquesta microarquitectura són: MIPS (Microprocessor without Interlocked Pipelined Stages), SPARC (Scalable Processor Architecture), Motorola 88000 (o m88k) i, es clar, el RISC-V (Reduced Instruction Set Computer). A la següent figura podem veure el típic pipeline de cinc etapes d'una màquina RISC.




Figura 3. Pipeline de cinc etapes bàsic a una máquina RISC. Veiem que al cinquè cicle de rellotge (columna verda) la primera instrucció s'acaba d'executar, la segona instrucció es troba a l'etapa IF, la tercera a EX, la quarta a ID, i la cinquena a IF. Noteu que si no hi haguès esperes (stall(s) deguts a un hazard), a partir del cinquè cicle cada instrucció s'executaria en un cicle de rellotge.

Exercici guiat

Haurem d'executar els següents codis, cicle a cicle (microinstrucció a microinstrucció):

Codi 1

.data
resultat: .word 0
.text
main:
add a3, zero, zero
add a7, zero, zero
addi a2, zero, 4
add a3, a2, a3
addi a7, a7, -1
bgt a7, zero, salta
salta:
la a0, resultat
sw a3, 0(a0)

Codi 2

.data
resultat: .word 0
.text
main:
add a3, zero, zero
add a7, zero, zero
addi a2, zero, 4
add a3, a2, a3
addi a7, a7, -1
la a0, resultat
sw a3, 0(a0)

- 1) Abans d'executar els codis tracta d'esbrinar la seva funcionalitat. Faran el mateix? Creus què trigaran el mateix nombre de cicles en executar-se?
- 2) Ves a la finestra del Ripes dedicada al procesador (Processor). Busca entre les opcions del Simulator control, la Pipeline table.
- 3) Executa els dos codis cicle a cicle fixant-te com les intruccions van passant per les diferents etapes del pipeline. Compta els nombre de cicles que es necesiten per executar cadascun dels codis i compara les Pipeline tables.

Codi 3

- 4) Què signifiquen el signes '-' que apareixen a les Pipeline tables?
- 5) Com afectaría al nombre total de cicles d'execució el següent canvi en el codi:

.data .data Resultat: .word 0 Resultat: .word 0 .text .text main: main: add a3, zero, zero la a0, Resultat add a7, zero, zero add a3, zero, zero addi a2, zero, 4 add a7, zero, zero add a3, a2, a3 addi a2, zero, 4 addi a7, a7, -1 add a3, a2, a3 bgt a7, zero, salta addi a7, a7, -1 salta: sw a3, 0(a0) la a0, Resultat sw a3, 0(a0)

Realització de la pràctica

Ripes: Executa el següent programa microinstrucció a microinstrucció:

Codi 4

Codi 1

```
.data
valorDada: .word 2
guardaResultat: .word 0
.text
main:
lw a7, valorDada
addi a2, zero, 9
add a3, zero, zero
loop:
add a3, a2, a3
addi a7, a7, -1
bgt a7, zero, loop
la a0, guardaResultat
sw a3, 0(a0)
```

SiMR: Tradueix el codi anterior de assemblador de RISC-V a assemblador de màquina rudimentària. Per fer la conversió, utiliza el següent el conveni de selección de registes de la Taula 1. Nota que no es necessari cap registre equivalent a a0 per realitzar aquest codi en SiMR. Això es simbolitza a la taula amb una 'x'.

| Simulador | Registres | | | | |
|-----------|-----------|----|----|----|------|
| Ripes | a0 | a2 | a3 | a7 | zero |
| SiMR | х | R2 | R3 | R7 | R0 |

Taula 1. Conveni de selecció de registres per passar el codi de Ripes a SiMR.

Executa el codi que facis en SiMR microinstrucció a microinstrucció.

Informe

Explica detalladament la pràctica realitzada. Fes els diagrames necessaris per entendre i mostrar el cicle d'execució dels diferents tipus d'instruccions als dos simuladors.

Preguntes sobre el simulador RIPES:

Per resoldre aquestes questions es necessari mirar l'estat del pipeline o utilizar la Pipeline table:

- 1) Quin es l'estat de casdascuna de les cinc etapes del pipeline al cicle 6? I al 8?
- 2) Quins senyals de control s'activen en el cicle 4? A quines instruccions del codi corresponen?
- 3) Quins són els valors a les sortides dels multiplexors assenyalats a la figura al cicle 7:




Figura 4. Detall de les etapes del RISC-V en el simudor RIPES. L' el·lipse vermella assenyala els multiplexors que s'utilitzen qüestió 3.

- 4) Perquè els valors apareixen en aquest ordre?
- 5) Llegeix amb cura la part del codi amb que s'implementa el loop. Tenint en compte el que has vist a la qüestió 3), justifica perquè el pipeline al cicle 9 presenta aquest estat:




Figura 5. Estat del pipeline al cicle 9.

- 6) Quan NO es produeix el salt, quants cicles triga en executar-se la instrucció bgt a7, zero, loop?
- 7) Quan s'està executant la instrucción de salt, però el salt NO es produeix, a quina posició apunta la memòria d'instruccions?
- 8) Quan es produeix el salt, quants cicles triga en executar-se la instrucción bgt a7, zero, loop?
- 9) Quan s'està executant la instrucción de salt, i el salt es produeix, a quina posició apunta la memòria d'instruccions?

Preguntes sobre el simulador SiMR:

- 10) Quan es produeix el salt, quants cicles triga en executar-se la instrucció BG loop?
- 11) Quan NO es produeix el salt, quants cicles triga en executar-se la instrucció BG loop?
- 12) Que bits del bus de control s'activen en el primer cicle de la instrucció ADD R2, R3, R3?
- 13) És igual la resposta del processador en el primer cicle de la instrucció ADD R2, R3, R3 que en el primer cicle de la instrucció LOAD valorDada(R0), R7?
- 14) Quan es produeix el salt (instrucció BG loop), quina entrada del multiplexor s'activa com a sortida per apuntar a una determinada posició de la memòria? A quina posició apunta?
- 15) Quan NO es produeix el salt (instrucció BG loop), quina entrada del multiplexor s'activa com a sortida per apuntar a una determinada posició de la memòria? A quina posició apunta?