基于FPGA的IEEE 802.1AS同步系统的设计与实现

作者姓名_____杨坤_____

学校导师姓名、职称___姚明昕 副教授___

企业导师姓名、职称___李占有 高工___

申请学位类别_____电子信息硕士___

中国知网 https://www.cnki.net

学校代码 10701　　学　号 20181214055
分 类 号 TN91　　密　级 公开

西安电子科技大学

硕士学位论文

基于FPGA的IEEE 802.1AS同步系统的设计与实现

作者姓名：杨坤

领　　域：通信工程（含宽带网络、移动通信等）

学位类别：电子信息硕士

学校导师姓名、职称：姚明昕 副教授

企业导师姓名、职称：李占有 高工

学　　院：广州研究院

提交日期：2023 年 6 月

中国知网 https://www.cnki.net

Design and Implementation of IEEE 802.1AS Synchronization System Based on FPGA

A thesis submitted to

XIDIAN UNIVERSITY

in partial fulfillment of the requirements

for the degree of Master

in Electronic Information

By

Yang Kun

Supervisor: Yao Mingwu Title: Associate Professor

Supervisor: Li Zhanyou Title: Senior Engineer

June 2023

中国知网 https://www.cnki.net

摘要

随着航空工业的发展，现代飞行器上的传感器、控制器、计算机之间在数据交互时对于实时性与确定性需要越来越高。时间敏感网络（Time Sensitive Network，TSN）是在以太网技术的基础上增加了时钟同步、流量调度与接纳控制功能的新一代确定性网络技术，而机载时间敏感网络是其重要应用方向之一。其中 IEEE 802.1AS 协议为整网设备提供了统一的时间基准，是实现整网时间感知数据交换的基础，对机载网络实现实时性、确定性和可靠性具有重要作用。为此，本文基于实验室科研项目“机载时间敏感网络终端原型系统的设计与实现”，对机载时间敏感网络的同步机制开展研究。针对机载网络中对节点的构成、功耗与复杂度等方面的限制，本文提出了一种基于 FPGA 实现 IEEE 802.1AS 协议的技术方案，并针对所研究的原型系统，提出了进一步提高时钟同步精度的改进方法。本文主要内容如下：

首先，对网络时钟同步技术进行了调研，介绍了常用时间同步协议的发展历程、同步性能以及基本原理，分析了 IEEE 802.1AS 协议相较于其他协议的特点和优势，阐述了该协议在机载 TSN 系统中的重要意义。

然后，详细介绍了基于 FPGA 实现 AS 协议的机载终端系统设计方案，对该系统的组成架构、操作流程以及主从选择、路径延时测量、时间同步等核心功能进行重点描述。所提方案采用模块化设计方法，将 AS 协议中定义的各项状态机映射为 FPGA 电路中的子功能模块，使各个模块采用状态转换的方式来实现协议功能；模块间通过信息交互实现相互调用，从而保证协议规定的时钟同步流程的顺利执行，使得系统在运行同步协议时可以节约大量的 CPU 以及内存资源。为验证各项设计功能，本文基于 Verilog HDL 搭建了两个 TSN 同步终端相互连接的行为级仿真测试场景，通过 Vivado 仿真工具对 AS 协议中的关键功能模块进行仿真，观察到两个系统可以正确判断出节点间的主从关系并成功计算出链路延时和主从同步偏差，初步证明了所提方案的可行性与正确性。

最后，为了进一步减小机载 TSN 主从节点间的同步误差，本文在项目所实现原型系统的基础上，提出了提高时钟同步精度的技术方法。在分析了影响时间偏差的关键因素后，详细描述了时间戳标记模块与实时时钟模块设计思路；然后针对时间戳可能存在随机错误的问题，制定出一种通过对路径延时与时间偏差进行滤波优化从而缩小时钟抖动程度的方法；之后针对时钟频率漂移问题，基于全数字锁相环（ALL Digital Phase Locked Loop，ADPLL）原理提出了使用比例积分微分（Proportion Intrgration Differentiation，PID）控制器进行频率偏移补偿的优化方案。通过在三种测试场景中对所提方案进行测试，结果表明所提方法确实可以有效提升系统时钟同步精度。

中国知网 https://www.cnki.net

关 键 词：时间敏感网络， IEEE 802.1AS， FPGA， 时钟同步， 频率补偿

中国知网 https://www.cnki.net

ABSTRACT

With the development of the aviation industry, the need for real-time and deterministic data interaction between sensors, controllers and computers on modern aircraft is continuously increasing. Time sensitive network (TSN) is a new generation of deterministic network technology that adds clock synchronization, traffic scheduling and admission control functions on the basis of Ethernet technology, and airborne time-sensitive network is one of its important application directions. The IEEE 802.1AS protocol provides a unified time reference for the devices in the entire network, which is the basis for realizing time-aware data exchange throughout the network and plays an important role in achieving real-time, deterministic and reliable airborne networks. Therefore, based on the research project "Design and Implementation of Airborne Time-Sensitive Network Terminal Prototype System",we investigate the synchronization mechanism of airborne time-sensitive network. In view of the limitations in the composition, power consumption and complexity of the nodes in the airborne network, we propose a technical solution to implement the IEEE 802.1AS protocol based on Field Programmable Gate Array, as well as an improvement method to further improve the clock synchronization accuracy for the prototype system under study. The main contents of this thesis are as follows:

Firstly, the network clock synchronization technology is investigated, the development history, synchronization performance and basic principles of commonly used time synchronization protocols are introduced, the features and advantages of IEEE 802.1AS protocol over other protocols are analyzed, and the importance of the protocol in the airborne TSN system is elaborated.

Then the design scheme of the airborne terminal system based entirely on FPGA implementation of the AS protocol is introduced in detail, and the composition architecture, operation flow and core functions such as master-slave selection, path delay measurement and time synchronization of the system are described in detail. The proposed scheme adopts a modular design approach, mapping the state machines defined in the AS protocol into sub-functional modules in the FPGA circuit, and realizing the protocol functions through the internal state transitions of each module. The mutual function calls between modules are realized through information interaction, thus ensuring the smooth execution of the clock

中国知网 https://www.cnki.net

synchronization process specified in the protocol，significantly saving the CPU and memory resources during the system operation. In order to verify the design functions, we build a behavior-level simulation test scenario based on Verilog HDL for two TSN synchronous terminals interconnected with each other, and simulate the key functional modules in the AS protocol through Vivado simulation tools. It is observed that the two systems can correctly determine the master-slave relationship between nodes and calculate the link delay and master-slave synchronization deviation, which initially proves the feasibility and correctness of the proposed scheme.

Finally, in order to further reduce the synchronization error between the master and slave nodes of the airborne TSN, a technical method to improve the clock synchronization accuracy is proposed on the basis of the prototype system implemented in the project. After analyzing the key factors affecting the time deviation, the design ideas of timestamp marking module and real-time clock module are described in detail. For the problem of possible random errors in timestamps, a method for filtering and optimizing the path delay and time deviation that can reduce the degree of clock jitter is developed. After that for the clock frequency drift problem, an optimization scheme using a Proportion Integration Differentiation（PID） controller for frequency offset compensation is proposed based on the principle of all-digital phase-locked loop (ADPLL). The results of testing the proposed scheme in three test scenarios show that the system clock synchronization accuracy can be effectively improved by the proposed method.

Keywords: Time Sensitive Network, IEEE 802.1AS, FPGA, Clock Synchronization, Frequency Compensation

中国知网 https://www.cnki.net

插图索引

图 2.1 NTP 同步网络拓扑图.....8
图 2.2 NTP 同步原理图.....9
图 2.3 AS6802 协议网络拓扑图.....10
图 2.4 AS6802 固化函数原理图.....11
图 2.5 AS6802 压缩函数原理图.....12
图 2.6 AS6802 时间同步过程.....13
图 2.7 AS6802 SM 节点时间同步过程.....14
图 2.8 AS6802 CM 节点时间同步过程.....15
图 2.9 E2E 驻留时间修正模型.....17
图 2.10 P2P 驻留时间修正模型.....17
图 2.11 IEEE1588 数据集比较算法.....19
图 2.12 IEEE1588 状态决定算法.....20
图 2.13 延迟请求-响应过程.....22
图 2.14 对等延时测量过程.....23
图 2.15 IEEE802.1AS 时间同步过程.....25
图 3.1 TSN 同步系统硬件总体框图.....30
图 3.2 TSN 同步系统运行流程图.....32
图 3.3 时钟状态选择模块框图.....34
图 3.4 BMC 信息处理模块状态图.....36
图 3.5 端口角色选择模块状态图.....37
图 3.6 路径延时测量模块结构图.....38
图 3.7 延时测量响应模块状态图.....41
图 3.8 延时测量发起模块状态图.....40
图 3.9 IEEE802.1AS 协议时间同步状态机.....42
图 3.10 时间同步模块结构图.....43
图 3.11 同步报文接收模块状态图.....45
图 3.12 同步报文发送模块状态图.....46
图 3.13 BMC 报文解析模块仿真图.....47
图 3.14 BMC 信息处理模块仿真图.....48
图 3.15 端口角色选择模块仿真图.....49
图 3.16 从节点收发 Pdelay 报文仿真波形图.....49

中国知网 https://www.cnki.net

图 3.17 延时测量响应模块仿真波形图 50
图 3.18 延时测量发起模块仿真波形图 50
图 3.19 同步报文发送模块仿真波形图 51
图 3.20 同步报文接收模块仿真波形图 52
图 3.21 Offset 计算过程仿真波形图 52
图 4.1 同步以太网技术原理图 54
图 4.2 时间戳位置选取示意图 55
图 4.3 链路延时不对称模型 57
图 4.4 时间戳标记模块方案图 59
图 4.5 本地时间模块结构图 60
图 4.6 时钟频率补偿模块图 61
图 4.7 时钟相位调整结构图 62
图 4.8 IIR 滤波器原理图 63
图 4.9 线性 FIR 滤波器原理图 64
图 4.10 传统 ADPLL 结构框图 65
图 4.11 时钟频率补偿单元结构图 66
图 4.12 PID 控制器结构图 68
图 4.13 gPTP 时钟同步测试系统连接图 69
图 4.14 频率补偿前系统测试结果 71
图 4.15 频率补偿后系统测试结果 71
图 4.16 不同Kp、Ki取值下的同步测试结果 73
图 4.17 不同Kd取值下的同步测试结果 74

中国知网 https://www.cnki.net

表格索引

表 3.1　时钟状态选择模块变量表 33
表 3.2　延时测量发起模块状态变量表.....39
表 3.3　同步报文接收模块参数表 43
表 3.3　（续表）同步报文接收模块参数表 44
表 3.4　主从节点时钟参数配置表 47
表 4.1　时间戳标记模块关键参数表.....57
表 4.1　（续表）时间戳标记模块关键参数表.....58
表 4.2　TSN 原型系统在不同同步周期下时间偏差统计表.....69
表 4.3　TSN 终端在不同同步周期下时间偏差统计表 70

中国知网　https://www.cnki.net

符号对照表

符号	符号名称
α	指数加权因子
s	秒
ms	毫秒
μs	微秒
ns	纳秒
bit	比特（位）
MHz	兆赫兹
delay	路径时延
$offset$	偏移量
T_s	采样周期
t_{offset}	PID 控制器输入时间偏移量
t_{out}	PID 控制器输出时间偏移量

中国知网 https://www.cnki.net

缩略语对照表

缩略语	英文全称	中文对照
3GPP	3rd Generation Partnership Project	第三代合作伙伴计划
5G	5th Generation Mobile Communication Technology	第五代移动通信技术
ADPLL	ALL Digital Phase Locked Loop	全数字锁相环
AVB	Audio Video Bridging	音视频桥接技术
BC	Boundary Clock	边界时钟
BMCA	Best Master Clock Algorithm	最佳主时钟选择算法
CBS	Credit-Based Shaper	基于信用值整形器
CM	Compression Master	压缩主控器
CPU	Central Processing Unit	中央处理器
DDS	Direct Digital Synthesis	数字频率合成技术
EPON	Ethernet Passive Optical Network	以太网无源光网络
FIR	Finite Impulse Response	有限冲击响应
FPGA	Field Program Gate Way	现场可编程门阵列
GM	GrandMaster	最佳主时钟
GNSS	Global Navigation Satellite System	全球导航卫星系统
GPS	Global Position System	全球定位系统
gPTP	Generalized Precision Time Protocol	通用精准时间协议
ICMP	Internet Control Message Protocol	互联网控制消息协议
IIR	Infinite Impulse Response	无限冲击响应
MAC	Media Access Control	媒体访问控制
MD	Media-Dependent	媒体相关层
NASA	Nation Aeronautics and Space Administration	美国国家航空航天局
NTP	Network Time Protocol	网络时间协议
OC	Ordinary Clock	普通时钟
OW	Observation_window	观察窗口
PCF	Protocol Control Frame	协议控制帧
PHY	Physical Layer	物理层
PID	Proportion Intrgration Differentiation	比例积分微分
PLL	Phase Locked Loop	锁相环

中国知网 https://www.cnki.net

PPS	Pulse Per Second	秒脉冲
PTP	Precise Time Protocol	精确时间协议
RTC	Real Time Clock	实时时钟
SAE	Society of Automotive Engineers	美国汽车工程师学会
SC	Synchronous Client	同步客户端
SM	Synchronous Master	同步主控器
SyncE	Synchronous Ethernet	同步以太网
TAF	Time-Average-Frequency	时间平均频率
TAI	Temps Atomique International	国际原子时
TC	Transparent Clock	透明时钟
TM	Time Measurement	定时测量
TSN	Time Sensitive Networking	时间敏感网络
TTE	Time-triggered Ethernet	时间触发以太网
UDP	User Datagram Protocol	用户数据报协议
UTC	Coordinated Universal Time	世界协调时间
WR	White Rabbit	白兔协议

中国知网 https://www.cnki.net

目 录

第一章 绪论.....1
1.1 研究背景及意义.....1
1.2 国内外研究现状.....2
1.2.1 时间敏感网络发展现状.....2
1.2.2 同步协议发展历程.....3
1.3 论文主要研究内容及结构安排.....5
第二章 时间同步协议分析.....7
2.1 NTP 协议介绍.....7
2.1.1 NTP 网络结构.....7
2.1.2 NTP 同步原理.....8
2.2 AS6802 协议介绍.....9
2.2.1 协议关键函数.....10
2.2.2 时间同步过程.....13
2.3 IEEE 1588 协议介绍.....15
2.3.1 PTP 时钟模型.....16
2.3.2 最佳主时钟算法.....18
2.3.3 时间同步原理.....21
2.4 IEEE 802.1 AS 协议介绍.....24
2.4.1 路径延时测量.....24
2.4.2 时间同步原理.....25
2.5 时间同步协议特性对比.....27
2.6 本章小结.....28
第三章 IEEE 802.1 AS 的 FPGA 同步系统方案设计.....29
3.1 TSN 同步系统总体设计方案.....29
3.1.1 TSN 同步系统硬件架构.....29
3.1.2 TSN 同步系统执行流程.....31
3.2 时钟状态选择单元的设计.....32
3.2.1 时钟状态选择单元设计方案.....32
3.2.2 BMC 信息处理模块.....34
3.2.3 端口角色选择模块.....36
3.3 路径延时测量单元的设计.....37
3.3.1 路径延时测量单元设计方案.....37
3.3.2 延时测量发起模块.....38
3.3.3 延时测量响应模块.....40

中国知网 https://www.cnki.net

3.4 时间同步单元的设计.....41
3.4.1 时间同步单元设计方案.....41
3.4.2 同步报文接收模块.....43
3.4.3 同步报文发送模块.....45
3.5 系统仿真与结果分析.....46
3.5.1 时钟状态选择模块仿真分析.....46
3.5.2 路径延时测量模块仿真分析.....49
3.5.3 时间同步模块仿真分析.....51
3.6 本章小结.....52
第四章 时间同步误差分析及优化.....53
4.1 影响时钟同步精度的关键因素分析.....53
4.1.1 时钟不稳定性误差.....53
4.1.2 时间戳获取的位置与粒度.....55
4.1.3 链路传输延时不对称误差.....56
4.2 时钟模块的设计与实现.....57
4.2.1 时间戳标记模块实现方案.....57
4.2.2 实时时钟模块的实现与分析.....59
4.3 时钟同步优化方案.....61
4.3.1 时钟相位调整方案.....61
4.3.2 时钟频率补偿方案.....64
4.4 时钟同步性能测试与结果分析.....68
4.4.1 时间同步周期对同步精度的影响.....69
4.4.2 频率补偿功能对同步精度的影响.....71
4.4.3 PID 参数的选取对同步精度的影响.....72
4.5 本章小结.....74
第五章 总结和展望.....77
5.1 工作总结.....77
5.2 未来展望.....78
参考文献.....79

中国知网 https://www.cnki.net

第一章 绪论

1.1 研究背景及意义

以太网技术自诞生以来因其简单、经济实用、互操作性好等优势在各个领域得到广泛应用，已经成为当今最通用的局域网通信协议标准[1]。但由于传统以太网采用尽力而为的服务方式，当网络中存在大规模数据传输时会产生较大的延时，无法满足控制系统的确定性与实时性要求。随着航空航天、汽车和工业控制等领域对实时性的要求不断提高，如何保障数据在网络节点间的确定性传输，以及如何使网络满足超低抖动、超低丢包服务质量的需求已经成为网络设计中的重要问题[2]。虽然业界在以太网的基础上提出了几种实时性扩展技术，例如EtherCAT[3]、PROFINET[4]和TTE网络等，但这些技术只能应用在特定的场景下，彼此之间相对封闭，兼容性较差。为了解决以上问题， IEEE 802.1 工作组基于标准以太网协议体系制定了时间敏感网络标准，利用 TSN 技术在提供确定性时延与带宽保证能力的同时，实现周期性数据与非周期性数据在同一网络中的确定性传输[5]。

TSN 技术的前身是基于以太网架构的音视频传输协议[6]（Audio Video Bridging，AVB），由于 AVB 协议成功解决了音视频数据在网络传输过程中的时延高、抖动大、传输不确定性等问题，这一进展立即受到工业、汽车以及航空航天等领域的密切关注，最终 IEEE 于 2012 年正式将 AVB 任务组更名为 TSN 工作组，旨在在以太网的基础上实现时间同步、流量整形、网络配置等功能，实现数据的时间确定性传输。其中 IEEE 802.1AS 作为 TSN 协议簇中关于时间同步的标准，规定了整个网络的时间同步机制，使各节点保持良好的时钟同步精度，并为数据流的端到端确定性传输提供统一的时间基准。在性能上，IEEE 802.1AS 协议可以满足 7 跳以内的两个节点实现 1 微秒内的时间同步精度[7]，相比于其他时间同步协议，同步能力得到了极大的提升。

在机载网络领域， TTE 技术提出较早，目前已经成为确定性以太网交换的首选方案[8]。但随着 TSN 标准的逐渐完善，以及 TSN 技术在工业和汽车领域取得的显著成效，如何在机载网络中应用 TSN 技术如今成为业界关注的重要问题。近些年的航空电子系统不断升级，子系统的数量显著提升，系统间的通信也更为频繁，机载网络对于时间确定性与实时性的要求也更加严格[9]。同时，在机载网络中需要将实时信息、控制信息和其他不同类别信息进行流量调度，考虑到在时间敏感网络中流量的调度、流量的整形、数据的冗余传输等机制都是在 TSN 各节点间实现高精度时间同步的基础上进行的，所以时钟同步精度影响着整个网络的通信质量。因此，对机载 TSN 系统进行时钟同步优化也具有十分重要意义。

中国知网 https://www.cnki.net

为了在机载网络中满足数据传输的实时性与时间确定性需求，本文在对各种时间同步协议进行充分研究后，分析了 IEEE 802.1AS 协议相比于其他协议的优势，最终基于该协议设计并研发出一种完全利用 FPGA 实现具备最佳主时钟选择、路径延时测量、时间同步等功能的机载 TSN 终端系统，使该系统在执行同步算法时无须顾虑 CPU 以及内存资源的限制。最后，本文针对 TSN 系统对于高精度时钟同步的需求在相位同步与频率同步上分别提出了一种优化方案，进而减小主从时钟的时间偏差。

1.2 国内外研究现状

1.2.1 时间敏感网络发展现状

时间敏感网络本身并不是一种全新的技术，IEEE 早在 2002 年就发布了用于网络时间同步的 IEEE1588 精确时钟同步协议，并在 2005 年成立了 IEEE 802.1AVB 工作组。该工作组主要致力于研究如何保障以太网中音视频数据的传输性能，为音视频数据提供带宽预留保证、时间同步以及低延时的流媒体功能[10]。后来随着工业控制、汽车等领域对数据时间确定性传输的需求越来越迫切，IEEE 最终成立 TSN 工作组，在 AVB 技术的基础上制定适用范围更广泛、功能更丰富的 TSN 协议。

其中 IEEE 802.1AS 协议为时间敏感网络提供了一种时钟同步机制，该协议规定各网络节点通过周期性地交换 gPTP 消息来获取该节点与相邻节点的主从同步关系，使从时钟通过时间偏差值计算与频率调整实现与最佳主时钟的同步，进而为后续协议的运行提供统一的时间基准；IEEE 802.1Qav 协议制定了一种基于信用的整形器（Credit-Based Shaper，CBS）来对数据进行排队与转发，从而保证所有优先级队列的数据都有机会处理，有效减少因数据突发而造成的丢包问题[11]；IEEE 802.1Qbv 协议专注于增强数据调度业务，系统在传输端口处会根据数据的优先级不同将其发送到不同队列，并基于预先设定的门控列表动态控制各个队列的开关门时间，使高优先级的流量传输时不受尽力而为流量的干扰，从而实现数据的确定性传输[12]；IEEE 802.1Qbu 与 802.3br 协议制定了一种帧抢占机制，当高优先级数据在传输时发现端口一直被大型低优先级数据帧占用时，若一直选择等待可能产生更大的累积时延，所以帧抢占机制允许一个或多个高优先级帧打断这个低优先级帧的传输，一旦高优先级数据传输完成，低优先级数据才可以从中断位置恢复传输；IEEE 802.1Qci 协议则可以通过其逐流过滤与监管功能对输入流量进行管理，通过对数据流的规范性、时间敏感性以及流量特性进行检测，限制或阻断异常流量的传输，并对输入流量的传输带宽进行限制，以确保输入流量符合规范；IEEE 802.1CB 协议则规定了帧的可靠性复制与消除机制，使发送节点在发帧时复制数据报文，由接收节点接收检测并消除重复分组，降低因中间设备故障导致丢包问题出现的概率，从而保证数据的可靠传输[13]。

中国知网 https://www.cnki.net

鉴于 TSN 技术具备高可靠且时间确定的数据传输能力，因此如何将该技术应用到各个领域引起人们的广泛讨论。比如在 TSN 技术标准化的过程中，学术界也在研究 TSN 技术与无线技术的融合方案，目前 3GPP 已经定义了 TSN 与 5G 集成的桥接模型[14]，文章[15]也在此基础上建立了时钟同步分析框架，并分别对路径延迟、时钟漂移等因素影响混合 TSN 网络实现高精度时钟同步的程度进行分析；文章[16]为实现高精度 5G-TSN 时间同步提出了一种多波束联合的定时同步算法，旨在通过该算法提高同步信号检测成功率。在车载网络领域，智能驾驶汽车上配备的高级驾驶辅助系统（Advanced Driving Assistance System，ADAS）需要处理大量的高分辨率传感器数据，随着汽车上电子部件与应用数量的大幅增加，该系统除了对带宽的需求加大外，同时对实时性数据的低延时处理需求也随之增加，因此文章[17]提出将 TSN 技术应用到下一代车内架构中，从而满足未来汽车网络中的时间确定性通信以及超低延时与抖动的需求。

近些年来，国内外许多企业、高校与研究机构也加大对 TSN 方向的研究，国外的 Broadcom、Marvell 与 NXP 等公司已经推出多款 TSN 芯片和交换设备，已经可以实现微秒级交互特性以及数据的时间确定性传输[18]，国内以华为、新华三为首的通信厂商也研发出相关样机，使 TSN 技术成功应用于工业控制、汽车控制、飞机控制等领域；2019 年，国防科技大学高性能网络技术团队发起了 Open TSN 开源项目[19]，为解决不同 TSN 应用与 TSN 标准协议之间的差距，该项目采用支持定制的模块化设计，使开发者可以根据不同需求快速定制出基于 FPGA 的 TSN 系统，大大提高了开发效率；2022 年 8 月，东土科技公司发布了我国的首款 TSN 芯片 KD6530，并成功通过 “时间敏感网络产业链名录计划”芯片模组类的测试，标志着欧美企业对 TSN 芯片的长期垄断正式被打破。

1.2.2 同步协议发展历程

随着计算机技术的普及与发展，在互联网上拥有一个标准时间的需求越来越迫切。于是美国 Delaware 大学 Mills 教授于 1985 年提出一种在应用层执行的网络时间协议（Network Time Protocol，NTP），该协议即 NTP V0 版本，其对于时间同步方式、时间精度计算、本地误差估计、参考时钟等特性进行了详细描述，在当时可以实现 100ms 内的时间同步精度[21]。后来 NTP 协议从 V0 版本到现在已经发展到第四版，中间不仅对网络的体系结构、协议与算法做了全面规范，还增加了频率补偿估计、自主身份验证、网络设备自主配置等功能，使其成为最早用于网络中的时钟同步标准之一。目前最新版本的 NTP 协议在时间同步精度、同步的可靠性与适用性方面相较于传统网络有了很大的提升，通常可以实现 1~50ms 精度的时间同步，在对时间精度没有过高要求的场景中已经得到广泛应用。

中国知网 https://www.cnki.net

考虑到测量与工业控制等领域对系统时钟同步精度的要求越来越高，而 NTP 协议以及其他同步总线技术无法满足数据传输的实时性需求，于是网络精密时钟委员会在 IEEE 标准委员会的支持下正式在 2002 年发布了 IEEE1588 协议，并于 2008 年推出 IEEE1588 v2[22]进行协议优化。该协议在以太网的基础上通过报文交互的方式执行节点间的时钟同步功能，并根据最佳主时钟选择算法对网络中的节点划分主从关系，采用物理层时间戳标记[23]、路径延时测量、透明时钟等技术实现主从节点间微秒级甚至纳秒级的时间同步精度。由于 1588 协议出色的性能，该技术已经在诸多领域得到广泛的应用。比如在 2008 年提出的白兔（White Rabbit，WR）技术就是在 IEEE1588 与 SyncE 技术上发展而来，该技术可以对覆盖 10 公里范围内的 1000 个节点实现亚纳秒级别的时钟同步精度[24]；近年来，为了将 5G 网络相对于世界协调时间（Coordinated Universal Time，UTC）的时间差值限制在 1.5 微秒以内，运营商在选择 5G 基站的时间源时将 GNSS 卫星接收时间作为主要的参考时间，并采用基于 1588 的地面时间链路同步方式从本地时间服务器获取参考时间并将其作为备用，通过这两种方式结合[25]来实现时间同步，该方案不仅降低了部署 GNSS 天线的成本，同时解决了卫星信号在中断或受到干扰时同步质量下降的问题；同时，针对智能变电站中交换设备因本地时钟波动导致系统的可靠性变差问题，文章[26]依据 IEEE1588 协议设计出一种适用于电力系统的时间同步装置，并基于该装置提出了减小时间同步误差的优化方案，最终可以实现亚微秒级的时钟同步精度。

鉴于航空航天领域对于网络的可靠性、实时性要求比较高，而传统以太网无法满足数据传输的实时性与时间确定性需求，同时 IEEE1588 协议也无法对网站中的潜在故障点进行容错，致使时钟同步的精度过于依赖于主时钟的稳定性[27]。于是美国汽车工程师学会（Society of Automotive Engineers，SAE）在 2011 年推出了 AS6802 标准[28]，并将其作为 TTE 的时钟同步协议。该协议沿用了 IEEE1588 中规定的透明时钟技术，同时定义了一种通过交互协议控制帧来实现分布式系统高可靠、高精度、可容错的时钟同步方法。AS6802 协议与其它同步协议不同，该协议没有主从时钟的概念，而是根据其时钟同步算法计算出全局统一时间基准，各个节点根据该时间基准进行本地时钟校正，从而实现系统内的相对时间同步。另外该协议定义了一套容错机制，即使网络中的节点出现故障，也可以进行故障隔离，从而保障网络中数据的可靠传输[29]。国外对 TTE 技术研究较早， 其中 TTTech 公司是最早进行研究和开发 TTE 相关产品的公司，其产品已经在汽车、航空航天等领域得到大规模应用；在 2014 年，美国的 NASA 在其成功发往猎户座的载人飞船中也将 TTE 网络作为飞船系统的主干网[30]。近些年，国内对 TTE 技术的研究也进一步深入，在 2020 年 5 月 5 日，我国新一代载人飞船成功发往太空，其中由西安电子科技大学 ISN 国家重点实验室与航天五院 502 所合作开发的时间触发以太网星载原型系统成功应用在该飞船上，实现了关键设备、

中国知网 https://www.cnki.net

传感器与计算机的互联，将之前速率为 1Mbps 的总线传输方式升级为千兆级的智慧网络，保证了数据传输的高实时性、高可靠性与高稳定性。

为了在时间敏感网络中实现确定性实时通信，IEEE802.1AVB 工作组在 IEEE1588v2 协议的基础上进行改进，于 2011 年正式推出 IEEE802.1AS 协议。该协议简化了 IEEE1588 中的时钟定义，并规定系统内各个 TSN 节点必须以全局最佳主时钟为时间基准进行同步，同时该协议是一个完全基于数据链路层的协议，其通过定义媒体独立子层（Media-dependent，MD），可以使由不同传输介质接入网络的节点在同一个 gPTP 域进行时间同步，如全双工点对点链路的 IEEE 802.3 以太网、IEEE 802.3 EPON 链路、IEEE802.11 无线链路等，这种方式大大提高了网络的兼容性，使得该协议具有广泛的应用场景。在 802.1 AS 协议的 2020 版本[31]中，正式加入多域冗余机制，保证 TSN 设备检测到上游节点出现故障时可以快速切换到其他 gPTP 域，选择同备用主时钟进行同步，从而提高网络的可靠性。总体来说，由于 IEEE 802.1AS 协议同时具备纳秒级的时钟同步精度[32]、可靠的容错机制以及兼容多种传输介质的能力，所以相比于其他同步协议具有更广泛的应用场景。

1.3 论文主要研究内容及结构安排

本文依托于学校与研究所的合作项目，重点研究如何在机载 TSN 终端系统上实现 IEEE 802.1AS 协议功能，同时使得该系统在实现时间同步过程中保持良好的同步精度。由于在系统间保持高质量的时间同步是 TSN 各项功能正常运行的前提条件，但不同设备间因晶振的稳定性存在差异难免会产生频率偏差，使得主从节点间的时间误差难以保持在纳秒量级。经测试发现，通过加快同步报文的收发频次可以有效提高同步质量，但该方案会造成新的问题，即在保证 TSN 协议与其它协议同时运行的条件下，加快发帧频率可能会出现 CPU 负载或内存资源不足的情况。于是本文基于上述问题，制定了完全基于 FPGA 在 7k325t 型号开发板上实现 IEEE802.1 AS 协议功能的方案，并通过仿真测试证明系统的主从时钟选择与时间同步等功能可以正常运行。另外，本文针对不同节点因频率偏差导致同步不准确的问题提出了相位调整与频率补偿方案，最后通过将优化前后的测试结果作对比来验证该方案的可行性。

本文各个章节的具体安排如下：

第一章 绪论部分，本章首先介绍该课题的研究背景与意义，分析了机载网络系统使用 TSN 技术后在处理时间敏感数据时所具备的优势，随后详细阐述了时间敏感网络的发展历程以及当下主流时间同步技术在国内外研究现状，最终说明 IEEE 802.1AS 协议可以为机载 TSN 系统提供高精度的时间同步，对于保障网络的确定性与可靠性通信具有重要意义。

中国知网 https://www.cnki.net

第二章 本章首先详细描述了当前主流的 NTP、AS6802、IEEE1588 与 IEEE 802.1AS 四种时间同步协议的使用场景、同步特性与工作原理，尤其对各种时间同步算法进行着重介绍，然后将 IEEE802.1AS 协议与其它三种协议的特性进行比较，说明了在机载同步系统中选择将 IEEE 802.1 AS 协议作为时间同步技术选型的优势，从而为后续章节的系统设计提供理论依据。

第三章 本章基于 IEEE 802.1AS 协议的技术选型，阐述了基于 FPGA 实现具备 802.1AS 协议时间同步功能的端系统设计方案，并对整个系统的组成结构与执行流程进行详细介绍。之后重点描述了时钟状态选择、路径延迟测量与时间同步等功能模块及其内部关键子模块的设计思路、状态间的转换方式以及模块间的作用关系。最后为验证各项协议功能可以成功运行，通过编写 Verilog 测试代码模拟了两个终端系统相互发送 gPTP 报文的测试场景，结果证明该原型系统可以成功执行 AS 协议的各项功能。

第四章 本章先分析了影响时钟同步精度的关键因素，并详细介绍了本文所提 TSN 终端系统中时钟模块与时间戳标记模块的设计方案。之后针对因偶然计算结果异常或网络不稳定等因素导致同步偏差增大的问题提出了相位同步的优化方案，即在相位调整过程中对路径延时值与主从时间偏差值进行滤波处理；然后针对不同系统间因时钟晶振稳定性存在差异造成主从偏差随时间增大的问题，设计了基于 IEEE 802.1AS 协议的类 ADPLL 模型，并采用 PID 控制器对单位时间内因频率偏移造成的时间误差进行滤波处理，从而获得主从节点间较为准确的频率偏差。最后将该原型系统与其他 TSN 终端与交换机进行测试，观察所提优化方案对项目中所实现原型系统的同步性能提升能力是否可以达到预期。

第五章 本章主要对全文工作进行总结，回顾本文的主要研究内容，之后对当前工作中的不足和亟待解决的问题进行了分析，并对下一步的可进行深入研究的方向提出了建议。

中国知网 https://www.cnki.net

第二章 时间同步协议分析

本章先对当前主流的时间同步协议如 NTP 协议、AS6802 协议、IEEE1588 协议以及 IEEE 802.1AS 协议在网络结构、时间同步算法与同步性能等方面进行了详细介绍。最后通过将 IEEE 802.1AS 协议与其他时间同步技术的特性进行比较，为机载系统将 IEEE802.1AS 协议作为时间同步技术选型提供理论基础。

2.1 NTP 协议介绍

网络时间协议是一种旨在通过网络使计算机时钟保持同步的时间同步协议，它是由 ICMP（Internet Control Message Protocol）时间戳消息、时间协议（Time Protocol）与 IP 时间戳选项（IP Timestamp option）等技术上演变而来[33]。该协议通过计算数据包在网络中的往返延时与时钟偏移，将计算机的本地时间与世界协调时 UTC 进行时间同步。由于该协议是一个跨局域网与广域网的复杂协议，考虑到网络负载、协议栈抖动等不稳定因素的影响，通常在互联网中的 NTP 节点可以实现 1~50ms 内的时钟同步精度，局域网中各节点的同步精度则可以稳定在 1 毫秒以内。

2.1.1 NTP 网络结构

在通信网络理论中，根据节点时钟的精确性以及该节点在网络中的重要程度，网络中各节点会被划分为 16 个优先级，编码级别越低则代表该节点的时钟精度与重要程度越高。考虑到分层过多会给网络带来较大的不稳定性，影响编码级别较高层节点的时间精度，所以一般网络的分层不会超过 6 层。NTP 技术也使用这种分层的时间网络架构，以图 2.1 所示的 4 层的 NTP 网络拓扑为例，在该同步子网中，各种节点分为精确时钟源、主时间服务器、辅助时间服务器以及终端设备，网络中的每个节点既可以作为下一层的服务器，也可以作为上一层的客户端[34]。其中第 0 层位于同步子网的顶端，通常选择如 GPS 时钟、原子钟或其他无线电时钟等设备来为整个网络提供标准时间源；第一层设备称为主时间服务器，该层设备通过无线电或线缆与精确时钟源同步，设备间也可以通过对等连接进行时间检查或冗余备份；第二层设备为辅助时间服务器，在实际场景中时间信息可能经过多层辅助服务器才能到达客户端，该层设备从上一级服务器获取精确时间信息，并将标准时间信息按照 NTP 的层级逐层传播至下一层，最终发送到终端。在协议执行过程中，每一层的设备可以向上层或本层的服务器请求时间校正，从而实现 NTP 网络系统的时间同步。

中国知网 https://www.cnki.net



图2.1　NTP 同步网络拓扑图

2.1.2　NTP 同步原理

NTP 协议支持三种时间同步模式：Symmetric mode（对称模式）、Server/Client mode（服务器/客户端模式）与 Multicast/Broadcast mode（广播模式）。其中服务器/客户端模式为最典型的同步方式，通过该方式客户端可以向服务器发出同步请求，通过报文交互的方式获取报文收发时刻的时间戳，并根据此值计算出主从节点的时间偏差，但服务器不能向客户端申请同步。图2.2清晰描述了主从节点在该模式下的同步过程[35]：

（1）客户端周期性地向服务器发送 NTP 请求报文，且在报文的 Originate Timestamp 字段中填充该请求报文的发送时间，记为t_1。

（2）服务器收到 NTP 报文后记录报文到达的时间戳，记为t_2。

（3）服务器向客户端回复 NTP 响应报文，并记录发送时刻的时间戳t_3，同时将t_1、t_2、t_3填充在报文的对应时间戳字段中。

（4）客户端接收到 NTP 响应报文后，记录接收时间戳t_4，并提取报文中t_1、t_2、t_3三项时间戳信息进行链路延时与时间偏差计算。

NTP 软件程序根据报文交互过程中产生的 4 个时间戳计算路径延迟 delay 与主从时钟的误差 offset。假设往返路径延时相同，可求出往返路径延时为

$$delay = (t_4 - t_1) - (t_3 - t_2) \tag{2-1}$$

客户端与服务器端的时钟偏移量为：

中国知网　https://www.cnki.net

$$offset = \frac{(t_2 - t_1) + (t_3 - t_4)}{2} \tag{2-2}$$



图2.2 NTP 同步原理图

2.2 AS6802 协议介绍

AS6802 协议是一种通过在现有以太网的基础上交互时间同步帧，并执行时钟同步算法实现的同步技术，TTE 网络中各节点通过运行该协议可以实现亚微秒级别的时间同步精度。它与其它采用主从关系结构进行时间同步的协议不同，在该协议中没有主节点与从节点的区别，而是根据节点在时间同步过程中的功能不同划分为同步主控器（Synchronous Master，SM）、同步客户端（Synchronous Client，SC）、压缩主控器（Compression Master，CM）三类。如图 2.3 展示了该协议的一种网络拓扑，其中 SM 是同步的发起者，会周期性地向系统发送协议控制帧（Protocol control frame，PCF）；CM 是系统中用来中继同步报文的节点，负责对各个 SM 发送的时间信息进行收集计算，生成全局统一时间，并将该平均时间向系统其他节点广播；SC 是网络中除了 SM 与 CM 以外的所有节点，该节点可以中继 PCF，但只能被动接受 CM 发布的时间信息[36]。AS6802 协议为保证网络中各个节点间的高精度时间同步，并实现系统的时间确定性，定义了固化延迟、压缩计算等同步功能，本节将对协议中的关键函数与时间同步过程进行详细介绍。

中国知网 https://www.cnki.net



图2.3　AS6802 协议网络拓扑图

2.2.1　协议关键函数

2.2.1.1　固化函数

TTE 网络中的 SM 节点会在其本地时钟初始时刻周期性地向 CM 发送 PCF。考虑到不同的发送节点可能因链路传输延时不同造成 PCFs 到达接收节点的顺序与其发送顺序产生差异，因此 AS6802 协议为消除链路传输的时延误差定义了固化算法，使各个接收节点在收到 PCF 时记录时间戳，并解析出报文内的透明时钟字段，之后根据上述参数计算出固化时间点（permanence_pit），进而恢复接收到 PCFs 的正确发送顺序。对 CM 而言，各固化点的差值就是发送 PCF 设备本地时钟的差值，该值可用于后续的压缩计算；而对 SM 与 SC 而言，可通过固化点进行本地时间校准，实现其与 CM 的时间同步。

固化函数计算过程如图 2.4 所示， 图中 T 指的是网络中任意两节点间的最大传输时延（max_transmission_delay）；T1 与 T2 分别表示两个 SM 节点的透明时钟值（pcf_transparent_clock）；T3 与 T4 分别代表两个 PCF 的固化时延值（permanence_delay），且 T、T1、T2 需要离线测量得到。当接收节点收到 PCF 后会先记录接收时间点（receive_pit），并读取 PCF 的透明时钟值，然后将最大传输时延分别减去 SM1 与 SM2 的透明时钟值即可得到其对应的固化时延，最后将两个 SM 的 PCF 到达时间与固化时延值相加即可得到该设备的固化时间点[37]。从图中可看出经过固化函数处理后，固化时间点的顺序与 PCF 的发送顺序保持一致。

固化延时与固化时间点计算公式分别如式 2-3，式 2-4 所示：

$$permance_delay = max_transmission_delay - pcf_transparent_clock \tag{2-3}$$

$$permance_pit = receive_pit + permanence_delay \tag{2-4}$$

中国知网 https://www.cnki.net



图2.4 AS6802 固化函数原理图

2.2.1.2 压缩函数

压缩函数与固化函数不同，TTE 网络中只有压缩主节点才能运行此函数，其主要功能是根据各个 PCF 固化点计算出压缩时间点（cm_compressed_pit）。计算过程分为三个阶段：收集阶段、计算阶段与延时阶段。

（1）收集阶段

当第一个 PCF 完成固化后，压缩主节点会记录固化点的时间值，并开启第一个观察窗口（Observation_window，OW）。OW 窗口大小一般为网络中任意两个节点最大的时间差值，目的是保证在全部节点完成时间同步时，CM 可以在窗口内收集到全部的 PCF。但系统可能会出现节点故障或部分节点未同步的问题，所以需要在该阶段开启多个窗口来收集报文，其中窗口的最大开启个数取决于系统可容忍故障节点的数量 f，最大观测窗口公式如下：

$$max_observation_window = (f+1) \times observation_window \tag{2-5}$$

开窗规则为：当窗口数等于 1 时，需要判断窗口内固化时间点的个数是否小于 2，若小于则停止继续开窗，若大于则在当前 OW 结束后继续开启第二个窗口；当窗口数大于等于 2 时，如果在最后一个窗口内没有检测到固化时间点，则停止收集阶段，反之开启下一个窗口，直到 OW 数等于最大观察窗口数。

（2）计算阶段

系统会在计算阶段将在收集阶段收集到的全部固化时间点与第一个固化时间点求时间差值，并对这些时间差值进行容错均值处理，从而计算得到得压缩时间点。采用该方式的目的是使各个节点的时钟误差保持在一个较小的范围内。另外，压缩修正值的大小与收集到 PCF 的数量 n 有关，计算规则如下：

固化时间差值：

中国知网 https://www.cnki.net

$$input_i = permance_pit_i - permance_pit_1 \tag{2-6}$$

压缩修正值：

$$compresion_correction = \begin{cases} input_1 & (n=1) \\ \dfrac{input_1 + input_2}{2} & (n=2) \\ input_2 & (n=3) \\ \dfrac{input_2 + input_3}{2} & (n=4) \\ \dfrac{input_2 + input_4}{2} & (n=5) \\ \dfrac{input_{f+1} + input_{n-f-1}}{2} & (n>5) \end{cases} \tag{2-7}$$

（3）延时阶段

压缩主节点需要在消耗 calulation_overhead 时长后才能完成计算阶段，最终还需要在延时阶段延迟 compression_correction 的时间长度后即可得到压缩点时间值。压缩函数延时 compression_function_delay 与压缩时间点 cm_compressed_pit 的计算公式分别为：

$$\begin{aligned} compression_function_delay = {} & max_observation_window \\ & + calculation_overhead \\ & + compression_correction \end{aligned} \tag{2-8}$$

$$\begin{aligned} cm_compressed_pit = {} & permance_pit_1 \\ & + compression_function_delay \end{aligned} \tag{2-9}$$



图2.5　AS6802 压缩函数原理图

中国知网 https://www.cnki.net

压缩函数过程如上图所示，压缩主节点在时刻点 80 处收到第一个固化时间点后，会在此时开启第一个观察窗口，窗口大小为 40，由于第一个窗口内接收到两个固化时间点，所以继续开启第二个窗口。当系统允许出故障的节点数为 1，最大窗口数为 2 时，最大观测窗口值为 80，所以无论第二个窗口是否收集到固化时间点都会停止收集。计算阶段耗时为 30，根据上述公式计算得到压缩修正值为 15，最后可得压缩函数总延时为 125，压缩时间点为 205。

2.2.2 时间同步过程

2.2.2.1 时间同步流程

在 TTE 网络中，系统的时间同步分为两个阶段：冷启动阶段（异步阶段）与同步阶段。SM 与 CM 在上电后会先进行侦听，检测其是否收到其他节点发送的 IN 帧，若系统上电后直接连接到已经同步的网络，则该节点在接收到 IN 帧后会执行重启动服务，直接从侦听状态跳转到同步状态。若网络中所有设备都是刚刚上电，所有设备均不处于同步状态，此时 CM 与 SM 在侦听状态都无法检测到 IN 帧，需要等待一段时间，在此状态结束后先进入冷启动状态进行同步协同[38]，具体过程如图 2.6 所示。



图2.6 AS6802 时间同步过程

（1） SM 进入冷启动状态后会立即向 CM 发送 CS 帧，而 CM 在收到 CS 帧后会对该报文进行固化处理，然后生成相应的 CS 帧向所有 SM 广播，直到 SM 收到 CM 发回的 CS 帧才标志第一次握手的结束。SM 在收到 CM 响应的 CS 帧后会开启一个计时器，若计时结束前再次收到 CS 帧则需要重新计数，直到计时结束才会向 CM 发送 CA 帧，该操作的目的是保证 SM 响应的是最后一个 CS 帧。

（2） CM 对收到的 CA 帧完成固化处理以及压缩处理后，会生成对应的 CA 帧并向外广播。SM 收到 CA 帧后执行与第一次握手阶段相同的操作，开启一个计时器保证 SM 响应的是最后一个 CA 帧，此时完成两次握手。

中国知网 https://www.cnki.net

（3） 在结束两次握手后，SM 会等待 ca_offset 时间，在 t1=0 时刻进入同步状态，并向 CM 发送 IN 帧。CM 收到 IN 帧后也进入同步状态，并会对 IN 帧进行固化处理与压缩计算，从而得到全局同一时间，然后计算这个统一时间值与预计接收时间的差值并根据该值修正本地时钟。最后由 CM 向其他节点发送 IN 帧，SM 收到 IN 帧后也会根据其固化时间点来校准本地时钟。

2.2.2.2 SM 节点同步

SM 节点时间同步过程如图 2.7 所示，SM 在其同步周期初始时刻（sm_dispatch_pit）向 CM 发送 IN 帧，并在 sm_permanence_pit 时刻完成对 CM 返回 IN 帧的固化操作。图中 smc_scheduled_pit 是 SM 接收 IN 帧的理论时间，其计算公式如式 2-10 所示。

$$\begin{aligned} smc_scheduled_pit = sm_dispatch_pit \\ +2\times \max_transmission_delay \\ +compression_function_delay \\ +cm_dispatch_delay \end{aligned} \tag{2-10}$$

式中 max_transmission_delay 为最大传输时延，cm_dispatch_delay 是 CM 完成对 IN 帧压缩后距离发送 IN 帧时刻的时间延时。SM 会在 smc_scheduled_pit 两侧开启窗口 acceptance_window，并将窗口内的固化点与 smc_scheduled_pit 做差值计算得到时间校准值 clock_corr。若窗口内收到多个固化时间点，则选取最优帧进行计算，该校准值的计算如式 2-11 所示：

$$clock_corr = smc_permanence_pit_{best} - smc_scheduled_pit \tag{2-11}$$

如果被调整后本地时间落到 acceptance_window 内，可能造成本地时间在一个窗口多次被调整，所以 SM 需要在 smc_scheduled_pit 时刻延时 clock_corr_delay 时间后再调整，即在 smc_clock_corr_pit 时间点进行本地时钟校正。



图2.7 AS6802 SM 节点时间同步过程

中国知网 https://www.cnki.net

2.2.2.3 CM 节点同步

CM 节点时钟同步过程[39]如图 2.8 所示，图中 cm_scheduled_pit 为 IN 帧的预接收时间，cm_compressed_pit 为同步帧的压缩时间点，cm_dispatch_pit 是对应同步帧的发送时刻。CM 同 SM 一样，会以预接收时间为中心开启一个时间窗口 acceptance_window，并判断帧的压缩时间点是否在接收窗口内，之后将接收窗口内的最佳压缩点与预计接收时间作差计算本地时间修正值 cm_clock_corr。预接收时间与 CM 本地时间修正值的计算如式 2-12，2-13 所示：

$$\begin{aligned} cm_scheduled_pit = sm_dispatch_pit \\ +max_transmission_delay \\ +max_obsercation_window \\ +calculation_overhead \end{aligned} \tag{2-12}$$

$$cm_clock_corr = cm_compressed_pit_{best} - cm_scheduled_pit \tag{2-13}$$

CM 在结束上述计算后会在 cm_scheduled_pit 时刻延时 clock_corr_delay 时间，根据时间修正值对其本地时钟进行调整，该节点还会在发送时间点 cm_dispatch_pit 向 SM 广播对应的时间同步报文。



图2.8 AS6802 CM 节点时间同步过程

2.3 IEEE 1588 协议介绍

IEEE1588 协议即精确时间同步协议（Precision Time Protocol，PTP），该协议采用软硬件结合的方式将分布式网络中的各个时钟节点与主时钟节点进行同步。在硬件上实现 PTP 报文的传输以及对事件消息类型的 PTP 报文的时间戳标记，并由软件执行最佳主时钟选择、路径延时测量、从时钟时间偏移计算等同步算法，从而实现纳秒级别的时钟同步精度。

中国知网 https://www.cnki.net

2.3.1 PTP 时钟模型

PTP 系统是一个允许 PTP 设备与非 PTP 设备共存的分布式网络，其中 PTP 设备根据时钟特性不同，分为普通时钟（Ordinary Clock，OC）、边界时钟（Boundary Clock，BC）、端到端（End-to-End）透明时钟（Transparent Clock，TC）、对等（Peer-to-Peer）透明时钟与管理节点这 5 种类型。

（1） 普通时钟

普通时钟只有一个物理端口，该接口上包含两个分别处理事件报文（Event Message）与普通报文（General Message）的接口，其中事件接口在收发事件报文时需要根据本地时钟进行时间戳标记，通用接口负责传输除了事件报文外的所有消息。每个 OC 设备都具有一个 PTP 协议引擎，该引擎除了负责封装解析 PTP 报文和维护时钟和端口数据集外，还通过执行最佳主时钟算法判断当前 OC 设备是主时钟还是从时钟。当其作为主时钟且端口处于 master 状态时，其本地时钟通常与可追踪到 TAI 与 UTC 的外部时间源同步，然后向各个节点发送时间信息；当其作为从时钟时，则调整本地时钟实现与主时钟的同步。

（2） 边界时钟

边界时钟在 PTP 时钟同步系统中担任中间节点的角色，通常选择支持 PTP 功能的交换机或路由器作为边界时钟，它至少具备两个端口，每个端口都可以当做一个普通时钟，其中一个端口作为从时钟端口与上一级主时钟同步，其余端口可作为主时钟端口对下游设备进行同步。边界时钟的模型与普通时钟类似，每个端口都具备事件接口、通用接口与 PTP 协议引擎，不同之处在于所有端口会共享同一个时钟数据集与本地时钟。边界时钟通过将时间信息逐级传递，使得 PTP 网络中更多节点参与到时钟同步过程。

（3） 端到端透明时钟

透明时钟与边界时钟类似，都具备多个端口，但透明时钟没有端口状态的概念，也没有 PTP 协议引擎，所以不会参与时钟同步过程。端到端透明时钟内部会维护一个本地时钟，主要用于计算 PTP 事件报文从接收端口进入到发送端口发出这段过程的驻留时间，并将该值加入到事件报文或其对应 follow_up 报文的 correction_field 字段中，从而减小事件报文在中间节点存储转发过程中累计的延时误差。报文修正过程如图 2.9 所示：

中国知网 https://www.cnki.net



图2.9 E2E 驻留时间修正模型

（4） 对等透明时钟

对等透明时钟与端到端透明时钟相比，有两方点不同。一方面，对等透明时钟只会对 Sync 和 Follow_Up 报文进行修正；另一方面，在修正 PTP 事件报文时，它除了计算事件消息在节点内部的驻留时间外，还需要通过对等延时测量机制计算接收端口与链路另一端节点的链路延时，并将这两个值累加到 Sync 或 Follow_Up 报文的 correction field 字段中。因此，提供给下游设备的时间信息可以反映出对等时钟同步网络的实际路径。在 P2P 透明时钟内，所有端口共享一个驻留时间桥，其修正模型如图 2.10 所示：



图2.10 P2P 驻留时间修正模型

（5） 管理节点

管理节点功能类似于交互设备，其本身不具备时间同步功能，但可以与上述任何时钟模型结合，主要用于对上下游节点进行配置管理。

中国知网 https://www.cnki.net

2.3.2 最佳主时钟算法

当 PTP 网络的各个节点刚上电或网络拓扑发生变化时，为了避免时间同步过程发生混乱，迫切需要从网络中选择一个时钟精度或优先级最高的节点作为最佳主时钟，同时以此为根节点生成时间同步生成树，并确定网络中各个时钟的主从关系。IEEE1588 协议规定 PTP 网络中的普通时钟与边界时钟端口通过执行最佳主时钟（Best Master Clock，BMC）算法[40]，确定本端口的时钟状态，并快速选出最优时钟作为最佳主时钟。BMC 算法里面包含数据集比较算法与状态选择算法两部分，前者主要用于判断两个时钟数据集孰优孰略，而后者通过时钟节点不同数据集的比较结果获得当前 PTP 端口的推荐状态。

2.3.2.1 数据集比较算法

数据集比较算法的原理就是通过将本地时钟信息与 Announce 报文中记录的时钟信息进行比较，选举出时钟属性最优时钟作为最佳主时钟，最终比较结果用于后续本地时钟状态的决定。其中用于比较的时钟数据由D_0、E_{rbest}、E_{best}三部分组成，三者定义如下：

（1） D_0：普通时钟或边界时钟C_0的本地时钟数据集。

（2） E_{rbest}：C_0的端口 r 在执行数据集比较算法前，先要对接收到的 Announce 报文进行过滤，除了保证该报文不是由端口 r 或者是与该端口共用同一个本地时钟的端口发出外，还要保证此报文是上游节点最新发出的报文，且该报文的 stepsRemoved 字段值小于 255。然后对认证合格的所有 Announce 报文进行比较，将选出的最优报文与该端口之前选出的E_{rbest}再次比较，最终最优的时钟数据即为该端口的E_{rbest}数据集。

（3） E_{best}：若C_0具有多个端口，需要运行数据集比较算法对各个端口的E_{rbest}数据进行比较，从中选出时钟属性最佳的数据集，即E_{best}数据集。

在对以上数据两两比较时，若某个数据集为空集，则非空数据集被判定为较优的时钟数据，其中D_0永远不会为空，且E_{rbest}与E_{best}只会在端口未收到任何 Announce 时才会为空集。图 2.11 详细展示了数据集比较算法的过程，根据图中信息可知，该算法根据 A、B 数据集的 clockIdentiry 参数是否相同将此算法分成两部分。

若二者的 clockIdentiry 数值不同，则继续对其时钟特性参数进行比较，时钟特性参数包括时钟优先级 1（priority1）、时钟类（clock Class）、时钟精度（clock Accuracy）、时钟偏移方差（offsetScaledLogVariance）、时钟优先级 2（priority2）和时钟标识（clock identity），这些属性的优先级依次降低，数据集比较算法就是按优先级从高到低的顺序分别比较这些属性，如果值不同，则判定值小的一方为最优数据集；若值相同，则继续向下比较，直到选出最优时钟。

中国知网 https://www.cnki.net

若二者的 clockIdentiry 参数相同，就无法通过时钟特性判定最佳时钟，则先比较 A、B 所在时钟到最佳主时钟的传输步长，若步长差值大于 1，那么步长小的时钟属性更好；若步长差值为 1，选择 A 与 B 数据集中步长小的一方为较优集，并对步长大的一方进行接收和发送方时钟标识的比较，判断步长小的时钟是属性上最优还是拓扑上最优；若步长差值为 0，则比较 A、B 数据的发送方时钟特性，值小的一方为拓扑最优集。如果以上特性均相同，最后比较双方接收端的端口号，端口号小的一方说明其拓扑上更优。在比较过程中，如果在对步长大的一方进行接收方和发送方 Clock Identity 属性比较时发现二者数值相同，说明该数据是从同一个端口进行收发，此时返回 Error；而且若最终比较发现 A 与 B 接收端的端口号的值也相同时，说明双方消息完全相同，同样返回错误信息。

图2.11 IEEE1588 数据集比较算法

中国知网 https://www.cnki.net

2.3.2.2 状态决定算法

状态决定算法的原理就是根据数据集比较算法的结果推算出端口的下一个状态。具体执行过程如图 2.12 所示，当端口开启该算法时，先将端口 r 置为监听状态，当检测到E_{rbest}数据集不为空时，再判断本地时钟的 clockClass 范围。

（1）ClockClass 可以用来表示时钟的等级，若该值在 1 至 127 之间，表示该时钟不能作为从时钟，然后判断本地时钟数据集D_0与端口最优数据集E_{rbest}谁更优，如果本地时钟特性更好则该端口可设为 Master 状态，反之将其设为 Passive 状态。

（2）如果 clockClass 的值在 128 到 255 之间，需要比较D_0与节点最优时钟数据集E_{best}的时钟信息，若D_0更优，则把端口状态设为 Master；如果E_{best}更优，需要判断该数据集是否是在执行此算法的 r 端口上收到的，若该时钟数据确实是由端口 r 接收的，则将端口的下一状态设为 Slave，反之继续判断E_{best}是否在拓扑上优于E_{rbest}。如果E_{best}的拓扑更优，端口的下一状态将被设为 Passsive；如果E_{rbest}的拓扑更优，则把端口状态设为 Master。

（3）如果 clockClass 的值等于 255，那本地时钟的状态只能设为 Slave。



图2.12 IEEE1588 状态决定算法

中国知网 https://www.cnki.net

2.3.3 时间同步原理

PTP 协议为了计算出链路传输延时与主从时钟的时间偏差定义了两种方法，即延迟请求-响应（Delay request-response measurement）机制与对等延时测量（Peer delay measurement）机制[41]。当数据在两个节点间传输时，中间可能需要经过多个透明时钟。在延迟请求响应机制下无论同步报文经过多少中间节点，最终采用一段式的方式完成主从节点的路径延时测量；而对等延时测量机制则采用多段式的方式，即在主从节点之间任何两个相连的端口间都要单独测量路径延时，最后将各段延时逐步累加得到总路径延时。

PTP 协议的同步过程又可以根据报文发送方式不同分为单步模式与双步模式。如果采用单步模式，那么 Sync 和 Pdelay_Resp 报文在从端口发出时会将其自身的时间戳放到报文的特定字段里面；如果采用双步模式，系统会记录这两种报文在发送时刻的时间戳，并将其分别放到 Follow_Up 和 Pdelay_Resp_Follow_Up 报文里面，最终由这两种 Follow_Up 报文将时间戳信息携带至目的节点。

图 2.13 展示了利用延迟请求-响应机制实现主从节点间的路径延时测量与时间偏差计算的过程，具体同步方式如下：

（1） 首先主时钟节点会周期性地向从时钟节点发送 Sync 报文，并以主时钟的参考时间为基准记录该报文的发送时间t_1，如果采用两步模式，则将t_1值随 Follow_Up 一起发往从节点；

（2） 若两节点间存在透明时钟，则将 Sync 报文在透明时钟的驻留时间Δt_{sync}累加到 Follow_Up 的 correction_field 字段中。

（3） 当从节点收到Sync报文后，立刻以从节点的本地时间为时基记录接收时间t_2；

（4） 待从节点收到 Follow_Up 报文后，解析出t_1时间戳。隔一段时间后从节点会向主时钟节点发送 Delay_Req 报文，同时记录其发送时间t_3；

（5） 若路径中存在透明时钟，则计算 Delay_Req 在透明时钟的驻留时间Δt_{delay}。

（6） 当主时钟节点收到 Delay_Req 报文后，立即记录该帧的接收时间t_4，随后将封装有t_4的 Delay_Resp 报文发回从节点；

（7） 若路径中存在透明时钟，先检验该报文与之前的 Delay_Req 报文是否匹配，若匹配则将Δt_{delay}值累加到 Delay_Resp 报文的 correction_field 字段中

（8） 当从节点收到 Delay_Resp 报文后，标志着该节点不仅可以获得t_1、t_2、t_3、t_4这 4 个时间戳信息，还可以获得 Sync、Follow_Up、Delay_Resp 三个报文的 correction field 字段信息，分别记为t_{cf_s}、t_{cf_fu}、t_{cf_dr}，最后根据上述信息可以计算出主从节点的路径延时与时间偏差。

假设链路对称，则通过单步模式与双步模式分别测量的路径延时计算公式为：

中国知网 https://www.cnki.net

$$t_{delay}=\begin{cases}\dfrac{(t_2-t_3)+(t_4-t_1)-(t_{cf_s}+t_{cf_dr})}{2} & (one-step)\\ \dfrac{(t_2-t_3)+(t_4-t_1)-(t_{cf_fu}+t_{cf_dr})}{2} & (two-step)\end{cases} \tag{2-14}$$

同样，通过单步模式与双步模式测量主从时间偏差的计算公式分别为：

$$t_{offset}=\begin{cases}\dfrac{(\mathrm{t}_2-t_1)-(\mathrm{t}_4-t_3)-t_{cf_s}+t_{cf_dr}}{2} & (one-step)\\ \dfrac{(\mathrm{t}_2-t_1)-(\mathrm{t}_4-t_3)-t_{cf_fu}+t_{cf_dr}}{2} & (two-step)\end{cases} \tag{2-15}$$



图2.13 延迟请求-响应过程

图 2.14 展示了利用对等延迟测量机制获取主从节点间的路径延时与时间偏差的过程，该机制通过计算主从节点间每一段链路的延时，并在对等透明时钟节点将每段路径延时与驻留时间都累加到 Sync 报文的 correction field 字段中，最终使从时钟根据这些信息完成与主时钟的同步。该图以双步模式为例，具体执行流程如下：

（1） 首先 P2P 透传时钟生成发往主时钟节点 Pdelay_Req 报文，并在报文发出时刻记录当下的时间值，将其记为t_1；

（2） 当主时钟节点收到 Pdelay_Req 报文时，记录接收时间t_2；

中国知网 https://www.cnki.net

（3） 之后主时钟节点生成一个携带t_2时间信息的 Pdelay_Resp 报文，并将其发往透传时钟节点，在发送时刻记录时间戳t_3；

（4） 主时钟节点发送完 Pdelay_Resp 报文后，会再生成一个携带t_3时间信息的 Pdelay_Resp_Follow_Up 报文，同样发往透传时钟节点。

（5） 透传时钟收到该报文后，记录接收时间t_4，此时该节点同时拥有t_1、t_2、t_3、t_4这 4 个时间戳信息，可计算该条链路的路径延时值t_{delay}：

$$t_{\text{delay}} = \frac{(t_4 - t_1) - (t_3 - t_2)}{2} \tag{2-16}$$

同样以下图为例，t_{delay_1}与t_{delay_2}分别表示两段链路的传输延时，t_A与t_B分别为主时钟发送 Sync 报文时间与从时钟接收 Sync 报文的时间，t_{cf_s}与t_{cf_fu}分别为 Sync、Follow_Up 报文的 correction field 字段信息。P2P 透传时钟负责将上一节点到该节点间链路延时以及 Sync 报文在透传时钟的驻留时间都累加到 Sync 报文或 Follow_Up 报文的校正字段中，最后从时钟根据公式 2-17 计算出主从时钟的偏差值：

$$t_{offset} = \begin{cases} t_B - t_A - t_{delay_2} - t_{cf_s} & (one-step) \\ t_B - t_A - t_{delay_2} - t_{cf_fu} & (two-step) \end{cases} \tag{2-17}$$



图2.14 对等延时测量过程

中国知网 https://www.cnki.net

2.4 IEEE 802.1 AS 协议介绍

IEEE 802.1AS 协议是一种从 IEEE1588 协议演化而来的广义精确时间同步协议（generalized Precision Time Protocol，gPTP），该协议简化了 IEEE1588 复杂的时钟概念，规定 TSN 中的节点只分为时间感知终端和时间感知桥节点两种类型，且每个节点均支持 gPTP 的功能。同时协议规定一个或多个相互连接的 TSN 设备可以组成一个 TSN 域，在每个域中都可以选出唯一的最佳主时钟，并以主时钟为根构建时间同步生成树，最终实现同一 gPTP 域内各节点的同步。另外，AS 协议新增了多域冗余机制，规定一个设备可以同时位于多个域中，即使当前 gPTP 域的主时钟出现故障，该节点也可以通过域切换同备用主时钟节点进行同步[31]。

IEEE 802.1AS 协议主要由最佳主时钟选择、路径延时测量与时间同步三部分组成。在时间敏感网络中，所有时间感知系统通过运行 BMC 算法选举出各个 gPTP 域内的最佳主时钟（GrandMaster，GM），并确定相连节点间的主从关系，然后由 GM 向网络中的其他节点发送同步报文，从节点则以 GM 的时间信息为基准，利用 Sync 报文的收发时间、节点间的频率比以及链路平均延时等信息计算本地时钟与 GM 的时钟偏差，最终根据此时间偏差进行本地时钟校准，实现主从节点的时间同步。

AS 协议的最佳主时钟算法与 IEEE1588 协议中的 BMC 算法的原理基本相同。在 AS 协议中，各个节点通过收发 Announce 报文传递最佳主时钟信息，并对 6 种优先级向量进行计算与更新，从而选举出系统的最佳主时钟。除此之外，AS 协议的 BMC 算法在端口角色选择上还做了一些改进，比如：1）网络中所有节点都会参与主时钟的选择，即使该节点不具备成为主时钟的能力；2）AS 协议不再根据D_0、E_{rbest}与E_{best}三种数据集的优劣进行状态选择，而是根据各种优先级向量的相互作用关系以及 portPriority 与 masterPriority 向量的优劣来决定端口状态；3）当 BMCA 判定某一端口为 Master 状态时，可以无须等待，直接进行状态更新。

2.4.1 路径延时测量

由于 AS 协议中没有透明时钟的概念，所以其路径延时测量与 IEEE1588 中对等延时测量的机制相同，需要测量出报文在每条链路上的传输时延。测量初始阶段先由发起节点向链路另一侧节点发送 Pdelay_Req 报文作为延时测量请求，之后由另一侧节点返回 Pdelay_Resp 与 Pdelay_Resp_Follow_Up 报文作为响应，双方节点在报文的收发时刻均记录当下时间值，最终在测量发起节点收到 Pdelay_Resp_Follow_Up 报文后根据获得的 4 个时间戳由式 2-16 计算出链路平均传输延时。但考虑到如路径传输的不对称性等因素可能会导致测量不准确，于是协议规定可以对连续测量的值取平均来提升精度，比如采用指数均值计算的方式或根据测量次数采用累加均值测量的方式，

中国知网 https://www.cnki.net

两种方案的公式分别如 2-18 与 2-19 所示：

指数均值计算：

$$D_{avg,k} = \alpha D_{avg,k-1} + (1-\alpha) D_{k-1} \tag{2-18}$$

累加均值计算：

$$D_{avg,k} = \frac{(k-1) D_{avg,k-1} + D_{k-1}}{2} \tag{2-19}$$

式中$D_{avg,k}$表示第 k 次计算的均值，α为指数加权因子。

2.4.2 时间同步原理

IEEE 802.1AS 协议与 IEEE1588 在主从时间偏差计算时的方式是不同的，以双步模式为例，在 IEEE1588 协议中从节点收到 Follow_Up 报文内的精确原始时间戳（preciseOriginTimestamp）字段表示的是 Sync 报文从上一级非透明时钟节点的 master 端口发出的时间，这表明从节点是与其相邻主节点的本地时钟进行同步的，同样该主节点也是与其上一级节点的本地时钟同步，并不是直接以最佳主时钟的时间基准进行同步。而在 AS 协议中，从时钟会直接以最佳主时钟为基准进行时间同步，本节以图 2.15 为例详细介绍在同一 gPTP 域内相邻三个节点的同步过程[42]。



图2.15 IEEE802.1AS 时间同步过程

假定 TSN 节点V_{i-1}为最佳主时钟节点，并在其本地时间$t_{s,i-1}$时刻向节点V_i发送

中国知网 https://www.cnki.net

一个 Sync 报文，TSN 交换节点 i 在$t_{r,i}$时刻收到该报文后又需要在其本地时间$t_{s,i}$时刻将 Sync 帧发往下一节点V_{i+1}。节点V_{i-1}作为主时钟，会在 Sync 报文发送时刻同时获取 MasterClock 与 LocalClock 时钟的时间值，并将 MasterClock 时间插入到 Follow_Up 的 preciseOriginTimestamp 字段中，并将这两个时间值的差值填充至 correction field 字段中，同时为了获取该节点下主时钟与本地时钟的频率比，节点V_{i-1}通过多次同时获取两个时钟时间值来计算 rateRatio 并将其插入至 Follow_Up 报文中，计算公式如下，其中 N 与 0 分别代表同步报文发送的次数。

$$rateRatio = \frac{masterTime_N - masterTime_0}{localTime_N - localTime_0} \tag{2-20}$$

当节点V_i收到 Sync 报文后，不仅会进行本地时钟校正，还需将此同步报文修正后转发至下一节点。所以该节点需要计算一个以 GM 为时基，同时能代表$t_{s,i}$与 preciseOriginTimestamp 之间时间差值的 correction field 字段与代表主时钟与当前节点本地时钟频率比的 rateRatio 字段，其中 correction field 字段的值等于在新收到 Follow_Up 报文内 correctionField 字段值的基础上再加上与相邻节点的路径延时与在本地的驻留时间；新的 rateRatio 值需要在原先基础上乘以节点V_{i-1}与节点V_i之间的频率比 neighborRateRatio。AS 协议规定校正字段值的更新需要先将$t_{s,i-1}$的时间以节点V_i的时基表示出来，即 upStreamTxTime，同时 neighborRateRatio 可由相邻时间感知系统在进行路径时延测量时得出，具体公式如下：

$$upstreamTxTime = t_{r,i} - \frac{\text{delay}}{neighborRateRatio_i} - \frac{delayAsymmetry}{rateRatio_i} \tag{2-21}$$

$$neighborRateRatio = \frac{respEventEngressTs_N - respEventEngressTs_0}{respEventIngressTs_N - respEventIngressTs_0} \tag{2-22}$$

$$rateRatio_i = rateRatio_{i-1} \times neighborRateRatio_i \tag{2-23}$$

其中 delay 为节点V_{i-1}与节点V_i之间的路径延时，delayAsymmetry 是链路不对称补偿值，$respEventEngressTs_N$ 代表 Pdelay_Resp 报文在主节点第 N 次发送的时间戳，$respEventIngressTs_N$ 代表 Pdelay_Resp 报文第 N 次被从节点接收的时间戳。得到上述结果后再以 GM 的时基将两段时间进行转换，累加到之前的校正字段中，即可得到新的 correctionField 字段，公式如 2-24 所示：

$$\begin{aligned} correction_field_i = {} & correction_field_{i-1} \\ & + (t_{s,i} - upstreamTxTime) \times rateRatio_i \end{aligned} \tag{2-24}$$

中国知网 https://www.cnki.net

从节点收到 Sync 报文时获取本地时间t_s，并根据 Follow_Up 中的信息与路径延时计算 GM 此刻时间t_m，最后根据二者之差得到时钟偏移值 offset。

$$t_m = preciseOriginTimestamp + correction_field + delay \tag{2-25}$$

2.5 时间同步协议特性对比

（1） IEEE802.1AS 协议与 NTP 协议：

NTP 协议是基于 UDP 报文传输的应用层协议，该协议利用软件对同步报文进行时间戳标记，当同步报文在物理层与应用层之间传输时可能会因为阻塞问题增加延迟，同时由协议栈和操作系统带来的时间抖动会导致路径延时的不对称性，也会造成同步精度下降，所以 NTP 协议只能实现毫秒级的同步精度。

AS 协议是一个完全基于数据链路层的协议，可以避免由协议栈带来的不稳定延时。而且 AS 协议与 IEEE1588 协议都是采用硬件在物理层与 MAC 层之间对同步报文进行时间戳标记，大大减少了路径延时抖动的影响。AS 协议通常可实现亚微秒甚至纳秒级时钟同步，可见在对时钟精度要求更高的场景下比 NTP 协议更有优势。

（2） IEEE802.1AS 协议与 AS6802 协议

AS6802 协议采用分布式的时钟同步方式，该方式没有主从时钟的区别，每一个时钟可能根据其他节点的信息对自身时钟进行修改，最终实现全局网络的相对同步。而 AS 协议采用主从层次结构，每一个域都有一个最佳主时钟，网络其他节点最终都将其时钟校与最佳主时钟进行校准。最终 AS6802 可以实现亚微秒级时钟同步，与 AS 协议均满足高精度同步的要求。在容错性方面，AS6802 支持多种故障模型，可以通过结团检测函数进行故障检测，即使出现节点时钟故障或数据传输故障也可表现出较好的容错性能。最新的 AS 协议也制定了多域冗余机制，节点可在主时钟故障时及时的进行域切换，与其它于的主时钟完成同步。

由于 TTE 相关标准发布较早，所以 AS6802 在航空航天与车载网络等领域应用较广，但 TSN 技术是基于以太网建立更通用的时间敏感机制，比 TTE 的兼容性更强，适用范围也更广，同时考虑到 IEEE 802.1AS 协议为 TSN 技术的标准同步协议，加上其具备高精度的同步效果以及可靠的容错机制等优势，未来更容易推广使用。

（3） IEEE802.1AS 协议与 IEEE1588 协议

为了提升时钟同步的准确性、可靠性与网络的兼容性，IEEE802.1AS 协议在应用场景、网络节点类型、时钟同步方式等多个方面对 IEEE1588 协议进行了升级。接下来对以下 4 点进行比较：

a) 1588 协议只支持 Ipv4、Ipv6、局域网和一些工业控制网络等场景，但 AS 协

中国知网 https://www.cnki.net

议可以兼容更多类型的网络，通过定义媒体独立子层简化了不同媒体访问协议在单个时间域的集成，适用场景更广泛；

b) gPTP 网络没有透明时钟的概念，只有端系统与桥节点两种类型，且网络中不允许有不支持 gPTP 功能的节点，每个节点都会执行同步算法，这种方式减少了时钟额外的抖动与漂移；

c) gPTP 节点都是直接以 GM 时钟为基准进行同步，而 PTP 节点是与上一级主时钟同步，在经过多级传输时可能因中间节点同步不准确导致后续节点与 GM 的时间误差变大；

d) gPTP 新增加多域冗余机制，提高了 TSN 同步功能的可靠性。

2.6 本章小结

本章分别对 NTP 协议、AS6802 协议、IEEE1588 协议与 IEEE802.1AS 协议的网络结构、协议关键函数与算法、时间同步过程等进行了详细的介绍，并对 IEEE 802.1AS 协议在 IEEE 1588 协议关键技术点上做的改进进行展开分析。最后通过比较这几种同步协议的特性，表明了机载系统将 AS 协议作为同步技术选型的优势，从而为后续的项目工作提供了理论基础。

中国知网 https://www.cnki.net

第三章 IEEE 802.1 AS 的 FPGA 同步系统方案设计

由于机载网络中的 TSN 设备可能会受到功耗、复杂度与成本等因素的限制，从而影响了协议实现时的性能，比如系统在 CPU 或内存资源受限的情况下就可能出现时钟同步质量降低问题。所以为了节省 CPU 以及内存资源，同时保证 IEEE 802.1AS 协议在机载 TSN 设备上的正确运行，本章制定了一种利用 FPGA 技术实现具备时钟状态选择、路径延时测量与时间偏差计算等功能的 TSN 同步系统设计方案，最后通过仿真测试来证明该方案的可行性与正确性。

3.1 TSN 同步系统总体设计方案

3.1.1 TSN 同步系统硬件架构

IEEE 802.1AS 是 TSN 协议簇中关于时间同步的重要协议，该协议可以将时间敏感网络中各节点间的时钟同步精度提高到纳秒量级，能够满足机载 TSN 系统高精度时间同步的要求。经过协议功能研究与项目需求分析，本方案选择用纯硬件的方式在 FPGA 板卡上开发一个具备硬件时间戳标记、最佳主时钟选择、路径延时测量、时间同步与发帧间隔设置等功能的 TSN 终端系统。

该系统的硬件架构如图 3-1 所示，由外围电路和逻辑电路两部分组成，外围电路包括电源模块、时钟晶振、RJ45 接口和 1PPS 接口，其中电源模块负责为同步系统提供稳定的电压，时钟晶振负责提供稳定的时钟输入，1PPS 接口负责为系统提供可靠的外部时间，RJ45 接口用于设备间的端口连接；逻辑电路中各个模块均通过硬件编程语言 Verilog HDL 在 7k325t 型号的 FPGA 板卡上实现，包括 MAC 模块、物理层芯片（PHY）、AS 功能模块、时钟模块等子模块，各模块具体功能如下：

（1） AS 功能模块：

该模块由路径延时测量、时钟状态选择、时间同步与帧间隔设置 4 个子模块组成，其中时钟状态选择模块负责最佳主时钟的选举与端口状态的判定，当系统被选为主节点时，由时间同步模块向从节点发送携带本地时钟信息的同步报文，同时路径延时测量模块则需要对从节点的 Pdelay_Req 报文做出响应；若该系统被选为从节点，路径延时测量模块需要通过执行对等延时测量算法计算出主从节点端口间的链路延时，并将链路延时信息发送给时间同步模块，由时间同步模块计算主从节点间的时间偏差，令本地时钟根据该偏差值进行时间校正，最终实现该节点与 GM 的时间同步。在同步期间，帧间隔设置模块负责收发 signaling 报文，并根据报文内的各项参数设置各种 gPTP 报文的发送时间间隔。同时，为简化硬件在封装不同格式 gPTP 报文的复杂操

中国知网 https://www.cnki.net

作，该模块的各个功能单元内部均具备生成固定格式以及帧长的组帧模块，令各个组帧模块生成的 gPTP 报文均发往流程控制模块，由其调度后发往系统的发送侧。

（2） Event 报文标记模块：

该模块负责为每个报文生成一个 user 字段，并将该字段同报文数据一同发往 MAC。若报文是 Event message 类型的 gPTP 帧，即报文的 EtherType 字段值为 0xF788，且 MessageType 字段值取值为 0、2 或 3，则将该报文对应 user 字段的 0~1bit 标记为 2’b10，同时将报文的 sequenceId 与 domainId 信息一同填充进 user 字段的第 2~17bit。

（3） 时间戳标记模块：

为了令报文在收发时刻记录的时间戳与实际时间保持一致，则需要尽可能地使时戳标记的位置接近物理层，所以本方案采取在 MAC 层与 PHY 层之间的 GMII 接口处进行同步报文检测与时间戳标记操作。该模块具有报文识别功能，在接收侧会对每个报文的 EtherType 字段进行检验，若检测到该字段值为 0xF788，则基于参考时间为该报文生成一个时间戳字段，并令其随报文一同发往 MAC 模块；在发送侧，需要对 Event 报文标记模块生成的 user 字段进行检查，如果发现报文 user 字段的 0~1bit 值为 2’b10，则记录报文在此刻的时间戳，最终将报文的时间戳信息经 MAC 发往 AS 功能模块。



图3.1 TSN 同步系统硬件总体框图

中国知网 https://www.cnki.net

（4） 帧分拣模块：

此模块负责将 MAC 接收的 gPTP 帧按照功能进行分类，将不同类型的帧与其时间戳发往相应的模块，如 Sync 与 Follow_up 帧发往时间同步模块，Announce 帧发往最佳主时钟选择模块，Pdelay_Req、Pdelay_Resp 与 Pdelay_Resp_Follow_Up 帧发往路径延时测量模块，Signaling 帧发往帧间隔设置模块。

（5） 时钟模块

时钟模块提供了本地时间（local time）、同步时间（Sync time）两种类型的时间值，其中本地时间主要作为时间戳标记模块获取时戳的参考时间，同步时间则负责为各项 TSN 功能的执行提供统一的时间基准。当系统为主时钟节点时，该 gPTP 域的所有节点会以此节点的同步时间为基准进行同步；而当系统为从节点时，该模块会根据时间同步算法计算的偏差值对同步时间进行校准。

（6） 流程控制模块：

流程控制模块一方面负责控制 AS 功能模块中各项子模块的开启顺序，保证同步过程按照图 3.2 所示的执行流程进行；另一方面会接收从 AS 功能模块发往系统发送侧的 gptp 报文，期间为了避免发生帧拥塞问题，也会对 gPTP 报文进行调度。

（7） CBS+TAS 模块：

此模块主要负责执行 TSN 协议簇中 802.1Qav 与 802.1Qbv 的流量调度功能。

3.1.2 TSN 同步系统执行流程

该 TSN 同步系统上电后，需要先执行初始化操作，为各个模块配置初始参数，之后开启系统的 gptp 使能，并通过 gPTP 报文的收发来判断网络中的其它节点是否支持 IEEE 802.1AS 协议。如果该同步系统发现在链路另一端的节点不支持 AS 协议功能，则关闭其自身的 gPTP 使能并结束流程；若对方支持 AS 协议，则执行最佳主时钟选择算法，通过收发 Announce 报文选举出网络中的最佳主时钟，同时构造时间同步生成树，并判定当前端口在下一时刻的状态。

若当前节点被选举为最佳主时钟节点，则该节点的时间同步模块会周期性地向其他节点发送 Sync 报文与 Announce 报文，同时也会对从节点的路径延时测量请求进行响应。若当前时钟被选举为从时钟，其路径延时测量模块会向主时钟发出路径延时测量请求，并计算出平均路径延时，然后将计算出的路径延迟信息发送到时间同步模块，由其执行同步算法，计算本地的同步时间与 GM 的时间差值；最后将需要调整的时间偏差值发往时钟模块，使时钟模块根据该值对同步时间进行校正，从而实现本地时钟与主节点的时间同步。在这期间帧间隔设置模块会通过收发 signaling 报文来设置 gptp 帧的发帧间隔，并在一个同步周期结束后，再进入下一轮的同步流程。在该系统被判定为从时钟期间，会停止发送 Sync 与 Announce 报文，但会执行 BMC 算法

中国知网 https://www.cnki.net

来判断端口在此同步周期下的状态。

如图 3-2 详细展示了该 TSN 同步系统的具体运行流程：



图3.2　TSN 同步系统运行流程图

3.2 时钟状态选择单元的设计

3.2.1　时钟状态选择单元设计方案

在时间敏感网络中，同一个 gPTP 域中的所有节点需要以一个相同的时间基准进行工作，这就需要各个节点通过运行最佳主时钟算法确定自身时钟同步状态，选举出域内最佳主时钟并建立时间同步生成树。即使主时钟出现故障，也可以立刻从其余节点中重新选出新的主时钟，从而维持同步过程的顺利进行。为了确定域内的 GrandMaster 节点并获取时间同步生成树，该方案设置了两种方式：第一种方式是在

中国知网　https://www.cnki.net

网络拓扑比较简单或主从关系很明确时，直接将系统端口强制配置为所需的状态，该方式无需执行 BMC 算法；另一种方式是基于 FPGA 设计出 BMCA 的时钟状态选择模块，通过该模块实现 TSN 终端系统各个端口时钟状态选择的功能。如图 3.3 所示，该模块由报文解析模块、BMC 信息处理模块、端口角色选择模块、报文发送模块、配置模块与 Announce 成帧模块组成，本节将对此模块做详细介绍。

其中表 3.1 对该模块的关键参数做了说明：

表3.1 时钟状态选择模块变量表

变量名称	位宽	含义
ptp_port_enable	1bit	该值为 1 表示该端口支持 AS 功能；为 0 则所有同步模块一直处于初始状态
announce_flag	1bit	Announce 报文接收标志
reselect	1bit	端口状态重新选择标志
selected	1bit	BMC 信息处理模块状态转换标志
updtInfo	1bit	portPriority 更新标志
infoIs	2bit	用 Disable、Aged、Received 指示时间同步生成树信息来源与状态
port_state	2bit	当该值为 00、01、10、11 时分别表示端口处于 Disable、Master、Slave、Passive 的状态
portPriority	224 Bytes	Announce 与待更新信息接收完成后，端口保存的时间同步生成树优先级向量
messagePriority	224 Bytes	最新接收 Announce 报文中的时间同步生成树优先级向量
systemPriority	224 Bytes	本系统为根节点时的优先级向量
gmPathPriority	224 Bytes	对 portPriority 向量中 stepsRemoved 加 1 后的向量
gmPriority	224 Bytes	systemPriority 与 gmPathPriority 二者比较后的最优向量
masterPriority	224 Bytes	本地系统选出的最佳主时钟向量

该模块在接收侧的执行流程为：首先由报文分拣模块接收数据帧，对报文中 EtherType 与 messageType 分别为 0x88F7 与 0xB 的 Announce 报文进行分拣，并将其发送到报文解析模块。通过报文解析模块提取出 Announce 里代表最佳主时钟属性的信息与时钟同步生成树信息，并判断报文内的 clockIdentity 是否与本地时钟的 clockIdentity 是否相同，stepsRemoved 是否大于 254 以及 TLV 中 pathSequence 数组中是否有本地时钟的 clockIdentity，若以上三种情况均不满足，则说明报文有效，此时可以将这些信息发往 BMC 信息处理模块。BMC 信息处理模块将前一模块发来的时

中国知网 https://www.cnki.net

钟信息与本地端口存储的最佳主时钟信息进行比较，如果发现 Announce 报文中携带的 messagePriority 信息比当前端口存储的最佳主时钟信息 portPriority 更优，或者该模块监测到端口角色选择模块发出的 updtInfo 信号变为高后，会将当前端口的最佳主时钟信息更新为 masterPriority。当端口角色选择模块监测到 BMC 信息处理模块的 reselect 信号为高时，会为每个端口更新最佳主时钟优先级向量，并将该信号发往 BMC 信息处理模块，最后确定每个端口的角色为 MasterPort 还是 SlavePort。

在发送侧，若端口角色选择模块选举出该端口的状态为 Master，说明该系统被选举为最佳主时钟，需要向其他节点定时发送 Announce 报文。首先，配置模块会准备 Announce 报文的发帧间隔以及主时钟信息；然后由报文发送模块准备 Announce 报文的全部参数，并在每个发帧间隔内下达一次发帧命令；最后由 Announce 成帧模块将帧发往流程控制模块，令该报文从系统发送侧发出。



图3.3　时钟状态选择模块框图

3.2.2　BMC 信息处理模块

当系统收到 Announce 报文时，BMC 信息处理模块用于执行协议中 PortAnnounceInformation 状态机的功能，该模块需要将 Announce 报文中的时钟信息与端口保存的最佳时钟信息做对比，从二者中选出最优时钟信息。当检测到端口角色选择模块发来的 updtInfo 信号为高或者发生 Announce 或 Sync 报文接收超时，则更新 portPriority 向量信息，保证每一轮同步周期结束后 portPriority 向量值都是通过选举得到的最优数据。

如图 3.4 所示，BMC 信息处理模块通过在 INIT、ADED、UPDATE、CURRENT、RECEIVED、SUPERIOR、REPEATED 与 INFERIOR 这 8 个状态间进行转换完成端口优先级向量的更新。该模块各个状态下的执行流程如下：

（1）INIT 为初始状态，在该状态下，完成参数初始化操作，并将端口角色判定为 DisablePort。若系统开启 gPTP 使能，即 ptp_port_enable 信号拉高，由该状态跳转到 AGED 状态；

中国知网 https://www.cnki.net

（2）AGED 为超时状态，该模块在进入此状态下立刻将 infoIs 字段设为 Aged，表明 Announce 报文接收超时。然后将 reselected 字段置为 1，通知端口角色选择模块重新判定端口状态。当检测到 selected 信号与 updtInfo 信号为 1 时，证明此刻端口状态已选择完毕，通知 BMC 信息处理模块将状态跳转到 UPDATE；

（3）UPDATE 为更新状态，当流程进展到此状态时，需要把 portPriority 和 portStepsRemoved 分别更新为 masterPriority 与 masterStepsRemoved，当数据更新结束后，无条件跳转到 CURRENT 状态。

（4）CURRENT 为当前状态：若该模块在此状态下收到了 Announce 报文且此时主时钟信息不处于更新状态，则从此状态跳转到 Received 状态；若端口角色选择模块选举出新的端口状态，此刻 selected 信号与 updtInfo 信号置为 1，然后通知此模块进行 portPriority 数据更新，并跳转到 UPDATE 状态；如果在该状态下 infoIs 信号表示的状态为 Received，但在该状态下 announce_flag 信号并未置为 1，也未检测到端口角色选择模块发来的 undtInfo 为高位，当本地时间大于报文预计接收时间后，证明发生了 Announce 报文接收超时，应将状态跳转到 AGED。

（5）RECEIVED 为报文接收状态，模块在该状态下会先将 Announce 中的时钟信息组装成 messagePriority 向量，然后根据数据集比较算法判断此向量与本地端口的 portPriority 向量哪一个更优，此处算法的执行流程与图 2.11 所示相同。若比较发现二者完全相同，下一步跳转到 REPEATED 状态；若本地 portPriority 数据更优，跳转到 INFERIOR 状态；若 messagePriority 更优，则跳转到 SUPERIOR 状态。

（6）REPEATED：系统运行到该状态说明发送该 Announce 报文的端口与之前的 Master 端口相同，在该状态下此模块需要重新更新 Announce 报文接收超时时间，并保存报文中的 flags 字段，当上述操作结束后无条件转换到 CURRENT 状态。

（7）INFERIOR：系统运行到此状态说明本地时钟优于链路另一端节点的时钟，该模块无须进行主时钟与端口状态更新，可直接跳转到 CURRENT 状态。

（8）SUPERIOR：系统运行到此状态表明链路另一端发送最新 Announce 报文的端口是一个新的 Master 端口，该模块在此状态下需要先将 portPriority 和 portStepsRemoved 的值分别更新为 messagePriority 与 messageStepsRemoved，并保存 flags 字段，同时将该端口从 Announce 报文解析出的 leap61、leap59、ptpTraceable 等时间参数保存到配置模块，然后重新计算 Announce 与 Sync 报文的接收超时时间。最后将 infoIs 字段设为 Received，表明报文未发生超时，同时通知端口角色选择模块重新进行状态选择。当完成上述流程后无条件跳转到 CURRENT 状态。

中国知网 https://www.cnki.net



图3.4 BMC 信息处理模块状态图

3.2.3 端口角色选择模块

端口角色选择模块用于实现 PortStateSelection 状态机的功能，该模块会先根据 BMC 信息处理模块计算出的 portPriority 将步长加一得到 gmPathPriority；之后将 gmPathPriority 与系统本地时钟信息 systemPriority 对比得到端口的最佳优先级向量 gmPriority，同时计算出此 TSN 同步系统的全局最优时钟数据 masterPriority；然后将 masterPriority 发给 BMC 信息处理模块用于端口数据更新。待全部优先级向量更新完成后，该模块则根据 infoIs 参数判断端口下一时刻应处于的状态。由于 TSN 端系统不像桥节点一样端口状态会受其他端口数据影响，所以端口只会存在 MasterPort、SlavePort 与 DisablePort 三种状态。

如图 3.5 所示，此模块由 INIT 与 STATE_SELECT 两种状态组成。其中 INIT 状态为初始化阶段，在该状态下会完成 systemPriority 数据的配置，并将端口角色设为 DisablePort，若该系统开启 AS 功能，将状态跳转到 STATE_SELECT。STATE_SELECT 为端口角色更新状态，该状态下的执行流程分为五个阶段：

（1）第一阶段，需要先将 reselect 信号复位为 0，并判断是否发生 Announce 或 Sync 接收超时，若没有超时则计算 gmPathPriority 向量，该值是由 portPriority 的

中国知网 https://www.cnki.net

stepsRemoved 字段加一所得；

（2）在第二阶段即根据 2.3.2.1 节所述的数据集比较算法选择 gmPathPriority 与本地 systemPriority 二者数据中的最优值，并将结果保存在 gmPriority 寄存器组中，并根据选择情况决定 leap61、leap59、currentUtcOffset 与 timeSource 等参数值的配置；

（3）第三阶段需要获取 gmPriority 中的主时钟系统标识$rootSystemIdentity_{gm}$与步长信息$stepsRemoved_{gm}$，并将源端口标识与接收端口号分别换成系统本地参数即可获得 masterPriority 信息，该过程如式子 3-1 所示：

$$\begin{aligned} masterPriority = \{&rootSystemIdentity_{gm}, stepsRemoved_{gm}, \\ &\{thisClock, thisPort\}, thisPort\} \end{aligned} \tag{3-1}$$

（4）第四阶段主要根据 BMC 信息处理模块发来的 infoIs 参数进行端口角色的判定，当 infoIs 值为 Disable 状态时，需要将端口角色设为 DisablePort；当 infoIs 值为 Aged 时，表示此时报文接收超时，此时将端口角色设为 MasterPort；当 infoIs 为 Received 时，如果 gmPriority 的数据来源于 portPriority，说明外部时钟优于本地时钟，则端口角色设置为 SlavePort，如果 gmPriority 的数据来源于 systemPriority，表示该系统为系统最佳主时钟，要将端口角色设置为 MasterPort。在上述过程中，一旦端口角色被判定为 Master，可通知 BMC 信息处理模块将 portPriority 的值更新为 masterPriority。

（5）该模块在此状态的最后阶段还会判断 gmPriority 的值 priority1 字段是否小于 255。若小于，说明此系统具备成为主时钟的能力，直接将 gmPresent 信号拉高；反之将 gmPresent 信号设为 0。

当模块结束上述流程后会进入等待，直到检测到状态重新选择信号 reselect 为高，才会重新进入此状态执行状态选择算法。



图3.5 端口角色选择模块状态图

3.3 路径延时测量单元的设计

3.3.1 路径延时测量单元设计方案

在本文的 2.4.1 节已经对 IEEE 802.1AS 协议的路径延时测量相关原理做了详细

中国知网 https://www.cnki.net

的描述，主要通过在主从节点间收发 3 种 Pdelay 报文来获取 4 个时间戳，进而计算出链路间路径延时。本节详细介绍了一套在全双工点对点链路下基于 FPGA 实现端口间路径延时测量的方案，链路延迟测量模块总体结构如图 3.6 所示，该模块由 gPTP 解析模块、延时测量发起模块、延时测量响应模块与 gPTP 成帧模块 4 部分组成。



图3.6　路径延时测量模块结构图

该方案具体执行过程为：当系统收到链路另一端系统发来的 gPTP 报文时，先由帧分拣模块将 Pdelay_Req、Pdelay_Resp、Pdelay_Resp_Follow_Up 报文及其时间戳信息同时发往链路延时测量模块；然后 gPTP 解析模块对 gPTP 报文进行解析，获取报文内的关键参数与 4 个时间戳信息，将其发送到用于执行延时测量功能的两个模块；若算法执行过程中需要向对端发出请求或响应报文，两个功能模块负责准备组成 Pdelay 帧的关键参数，并将其交由 gPTP 成帧模块生成相应报文；之后该模块会将 Pdelay 报文发送给流程控制模块，由其发往系统发送侧，最终经 MAC 向外发出。

3.3.2　延时测量发起模块

当同步系统作为从设备时，延迟测量发起模块负责实现 AS 协议中 MDPdelayReq 状态机的功能，主要实现以下操作：在 TSN 系统对 AS 功能模块使能后，该模块会启动 Pdelay 消息间隔计时器，并在每个消息间隔内向主机发送一次 Pdelay_Req 报文，然后等待对方返回 Pdelay_Resp 与 Pdelay_Resp_Follow_Up 报文，最后根据报文内携带的两个主机时间戳信息与系统自身收发 Pdelay 消息获得两个时间戳计算出链路延时。为了避免出现报文匹配错误造成的计算误差，该模块会检验收到 Pdelay_Resp 与 Pdelay_Resp_Follow_Up 报文是否与最新发出的 Pdelay_Req 报文对应，从而严格保证每个请求报文具有唯一匹配的响应报文。

根据协议要求，MDPdelay_Req 状态机需要根据主机发送 Pdelay_Resp 报文的时间差值与从机接收该报文的时间差值计算出 neighborRateRatio，该值即为 PTP 链路另一端 TSN 系统的本地时钟频率与当前 TSN 系统本地时钟频率的比值。

该模块利用状态转换的方式进行链路延时测量，其中模块中的变量如表 3.2 所示：

中国知网 https://www.cnki.net

表3.2 延时测量发起模块状态变量表

变量名称	位宽	含义
rcvdPdelayReqTs	1bit	Pdelay_Req 发送时间戳接收标志
rcvdPdelayResp	1bit	Pdelay_Resp 帧接收标志
rcvdPdelayRespFollowUp	1bit	Pdelay_Resp_Follow_Up 帧接收标志
timeOutFlag	1bit	Pdelay 消息发送或接收超时标志
PdelaySequenceId	2 Bytes	发出 Pdelay_Req 报文的 sequenceId 字段
rxSequenceId	2 Bytes	接收报文的 sequenceId 字段
thisClock	8 Bytes	当前系统时钟的 clockidentity
thisPort	2 Bytes	当前端口的端口号
rxPortIdentity	10 Bytes	接收报文中的 requestingPortIdentiry 字段
RespPortIdentity	10 Bytes	Pdelay_Resp 报文中的 requestingPortIdentiry 字段

图 3.7 详细描述了各个状态之间的转换关系，系统在各个状态下执行了如下操作：

（1）IDLE：系统初始化结束后会先进入 IDLE 状态进入等待，如果检测到 ptp_port_enable 使能变为 1 则进入 INITIAL_SEND_ REQ 状态；

（2） INITIAL_SEND_ REQ：该状态用于发送第一个 Pdelay_Req 报文，主要分成 3 个阶段：第一阶段模块会生成一个初始 sequenceId，并将该值赋值给报文的 sequenceId 字段，然后为 Pdelay_Req 报文准备用于组帧的其余全部参数；第二阶段拉高发帧使能信号，通知 gptp 成帧模块发出请求报文，记录当前本地时间值并将其赋值给发帧间隔计时器；最后阶段监测 rcvdPdelayReqTs 信号的值，若该值为 1，说明该模块已经收到报文发出时的时间信息t_1，此时重新更新发帧间隔计时器的值并跳转到 WAIT _RESP 阶段，若发生超时则重新发帧。

（3） WAIT_RESP：该状态下等待接收 Pdelay_Resp 报文，若收到该报文且其 sequenceId 与时钟信息与最新发出的 pdelay_Req 报文的信息可以成功匹配，则获取报文内的时间戳信息t_2与该报文被接收的时间t_4，然后转入 WAIT _RESP_FU 状态；若时间范围内未收到对应的报文或出现收发报文不匹配问题，则进入 RESET 状态。

（4） WAIT_RESP_FU：该状态操作与上一状态相同，若收到可以与 Pdelay_Req 或 Pdelay_Resp 报文匹配的 Pdelay_Resp_Follow_Up 报文，则保存帧内时间戳t_3，并进入 WAIT _INTERVAL_TIMER 状态，反之进入 RESET 状态。

（5） WAIT _INTERVAL_TIMER：此模块进入该状态后先根据在之前状态下收到的 4 个时间戳执行路径延时计算操作，计算方式如公式 2-16 所示。之后将计算值与链路延时的阈值进行比较，如果发现结果在阈值范围内且确认双方端口并不是由同一个时

中国知网 https://www.cnki.net

钟提供时间信息则证明该计算值有效；若不满足以上条件，则说明计算值无效。当帧间隔计时器与当前本地时钟的时间差值到达 Pdelay_Req 的发帧间隔时间时，状态跳转至 SEND_ REQ。

（6） SEND_ REQ：当流程进展至该状态时，先将 sequenceID 值加一，然后执行与 INITIAL_SEND _REQ 状态下相同的发帧功能，当该模块收到最新发出报文的发送时间戳后进入 WAIT _RESP 状态。

（7） RESET：若上述流程出现收帧失败或出现帧不匹配问题时进入此状态，等到达下一个 Pdelay_Req 报文的发帧时间时转到 SEND _REQ 状态重新发帧。



图3.7 延时测量发起模块状态图

3.3.3 延时测量响应模块

当该同步系统作为主机时，延时测量响应模块执行协议中 MDPdelayResp 状态机的功能，负责对从机发来的路径延时测量请求进行响应，执行流程如图 3.8 所示。该模块在上电后处于 IDLE 状态，若系统开启 AS 功能，由该状态转入 INITIAL_WAIT _REQ 状态；如果此模块收到从机发送的 Pdelay_Req 报文，则转入 SENT_RESP_WAIT_TS 状态；SENT_RESP_WAIT_TS 状态分为三个阶段，第一阶段负责为 gPTP 成帧模块提供组装 Pdelay_Resp 报文所需要的关键参数，第二阶段通过将发帧使能信号拉高来下达响应报文的发送命令，同时令发帧计时器记录此刻的本地时间，最后阶段该模块等待接收响应帧发出时间戳，若收到可进入 WAIT_REQ 状态，若超时则重新发送 Pdelay_Resp 报文；当流程进入 WAIT_REQ 状态后，此模块准备

中国知网 https://www.cnki.net

Pdelay_Resp_Follow_Up 报文生成需要的所有参数并发往 gPTP 成帧模块，然后通知成帧模块发出该报文，同样若模块在该状态下再次收到 Pdelay_Req 报文，可跳转至 SENT_RESP_WAIT_TS 状态再次对从机进行响应。



图3.8　延时测量响应模块状态图

3.4 时间同步单元的设计

3.4.1　时间同步单元设计方案

在 AS 协议中，实现时间同步功能需要媒体独立子层与媒体依赖子层的多个状态机协作才能完成，具体状态结构如图 3.9 所示。在媒体依赖子层需要实现 Sync 与 Follow_Up 报文的收发功能，并将接收报文中携带的时间同步信息发往媒体独立子层。当系统作为最佳主时钟时，在媒体独立子层的 ClockMaster 相关状态机需要获取 master 时间与本地时间，完成二者频率与相位偏移量的计算，之后将时间同步信息发往同步中转单元（SiteSync），由该单元将同步信息转发至每个状态为 master 的端口，最终通知媒体依赖子层发送时间同步报文；若系统不是最佳主时钟，媒体独立子层的 ClockMaster 状态机停止发送时间同步数据，同时 ClockSlave 状态机需要从同步中转单元接收从媒体依赖子层发来的时间信息，并获取 Sync 报文在接收时刻以 GM 为时间基准的时间与以本地时钟为基准的时间，通过作差计算出此 TSN 系统的 slave 时间需要调整的偏移量，最后从时钟通过调整该偏移量实现与主节点的时间同步。如果该节点是桥节点，其 master 端口则需要根据 slave 端口收上来的同步数据配置组帧参数，然后通知 MDSyncSend 单元发出同步报文。

中国知网 https://www.cnki.net



图3.9　IEEE802.1AS 协议时间同步状态机

考虑到 TSN 端系统不会与桥节点一样需要在节点内部进行 Sync 报文的传递，于是本方案简化协议中状态机功能，最终设计了如图 3.10 所示的时间同步功能模块，该模块由 gPTP 解析模块、同步报文接收模块、同步报文发送模块、时钟调整模块、gPTP 成帧模块与同步信息存储模块 6 个部分组成。时间同步模块具体工作流程与端口所处的状态有关：

（1）若端口处于 Slave 状态，表示该端口需要接收同步报文进行本地时钟校正，当报文分拣模块在收到 Sync、Fllow_Up 报文后会将其发往 gPTP 解析模块，通过该模块解析出来自最佳主时钟的时间同步信息，并把这些信息交由同步报文接收模块处理；同步报文接收模块会根据同步报文内的信息计算出最佳主时钟与本地同步时间的差值，然后将偏差值发往时钟调整模块，同时将最佳主时钟的时钟信息发送到同步信息存储模块；最后，时钟调整模块会下达指令，对本机的同步时间进行调整。

（2）若端口处于 Master 状态，表示该系统为此 gPTP 域内的最佳主时钟节点，需要将自身时间信息通过 Sync 报文发送给其它设备。首先，同步报文发送模块会根据同步信息存储模块记录的本地时钟信息为 Sync 与 Follow_Up 报文准备组帧需要的所有参数，并将这些参数发送到 gPTP 成帧模块，最后下达发送命令将同步报文发送到流程控制模块，由流程控制模块将报文传递到系统发送侧发出。

中国知网 https://www.cnki.net



图3.10 时间同步模块结构图

3.4.2 同步报文接收模块

当 TSN 同步系统在网络中作为从时钟时，同步接收模块需要根据 Sync 与 Follow_Up 报文中的的原始时间戳、校正字段与路径延时测量模块计算出此端口与相邻节点的路径延时这三个参数获取 Sync 报文接收时刻最佳主时钟的时间，然后将此时间与本地时间作差即可得到主从时钟的时间偏差 offset。由于 gPTP 解析模块在收到 Sync 报文时会根据此报文的校正字段值是否为 0 或报文是否有 TLV 字段等特性判断对面节点稍后是否会继续发送 Follow_Up 报文，并根据检验结果发送同步模式信号 twoStepFlag 给同步报文接收模块，所以同步报文接收模块需要同时支持一步模式与两步模式的报文接收。

基于以上需求，本模块同时借鉴了 MDSyncReceiveSM、PortSyncSyncReceive 与 ClockSlaveSync 三个状态机的主要功能，设计了如图 3.11 所示的状态流程图，其中该模块的部分关键参数如表 3.3 所示：

表3.3 同步报文接收模块参数表

变量名称	位宽	含义
rcvdSync	1bit	Sync 报文接收标志
rcvdFollowUp	1bit	Follow_Up 报文接收标志
twoStepFlag	1bit	同步报文两步法传输标志
followUpTimeout	64bit	Follow_Up 报文超时时间阈值
SyncSequenceId	2 Bytes	收到 Sync 报文的 sequenceId 字段
FUSequenceId	2 Bytes	接收 Follow_Up 报文的 sequenceId 字段
preciseOriginTimestamp	10 Bytes	GM 发送 Sync 报文时刻的 masterTime
SyncReceiveTime	10Bytes	Sync 报文进入 MAC 前被标记的时间戳

中国知网 https://www.cnki.net

表 3.3 （续表）同步报文接收模块参数表

变量名称	位宽	含义
FUCorrectionField	8 Bytes	以 GM 时间为基准，GM 发送 Sync 报文与上一节点发送该 Sync 报文的时间差值
rateRatio	8 Bytes	发送 Sync 报文的节点时钟与 GM 时钟频率比值
Offset	8 Bytes	GM 时钟与当前节点 slave 时钟的时间差值

该模块状态间的转换关系与各个状态内的工作内容如下所示：

（1） IDLE：该状态为初始监控状态，表示模块处于空闲，若此模块收到端口的 gPTP 使能信号，则由此状态跳转到 DISCARD 状态。

（2） DISCARD：系统刚开启 AS 功能后，该模块会在此状态下完成 Sync、Follow_Up 接收参数 rcvdSync 与 rcvdFollowUp 的初始化，之后等待第一个 Sync 报文的到来。当模块收到 Sync 报文时，会将 rcvdSync 信号置为 1，同时根据上一模块传来的 twoStepFlag 信号判断下一状态。如果 twoStepFlag 信号为 1，由此状态转换为 WAITING_FOR_FOLLOW_Up 状态等待接收 Follow_Up 报文，反之转换到 WAITING_FOR_SYNC 状态。

（3） WAITING_FOR_FOLLOW_UP：该状态只会在两步法下有效，若链路另一端的主节点采用一步方式发送 Sync 报文，则模块不会进入此状态。该模块在收到 Sync 报文后会在此状态下进行等待，直到接收到 Follow_Up 报文，然后对该报文与最近接收 Sync 报文的 sequenceId 字段比较是否相同，如果相同直接跳转到 WAITING_FOR_SYNC 状态等待下一轮同步报文，反之继续等待；当流程刚运转到此状态时，会根据 Sync 内的发帧间隔参数计算对应 Follow_Up 报文的接收超时时间，如果 Follow_Up 报文等待时间超过阈值，则跳转到 DISCARD 状态准备接收新的 Sync 报文。

（4） WAITING_FOR_SYNC：该状态为整个模块的核心状态，模块在该状态下会完成最佳主时钟时间信息的存储与主从时钟时间偏差的计算。无论何种模式下，该状态下的工作流程会分为两个阶段：首先，流程运转到此状态说明此时已经收到时间同步需要的全部信息，此时可以直接获取 GrandMaster 的时钟信息并将其发往同步信息存储模块；第二阶段，先根据式 3-2 与 3-3 分别计算出 rateRatio 以及 Sync 报文接收时刻 GrandMaster 的时间t_{GM}，再分别计算 Sync 接收时刻的本地时间戳t_{Sr}同t_{GM}的差值以及本地 localTime 同 slaveTime 的时间差值，通过式 3-4 可算出 slave 时钟的需要校正的值 offset，最后将 offset 值发往时钟调整模块。若对面节点采用两步发帧模式，该模块在收到 Sync 报文

中国知网 https://www.cnki.net

后需要将状态切换到 WAITING_FOR_FOLLOW_UP；若采用一步发帧模式，只要收到 Sync 报文则重新回到该状态的第一个阶段即可。

$$rateRatio = cumulativeScaledRateOffset \times 2^{-41} + 1 \tag{3-2}$$

$$\begin{aligned} t_{GM} &= preciseOriginTimestamp + FUCorrectionField \\ &+ meanLinkDelay \times (rateRatio / neighborRateRatio) \end{aligned} \tag{3-3}$$

$$offset = (t_{GM} - t_{Sr}) + (t_{local} - t_{slave}) \tag{3-4}$$



图3.11 同步报文接收模块状态图

3.4.3 同步报文发送模块

若该系统被选举为最佳主时钟，需要由该模块定时向其他节点发送时间同步报文，本方案对协议中的 MDSyncSendSM 状态机做了简化，最终只选择两步法的发送方式，并制定了如图 3.12 所示的同步报文发送模块状态流程图。该模块初始状态为 IDLE，如果系统上电后启动 AS 功能，则将 IDLE 状态转为 INITIAL 状态，完成同步参数初始化，并为接下来发送的 Sync 报文随机生成一个序列号。一旦该端口在 INITIAL 状态下被最佳主时钟选择模块判断其端口状态为 Master，会直接将 Sync 报文的发送信号 send_Sync_flag 置为 1，同时由该状态跳转至 SEND_SYNC 状态。

在 SEND_SYNC 状态下，该模块会为 Sync 报文配置所需的全部参数，并先后将参数信息与发帧命令发往 gPTP 成帧模块，若该模块收到了 Sync 报文发出时刻由时间戳标记模块记录的时间戳，表示 Sync 帧发送成功，此时将发帧结束信号 send_sync_finish 置为 1，同时跳转到 SEND_FOLLOW_UP 状态；若当前时刻距离上次发送 Sync 报文的时间间隔到达了 Sync 发帧间隔值（Sync_Interval）却依然没有收

中国知网 https://www.cnki.net

到时间戳，则需要回到此状态的第一阶段重新发送 Sync 报文。

当状态为 SEND_FOLLOW_UP 时，同样需要配置 Follow_Up 的全部字段并发往下一模块，其中 preciseOriginTimestamp 记录的值为 Sync 报文发送时刻的本地时间戳，correctionField 字段记录的是该时钟的 master 时间与本地时间的差值。如果 Follow_Up 报文发送成功，表示该同步周期已经完成，模块在该状态下进入等待，直到距离上次发送 Sync 报文的时间超过 Sync_Interval 值，并且该端口的状态为 Master，才将状态跳转到 SEND_SYNC，发送下一轮同步报文。



图3.12 同步报文发送模块状态图

3.5 系统仿真与结果分析

为证明该同步系统的各项功能可以成功运行，并确保其在实际场景下可以正常应用，需要对各项功能模块进行仿真测试，于是本节在 vivado 开发工具上模拟了两个相同 TSN 终端系统相互连接的行为级仿真场景，使两个系统相互发送同步报文，通过观察仿真结果来对上述各个功能模块进行正确性与有效性分析。

3.5.1 时钟状态选择模块仿真分析

BMCA 的实现原理是各个节点通过周期性地交互 Announce 报文，并在系统解析出代表主时钟性能的参数时重新进行优先级向量的更新与端口状态的选举，最终判定各节点间的主从关系并选举出该 gPTP 域内的最佳主时钟。所以本节模拟了两个同步系统相互发送 Announce 报文的场景，通过观察时钟状态选择模块是否可以成功执行报文解析、时钟优先级向量处理与端口状态更新的功能来判断系统是否具备 AS 协议中 BMCA 的能力。两个系统的时钟参数分别设置为如表 3.4 所示：

中国知网 https://www.cnki.net

表3.4 主从节点时钟参数配置表

节点	Priority1	clockClass	clockAccuracy	Variance	Priority2	clockID
0	5	248	35	17258	128	0x20202
1	128	248	35	17250	127	0x10101

以单个时钟周期的最佳主时钟选择过程为例，当节点 1 收到报文时，会先将此报文发送到帧分拣模块，由此模块检测该报文的 EtherType 字段是否为 0Xf788 以及 messageType 字段是否为 0xB，若这两个条件全部满足则判定该报文为 Annoucne 报文，此时选择将其发送到时钟状态选择模块。

当报文发送到时钟状态选择模块后会直接进入报文解析子模块，内部操作流程如图 3.13 所示，该模块主要负责解析同步报文，并获取该报文的时钟参数信息以及时钟同步生成树信息。通过观察仿真图发现，该模块可在收到 Announce 报文后可成功解析出报文中的各项时钟参数，图中接收报文的 clockIdentity 为 64’h20202，与本地时钟标识 thisClock 值 64’h10101 不同，且 stepsRemoved 小于 255，同时 path 数组中不包含 thisClock。综合上述 3 项参数的校验说明该报文符合要求，此时将图中第一个红框处的 announce_flag 信号拉高并通知 BMC 信息处理模块接收这些外部时钟参数并将其用于优先级向量的更新。



图3.13 BMC 报文解析模块仿真图

从图 3.14 可以看出，在该同步周期内，BMC 信息处理模块在系统上电后会先后经历 INIT、AGED、UPDATE、CURRENT、RECEIVED 与 SUPERIOR 六个状态。在系统收到 Announce 报文并验证该报文合格后，该模块会从 CURRENT 状态跳转到 RECEIVE 状态，并在该状态下完成 messagePriority 寄存器组的更新，紧接着再将该

中国知网 https://www.cnki.net

组数据与 portPriority 寄存器组中保存的时钟数据按数据集比较算法进行对比，选择出外部时钟数据与本地保存时钟数据二者的最优值。由于节点 0 比节点 1 的 priority1 参数小，即节点 0 的时钟数据优先级更高，所以仅根据该参数即可判定出此模块下一时刻的需要跳转到的状态为 SUPERIOR。当该模块状态跳转到 SUPERIOR 后，会先将 portPriority 寄存器组的数据更新为 messagePriority 的数据，并将 reselect 信号拉高，同时将 infoIs 设为 Received 状态，从而通知端口角色选择模块重新判定该端口的状态。当上述流程结束后该模块重新回到 CURRENT 状态并等待下一个 Announce 报文的到来。



图3.14 BMC 信息处理模块仿真图

图 3.15 展示了端口角色选择模块在系统收到 Announce 报文后的运行流程，此时该模块已处于 STATE_SELECT 状态下，当该模块检测到 reselect 信号为高后立刻重新执行状态选择算法，由于当下判断出 infoIs 不为超时状态，此时直接复制 portPriority 的数据并将其步长加一得到 gmPathPriority 的数据，之后运行数据集比较算法将 gmPathPriority 与 systemPriority 数据进行比较，发现外来时钟数据更优，可直接将 gmPathPriority 寄存器组的数据赋值给 GMPriority，其中 GMPriority 表示此端口当前获取的全局最优时钟信息。最后在 GMPriority 数据的基础上生成经过系统对相关优先级向量比较后认定的最佳主时钟向量 masterPriority，并将其发往该端口的 BMC 信息处理模块以及系统的其它端口。该系统在上电后默认将所有端口设为 Master 状态，由于此时系统经过状态选举已经判定其时钟优先级不如链路另一端 TSN 设备发来数据的时钟优先级，所以选择将本地端口状态从 Master 状态转换为 Slave 状态。

通过观察时钟状态选择模块各个子模块的运行流程仿真图，证明了该 TSN 终端系统最佳主时钟选择算法的运行流程基本无误，最终可以成功判定出系统的主从关系。

中国知网 https://www.cnki.net



图3.15 端口角色选择模块仿真图

3.5.2 路径延时测量模块仿真分析

路径时延需要由两个支持硬件时间戳标记的 TSN 节点交互同步报文来计算得到，因此本节基于上节获取的两个系统间的主从关系，令从节点周期性地向主节点发送 Pdelay_Req 报文，然后等待主节点在收到该报文后回复对应的 Pdelay_Resp 与 Pdelay_Resp_Follow_Up 报文，最后从节点根据 Req 与 Resp 这两个报文在收发时刻记录的时间戳信息获得单次测量出的路径平均时延，如图 3.16 展示了从节点收发这三种报文的过程：



图3.16 从节点收发 Pdelay 报文仿真波形图

图 3.17 展示了主节点在收到 Pdelay_Req 报文后延时测量响应模块的运行流程，可见当 rcvdPdelayReq 信号为 1 时，该模块由 INITIAL_WAIT _REQ 状态跳转至 SENT_RESP_WAIT_TS 状态，并在状态跳转完成后准备生成 Pdelay_Resp 报文需要的参数，此刻将 rv_req_ts 时间赋值给 o_timestamp，此过程就是将系统在 Pdelay_Req 报文接收时刻记录的时间戳信息置于 Pdelay_Resp 报文的特定字段中；待全部参数配置完成后此模块会在图中的时刻点 1 处将发帧使能信号 o_enable_pdelay_gen 拉高，通知组帧模块发帧。当该报文从 MAC 发出后，时间戳标记模块会输出该报文的时间戳信息与时间戳有效信号，之后延时测量响应模块在时刻点 2 检测到时间戳有效信号，此时将该报文的时间戳保存在寄存器组 t3 中，同时将状态跳转到 WAIT_REQ；由于系统采用两步的发帧方式，所以此模块在 WAIT_REQ 状态下会先准备生成 Pdelay_Resp_Follow_Up 报文所需要的全部参数信息，并在时刻点 3 拉高发帧使能，待 Pdelay_Resp_Follow_Up 报文成功发出后则标志着主节点完成了对于路径延时测量

中国知网 https://www.cnki.net

的全部操作。



图3.17 延时测量响应模块仿真波形图

如图 3.18 所示，当从节点收到主节点发来的 Pdelay_Resp 报文后，会判断该报文的 portIdentity 是否与本地的 thisClock 与 thisPort 相同，其 sequenceId 是否与该模块上一次发送 Pdelay_Req 的 sequenceId 相同，若经比对无误则保留 t2 时间值，并跳转到 WAIT_RESP_FU 状态等待接收 Pdelay_Resp_Follow_Up 报文，待收到此报文后进行与上述相同的比对操作，若成功匹配则保存 t3 时间值，然后跳转状态至 WAIT_INTERVAL_TIMER 状态计算路径延时。从图中可以看出，该模块会先后计算 t1 与 t4，t2 与 t3 之间秒和纳秒的时间差值，经计算发现二者的秒值差为 0，纳秒值之差分别为 1210 与 950；然后将这两个差值相减即可计算出路径的往返时延为 260ns；最后，假定路径为完全对称的情况，直接将该值除 2 即可得到路径平均延时为 130ns。通过上述对路径延时模块的仿真分析，证明该系统的路径延时测量功能可以正常工作。



图3.18 延时测量发起模块仿真波形图

中国知网 https://www.cnki.net

3.5.3 时间同步模块仿真分析

时间同步模块主要负责 Sync 报文的收发，当系统完成最佳主时钟选择与路径延时测量后，会令主节点周期性发送 Sync 报文，从节点则根据该报文内的时间信息、报文接收时刻时间戳与平均路径时延计算其本地时钟与主时钟的时间偏差。本节与上述仿真场景相同，时间同步模块则基于前节获取的主从时钟关系与路径延时信息进行功能测试。由于该场景是一种理想化的场景，两个节点的本地时间变化频率完全相同，所以此处设定主节点的 master 时间比其本地时间快 245ns，同时设置从节点的本地时间比主节点的本地时间快 100ns，最终观查从时钟计算出的 offset 是否为 145ns，若是则证明功能无误。

图 3.19 描述了主节点的同步报文发送模块发送 Sync 与 Follow_Up 报文的过程，该模块在进入 SEND_SYNC 状态后先配置报文参数，并在时刻 1 下达发帧命令，此时记录当前发帧时间 txSync_time，然后根据该值与 Sync 报文的发帧间隔计算出下一同步周期 Sync 报文的发帧时间 nest_sendSync_time；当该模块检测到 Sync 报文的时戳有效信号后，会记录该时间值，并在时刻点 2 将状态跳转至 SEND_FOLLOW_UP 状态，之后为防止 Sync 报文与 Follow_Up 报文间隔太短导致对面节点来不及处理，此模块会在该状态下会等待一段时间，并在时刻点 3 通知组帧模块将 Follow_Up 发出。



图3.19 同步报文发送模块仿真波形图

从节点在收到同步报文后的执行流程如图 3.20 所示，接收模块收到 Sync 报文后会保存其接收时间戳 i_rts，并计算出其 Follow_Up 报文的超时时间点。若系统在该超时时间点前收到 Follow_Up 报文，则获取以时钟源为基准 Sync 报文在主节点的发送时间 preciseOriginTimestamp，同时将这两个报文中的 correction_field 字段累加获得上一节点发送 Sync 报文的本地时间与 preciseOriginTimestamp 的时间差值，之后该模块将 i_rts 与 meanLinkDelay 作差计算出以从节点的本地时间为基准上一节点的发帧时间 upstreamTxTime，至此该模块获得了计算 offset 的全部参数。

中国知网 https://www.cnki.net



图3.20 同步报文接收模块仿真波形图

同步报文接收模块负责将计算 offset 所需要的全部参数发送给时钟调整模块，由于时钟同步前该节点的本地时间与同步时间数值相同，所以结合式 3-3 与式 3-4 可知此次同步只需要将 preciseOriginTimestamp+correction_field 与 upstreamTxTime 进行数值比较即可判断从时钟的时间调整方向，二者的差值即为主从时间偏移量，从图 3.21 及可看出主从时钟的偏移值为 145ns，该值与目标值相同，证明该系统可成功执行 AS 协议的时间同步功能。



图3.21 Offset 计算过程仿真波形图

3.6 本章小结

本章针对机载 TSN 系统因资源限制导致时钟同步性能受到影响的问题，制定了一套基于 FPGA 实现 IEEE 802.1AS 的终端系统设计方案，对系统整体架构、执行流程与各个关键模块的功能进行了详细说明。随后，对 AS 功能模块中的时钟状态选择、路径延时测量、时间同步三个单元的设计思路、内部子模块组成与实现方案进行重点描述。最后为验证各项设计功能，本章基于 verilog HDL 模拟了两个 TSN 同步终端相互连接的行为级仿真测试场景，观察到系统不仅可以成功实现各种同步报文的生成、发送、接收与解析，同时还可以正确运行 BMCA 来判断出节点间的主从关系，并准确计算出两节点间的路径时延与主从同步偏差，从而证明了所提方案的正确性与有效性。

中国知网 https://www.cnki.net

第四章 时间同步误差分析及优化

上一章给出了一种基于 FPGA 的 TSN 同步系统设计方案，并对其中关键模块的实现方案进行了详细描述，最后经仿真发现该系统可以成功基于 FPGA 执行 IEEE 802.1AS 协议的关键功能。考虑到对于时钟同步精度要求较为严格的 TSN 系统而言，时间同步的准确性与稳定性是保障其各项功能顺利运行的前提条件，所以为提高该原型系统的时间同步精度，本章将总结影响时钟同步质量的关键因素，并详细阐述系统中的时钟模块与时间戳标记模块的设计方案，然后在此基础上设计出相位调整与频率补偿优化方法，最后通过板级测试的方式验证所提改进方案对于提升时钟同步质量的有效性。

4.1 影响时钟同步精度的关键因素分析

在时钟同步过程中，同步的质量除了与各种协议的同步算法相关外，还受到很多外部条件的影响，比如时钟源的准确性、链路的延时抖动、时间戳标记的位置等等，本节将详细介绍这些因素对同步性能产生影响的原因，并针对上述因素介绍业界常用的解决方案，进而找到弥补该 TSN 原型系统时钟同步精度不足的方法。

4.1.1 时钟不稳定性误差

时钟不稳定性误差与时钟源的精度以及各节点本地时钟晶振的稳定程度有关，二者都是在时间同步过程中需要考虑的重要因素，文章[55]则针对频率偏移导致同步质量下降的问题建立了时钟数学模型，并对其进行了详细的理论分析。时钟源的质量会直接影响系统时间基准的准确性，只有选取品质较高的时钟源才可以为所有节点提供有溯源唯一性且同时满足长期稳定与高精度要求的参考时间。当前常见的授时方式是使网络的主时钟节点从原子钟、GPS 和北斗时间系统等时间源来获取通用的时间标准，如世界协调时 UTC 或国际原子时（Temps Atomique International，TAI），然后主节点通过在网络中共享该时钟信号，使其他节点以该时钟源的时钟信息为基准进行同步[43]。考虑到采用 GPS 接收器或高精度原子钟作为时钟源成本较高，所以目前在很多网络结构较简单且同步距离较短的场景中，网络中的节点会采用共享主节点本地时钟信号的方式进行同步，这样时钟源的准确性就与主设备本地时钟晶振的质量高度相关。

另一方面，各个设备本地时钟晶振的稳定性也会影响同步性能，由于不同网络节点上的时钟晶振本身就存在差异，再加晶振容易受到温度、电压及外界噪声等外部环

中国知网 https://www.cnki.net

境的影响，这些因素都可能导致主从节点产生相位或频率漂移，从而对网络中的时钟同步精度产生较大影响[44]。当下大部分时钟都采用石英晶体振荡器，这种晶振很容易受温度的变化产生频偏，其中每产生 1ppm(百万分之一）的频偏就会使得主从时钟每秒多产生 1 微秒的时间误差。因此，只有在设备中使用稳定程度更高的温度补偿晶振或在从时钟上进行频率补偿，才能降低时钟不稳定性对同步性能的影响。

目前，包括 White Rabbit 协议在内的多种同步方案都采用同步以太网技术进行频率同步，如图 4.1 对该技术的该时钟恢复流程做出了详细描述，首先主节点会先将其时钟频率信息编码在物理层上，通过光纤将数据传输至下一节点，然后接收节点使用恢复时钟技术从物理层收到的数据中解码出时钟频率信息，并通过锁相环将该频率锁定到本地时钟上，从而保证主从节点的频率一致性[45]。之后其余节点采用同样的方式，将主时钟频率一级级向下层传输，从而实现整个网络的时钟频率同步。由于该技术是通过将时钟信号编码在数据中进行传输的，所以实现成本较低且不会占用过多带宽，是减小时钟精度误差的有效手段。



图4.1　同步以太网技术原理图

同样，频率补偿算法也是减小主从节点因时钟频率偏移产生同步误差的有效方式，在时钟漂移速率因外界因素和晶振自身老化问题而不能保持恒定的场景中，可以采用如最小二乘估计、卡尔曼滤波参数估计和 ARMA（自回归滑动平滑）模型参数估计等频率同步算法[46]对晶振进行频率漂移估计和补偿，从而计算出更精确的时间偏差；若时钟偏移速率基本恒定，即在单位时间内偏差基本不变的情况下，也可以采用差值法进行相位调整，将单位时间内的时间误差均匀地补偿到本地时钟上。

在协议执行过程中会发现由于主从时钟频率不可避免地存在差异，从节点在每个同步周期完成一次本地时钟校准后，在下一个同步周期会继续产生时间误差。而经测试发现，提高同步报文的发送频率可以有效提升主从时钟之间的同步精度。例如，在用软硬件结合的方式运行 IEEE802.1AS 协议时，从时钟会在每秒校准一次的情况下

中国知网 https://www.cnki.net

产生 1 微秒级别的时间偏差，而在每秒同步 8 次的情况下可以将同步精度提升至百纳秒级，但同步效果会受到 CPU 性能和网络拥塞等情况的限制，最终在每秒同步 32 次的情况下同步精度不会继续提高，且同步性能提升不再与发帧频率成正比，若继续加快发帧频率就可能出现系统卡顿的问题。

4.1.2 时间戳获取的位置与粒度

当下各种时间同步协议基本都采用报文交互的方式传输同步报文的收发时间，并根据该过程中产生的时间戳计算链路延时与主从时钟的时间偏移值，其中时间戳标记的位置与时间戳的颗粒度是影响时间同步精度的关键因素。时间戳粒度即为时间戳标记的最小精度，该值与系统本地时钟模块的驱动频率有关，例如当计数器的驱动时钟为 200MHZ 时，时间戳的分辨率为 5ns，这意味着每一次时间戳标记都可能会有 0 到 5ns 的量化误差。在时间戳采样位置方面，分为软件获取与硬件获取两种方式，如图 4.2 所示的四种位置均可进行时戳标记，其中 A、B 是采用软件方式的时间戳标记点，二者分别对应着应用层标记与网络协议层标记；C、D 点是硬件上的时戳标记点，分别对应着在 MAC 与 PHY 之间的 MII/GMII 接口处标记与纯物理层标记两种方式。通常情况下，打时间戳的位置越靠近底层，同步精度则越高[47]。



图4.2 时间戳位置选取示意图

如果选取在 A 点获取时间戳，则报文在网络中的传输延时由物理传输链路上的延时与在操作系统和协议栈中的传输延时两部分组成，由于应用层属于协议栈的最上层，报文在逐层封装、解封装过程中产生的时延是不确定的，再加上操作系统在处理调度、内存管理等任务时要由 CPU 处理，这部分时延也是无法预估的。综合上述不确定因素，随着网络与 CPU 负载的增大，在 A 点获取时间戳产生的误差也会随之增

中国知网 https://www.cnki.net

加，甚至产生毫秒级误差。在 B 点从网络驱动层获取时间戳的方式虽然同 A 点相比减少了协议栈传输的不确定性时延，避免了用户进程的干扰，但报文向下层传输过程依然会有不可控的延时与抖动，同步精度也只能达到微秒级。

理论上在 D 点可以获取最准确的时间戳，该位置位于网络的最底层，可以完全避免由协议栈与操作系统带来的不确定性影响，但该方案实现难度较大，且需要特定支持时戳标记功能的 PHY 芯片来完成，实现成本较高。所以在实际的工程应用中通常选择在 C 点即 MAC 层与 PHY 层之间的 MII 接口处获取时间戳，这样既可以避免考虑专用 PHY 芯片的选型，还可以消除在 PHY 层以上的不确定性延时，从而获得报文收发的准确时间。而且根据大量实验测量发现，在 C 点进行时戳标记可实现 100 纳秒级别内的同步精度[48]，足够满足大部分场景对同步精度需求。

4.1.3 链路传输延时不对称误差

目前，像 IEEE1588 、IEEE 802.1AS 等常用的时间同步协议都会根据链路平均传输延时计算主从节点的时间偏差，且默认前向链路与后向链路耗时是完全相同的。然而在实际场景中，考虑到上下行链路的传输速率可能不同、报文在进出设备时经过的电路不同以及报文在中间设备可能经历时间不对称的排队等待等因素，上下行链路不可能完全做到对称。IEEE1588 协议引入了透明时钟概念，将数据在中间设备的驻留时间累加到报文的校验字段里面，使得从节点在计算链路传输延时的时候无须考虑数据在中间节点的传输时间，避免了中间节点对延时测量误差的影响。而 IEEE802.1AS 协议规定只能通过点到点测量机制在相邻节点间进行路径延时计算，同样排除中间节点的影响，同时协议中提出了链路不对称性参数 delayAsymmetry，并给出该参数与平均传播时延 meanPathDelay 的关系，但文中并未给出 delayAsymmetry 的计算方式。

如图 4.3 展示了在两个 TSN 设备间的链路延时不对称模型，可以看出只需要考虑数据在主从节点时间戳标记模块间的链路时延即可，其中不对称来源于 4 个因素：上下行链路数据传输速率的差异、数据在光收发器（SFP）间传输的不对称性、PHY 芯片内部结构的差异以及 FPGA 电路内部的走线时延，所以数据在主节点到从节点与从节点到主节点的链路延时分别为：

$$delay_{\mathrm{ms}} = \triangle_{txm} + \delta_{ms} + \triangle_{rxs} \tag{4-1}$$

$$delay_{\mathrm{sm}} = \triangle_{txs} + \delta_{sm} + \triangle_{rxm} \tag{4-2}$$

其中δ_{ms}与δ_{sm}属于可变延迟，其他值为数据在在电路中的固定延迟，且固定时延的不对称性校准难度较大。若光纤或网线不是很长，则因链路的不对称性造成的误差在可接受范围内，可假设传输延时是对称的；若光纤很长，会影响到同步精度时，可根据 WR 协议中计算 M-S 与 S-M 光纤传播延迟间比率的方式计算链路时延。除此之

中国知网 https://www.cnki.net

外，业界也提出一些降低链路不对称性的算法，比如块突发传输测量法、降低链路不对称的加权平均算法以及两级滤波算法[49]等。



图4.3 链路延时不对称模型

4.2 时钟模块的设计与实现

基于上述影响时间同步精度的因素分析，本文所述 TSN 同步终端系统为提高时间戳获取的准确性与时钟同步的精度，设计了一个具备精确时间戳标记功能与提供实时时间功能的时钟模块，本节将分别对这两种功能的技术实现方案做出详细介绍。

4.2.1 时间戳标记模块实现方案

由于操作系统和协议栈引起的延时抖动会增加报文收发时间的不确定性，所以在一般情况下，获取时间戳的位置越靠近物理层传输链路，时间戳的精度受不确定性因素的影响程度就会越小，最终同步精度也会越高。因此本文所述 TSN 同步系统最终选择在 MAC 与 PHY 之间的 GMII 接口处设立时间戳标记模块，通过该模块实时监控数据流，并根据实时时钟模块提供的 200MHz 驱动时钟与本地参考时间为符合时戳标记要求的报文生成一个由 48bit 的秒值数据、32bit 的纳秒值数据与 48bit 的保留字段组成的时间戳字段。表 4.1 详细介绍了时间戳标记模块用到的关键参数：

表4.1 时间戳标记模块关键参数表

变量名称	位宽	含义
systemtime_clk	1bit	200MHz 的本地时钟信号
systemtime_s_field	48bit	本地时间的秒值字段
systemtime_ns_field	32bit	本地时间的纳秒值字段

中国知网 https://www.cnki.net

表 4.1 （续表）时间戳标记模块关键参数表

变量名称	位宽	含义
gmii_rx_dv	1bit	gmii 接收数据使能信号，高电平有效
gmii_rx_er	1bit	gmii 接收数据编码错误信号，高电平有效
gmii_rxd	8bit	gmii 接收数据接口
gmii_tx_en	1bit	gmii 发送数据使能信号，高电平有效
gmii_tx_er	1bit	gmii 发送数据编码错误信号，高电平有效
gmii_txd	8bit	gmii 发送数据接口
tx_tuser	18bit	0~1bit 为 Event 报文标志，2-17bit 为该报文 domainNumber 与 sequenceId 的低 8bit 数据
tx_ts_tdata	128bit	0~31bit 数据代表接收报文时间戳的纳秒值字段，32~79bit 代表时间戳的秒值字段，80~107 为报文校验信息，其余为保留字段

该模块的设计方案如图 4.4 所示，主要包括发送和接收两路时间戳生成模块，具体执行流程如下：在数据接收侧，若检测到信号 gmii_rx_dv 从低电平转换为高电平且 gmii_rx_er 信号一直处于低电平状态，说明此刻接收到编码无误的报文，则由接收侧时间戳生成模块根据参考时间记录此刻的时间戳并锁存，将秒值数据与纳秒值数据分别保存在内部寄存器中。然后该模块通过解析 gmii_rxd 数据判断该数据是否为事件消息类型的 gPTP 报文，如果是则保留该报文的时间戳信息，且将 4bit 的 messageType 字段、8bit 的 domainNumber 字段与 16bit 的 sequenceId 字段一起填充进时间戳信息的保留字段中，最后将上述时间戳信息组成 128bit 的 rx_ts_tdata 信号与 rx_ts_tvalid 一起发往 MAC 模块；若数据为其他类型报文则将寄存器中的时间戳数据清空。

在数据发送侧，MAC 会将 tx_tuser 字段随 GMII 数据一起转发给发送侧时间戳生成模块，并由该模块检测 tx_tuser 字段的 0~1 位的值，由于该系统只支持两步法发送同步报文的方式，所以当该值为 2’b00 或 2’b01 时不用标记此刻的时间戳，但若该值为 2’b10，说明此报文是需要记录时间戳的事件消息报文，立即锁存此刻的参考时间，并将 tuser 字段的剩余 16bit 信息填充进时间戳保留字段中，然后将这 128bit 的时间信息与 tx_ts_tvalid 一起发送到 MAC。最终由 MAC 模块负责将此链路接收侧与发送侧的时间戳信息发送给 AS 时间模块，将其用于执行时间同步与路径延时测量算法。

中国知网 https://www.cnki.net



图4.4 时间戳标记模块方案图

4.2.2 实时时钟模块的实现与分析

根据 IEEE802.1AS 协议要求，TSN 同步系统内部的时钟模块分为本地时间和同步时间两种类型，其中本地时间模块由本地晶振输出的时钟信号进行驱动，主要用于同步报文时间戳标记；当系统为从时钟时，同步时间模块同样由本地时钟驱动，并且会在每个同步周期根据时间同步算法计算出与主时钟的 offset 值并进行主从时间校正，从而为系统的 TSN 模块提供一个统一时间；当系统作为最佳主时钟时，同步时间模块通常会从外部时钟源获取精确的 UTC 参考时间与参考频率来为整个时间敏感网络提供一个统一的时间基准，但如果系统没有外部时钟源，该模块也可以由系统本地时钟进行驱动，周期性地进行时间值累加。在本文设计的 TSN 同步系统中，本地时间模块与同步时间模块二者结构相同，本节以本地时间模块为例对其进行详细介绍，如图 4.5 展示了该模块的结构图，主要由秒值模块、纳秒值模块与时钟同步配置模块组成。

本地时间模块采用协议标准规定的 48 位秒值、32 位纳秒值的时间格式，其本质是一个数字电路计时器，且同步的精度与驱动时钟的频率相关，所以为尽可能提高时钟分辨率，此模块采用由本地晶振倍频产生 200MHz 的时钟信号进行驱动，使纳秒值模块的时间计数器在每个时钟周期都增加 5ns 的数值，从而使系统获得 5ns 粒度级别的时间信息。每当纳秒计数器计数到10^9时，纳秒值模块会就会产生 1PPS 的秒脉冲

中国知网 https://www.cnki.net

信号，此时秒值计数器加一，纳秒计数器清零。同时，为便于 AS 功能模块在执行时间同步算法时更好地获取与修正该时间值，该模块通过时钟同步配置子模块为秒值与纳秒值模块提供时间值的锁存读取与数值调整等参数，使得系统可以随时进行时间值的读取与修正。在时钟修正过程中，时钟同步配置模块会将时间差值拆分为纳秒域时间偏差与秒域时间偏差，并分别将这两种偏差值发送到对应时间模块。纳秒值模块会根据加减选项参数与纳秒调整值参数判断时间调整后的纳秒值是否大于10^9或小于零，若确实超出阈值，则根据实际情况将修正后的纳秒值加或减10^9，同时生成秒值加一或减一信号；秒值模块在时间修正时，除了考虑加减选项参数与秒调整值参数外，还要检测纳秒值模块是否发来加一或减一信号，综合上述所有信息更新秒值数据，最终得到准确的时间值。



图4.5　本地时间模块结构图

通常情况下，未同步前的主从时钟的时间差值是随机的，且很多时间同步协议的实现方案都直接采用相位调整的方式对从时钟进行校正。虽然这种同步方式确实可以使主从时钟间的时间差值快速减少，同时也可以观察到的两台设备的 1PPS 输出信号快速收敛，但该方案会使得相位调整的粒度较大，使得时间值频繁出现跳变现象，严重影响时钟的稳定性与准确性，也不利于其他 TSN 协议的顺利执行。比如对时钟同步精度要求较高的 IEEE802.1Qbv 协议，就是根据实时时钟提供的同步时间来进行时间感知门控调度，该协议规定每条流量传输队列会由一个共有的时序表进行调度，系统只有在实现时钟同步后，才能实现每条队列在确定时间内给特定优先级的流量进行开门，若时钟不稳定就可能产生流量无法在确定的、可预测的时间内送达目的节点的问题。另外，由于主从时钟的晶振因温度、外界噪声等因素出现不可避免的偏差，所以在一个时钟同步周期内，二者的时间偏差会越来越大，从时钟的时间调整值也会随

中国知网 https://www.cnki.net

时间同步周期的延长而增大，加剧时钟的不稳定性。

因此，为避免从时钟因相位频繁地大幅调整而产生不稳定问题，该时钟模块内部提供了频率补偿与相位调节两种时间更新方式。该时钟模块一方面会在每个同步周期根据由时间同步算法计算出的 offset 值对本地时间进行相位调整；另一方面，该模块在原先的基础上增加了一种允许对从时钟进行频率补偿的功能，从而弥补因主从时钟之间的频率偏差造成的时间差异，其中频率补偿需要的子模块如图 4.6 所示：



图4.6　时钟频率补偿模块图

为保证时间值不会突然发生大量跳变，该方案选择由频率补偿值计算模块计算出以从时钟为时间基准，主从时钟之间每增加 1ns 的偏移误差所需要的时间长度Δt，通过使时钟模块每隔Δt时间补偿 1 纳秒的数值，从而确保每次频率调整时刻从时钟的时间值不会大幅跳变。在频率补偿值计算模块里面维护着一个时间计数器，其在每个时钟周期都会增加 5ns 的数值，直到这个数值等于时间长度Δt时，该计数器才会将自身数值复位为 0 并重新计数。每当时间计数器计满一个周期，纳秒补偿值寄存器就会将其数值加一，若该寄存器的数值为 4，且时间计数器的数值等于$\Delta t - 5$时，纳秒补偿值寄存器会在下一个时钟周期复位为 0。同时频率补偿值计算模块会在这个时钟周期内决定向纳秒值模块输出进位信号还是借位信号，若从时钟滞后于主时钟，则输出进位信号，并通知纳秒值模块在该时钟周期将数值增加 10ns；反之输出借位信号，在该时钟周期保持纳秒数值不变。最终将纳秒值模块输出的数值与纳秒补偿值寄存器存储的数值相加即可得到频率补偿后的从时钟纳秒值。

4.3 时钟同步优化方案

4.3.1　时钟相位调整方案

考虑到 IEEE 802.1AS 协议在实际运行场景中计算出的路径延时与时间偏差可能会受到网络不稳定、时钟抖动等因素的影响，导致计算出的数值与实际结果出现误差，所以单次计算得到的 offset 可以看做是实际值叠加噪声后的结果，该值无法准确反应主从时钟之间真实的时间偏差。因此本节为降低主从时钟频率抖动以及测量过程中随

中国知网 https://www.cnki.net

机误差的影响，针对从时钟的相位同步设计了一种基于滤波的优化方案，改进后的调相单元模型如图 4.7 所示，新增无限冲击响应（Infinite Impulse Response，IIR）滤波器与有限冲击响应（Finite Impulse Response，FIR）滤波器分别对路径延时与时间偏移量做滤波处理。



图4.7　时钟相位调整结构图

在系统执行 AS 协议功能过程中，从节点会周期性地向相邻节点发送 Pdelay_Req 报文来请求测量节点间的路径延时（delay），并将该值用于主从节点的时间偏差计算。由于在实际场景中相邻节点间的路径延时基本会维持在一个相对稳定的数值范围内，一般不会频繁发生变化，所以系统对路径延时值的获取速度没有像 Sync 报文那么高，可以选择使用具备反馈回路的 IIR 滤波器对该值进行滤波。本节选用如图 4.8 所示的直接 I 型滤波器，其内部包括 M+N 个延时单元（N 为滤波器的阶数，M 为反馈回路个数），通过该方式获得的滤波输出值不仅需要用到最近 N 次同步周期计算的 delay 值，还需要用到最近 M 次获得的滤波输出值进行计算，所以第 n 次滤波后的输出值计算公式为：

$$\mathrm{y}(n)=\sum_{i=0}^{N}a(i)x(n-i)+\sum_{i=1}^{M}b(i)y(n-i) \tag{4-3}$$

其中 x(n)、x(n-1)、…、x(n-N)与 y(n-1)、…、y(n-M)是输入数据，a(0)、a(1)、…、a(N) 与 b(1)、…、y(M)作为系数。为了尽可能降低噪声影响，从而获得趋于平稳的路径延时值，本节选用反馈回路为 4 的三阶 IIR 滤波器，并将全部系数设为 1/8，最终可得 y(n)结果为：

$$\begin{aligned} y(n)=\frac{1}{8}[&x(n)+x(n-1)+x(n-2)+x(n-3)\\ &+y(n-1)+y(n-2)+y(n-3)+y(n-4)] \end{aligned} \tag{4-4}$$

中国知网 https://www.cnki.net



图4.8 IIR 滤波器原理图

主从节点间的时间偏差是从节点在每个同步周期都要计算的值，该值的准确性直接影响时钟同步的精度。鉴于 offset 值对实时性要求较高，需要在计算出来后立即对从时钟进行调整，同时为了减少资源占有量，本节选用处理速度较快的线性 FIR 滤波器进行处理。该滤波器无须同 IIR 一样获取反馈数据，而是直接根据当前最新数据与最近 N 次的历史输入数据进行计算即可，该滤波器的原理图如图 3.9 所示。该方案把连续 N 个数据看成一个队列，利用先进先出的原则，只保留最近 N 次的数据，其本质上是一个分节的延迟线，将每节的输出加权累加即可得到最终值。

该线性滤波器的系数具备中心对称的特性，即 $h(n)=h(N-1-\mathrm{n})$，可以令 $s(\mathrm{n})=x(n)+x(N-1-\mathrm{n})$，从而将乘法次数减少为 N/2 次，最终得到第 n 次滤波后的 offset 值为：

$$\begin{aligned} y(n) &= \sum_{\mathrm{i=0}}^{N-1} h(i)x(n-i) = h(0)x(n) + h(1)x(n-1) + \ldots + h(N-1)\mathrm{x}(n-N+1) \\ &= \sum_{\mathrm{i=0}}^{N/2-1} h(i)s(n-i) = h(0)s(n) + \ldots + h(N/2-1)\mathrm{s}(n-N/2+1) \end{aligned} \tag{4-5}$$

N 的取值可决定该滤波器对周期性干扰噪声的抑制程度，经过多次板级测量，综合时钟同步效果与资源占用情况。最终选择将 N 的初始值设为 4，全部系数设为 1/4，从而得到如式 4-6 所示第 n 次滤波后的时间偏差值，式中 x(n)即为 AS 时间同步模块第 n 次同步周期计算出的 offset 值。

$$offset_n = \frac{1}{4}[x(n)+x(n-1)+x(n-2)+x(n-3)] \tag{4-6}$$

中国知网 https://www.cnki.net



图4.9　线性 FIR 滤波器原理图

最后，鉴于从时钟在与主时钟在同步前本身就可能存在非常大的时间偏差，若此时选择将 offset 进行滤波可能导致同步速度变慢，效果变差，所以本方案规定从时钟在时间同步初期直接使用由 3.4.2 节所述算法计算出的 offset 值进行调整，之后若系统连续 5 次检测到的时间偏移量可以稳定在 1 微秒的时间范围内，则开启滤波算法，使从时钟根据滤波后的 offset 值进行相位调整。

4.3.2　时钟频率补偿方案

当从时钟根据 offset 值进行初步校准后，可以发现主从时钟的 1PPS 信号快速收敛，并观察到在下一个同步周期的时间偏移量会降低到微秒级甚至纳秒级别，但是一旦降低 Sync 报文的发送频次，或者停止执行 AS 协议功能，主从时钟的时间偏移值会随时间逐渐增大。这是由于主从时钟的晶振稳定性之间存在差异，这种差异导致了晶振之间出现了频率偏移，造成二者的时间变化速率不同。如果仅利用相位同步的方式对时间进行校准，而对频率偏移不做调整或补偿的话，会导致从时钟在校准时刻出现较大的相位抖动，这种现象会在 Sync 报文发送周期延长后尤为明显。

当下常见的时钟频率补偿机制可以分为物理层面的频率修正与逻辑层面的频率补偿，物理层面的修正本质上是利用锁相环技术（Phase-Locked Loop，PLL）、时间平均频率直接周期合成技术（Time-Average-Frequency Direct Period Synthesis，TAF-DPS）[50]或者直接数字频率合成技术（Direct Digital Synthesis，DDS）[51]等手段改变时钟驱动频率来实现频率同步；而逻辑层面的频率补偿相当于将主从时钟建立一个映射关系，通过直接调整时间计数器的值来对频率偏移误差进行补偿，这种方式无须专用的硬件的支持，实现起来比较简单。所以为了进一步提高系统的同步精度，使从时钟获得相对平滑的相位变化，本节综合实现成本以及性能提升程度等多重因素，最终依据全数

中国知网 https://www.cnki.net

字锁相环[52]的原理，提出一种利用 PID 控制器对主从时钟的偏移误差进行滤波优化的频率补偿的机制。

传统的 ADPLL 结构由数字鉴相器、数字环路滤波器、数字控制振荡器器与 N 倍频器组成，如图 4.10 所示，数字鉴相器实际上是一个相位比较器，其功能是比较输入信号与反馈信号的相位差，并向 K 变模可逆计数器输出一个控制信号 pha，该信号表示输出信号相位是超前还是滞后于输入信号。K 变模可逆计数器是一个环路滤波器，其作用是消除相位误差，它会根据 pha 信号的高低控制可逆计数器的计数方向，该模块的驱动频率一般为数字鉴相器驱动频率的整数倍，当 pha 信号为高电平时表示输出信号超前于输入信号，此时可逆计数器做减计数，若计数器值为 0，输出借位脉冲信号并将计数器复位；反之 pha 信号为低电平时计数器做加计数，当计数器到达模值 K 时输出进位脉冲信号并将计数器复位。该模块中 K 的取值与数字锁相环的性能直接相关，模值越大则跟踪步长减小，对环路噪声抑制作用越明显，锁定时的相位误差就会越小，但缺点是信号捕获的时间会随之变长，所以通常情况下选择在开始时刻为 K 赋一个小值，等系统稳定后再将 K 增大。脉冲加减控制器是一种数字控制振荡器，该模块采用二分频的方式，在收到进位脉冲信号后会在二分频后的信号的基础上增加一个时钟周期，同样在收到借位信号后在输出脉冲序列中减去一个周期来实现相位与频率的跟踪。最后由 N 分频器将脉冲加减控制器输出的时钟信号进行分频，使其输出信号与输入信号的频率相同，并将此信号作为反馈信号发送到数字鉴相器再次进行同步。



图4.10 传统 ADPLL 结构框图

在当前节点作为从时钟时，考虑到该节点可能与主时钟之间具有多个中间设备，从时钟无法直接获取主时钟的时钟信息并利用锁相环技术进行频率同步，于是本节借鉴 ADPLL 频率同步的原理并结合 PID 控制算法[53]的思路，设计了一套基于 IEEE 802.1AS 的类 APDLL 模型，该模型结构如图 4.11 所示：

中国知网 https://www.cnki.net



图4.11 时钟频率补偿单元结构图

该模型进行频率补偿的思路如下：首先由频率偏差计算模块根据 AS 协议的时间同步算法计算出主时钟与本地时钟的频率比值 rateRatio，并按式 4-7 计算出主从时钟每秒因频率偏移产生的时间误差 fre_diff_in，将该值作为模型的输入信号，若该值为正则代表主时钟的速率快于本地时钟，若该值为负代表本地时钟速度更快。

$$fre_diff_in = 10^9 - \frac{10^9}{rateRatio} \tag{4-7}$$

另外，在系统进行频率同步过程中可能会由于频率偏差计算不准确，使得时间同步算法计算出的 offset 不能降低到一个较低的范围内，本方案假设短时间内主从时钟因频率偏移产生的差值在短时间内是线性变化的，故将本地时钟模块在该同步周期的相位调整值 offset_in 与同步频次寄存器保存的每秒同步次数做乘法运算，计算出当下 1s 产生的时间偏差 fed_offset_out，并将该值作为反馈信号发送至 PID 控制器模块，该操作类似于 ADPLL 模型中 N 分频器的功能。之后按式 4-8 所述的方式，在频率补偿的前 10 个同步周期将 rateRatio 计算出的 fre_diff_in 作为模型的输入信号，在经过 10 个同步周期后，再将 fre_diff_in 与 fed_offset_out 相加作为鉴相输出结果交由 PID 控制器进行滤波处理，最终通过多次计算得到主从时钟每秒因频率偏移产生的时间误差 fre_diff_out。

$$t_{offset} = \begin{cases} fre_diff_in & (n < 10) \\ fre_diff_in + fed_offset_out & (n > 10) \end{cases} \tag{4-8}$$

待 PID 控制器计算出每秒产生的相对稳定的时间偏差后，由脉冲加减控制器计算出主从时钟每产生 1ns 的误差需要的时间间距Δt，考虑到本地时钟的时钟分辨率为

中国知网 https://www.cnki.net

5ns，所以每当从时钟的时间增加 5 倍的Δt后，该模块根据本地时钟频率是比主时钟快还是慢决定向本地时钟模块输出进位信号还是借位信号，若输出进位信号，控制本地时钟模块的纳秒值在下一时钟周期增加 10ns；若输出借位信号，则通知该模块下一时钟周期时间值保持不变，相当于延迟 5ns 的时间。

PID 算法是一种应用于控制领域对于消除稳态误差简单且有效的方法，如图 4.12 所示，其主要由比例控制、微分控制与积分控制三部分组成，由于系统在同步初始阶段计算的时间偏差值包含了主从时钟初始偏差以及路径延时误差，这些因素可能会导致频率偏差计算不准确，于是本方案在 PID 模块前设置了一个过滤器，该模块在系统上电的开始阶段不会将输入值向后传输，只有在检测到 offset 值处于一个相对平稳的范围内后才开始允许 offset 值向后传递，之后为保证时钟稳定还会对输入值进行突变检测，过滤掉突然发生大幅变化的 offset 值。对于 PID 控制部分，将采样周期设为T_s，可获得 PID 算法的离散数学模型为：

$$\begin{aligned} t_{out}(k) &= K_p\{t_{offset}(k)+\frac{T_s}{T_i}\sum_{i=0}^{k}t_{offset}(i)+\frac{T_d}{T_s}[t_{offset}(k)-t_{offset}(k-1)]\} \\ &= K_p t_{offset}(k)+K_i\sum_{i=0}^{k}t_{offset}(i)+K_d[t_{offset}(k)-t_{offset}(k-1)] \end{aligned} \tag{4-9}$$

上式中K_p为比例单元中比例系数，$K_i=K_p\frac{T_s}{T_i}$为比例单元中积分系数，$K_d=K_p\frac{T_d}{T_s}$为比例单元中微分系数，$t_{offset}(k)$ 为算得主从时钟在第 k 个同步周期每秒产生的时间偏移值，该信号对应图 4.11 中的反馈输入信号 fed_offset_out，$t_{out}(k)$代表经 PID 处理后计算的主从时钟每秒时间偏移量。由于该模式的 PID 输出量与历史结果相关，容易出现累计偏差，所以根据式 4-9 可得到在 k-1 同步周期时的 PID 输出值为：

$$t_{out}(k-1)=K_p t_{offset}(k-1)+K_i\sum_{i=0}^{k-1}t_{offset}(i)+K_d[t_{offset}(k-1)-t_{offset}(k-2)] \tag{4-10}$$

将$t_{out}(k)$与$t_{out}(k-1)$作差即可得到：

$$\begin{aligned} \Delta t_{out}(k) &= t_{out}(k)-t_{out}(k-1) \\ &= (K_{\mathrm{p}}+K_{\mathrm{i}}+K_d)t_{offset}(k)-(K_p+2K_d)t_{offset}(k-1)+K_d t_{offset}(k-2) \\ &= K_1 t_{offset}(k)+K_2 t_{offset}(k-1)+K_3 t_{offset}(k-2) \end{aligned} \tag{4-11}$$

根据式 4-11 可知只需获取最近三次输入的主从时间偏移值与上一次的 PID 输出偏移值即可计算出本次偏移误差。

中国知网 https://www.cnki.net



图4.12 PID 控制器结构图

在该算法中，K_p、K_i与K_d三种系数的选取直接决定了频率同步的速度、准确性与稳定性，比例控制模块侧重于当前的偏差值，其系数K_p越大则响应越快，偏差减小程度也越大，但该系数过大容易引起震荡导致系统不稳定；微分控制模块侧重于过去数据，该模块具备消除稳态误差的作用，K_i值越大积分作用越明显，偏差收敛速度越快，同样该系数选值过大可能出现超调的问题；积分控制模块侧重于预测偏差未来的变化情况，合适的K_d取值可以减小超调量，在误差增大初期可以具有较好的调节作用，但该模块的引用会造成系统抗干扰能力降低。PID 的参数整定主要分为理论计算整定法[54]与工程整定法，第一种方式大多是根据 PID 控制系统建立数学模型，并通过理论分析计算出这三项参数，但该数据在实际场景中可能造成的误差较大，未必直接可用，还需要在实践中进行修改；工程整定法是依赖于原有的工程经验，不必依赖于被控对象的数学模型，直接通过试验得到最优参数值，常见的方式有临界比例法、响应曲线法还有经验凑试法。本章 PID 参数的选取采用工程整定法，即通过多次实验改变K_p、K_i与K_d三种系数的值，最终选出一组对频率补偿最优值。

4.4 时钟同步性能测试与结果分析

为了验证本章的时间同步优化方案可以有效提升同步精度，本节构建了如图 4.13 所示的时间同步测试场景，该网络拓扑由一个 TSN 终端系统、一个 TSN 交换机与一个 TSN 原型系统组成。其中 TSN 终端系统与 TSN 交换机为实验室自主研发的基于软硬件结合方式实现的系统，且二者均通过其上位机实现 AS 协议的时间同步功能；图中的 TSN 原型系统即为基于第三章设计方案实现的完全基于 FPGA 的同步系统，该系统是由硬件实现 IEEE 802.1AS 协议的各项功能。本节设计了 3 种不同的测试用例，旨在通过观察每个时间同步周期内从节点的 offset 值变化情况来判断该系统在时钟同步优化后的性能提升能力，同时进行大量实验并对比测试结果，最终获取 PID 参数的最优取值方案。

中国知网 https://www.cnki.net



图4.13 gPTP 时钟同步测试系统连接图

4.4.1 时间同步周期对同步精度的影响

为测试不同的 Sync 报文发送周期对从节点时钟同步精度的影响，在该测试用例中先将各设备按照图 4.13 所述方式进行连接，使各个系统暂时关闭频率补偿功能，然后通过端系统上位机软件为 TSN 终端系统配置一个高优先级的时钟参数，保证该系统作为整个 TSN 测试网络的主节点，并为 TSN 交换机设置一个时钟优先级略低于主节点的时钟参数，最终需要使得 TSN 原型系统作为从节点与 TSN 终端进行同步。在完成上述配置后，由 TSN 终端系统的上位机软件配置 Sync 报文的报文发送频次，分别记录时间同步周期为 8s、4s、2s、1s、1/2s、1/4s、1/8s、1/16s 等条件下从节点计算出其与主节点的时间偏差值，并在每个场景下统计 100 次结果，最终测得该节点的实验结果如表 4.2 所示。

表4.2 TSN 原型系统在不同同步周期下时间偏差统计表

同步周期/s	平均偏移量/ns	偏移标准差/ns	最大偏移量/ns
8	3615	541	4317
4	1824	495	2615
2	932	410	1562
1	489	291	791
1/2	206	287	595
1/4	125	231	412
1/8	51	187	342
1/16	33	92	175
1/32	15	33	52
…	…	…	…
1/1024	10	21	35

中国知网 https://www.cnki.net

在完成上述实验后，在端系统上位机与交换节点上位机软件上重新设置时钟参数，使 TSN 终端系统的时钟优先级最小， TSN 原型系统的时钟优先级最高，待参数配置完成后从同步周期为 8s 开始测试，同样每轮测试取 100 个采样值，之后逐渐加快 Sync 报文的发帧频次，观察利用软件执行时间同步算法的 TSN 终端系统所能承载的最小时钟同步周期是多少。最终测试结果如表 4.3 所示。

表4.3　TSN 终端在不同同步周期下时间偏差统计表

同步周期/s	平均偏移量/ns	偏移标准差/ns	最大偏移量/ns
8	9220	1952	13214
4	5310	1043	6626
2	2817	549	3414
1	1058	545	1984
1/2	456	423	1027
1/4	278	287	619
1/8	166	189	444
1/16	124	114	320
1/32	51	79	163
…	…	…	…
1/128	56	91	152
1/512	159	280	503
1/1024	375	328	892

由实验结果可知，同步周期越长则时间同步精度就越低，加快同步报文的发送频率确实可以减小主从时钟的时间偏差。同时，相比于基于软件实现 IEEE 802.1AS 协议的 TSN 设备，本文所述利用纯硬件方式实现 AS 协议的原型系统由于处理 Sync 报文时无须考虑 CPU 的负载与内存的限制，计算速度会更快，即使在每秒同步 1024 次的情况下依然使同步过程保持稳定。由表 4-3 发现，当同步周期小于 1/128s 时 TSN 终端系统算得的时间偏差值可以保持稳定，但该系统在同步周期进一步减小后同步效果会变差，这是由于 TSN 终端系统由软件完成报文解析与偏差计算等操作，受制于处理器性能等因素其接收 Sync 报文的频次过快会导致部分报文来不及处理，使系统发生卡顿，造成同步精度降低。

最后经过比对两台设备的统计结果，发现 TSN 原型系统在每种同步周期下的偏移标准差与最大偏移量要比未经过相位同步优化的 TSN 终端系统更接近偏移平均值，且 offset 的抖动更小，说明该优化方案确实可以滤除部分不稳定噪声，提高时钟同步的稳定性。

中国知网 https://www.cnki.net

4.4.2 频率补偿功能对同步精度的影响

考虑到时间同步周期设置的过小会占用大量的网络带宽，造成网络拥堵，影响其他协议报文与流量报文的传输，所以在本节的测试用例中，将分别对 TSN 原型系统在开启频率补偿功能前后的 offset 值进行统计。首先按照 4.4.1 节所述配置，设置系统的同步周期为 1s，并将主从时钟的初始时间偏差值调整至 3000ns，先对频率补偿前的从时钟同步结果进行 200 次采样；待采样完成后将K_p、K_i与K_d分别赋值为 1、0 和 0，然后开启频率补偿功能，并在双方开启时间同步算法前重新将主从时钟的时间偏差恢复至 3000ns，同样取 200 个采样结果，观测 TSN 原型系统在开启频率补偿功能后的时钟同步精度的提升能力。图 4.14 与图 4.15 分别展示了频率补偿功能开启前与开启后的时间偏差统计结果。



图4.14 频率补偿前系统测试结果



图4.15 频率补偿后系统测试结果

中国知网 https://www.cnki.net

由图 4.14 可知，由于主从时钟之间存在固有偏差，系统在同步的初始阶段计算的 offset 值会偏大，待完成初始校正后，发现未经过频率补偿的从时钟之后每秒会同主时钟产生在 430~510ns 上下范围内波动的时间偏差，且该值相对稳定。而开启频率补偿功能的系统会在时间同步前期对数据进行检测，这段时间暂时不进行频率补偿值的计算，若连续检测到的时间偏差值稳定在一个精度范围内且不再产生较大的波动则正式执行频率补偿算法，偏差值变化情况如图 4.15 所示：系统在初始阶段同主时钟的时间偏差也是在 480ns 左右波动，然后从第 30 个同步周期开始进行频率补偿，在补偿前期使用由 rateRatio 计算的时间差值进行补偿，该值相对稳定，可将同步精度稳定在 100~200ns 左右。之后 PID 控制器将该信号与本地时钟发来的反馈信号相加并将其作为输入值，发现经过 20 轮同步周期的调整，主从节点间每秒产生的时间偏差逐渐减小，并在前 70 个同步周期内可以将每秒的误差限制在-100~100ns 的范围，且大部分时间可以稳定在-40~40 的区间以内，偏差值也不再发生大量抖动。通过上述实验证明本章所述的时钟频率补偿方案确实可以有效提升主从时钟同步的精度。

4.4.3 PID 参数的选取对同步精度的影响

为了使 PID 控制器对于偏差值的计算更准确，本次实验设置系统的时间同步周期为 1s，同时开启系统的频率补偿功能进行多次测量，实验期间通过改变K_p、K_i与K_d三项参数的赋值，观察这些参数的不同取值对时钟同步性能的影响。本节通过工程整定法，每次实验采集 200 个 offset 值，第一阶段先将K_d设为 0，然后多次调整K_p与K_i参数，观察时钟偏差校正情况，并在同步质量最优时记录这两项参数的取值。第二阶段在上述K_p与K_i取值的基础上逐渐增大K_d的取值，观察K_d取何值时系统抵抗偏差能力最强、同步性能最优。最后阶段，基于当下三项参数的最优取值，稍微减小K_p、K_i的值，观察同步性能是否会继续提升，若性能提升则更新最优值并继续测试，反之结束实验。

首先在保证K_d取值为 0 的情况下，通过调整K_p、K_i的值进行多次实验，选取性能最优情况，根据式 4-11 可知，此时第 k 个同步周期频率偏移导致的时间偏差为：

$$t_{out}(k)=t_{out}(k-1)+K_p(t_{offset}(k)-t_{offset}(k-1))+K_i\times t_{offset}(k) \tag{4-12}$$

通过观察图 4.15，发现该系统在频率补偿前主从时钟的精度误差保持在 400~650ns 范围内，所以预计$t_{offset}(k)$与$t_{out}(k)$值在稳定后也应该处于该区间范围。同时观察该图第 30 至 40s 内的时间偏差值发现，仅根据 rateRatio 算得的补偿值进行同步后的精度在 150~250ns 的区间内，即$t_{offset}(k)-t_{offset}(k-1)$的值在该时间段会在该区间内变化。为了使本地时钟在只利用 PI 参数进行频率补偿时保持稳定，参考式 4-12

中国知网 https://www.cnki.net

可知K_i应尽量在 0~1/4 区间取值，同时K_p应在 0~5 之间取值。

在经过多次实验后，最终选取K_p、K_i分别取值为（1, 1/128）、（5, 1/128）与（1,1/32）时的统计结果为例进行分析，这三种取值的同步结果如图 4.16 所示，发现在K_i保持不变时K_p取值越大，统计曲线振动的幅度则越大，此时系统对于误差的响应也随之加快。但K_p值过大时会导致超调量增加，尤其在时钟偏差降低到一个较低区间时对外界干扰更敏感，更容易加大抖动幅度。最终综合同步精度、时钟的稳定程度以及 offset 收敛速度多重因素发现K_p取值为 1 时效果最佳。然后保持K_p值为 1 不变，发现K_i取值越大，则单次调整的幅度就越大，偏差值变化速度也就越快，但该值过大时会导致时钟的稳定性降低，使得主从时钟同步精度难以向 0 收敛。然而通过适当减小K_i的取值可以使 offset 值在降低到一个较低区间使得抖动幅度减小。最后同样综合时钟稳定性与同步精度等因素，发现当K_p取值为 1，K_i取值为 1/128 时可获得最佳同步效果。



图4.16 不同K_p、K_i取值下的同步测试结果

然后保持K_p值为 1 与K_i值为 1/128 不变，逐渐增大K_d的值，且每次测试记录 200 个数据，该条件下第 k 个同步周期频率偏移导致的时间偏差为：

中国知网 https://www.cnki.net

$$t_{out}(k)=t_{out}(k-1)+\frac{129}{128}t_{offset}(k)-t_{offset}(k-1)$$
$$+K_d(t_{offset}(k)-2t_{offset}(k-1)+t_{offset}(k-2)) \tag{4-13}$$

以K_d取值为 1/8、1/4、1/2 与 1 时为例观察主从偏差统计情况，结果如图 4.17 所示。同样发现随着K_d值的增大，偏差值的变化幅度会增加，且收敛速度加快，但当该值取 1/8 或 1/4 时既可以保证偏差值不会大幅波动，还可以将其保持在一个较低的区间，使时钟相对稳定，符合预期的要求。



图4.17 不同K_d取值下的同步测试结果

最后在这三项参数取值的基础上稍微减小K_p与K_i的取值，发现时钟同步性能提升程度并不明显，甚至前期 offset 的收敛速度更慢。综合上述全部实验结果，证明该系统在K_p、K_i、K_d分别取值为 1、1/128、1/4 时可达到频率补偿的最佳效果。

4.5 本章小结

本章先分析了影响时钟同步精度的关键因素，如时钟晶振的稳定程度、时间戳标记位置的选取以及链路延时的不对称误差，并分别针对上述因素介绍了目前常用的优化方案。随后基于上述分析介绍了项目所实现原型系统的时间戳标记模块硬件实现方案，令该模块在 GMII 接口处进行报文检测，从而对符合打戳要求的报文进行硬件时间戳标记；然后设计了实时时钟模块的实现方案，对该模块的实现原理与运行流程进

中国知网 https://www.cnki.net

行了重点描述。之后为减小从时钟与主时钟的时间偏差，本章提出了基于滤波原理的相位同步优化方案与基于全数字锁相环并结合 PID 控制算法的频率补偿方案。最后在三种不同的测试场景下，分别针对不同的时钟同步周期、频率补偿功能是否开启以及不同的 PID 参数选取这三种条件进行时间偏差测试，根据测试结果不仅获取了 PID 参数的最优取值，还验证了本章所述同步优化方案的有效性。

中国知网 https://www.cnki.net

中国知网 https://www.cnki.net

第五章 总结和展望

5.1 工作总结

如今在机载网络领域广泛采用以太网技术来实现设备间的数据交互，但随着网络中设备数量不断增加、系统执行的功能越来越复杂，一些关键程序对于数据传输的实时性与确定性要求也随之而来。传统以太网因其具有非确定的排队延时以及冲突检测重传等特性无法满足数据传输的实时性要求，然而 TSN 技术对于解决数据的时间确定性传输提供了良好的解决方案，所以如何将 TSN 技术应用到机载网络中引发业界的广泛关注。经研究发现，IEEE 802.1AS 协议可以将时间敏感网络中的各节点保持亚微秒甚至纳秒级的时钟同步精度，但在实际场景中系统可能会在 CPU 同时执行多项任务时发生卡顿，使得部分同步报文来不及处理，造成同步精度大幅降低。因此，为减轻 CPU 执行同步功能的负载压力，同时避免 CPU 以及内存资源的限制对同步性能产生影响，本文基于实验室与研究所合作项目，重点研究如何基于 FPGA 实现 IEEE 802.1AS 协议的基本功能，同时基于项目所实现的原型系统找到提高系统同步性能的优化方案。

本文主要完成工作如下：

（1）通过查阅大量时间敏感网络与时间同步相关文献，研究各项 TSN 协议的功能以及协议间的作用关系，之后深入了解 NTP 协议、AS6802 协议、IEEE1588 协议以及 IEEE 802.1AS 协议的发展历程，并对各种时间同步协议的应用场景、工作原理以及同步特性进行分析。通过将各项时间同步协议的特性进行比较，最终确定了在机载网络中将 IEEE 802.1AS 协议作为同步技术选型的方案。

（2）为了使系统在运行同步协议时摆脱 CPU 及内存资源的限制，本文制定了基于 FPGA 技术实现 IEEE 802.1AS 协议功能的同步系统设计方案，并详细阐述了该同步系统内部各项子模块功能。之后针对协议中最佳主时钟选择、路径延时测量与时间同步三项功能的硬件实现，文中分别对每项功能进行模块化设计，将协议中各项状态机转换为硬件电路的子模块，并在子模块中采用状态转换的方式来实现协议中的各项功能。

（3）为验证该设计方案的可行性，首先选择用 Verilog 逻辑编程语言在 Vivado 开发工具中进行逻辑代码的开发，然后编写测试用例，设定两个 TSN 同步系统相互连接的场景，在设置好两台同步系统的时钟参数信息后令双方开启同步功能，观察到系统不仅可以成功实现各种协议报文的组装、发送、接收与解析，同时也可以正确执行 AS 协议的时钟同步功能，初步证明了该方案的有效性与正确性。

中国知网 https://www.cnki.net

（4）分析了影响时钟同步精度的关键因素，并通过文献调研分别针对各项影响因素介绍了业界常用的改进方法。然后提出在 MAC 层与 PHY 层之间的 GMII 接口处增加时间戳标记模块来进行硬件时间戳的标记，从而为事件报文生成分辨率为 5ns 的时间戳信息，之后完成了实时时钟模块的 FPGA 逻辑电路设计，详细描述了该模块的设计思路与内部运行流程。为进一步提高主从时钟同步精度，本文先制定了一种通过滤波器对路径延时与时间偏差进行滤波优化的相位调整方案，然后又介绍了一种基于 ADPLL 的实现原理并采用 PID 控制器进行时间偏移补偿的方案，最后在三种时钟同步性能测试场景中对所提方案进行测试，通过观察测试结果，不仅可以获取 PID 参数的最优取值，还表明所提方案确实可以有效提升系统的时钟同步精度。

5.2 未来展望

本文基于 FPGA 技术设计了一种支持 IEEE 802.1AS 协议功能的 TSN 终端系统，并对主从时钟同步精度的提高提出了优化方案，但在以下方面仍有一些需要改进和完善的工作：

（1）目前只研发出了基于 FPGA 实现 AS 协议的 TSN 终端系统，接下来可以在该系统的基础上开发出由硬件执行 AS 协议关键功能的 TSN 交换机。由于端系统内部无须进行端口间的数据交互，所以在技术实现时简化了协议中部分状态机的功能，而 TSN 交换机在实现最佳主时钟选择与时间同步时功能时操作会更复杂，比如 slave 端口在收到 Sync 报文后不仅要完成本地时钟校正，还需要计算 Sync 报文的驻留时间并生成新的 Sync 报文将其从 master 端口发往其他节点。除此之外，TSN 交换机在收到 Announce 报文时需要综合多个端口的时钟优先级向量选出最佳主时钟信息，并将收到低优先级向量信息端口的状态设置为 Passive。

（2）本文所述的端系统当下只支持单域场景下的时间同步，还不具备协议中的多域冗余机制，当网络中的上游节点出现故障时本地节点无法实现主时钟的无缝冗余切换，所以之后需要进一步研究协议中的网络冗余机制与故障恢复机制，并将其应用到本文所述 TSN 设备上，以提高系统的容错能力。

（3）本文针对因频率漂移造成主从时钟的时间偏差增大问题采取的是偏差补偿的方案，之后可以结合数字锁相环技术做到真正地调整从时钟模块的驱动频率，从而实现主从时钟的频率同步。

中国知网 https://www.cnki.net

参考文献

[1] Sommer J， Gunreben S， Feller F , et al. Ethernet – A Survey on its Fields of Application[J]. IEEE Communications Surveys & Tutorials, 2010, 12(2):263-284.

[2] King D， Farrel A . A PCE-Based Framework for Future Internet Deterministic and Time-Sensitive Networks[C]// 2020 16th International Conference on Network and Service Management (CNSM). 2020.

[3] Park S M， Kwon Y， Choi J Y . Time Synchronization Between EtherCAT Network and External Processor[J]. IEEE Communications Letters, 2021, 25(1):103-107.

[4] Fontanelli D， Macii D， Rinaldi S , et al. Performance analysis of a clock state estimator for PROFINET IO IRT synchronization[C]// Instrumentation and Measurement Technology Conference (I2MTC), 2013 IEEE International. IEEE, 2013.

[5] Alvarez I， Barranco M， Proenza J . Towards a Fault-Tolerant Architecture Based on Time Sensitive Networking[C]// 2018 IEEE 23rd International Conference on Emerging Technologies and Factory Automation (ETFA). IEEE, 2018.

[6] Lee H, Lee J, Park C, et al. Time-aware preemption to enhance the performance of audio/video bridging (AVB) in IEEE 802.1 TSN[C]//2016 First IEEE International Conference on Computer Communication and the Internet (ICCCI). IEEE, 2016: 80-84.

[7] S. Tang, X. Hu and L. Zhao, Modeling and Security Analysis of IEEE 802.1AS Using Hierarchical Colored Petri Nets, GLOBECOM 2020 - 2020 IEEE Global Communications Conference, Taipei, Taiwan, 2020.

[8] 宋吉庆. 未来机载航电网络的实时业务交换与调度[D]. 西安电子科技大学,2017.

[9] C. Yang, Z. Liu, C. Ma and L. Chen, Design of Universal Network Interface Detection System for Avionics System Based on Protocol Model Framework, 2020 IEEE 2nd International Conference on Civil Aviation Safety and Information Technology (ICCASIT, Weihai, China, 2020, pp. 221-227.

[10] Norman, Finn. Introduction to Time-Sensitive Networking[J]. IEEE Communications Standards Magazine, 2018.

[11] Fang B， Li Q， Gong Z , et al. Simulative Assessments of Credit-Based Shaping and Asynchronous Traffic Shaping in Time-Sensitive Networking[C]// 2020 12th International Conference on Advanced Infocomm Technology (ICAIT). 2020.

[12] Jiang J， Li Y， Hong S H , et al. A Simulation Model for Time-sensitive Networking (TSN) with Experimental Validation[C]// 24th IEEE Conference on Emerging Technologies and Factory

中国知网 https://www.cnki.net

Automation. IEEE, 2019.

[13] IEEE Standard for Local and metropolitan area networks--Frame Replication and Elimination for Reliability, in IEEE Std 802.1CB-2017 , vol., no., pp.1-102, 27 Oct. 2017, doi: 10.1109/IEEESTD.2017.8091139.

[14] M. Schüngel, S. Dietrich, D. Ginthör, S. -P. Chen and M. Kuhn, Heterogeneous Synchronization in Converged Wired and Wireless Time-Sensitive Networks, 2021 17th IEEE International Conference on Factory Communication Systems (WFCS), Linz, Austria, 2021.

[15] Shi H , Aijaz A , Jiang N . Evaluating the Performance of Over-the-Air Time Synchronization for 5G and TSN Integration[J]. IEEE, 2021.

[16] 李晓辉, 王先文, 樊韬,等. 5G-TSN 系统下的高精度时间同步[J]. 系统工程与电子技术, 2023, 45(2):7.

[17] S. Samii and H. Zinner, Level 5 by Layer 2: Time-Sensitive Networking for Autonomous Vehicles, in IEEE Communications Standards Magazine, vol. 2, no. 2, pp. 62-68, JUNE 2018.

[18] 朱瑾瑜, 段世惠, 张恒升,等. 时间敏感网络技术在工业互联网领域应用必要性分析[J]. 电信科学, 2020, 36(5):10.

[19] Quan W , Fu W , Yan J , et al. OpenTSN: an open-source project for time-sensitive networking system development[J]. CCF Transactions on Networking, 2020, 3(9).

[20] P. P. Thorat, V. Achanta, G. Kumar and R. Agrawal, Application of GA Technique to Optimize the Performance of NTP Server, 2022 6th International Conference On Computing, Communication, Control And Automation, ICCUBEA, Pune, India, 2022.

[21] Mills D L . A brief history of NTP time: Memoirs of an Internet timekeeper[J]. Acm Sigcomm Computer Communication Review, 2003, 33:9-21.

[22] IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems, in IEEE Std 1588-2008 (Revision of IEEE Std 1588-2002) , vol., no., pp.1-269, 24 July 2008, doi: 10.1109/IEEESTD.2008.4579760.

[23] Rosselot D . Simple, Accurate Time Synchronization in an Ethernet Physical Layer Device[C]// IEEE International Symposium on Precision Clock Synchronization for Measurement. IEEE, 2007.

[24] Wlostowski T . Precise time and frequency transfer in a White Rabbit network. 2011.

[25] 赵良, 张贺, 魏步征,等. 基于北斗和 1588v2 的 5G 基站时间同步应用探讨[J]. 通信世界, 2021(16):3.

[26] 吴玉锋. 面向电力系统的时间同步系统关键技术研究[D].电子科技大学,2020.

[27] J. Dong, Z. Qiu, W. Pan, M. Wu and J. Cao, Design and Implementation of AS6802 Clock Synchronization System in TTE thernet, 2021 IEEE 6th International Conference on Computer and Communication Systems (ICCCS), Chengdu, China, 2021.

中国知网 https://www.cnki.net

[28] SAE Technical Standard.SAE AS6802[S]. SAE International.2011-11.

[29] Li J， Li Q， Tang X . Modeling TTEthernet Startup Service in SystemC for Verifying Fault-Tolerant Protocol under Fail-Omission Scenarios[C]// TENCON 2018 - 2018 IEEE Region 10 Conference. IEEE, 2018.

[30] Loveless A. On time-triggered ethernet in nasa’s lunar gateway[C]//Avionics Architectures Community of Practice. 2020.

[31] IEEE. IEEE Standard for Local and Metropolitan Area Networks--Timing and Synchronization for Time-Sensitive Applications, in IEEE Std 802.1AS-2020 (Revision of IEEE Std 802.1AS-2011) , vol., no., pp.1-421, 19 June 2020, doi: 10.1109/IEEESTD.2020.9121845.

[32] N. Sakaguchi, R. Kawate and Y. Nagai, IEEE 802.1AS Precision Time Protocol Full Hardware Prototyping for Industrial IoT, 2023 IEEE 20th Consumer Communications & Networking Conference (CCNC), Las Vegas, NV, USA, 2023.

[33] Jie X， Liang X， Lian D , et al. Research on network timing system based on NTP[C]// 2017 13th IEEE International Conference on Electronic Measurement & Instruments (ICEMI). IEEE, 2017.

[34] Chao C C , Huang S P , Hung H L . Embedded System on NTP[C]// 2009.

[35] F. Mkacher and A. Duda, Calibrating NTP, 2019 IEEE International Symposium on Precision Clock Synchronization for Measurement, Control, and Communication (ISPCS), Portland, OR, USA, 2019.

[36] Sandi M， Veliki I， Jakovljevi A . Calculation of number of integration cycles for systems synchronized using the AS6802 standard[C]// ZINC 2017. IEEE, 2017.

[37] 王家兴. 时间触发以太网关键技术研究与设计[D].浙江大学,2019.

[38] 周俊. 基于时间触发以太网的 AS6802 时间同步协议的设计与实现[D].西安电子科技大学,2018.

[39] 曹家亮. 基于 AS6802 的分布式系统时间同步技术研究[D].西安电子科技大学,2021.

[40] 刘潇. 基于 FPGA 的时间同步方法研究与实现[D].桂林电子科技大学,2019.

[41] Wei Y， Li K， Tian C , et al. Analysis and Correction Methods for Network Time-delay Error of IEEE 1588 Synchronization Clock[C]// 2020 IEEE 4th Conference on Energy Internet and Energy System Integration (EI2). IEEE, 2020.

[42] M Gutiérrez, Steiner W， Dobrin R , et al. Synchronization Quality of IEEE 802.1AS in Large-Scale Industrial Automation Networks[C]// 2017 IEEE Real-Time and Embedded Technology and Applications Symposium (RTAS). IEEE, 2017.

[43] Chen R， Liu Y， Li X . Research on a Nanosecond Standard Time Remote Reproduction Method[C]// 2021 IEEE 4th Advanced Information Management, Communicates, Electronic and

中国知网 https://www.cnki.net

Automation Control Conference (IMCEC). IEEE, 2021.

[44] Kaminsky R M . Test Results of IEEE 1588v2 Network Synchronization Holdover Performance using Various Types of Reference Oscillators[C]// 2019 IEEE International Symposium on Precision Clock Synchronization for Measurement, Control, and Communication (ISPCS). IEEE, 2019.

[45] 李由由. 基于 PTP+SyncE 的时间同步技术研究与实现[D].中国科学院大学(中国科学院国家授时中心),2021.

[46] 黄广舟. 基于 FPGA 的高精度时钟同步技术的研究与实现[D].华中科技大学,2018.

[47] Avasarala, Chinmayi. IEEE 1588 and accurate Time Stamping Techniques. 2013.

[48] Yin H , Ping F , Qiao J , et al. The implementation of IEEE 1588 clock synchronization protocol based on FPGA[C]// 2018 IEEE International Instrumentation and Measurement Technology Conference (I2MTC). IEEE, 2018.

[49] 任昕旸. 基于 PTP 的高精度网络时间同步系统的研究与优化[D].北京邮电大学,2020.

[50] Li C , Lin S , Li Y , et al. A Method of Low-Cost Pure-Digital GPS Disciplined Clock for Improving Frequency Accuracy and Steering Frequency Through TAF-DPS Frequency Synthesizer[J]. IEEE Transactions on Instrumentation and Measurement, 2021, PP(99):1-1.

[51] Petrov A A , Davydov V V , Grebennikova N M . On the Potential Application of Direct Digital Synthesis in the Development of Frequency Synthesizers for Quantum Frequency Standards[J]. Journal of Communications Technology and Electronics, 2018, 63(11):1281-1285.

[52] 郭猛轩. 高性能数字锁相环高层次模型及电路技术研究[D].西安电子科技大学,2018.

[53] 陶稳静. 基于 IEEE 1588 协议的精确时钟同步系统的研究与设计实现[D].合肥工业大学,2019.

[54] 刘宁,柴天佑.PID 控制器参数的优化整定方法[J/OL].自动化学报:1-14[2023-03-15].

[55] 王莹. 时间敏感网络中高精度时钟同步关键技术研究[D].西安电子科技大学,2019.

中国知网 https://www.cnki.net