分类号	TP393	密级	公开
UDC	004.7	学位论文编号	D-10617-308-(2022)-01065

重庆邮电大学硕士学位论文

中文题目	基于 FPGA 的有线无线融合的 TSN 时钟同步协议研究与实现
英文题目	Research and implementation of TSN clock synchronization protocol based on FPGA-based wired and Wireless convergence
学　　号	S190101063
姓　　名	危瑞鹏
学位类别	工学硕士
学科专业	信息与通信工程
指导教师	赵国锋　教授
完成日期	2022 年 3 月 27 日

中国知网 https://www.cnki.net

中国知网 https://www.cnki.net

摘要

当前时间敏感网络(Time Sensitive Networking, TSN)技术发展快速，同时随着 5G、WIFI 等无线网络通信技术的不断发展，有线无线融合 TSN 网络成为未来工业网络的主要发展模式之一。时间敏感业务对数据端到端实时性与确定性传输提出了较高要求，而高精度时钟同步是保障时敏数据在有线与无线网络设备间精准转发的前提。然而，当前针对有线无线融合网络时钟同步的研究尚处于起步阶段。为此，本文基于 IEEE802.1AS 协议设计了一种满足有线无线融合 TSN 网络的高精度时钟同步协议，主要工作如下：

1. 针对多跳网络主时钟选取问题，设计一种基于多属性决策的冗余主时钟序列选取方法。建立最佳主时钟节点选取模型，以链路拓扑结构、链路拥塞系数以及时钟源质量三种因素作为决策属性，并采用自适应离差最大法计算上述因素对应权重，比较并选取主时钟节点并生成冗余时钟序列；设计一种冗余时钟机制，通过采用冗余时钟序列的方式，使得网络内各节点在主时钟节点失效后快速切换新的主时钟节点，减小重选主时钟时延内产生的同步偏差。

2. 针对有线无线融合网络时钟同步，设计一种时钟同步修正优化算法，基于邻频比、链路时延不对称度等因素对同步链路时延测量值进行建模分析；对节点时钟模型进行建模，采用二阶卡尔曼滤波算法对时钟偏差、频率偏差以及频率变化率进行预估，通过估计值对同步偏差进行补偿，降低同步误差。

3. 在 FPGA 平台对本文时钟同步方案进行实现。为保障主时钟节点的选取，开发同步集中控制模块，用于选取主时钟节点并生成冗余时钟序列；在有线无线融合 TSN 时钟同步系统开发时钟同步模块，用于网络中节点间同步报文的交互；搭建有线无线融合真实网络场景，对方案进行测试。结果表明，有线网络时钟同步精度为 30ns，无线网络时钟可达到 2us 的同步精度，融合网络时钟同步精度可达到 2us。同时本文方案基于 IEEE802.1AS 协议进行改进，兼容性和可扩展性强。

关键词： 时间敏感网络，有线无线融合，IEEE802.1AS，时钟同步

中国知网 https://www.cnki.net

Abstract

At present, Time-Sensitive network (TSN) technology is developing rapidly. With the continuous development of wireless network communication technology, wired-wireless fusion TSN network will become one of the main development modes of the future industrial network. Time-Sensitive services require high-end-to-end real-time and deterministic data transmission. High-precision clock synchronization is the precondition to ensuring accurate forwarding of time-sensitive data between wired and wireless network devices. However, the current research of clock synchronization in a wired-wireless fusion network is still in its infancy. Therefore, based on the IEEE 802.1AS protocol, this thesis designs a high-precision clock synchronization protocol for wired wireless integrated TSN network. The main work is as follows:

1. Firstly, a redundant master clock sequence selection method based on multi-attribute decision-making is designed for multi-hop network master clock selection. Taking link topology, link congestion coefficient, and clock source quality as decision attributes, the optimal master clock node selection model is established. At the same time, the adaptive maximum deviation method is used to calculate the corresponding weight of the above factors. Substituting the weight to calculate the optimal clock attribute value, comparing and selecting the master clock node, and generating a redundant clock sequence; A redundant clock mechanism is designed. By adopting a redundant clock sequence, each node in the network can quickly switch to a new master clock node after the master clock node fails. The synchronization deviation caused by the reselection master clock delay is reduced.

2. Secondly, a clock synchronization correction optimization algorithm is designed for clock synchronization in a wired-wireless fusion network. Based on the adjacent frequency ratio, link delay asymmetry and other factors, the measured value of synchronous link delay is modeled and analyzed. The node clock model is modeled, and the second-order Kalman filter algorithm is used to predict the clock deviation, frequency deviation and frequency change rate. Then, the synchronization error is compensated by the estimated value to reduce the synchronization error.

3. Finally, the clock synchronization scheme is implemented on the FPGA platform. To ensure the selection of master clock nodes, a synchronous centralized control module for selecting master clock nodes and generating redundant clock sequences is developed. Develop a clock synchronization module for the interaction of synchronization messages between nodes in the wired-wireless integrated TSN clock synchronization system; Build a real network scenario of wired and wireless integration and test the scheme. The results show that the

中国知网 https://www.cnki.net

synchronization accuracy of wired network clock is 30ns, the synchronization accuracy of wireless network clock can reach 2us and the synchronization accuracy of a fusion network clock can reach 2us. At the same time, this scheme has strong compatibility and scalability.

Keywords: time-sensitive network, wired and wireless convergence, IEEE 802.1AS, clock synchronization

中国知网 https://www.cnki.net

目录

图录.....1
表录.....1
注释表.....1
第 1 章 绪论.....1
1.1 研究背景及意义.....1
1.2 国内外研究现状.....2
1.2.1 有线网络时钟同步研究.....3
1.2.2 无线网络时钟同步研究.....4
1.2.3 融合网络时钟同步研究.....4
1.3 论文主要研究工作及贡献.....5
1.3.1 研究目标.....5
1.3.2 主要研究工作及贡献.....5
1.4 论文组织架构.....6
第 2 章 TSN 时钟同步技术分析.....7
2.1 时间敏感网络技术概述.....7
2.2 IEEE802.1AS 协议概述.....8
2.2.1 主时钟选取原理.....9
2.2.2 链路延时测量原理.....12
2.2.3 时钟同步偏差修正原理.....13
2.2.4 冗余时钟同步原理.....14
2.3 同步精度影响因素分析.....15
2.4 本章小结.....17
第 3 章 基于 IEEE802.1AS 的融合 TSN 同步方案设计.....18
3.1 融合网络时钟同步问题分析.....18
3.2 融合网络时钟同步方案.....20
3.3 多跳同步主时钟选取算法.....21

中国知网 https://www.cnki.net

3.3.1 节点时钟属性值建模.....21
3.3.2 基于多属性决策的主时钟选取算法.....24
3.4 冗余时钟同步机制.....25
3.4.1 冗余时钟序列表建立.....26
3.4.2 冗余时钟同步流程.....28
3.5 同步偏差修正算法.....29
3.5.1 链路延时测量值建模.....29
3.5.2 卡尔曼滤波算法.....31
3.6 本章小结.....33
第 4 章 基于 IEEE802.1AS 的融合 TSN 同步方案实现.....35
4.1 融合网络时钟同步系统总体架构.....35
4.2 有线网络时钟同步方案.....36
4.2.1 有线网络时钟同步架构.....36
4.2.2 同步报文接收模块.....38
4.2.3 最佳主时钟选取模块.....40
4.2.4 链路延时测量模块.....43
4.2.5 同步偏差计算修正模块.....47
4.2.6 时间戳修正机制.....50
4.3 无线网络时钟同步方案.....51
4.3.1 无线网络时钟同步总体架构.....51
4.3.2 无线同步报文构造模块.....52
4.3.3 无线同步报文交互模块.....54
4.3.4 数据通道 DMA 模块.....55
4.4 本章小结.....55
第 5 章 FPGA 平台系统测试.....57
5.1 系统开发环境.....57
5.2 有线网络时钟同步测试.....59
5.2.1 实验部署与设计.....59
5.2.2 测试结果及分析.....61

中国知网 https://www.cnki.net

5.3 无线网络时钟同步测试.....63
5.3.1 实验部署与设计.....63
5.3.2 测试结果及分析.....64
5.4 融合网络时钟同步测试.....65
5.4.1 实验部署与设计.....65
5.4.2 测试结果及分析.....66
5.5 工程应用分析.....66
第 6 章 总结与展望.....68
6.1 总结.....68
6.2 未来工作展望.....68
参考文献.....70
致谢.....76
攻读硕士学位期间从事的科研工作及取得的成果.....77

中国知网 https://www.cnki.net

图录

图 1.1 融合 TSN 网络架构 1
图 1.2 TSN 协议簇 2
图 2.1 IEEE 802.1AS 网络模型结构 8
图 2.2 gPTP 域模型 9
图 2.3 时钟生成树结构 9
图 2.4 数据集比较原理 10
图 2.5 端口状态确定算法 11
图 2.6 链路延时测量原理 12
图 2.7 时钟同步修正原理 13
图 2.8 冗余时钟同步场景 15
图 2.9 同步时钟曲线图 16
图 3.1 有线无线融合 TSN 网络 18
图 3.2 融合 TSN 网络架构 20
图 3.3 链路拥塞探测 21
图 3.4 冗余时钟同步机制 26
图 3.5 状态信息报文格式 26
图 3.6 冗余时钟同步流程 28
图 3.7 两个连续的 dealyrep 信息 30
图 4.1 融合网络时钟同步系统总体架构 35
图 4.2 有线网络时钟同步总体架构 36
图 4.3 AS 模块接口图 37
图 4.4 同步接收模块接口图 39
图 4.5 报文关键信息处理 40
图 4.6 集中控制节点主时钟选取流程 41
图 4.7 时敏节点主时钟选取模块设计 42
图 4.8 主时钟选取模块接口图 43

中国知网 https://www.cnki.net

图 4.9 延时测量模块接口图.....43
图 4.10 延时测量原理.....44
图 4.11 请求方延时测量逻辑.....45
图 4.12 响应方延时测量逻辑.....46
图 4.13 记录时间戳 t2.....46
图 4.14 记录时间戳 t3.....46
图 4.15 记录时间戳 t1.....47
图 4.16 记录时间戳 t4.....47
图 4.17 计算路径延迟 Delay.....47
图 4.18 偏差计算修正模块接口图.....47
图 4.19 从端口同步报文处理逻辑.....48
图 4.20 从时钟接收 Sync 报文.....49
图 4.21 从时钟修正本地时钟.....49
图 4.22 时钟偏差稳定.....49
图 4.23 时间戳标记位置.....50
图 4.24 时间戳修正模块接口图.....51
图 4.25 无线网络同步架构.....52
图 4.26 无线同步报文的封装.....53
图 4.27 gPTP 报文头格式.....53
图 4.28 无线同步模块架构.....54
图 4.29 DMA 硬件连接拓扑.....55
图 5.1 硬件框架图.....58
图 5.2 PHY 芯片电路图.....58
图 5.3 同构设备单跳同步测试场景.....59
图 5.4 异构设备单跳同步测试场景.....60
图 5.5 多跳网络主时钟选取测试.....60
图 5.6 多跳网络同步测试.....60
图 5.7 一跳网络同步精度对比.....61
图 5.8 时钟生成树结构对比.....62

中国知网 https://www.cnki.net

图 5.9 多跳网络时钟同步对比.....62
图 5.10 无线网络同步精度测试.....64
图 5.11 无线同步场景测试.....64
图 5.12 融合网络时钟同步测试.....65
图 5.13 融合网络同步测试.....66

中国知网 https://www.cnki.net

表录

表 2.1 TSN 标准协议簇 7
表 3.1 多属性决策算法 25
表 3.2 节点 1 为主时钟的同步路径表 27
表 3.3 卡尔曼滤波算法 33
表 4.1 gPTP 报文标识符 38
表 5.1 单跳同步测试设备 59
表 5.2 各时钟节点优先级 61

中国知网 https://www.cnki.net

注释表

AVB	Audio Video Bridging，音视频桥接
BMCA	Best Master Clock Algorithm，最佳主时钟算法
TSN	Time Sensitive Networking，时间敏感网络
GM	Grand Master，最佳主时钟
PTP	Precision Timing Protocol，精确时钟同步协议
SDN	Software Defined Network，软件定义网络
WLAN	Wireless Local Area Network，无线局域网
gPTP	Generalized Precision Time Protocol，广义精确时钟同步协议
MAC	Media Access Control，媒体访问控制
TAS	Time Aware System，时间感知系统
TAB	Time Aware Bridges，时间感知桥节点
TAE	Time Aware End -stations，时间感知端节点
3GPP	The 3rd Generation Partnership Project，第三代合作伙伴项目
FPGA	Field Program Gate Way，现场可编程逻辑门阵列
EPON	Ethernet Passive Optical Network，以太网无源光网络

中国知网 https://www.cnki.net

第 1 章 绪论

1.1 研究背景及意义

随着工业 4.0 时代的到来，数字化、人工智能化与模块化制造成为未来工业网络发展的新方向[1-4]。在工业场景中，数字化程度的加深将带来大量对数据传输时延指标要求严格的时间敏感型业务，这也给现有数据传输技术提出了更高的要求[5]。同时，由于 5G、WIFI 等无线网络通信技术的不断发展以及无线网络相较于有线网络存在灵活度更高、成本更低等优势，如图 1.1 所示的融合网络架构将成为未来工业网络的主要发展模式之一[6-8]。TSN 技术作为解决有线网络时敏业务实时性和确定性传输需求的主流技术，受到了研究人员的广泛关注[9]。如图 1.2 所示，TSN 主要功能分为：时钟同步[10]、门控调度机制[11]、无缝冗余技术[12]、管理配置[13]四大部分，其中高精度时钟同步是时敏数据在融合网络中精准转发的前提。为将有线 TSN 技术应用拓展到无线领域中，融合网络时钟同步问题是本文研究的重点。



图 1.1 融合 TSN 网络架构

IEEE802.1AS 协议作为 TSN 协议簇的时钟同步方案，可保障有线 7 跳局域网 1us 以下的同步精度，同时协议在无线网络场景也做出了相应配置文件拓展，使其具有应用至无线同步的可能性[14]。目前 IEEE802.1AS 协议的应用大多仍处于有线网络场景，针对有

中国知网 https://www.cnki.net

线无线融合网络时钟同步的研究尚处于起步阶段[15]。因此，基于 IEEE802.1AS 协议设计高精度时钟同步方案是保障融合 TSN 网络时敏数据的确定性传输的关键。



图 1.2 TSN 协议簇

IEEE802.1AS 协议采用单一主时钟方式，在主时钟节点失效时将耗费大量时间重新进行主时钟选取，从而带来较大的同步误差且同步的可靠性较低[16]。同时，随着网络结构的复杂化，链路拥塞以及主从节点跳数产生的同步误差不断累积。协议忽略上述网络因素进行单一主时钟选取将使得同步精度下降。此外，由于节点间晶振源不同，由晶振源产生的时钟漂移也是同步误差的主要来源之一。根据上述分析，针对主时钟选取问题以及同步修正偏差问题，本文设计了一种有线无线融合 TSN 网络的高精度时钟同步协议，旨在保证融合 TSN 网络高精度时钟同步。

时间戳精度决定了同步误差的范围，标记位置应尽可能靠近物理层，从而减小因时间戳偏差带来的同步误差。因此基于 FPGA 平台进行本文协议的实现，搭建实际融合 TSN 网络场景并进行上板测试，为研究人员提供可参考的实际案例。本研究能够解决融合 TSN 网络主时钟选取以及同步修正偏差导致的同步精度下降的问题，为未来融合 TSN 网络时钟同步的发展提供新的思路。

1.2 国内外研究现状

本节对 IEEE802.1AS 协议在有线网络时钟同步、无线网络时钟同步以及融合网络时钟同步三个领域的国内外研究现状进行了分析。

中国知网 https://www.cnki.net

1.2.1 有线网络时钟同步研究

在有线网络时钟同步领域，国内外学者们主要在同步功能验证、主时钟选取机制两个部分进行深入研究。

针对同步功能验证部分，文献[17]采用 OMNET++软件模拟大规模工业网络场景对 IEEE802.1AS 协议进行仿真测试，结果显示在距离主时钟 30 跳的时间感知系统中仍然可以实现 1us 的同步精度。然而，该研究是基于理想的测试场景进行的功能验证，未考虑实际影响因素，不具备实际应用参考价值。文献[18]采用软硬件结合的方式，基于 FPGA 平台设计并实现时钟同步系统并进行测试验证，结果表明该设计同步精度满足协议的亚微秒级标准。然而，该设计只进行了点对点时钟同步实验，未对多跳网络场景进行测试。文献[19]描述了 IEEE802.1AS 协议在音视频网络(Audio Video Bridging, AVB)中主时钟选取方案以及配置文件的使用，验证了 IEEE802.1AS 协议在 AVB 网络应用的可行性。然而，该方法仅分析了协议的相对优势，未对协议在 AVB 网络场景中存在的不足进行分析改进。

针对主时钟选取优化部分，文献[20]针对主时钟节点失效的场景，采用主时钟信息存储列表的方式来减小重新收敛的报文交换次数，从而达到更快收敛的效果。然而，在冗余时钟序列表项较大时，该方法将大幅增加初始化等待时间。文献[21]针对灵活配置主时钟问题设计了基于软件定义网络(Software Defined Network, SDN)的 TSN 时间同步的配置方案。测试结果表明，该方法可实现节点参数更改情况下的最佳主时钟(Grand Master, GM)的自动替换。然而，该设计初始化时间长达 40s，加入新节点时也需要长达 10s 的初始化时间完成同步进程。文献[22]针对协议中的最佳主时钟算法(Best Master Clock Algorithm, BMCA)进行了优化设计，并通过仿真软件 CANoe 对时间感知系统进行了仿真。结果证明，该设计可以提高以太网时间同步精度。然而，该设计采用的仿真网络布局较为理想，与实际车载网络拓扑并不严格契合。

综上所述，可知有线网络时钟同步大多集中于单跳同步功能的验证，缺乏多跳网络场景的设计与实际测试验证。同时，现有主时钟选取方式大多为预设主时钟或者仅比较时钟优先级，缺乏对链路拓扑、链路拥塞等因素的考虑。此外，对于主时钟选取优化部分的研究大多采用循环 BMCA 生成冗余时钟序列的方式。该方法初始化时间过长且不能灵活更新，缺乏一种高速有效的冗余时钟同步方案。

中国知网 https://www.cnki.net

1.2.2 无线网络时钟同步研究

在无线网络时钟同步领域，学者们主要在 IEEE802.1AS 协议与现有无线技术结合方面进行深入研究。文献[23]基于 WIFI 协议与 IEEE802.1AS 协议进行结合，同时结合卡尔曼滤波与比例积分控制器从而达到较好的同步精度。然而，该文场景与系统模型较为理想，未考虑无线链路不对称性等因素带来的影响。文献[24]将 IEEE802.1AS 协议拓展至无线局域网进行时钟同步测试，借助无线信道广播的传输特性减小节点间同步跳数，从而减小报文传输开销。但是，该方法并未考虑无线时钟同步质量问题，同步精度较低。文献[25]对 5G 与 TSN 的集成进行了深入探讨，提出一种将 IEEE802.1AS 时钟同步技术与第三代合作伙伴项目(The 3rd Generation Partnership Project, 3GPP)系统相结合的方法，结合开源 4G 系统与离散自动化演示器对方法进行有效性验证。然而，该方法同步误差为 1ms，无法适用于对同步精度要求更严格的业务。

综上所述，IEEE802.1AS 在无线网络中的拓展仍处于与现有无线技术结合的研究阶段。现有研究对于无线同步中链路不对称性及邻频比等因素的考虑较少，需要一种无线链路时延补偿方法来提高无线同步精度。

1.2.3 融合网络时钟同步研究

国内外对于融合网络时钟同步研究尚且较少，大多为融合体系架构方案设计。文献[26]对融合网络同步技术进行了全面分析，并对 IEEE802.1AS 同步机制的公式与系统模型进行了描述。然而，该文献只分析了单个网络配置的同步精度。文献[27]讨论了 TSN 技术与无线局域网领域的集成所面临的挑战与研究进展，提出了一种混合 TSN 架构并进行了方案验证。结果表明，该架构可以维持基本的 TSN 服务并保障数百微秒范围内的传输时延。然而，该方法测试场景较为理想，同时主时钟选取等参数信息均为手动配置。文献[28]重点关注了融合 TSN 网络中主时钟选取的问题，提出了一种考虑复杂网络信息的改进的主时钟选取方法。测试结果表明，该方法选取的主时钟节点相较于 BMCA 更优。然而，该方法为离线配置，无法根据链路变化及时更新，同时初始化时间较长。

综上所述，IEEE802.1AS 在融合网络场景下的研究尚处于起步阶段，学者大多数集中于对融合网络的体系架构的研究与设计。目前针对融合网络时钟同步中主时钟选取、

中国知网 https://www.cnki.net

低误差链路时延等影响同步精度的问题的研究较少，缺乏一种切实可行的高精度时钟同步方案。

1.3 论文主要研究工作及贡献

1.3.1 研究目标

针对有线无线融合 TSN 网络中主时钟选取问题及同步修正偏差问题，研究一种基于 IEEE802.1AS 协议的时钟同步方案，旨在实现融合网络中时间基准统一，保障各节点间高精度时钟同步。同时基于现场可编程的门阵列(Field Program Gate Way, FPGA)平台设计开发有线无线融合 TSN 网络时钟同步原型系统，将设计的时钟同步方案在硬件平台上进行实现并测试验证。

1.3.2 主要研究工作及贡献

本文面向有线无线融合 TSN 网络场景，主要研究工作及贡献如下：

1. 针对融合 TSN 网络多跳时钟同步中最佳主时钟节点选取问题，研究设计了一种基于多属性决策的主时钟选取算法。首先，综合考虑链路拥塞系数、节点拓扑属性值以及时钟源质量系数三个影响因素对主时钟选取模型进行建模分析；其次，采用自适应离差最大法计算各因素对应权重，代入主时钟选取模型计算节点时钟属性值并比较选取出最佳主时钟节点。

2. 针对 IEEE802.1AS 协议缺乏冗余时钟同步机制，提出了一种基于冗余时钟序列的时钟同步机制。首先，设计冗余时钟序列表生成与更新流程；其次，主时钟节点失效后，网络内各节点依据本地冗余时钟序列表快速重新选择主时钟节点，减小重选主时钟带来的时间与带宽浪费。

3. 针对融合 TSN 网络中因链路不对称性及时钟漂移因素带来较大同步偏差的问题，研究设计了一种同步偏差修正优化算法。首先，基于不对称度与邻频比因素对链路时延测量值进行建模，减小上述因素带来的测量误差；其次，考虑时钟漂移影响因素对节点时钟模型进行建模；然后，采用二阶卡尔曼滤波算法，对时钟偏差、晶振源漂移及晶振源漂移变化率进行预估，将预估值应用于同步偏差补偿，从而减小上述因素带来的误差，提高同步精度。

中国知网 https://www.cnki.net

4. 设计有线无线融合 TSN 网络时钟同步原型系统，在 FPGA 平台实现并搭建实际场景进行测试。首先，设计有线无线融合同步的总体架构实现融合网络数据通信；其次，依据有线同步与无线同步的主体功能设计相应的功能模块与配套的网络接口模块；最后，基于 FPGA 平台对上述功能模块进行代码实现并上板测试。测试结果表明，本文同步方案能够保障融合 TSN 网络中有线侧各节点同步精度在 30ns，无线侧各节点同步误差小于 2us，满足融合 TSN 网络中时敏业务传输的同步要求。

1.4 论文组织架构

本文共有六个章节，总体结构与安排如下：

第 1 章，绪论。首先，对本文的研究背景与意义进行了相关介绍；其次，对国内外时钟同步研究现状进行介绍；然后，对本文的研究目标与主要研究工作及贡献进行阐述，最后介绍了本文的组织架构。

第 2 章，有线无线融合 TSN 时钟同步研究。本章主要为时间敏感网络时钟同步相关技术介绍。首先，对时间敏感网络技术做了相关概述；其次，对时间敏感网络中时钟同步协议 IEEE802.1AS 进行原理概述，最后对同步精度影响因素进行分析。

第 3 章，IEEE802.1AS 时钟同步协议优化。本章主要为对有线无线融合网络时钟同步问题进行分析并给出相应的解决思路。首先，针对多跳主时钟选取问题设计多属性决策算法，提高考虑链路拥塞、链路拓扑等网络信息选出时钟树结构最优的主时钟节点；其次，设计基于同步集中控制节点的冗余时钟同步机制，补充原 BMCA 中冗余方案的空缺，从而提高时钟同步的可靠性；最后，考虑链路时延不对称性与时钟漂移因素带来的同步偏差，设计一种同步偏差修正优化算法，提高融合 TSN 网络时钟同步精度。

第 4 章，基于 IEEE802.1AS 的时钟同步方案。本章主要为基于 FPGA 的融合网络时钟同步方案设计。首先，介绍融合网络时钟同步系统总体架构；其次，针对有线网络时钟同步功能分模块进行设计；最后，介绍了无线网络时钟同步功能模块的设计。

第 5 章，FPGA 平台系统测试。基于 FPGA 平台对设计的融合网络时钟同步方案进行实现。在有线网络、无线网络以及融合网络场景对本文同步方案进行测试验证。

第 6 章，总结与展望。首先，对本文的工作进行总结；其次，分析本文工作存在的不足以及阐述下一步工作开展的方向。

中国知网 https://www.cnki.net

第 2 章 TSN 时钟同步技术分析

本章首先对时间敏感网络相关技术做了简要介绍，其次重点介绍了时间敏感网络协议中的 IEEE802.1AS 时钟同步协议，具体包括：主时钟选取原理、链路延时测量原理以及时钟同步偏差修正原理三个部分，最后对影响同步精度的重要因素做了相关分析。

2.1 时间敏感网络技术概述

为满足视频数据的传输对网络时延的较高要求，AVB-音视频桥接技术在 2005 年应运而生。它通过精确时钟同步、带宽预留、流量整形等措施，提升时间敏感业务流的服务质量。在 2012 年，IEEE 802.1 工作组正式将 AVB 更名为 TSN。TSN 是由表 2.1 所示的协议标准组成的协议簇 [29-32]。

表 2.1 TSN 标准协议簇

TSN 标准协议簇
IEEE 802.1ASbt：增强功能和性能改进，基于 IEEE802.1AS-2011 修订定时和同步；
IEEE 802.1Qbu：新增协议，定义了帧抢占机制；
IEEE 802.1Qbv：新增协议，增强了计划流量的调度；
IEEE 802.1Qca：支持路径控制和冗余网络；
IEEE 802.1Qcc：流预留协议的功能增强和性能改进；
IEEE 802.1CB：定义了帧复制、消除，支持无缝冗余机制；
IEEE 802.1Qci：逐流过滤与警管；
IEEE 802.1Qch：循环队列转发协议。

TSN 以 IEEE802.3 的有线以太网为基础，在基于 IEEE802.1AS 同步协议保障的高精度时钟同步的前提下，通过采用门控时隙调度、路径冗余、帧抢占等多种优化机制，提升以太网支持实时应用的能力[33]。TSN 协议在为时敏业务提供时延有界且高可靠的数据传输服务的同时，也能为非时敏业务提供尽力而为的传输服务。目前，TSN 的相关研究主要应用于车载以太网、工业网络等有线网络领域，同时向 5G 网络、WIFI 网络等无线网络领域不断延伸发展。

中国知网 https://www.cnki.net

2.2 IEEE802.1AS 协议概述

IEEE802.1AS 协议又称广义精准时钟同步协议(Generalized Precision Time Protocol, gPTP)，是基于 IEEE1588 精确时钟同步协议(Precision Timing Protocol, PTP)的基础上发展而来[34]。与 IEEE1588 协议类似，IEEE802.1AS 协议定义了最佳主时钟选取算法、路径延时测量机制以及时钟偏差计算修正机制[35]。网络内各时敏节点通过交换包含时间戳信息的同步报文，将各节点的时钟基准统一为最佳主时钟节点时间基准[36]。相隔最大 7 跳以内的任意两个时敏节点的时钟偏差可保持在 1us 以下。

IEEE1588 协议仅适用于 IPV4、IPV6、以太局域网等特定的网络，然而 IEEE802.1AS 协议定义了与媒介独立层，能够支持如 IEEE 802.3 以太网、以太网无源光网络(Ethernet Passive Optical Network, EPON)和 IEEE 802.11 WLAN 等多个不同的网络技术[37]。此外，IEEE802.1AS 协议主要采用媒体访问控制层(Media Access Control, MAC)协议数据单元和地址进行通信，并不支持第三层以及第四层的时钟同步[38]。



图 2.1 IEEE 802.1AS 网络模型结构

在 IEEE802.1AS 协议中，网络内的时钟同步是按照不同 gPTP 域进行划分的，每个 gPTP 域由许多支持时间敏感网络功能的时间感知系统节点(Time Aware System, TAS)组成[39-42]。在 gPTP 域中，时间感知系统节点存在时间感知端节点(Time Aware End -stations, TAE)与时间感知桥节点(Time Aware Bridges, TAB)两种角色，相较于 IEEE1588 协议定义的普通时钟、边界时钟、端到端透明时钟以及点对点透明时钟等角色，结构较为简单[43]。

时间感知端节点与 IEEE1588 协议中普通时钟节点相似，当自身并非最佳主时钟节点时仅负责接收处理主时钟节点发送的时钟同步信息，并不参与同步信息的构造与转发[44]。时间感知桥节点与 IEEE1588 协议中边界时钟节点相似，当自身并非最佳主时钟节

中国知网 https://www.cnki.net

点时，在接收主时钟节点的同步信息并修正自身时钟偏差的同时，转发主时钟节点的同步信息，并将节点与邻居节点的路径延时信息以及报文在节点停留的时间写入校正域中。



图 2.2 gPTP 域模型

2.2.1 主时钟选取原理

为实现网络内各时敏节点时间基准一致，IEEE802.1AS 协议采用 BMCA 进行最佳主时钟节点选取[45]。协议以选取得到的最佳主时钟节点作为根节点生成如图 2.3 所示的时钟生成树结构。最佳主时钟节点的本地时间基准作为全局时间基准，封装自身时钟信息至同步报文沿时钟生成树路径进行下发[46-49]。



图 2.3 时钟生成树结构

中国知网 https://www.cnki.net

1. 数据集比较算法

采用 BMCA 时，gPTP 域内所有支持 IEEE802.1AS 协议的时敏节点均参与主时钟选取[50]。每个时敏节点均构造包含自身时钟源参数信息的 Announce 报文并向外广播发送。节点接收到非本地地址的 Announce 报文时，提取报文所携带的源节点的时钟源参数信息，并通过数据集比较算法将该信息与本地最佳主时钟节点时钟源参数信息比较[51]。

协议采用图 2.4 所示数据集比较原理对所提取的时钟源参数信息依照优先程度依次比较，若报文信息优于本地最佳主时钟节点时钟源参数信息，则将其替换为新的本地最佳主时钟节点时钟源参数信息并向其他端口转发，否则除转发外不作任何处理。



图 2.4 数据集比较原理

2. 端口状态确定算法

gPTP 域各时敏节点通过数据集比较算法选取出最佳主时钟节点后，仍需通过图 2.5 所示端口状态确定算法给每个时敏节点端口分配不同角色，完成时钟同步生成树的构建。当 BMCA 完成后，网络内时敏节点的所有端口将被分配为以下四个端口状态之一：

中国知网 https://www.cnki.net

(1) 主时钟端口

时敏节点中负责发送或转发同步消息。最佳主时钟节点的所有端口均为主时钟端口，时间感知桥设备有一个或多个主时钟端口，时间感知端设备除主时钟节点外没有主时钟端口。

(2) 从时钟端口

时敏节点中距离时钟生成树根节点最近的端口，负责提取同步消息中关键信息计算同步偏差。最佳主时钟节点只有主时钟端口，其余节点有且只有一个从时钟端口。

(3) 无效端口

时敏节点中不支持 IEEE802.1AS 协议功能的端口，负责数据的正常转发。

(4) 被动端口

时敏节点中不属于上述三种端口角色的所有端口，支持 IEEE802.1AS 协议功能，但不支持同步信息的收发处理，用于避免同步循环的出现。



图 2.5 端口状态确定算法

中国知网 https://www.cnki.net

2.2.2 链路延时测量原理

在一个 gPTP 域中仅有主时钟节点向外发送包含自身时间信息的同步报文，且同步报文自主时钟节点发送后仍需经历一段链路传输时间才到达从时钟节点[52-55]。因此，在计算主从时钟节点偏差时，链路延时测量值与实际链路延时的误差是造成时钟同步偏差的重要因素之一[56]。链路延时测量值与实际链路越接近，所带来的同步误差越小。为获得报文接收时主时钟节点的实际时间，准确可靠的链路延时的测量不可缺少。

IEEE802.1AS 协议基于请求-响应方法的对等延迟机制在每个全双工点到点链路的每个端口中测量，任意时敏节点既作为延时测量请求的发起方，同时又担任链路延时请求的响应方角色[57]。



图 2.6 链路延时测量原理

链路延时测量的报文分为请求报文、响应报文以及跟随报文三种，其原理如图 2.6 所示，具体过程如下：

(1) 延时测量请求端构造并发送延时请求报文，同时记录下发送时间 *t1*；

(2) 延时测量响应端接收到延时请求报文后记录下接收时间 *t2*；

(3) 延时测量响应端构造响应报文并将时间戳 *t2* 封装至报文中，同时记录下发送时间 *t3*；

(4) 延时测量响应端构造响应跟随报文并将时间戳 *t3* 封装至报文中；

(5) 延时请求端接收到来自响应端的响应报文以及跟随报文，提取报文所包含的时间戳 *t2*、*t3*，同时记录下响应报文接收时间 *t4*；

中国知网 https://www.cnki.net

通过上述延时测量报文的交互后，延时请求端获得 *t1*、*t2*、*t3*、*t4* 四个时间戳，在传输链路对称的前提下通过公式(2.1)计算节点间链路延时测量值：

$$T_{delay} = \frac{(t_2 - t_1) + (t_4 - t_3)}{2} \tag{2.1}$$

2.2.3 时钟同步偏差修正原理

IEEE802.1AS 协议采用两步法的方式进行同步信息发送，即主时钟节点周期性的发送 sync 报文与 follow 报文至从节点[58]。节点从端口接收并解析上一跳节点的主端口发送的 gPTP 消息，计算主从节点同步偏差并修正本地时钟计数[59]。当从节点为时间感知桥设备时，从节点的主端口向下一跳节点转发该 gPTP 消息，同时将 gPTP 消息在本节点的停留时间以及本节点与上一跳节点的链路时延封装至 follow 报文的校正域中，实现多跳同步。



图 2.7 时钟同步修正原理

时间同步信息传播过程如图 2.7 所示，时间感知系统 A 构造并发送包含自身时钟计数信息的 sync 报文与 follow 报文至时间感知系统 B，时间感知系统 B 接收到上述报文，完成自身时钟计数修正后转发上述报文至时间感知系统 C。

具体原理如下：

(1) 时间感知系统 A 的主时钟端口向其直接相连的时间感知系统 B 的从时钟端口发送 sync 报文，并记录发送时刻 tm，时间感知系统 B 的从时钟端口记录接收时刻 ts；

中国知网 https://www.cnki.net

(2) Sync 报文发送成功后，时间感知系统 A 的主时钟端口向时间感知系统 B 的从时钟端口发送 Follow_up 报文，Follow_up 报文中封装着 A 的起始时间戳(precise Origin Timestamp)、时钟矫正信息(correction Field(A))和相对主时钟的频率比率(rate Ratio)；

(3) 时间感知系统 B 根据 Sync 和 Follow_up 报文携带的信息使用公式(2.2)计算主时钟节点此刻实际时间计数，主时钟节点实际时间等于起始时间戳、传播时延、上一节点的校正时间和数据包发送时延的总和，之后使用公式(2.3)计算主从时钟偏差并以此偏差修正本地时钟；

$$T_{sync} = correctionField(A) + P_{delay} + T_{send} + T_{\mathrm{origin}} \tag{2.2}$$

$$Offset = Ts - Tm - D_{avg} - Correction \tag{2.3}$$

(4) 时间感知系统 B 根据公式(2.3)更新时钟矫正信息 *correction Field*(*B*)，当前节点的矫正时间 *correction Field*(*B*)等于上一节点的矫正时间 *correction Field*(*A*)、当前传播时延 *Pdelay*、数据包发送时延 *Tsend* 和数据包的停留时间的总和。

$$correctionField(B) = correctionField(A) + P_{delay} + T_{send} + (t_{b12} - \mathrm{t}_{\mathrm{b11}})rateRatio \tag{2.4}$$

(5) 时间感知系统 B 完成报文处理逻辑以及驻留时间计算后向时间感知系统 C 发送 Sync 和 Follow_up 报文，时间感知系统 C 重复上述步骤完成与主时钟节点的同步。

2.2.4 冗余时钟同步原理

冗余时钟同步机制可分为同步路径冗余以及主时钟冗余两种。路径冗余是通过设置冗余同步树的方式避免因链路故障使得某处网络中断。主时钟冗余是通过设置冗余主时钟以及配套的同步树，使得主时钟节点断开后，其余各节点能迅速与新的主时钟同步，维持时钟同步的正常运行。由于主时钟节点作为全局时间基准至关重要，保障时钟域内主时钟节点的正常是可靠时钟同步的关键。因此，本文主要研究基于主时钟冗余的冗余时钟同步方案。

gPTP 域中从时钟节点在一定超时时间内未接收到主时钟节点的 Announce 报文时，将认为主时钟节点因意外因素已失效，从而重新启动 BMCA 进行新的主时钟选取[60-62]。然而，重新进行主时钟选取将造成较多带宽资源以及时间的浪费，为减小此类开支，IEEE802.1AS-2020 协议标准中设计了冗余主时钟的概念[63]。

中国知网 https://www.cnki.net

如图 2.8 所示场景，原先时钟同步路径因某些意外因素断开，导致主时钟节点无法与 gPTP 域内所有从时钟节点通过时钟同步路径通信。此时，冗余时钟节点将被激活，作为主时钟节点失效部分的 gPTP 域中新的主时钟节点维持时钟同步的正常进行。通过采用冗余时钟的方式，使得 gPTP 域内各时间感知系统在主时钟节点失效后快速重选取主时钟节点，避免了重新运行 BMCA 造成的相关资源浪费。



图 2.8 冗余时钟同步场景

2.3 同步精度影响因素分析

在性能指标上，IEEE802.1AS 协议可实现在最大 7 跳的网络中的任意两个时间感知系统的时钟偏差 1us，然而由于协议标准本身的限制以及协议实现平台的器件特性，实际同步精度相较标准规定存在较大偏差。具体影响因素分析如下：

1. 晶振源的稳定性

gPTP 域内各时间感知系统大多使用本地时钟晶振源提供时钟脉冲，本地时钟基准由该时钟脉冲上升沿触发计数。如图 2.9 所示，理想情况下，本地时钟计数随时间推移的函数关系应为斜率固定的直线。然而由于晶振源本身易受环境因素的影响，温度、湿度等因素均可能造成晶振源产生的时钟脉冲的时间间隔不稳定，从而时钟计数产生相应的偏差。定义 k 为主从时钟相对斜率，α 为时钟偏差，有：

$$T(t) = kt + \alpha \tag{2.5}$$

晶振源的 ppm 数值代表着该晶振的稳定性，例如稳定性为 80ppm 的晶振源在同步周期为 125ms 的同步过程中产生的最大累计误差便高达 10us。因此，减少因晶振源时钟漂移带来的同步误差是同步实现所需考虑的重要因素之一。主从节点间同步时钟偏差随

中国知网 https://www.cnki.net

同步周期的长短变化，同步周期越长，晶振源漂移带来的同步误差越大，同步精度越低。反之一定范围内同步周期越短，同步精度也随之越高，但是太短的同步周期同时又会带来更多的带宽占用，从而可能造成链路堵塞，降低了同步精度。因此，同步周期通常应控制在 50ms-2s 之间较为合适。



图 2.9 同步时钟曲线图

2. 时间戳精度

IEEE802.1AS 协议采用时间戳作为信息载体，通过同步报文传递相应同步信息。时间戳的精度决定了协议同步精度的上限，同时时间戳标记的位置决定了时间戳的精度。采用软件时间戳实现同步机制时，软件同步标记时间戳的指令易受其他高优先级操作中断，从而使得标记的时间戳与实际时间存在 us 级甚至 ms 级的偏差，极大影响了软件同步的同步精度。

因此，时间戳标记位置应尽可能靠近物理层，使得标记时间尽可能接近实际收发时间，从而减小因时间戳偏差带来的同步误差。目前支持 IEEE802.1AS 协议的物理层电路十分少见，因此采用 FPGA 作为硬件实现平台，在 MAC 层标记时间戳的方式实现 ns 级同步精度是一种可行的实现方式。

3. 链路延时不对称度

由公式 2.3 可知，链路延时测量值的准确性直接影响到主从时钟同步偏差的计算结果。由公式 2.1 可知，IEEE802.1AS 协议基于链路对称的前提进行链路延时测量，实际计算得到的链路延时测量值为平均链路延时。然而实际场景中完全对称的传输链路基本

中国知网 https://www.cnki.net

不存在，链路的不对称性将使得链路延时测量值与实际链路延时值存在一定误差，从而降低了主从节点时钟同步精度。

链路时延由数据处理时延、数据排队时延、数据传播时延三部分组成，上述三种时延的不对称性均会导致整体链路时延的不对称度加剧，从而增大时钟同步偏差。

$$T_{delay} = T_{process} + T_{queue} + T_{propagate} \tag{2.6}$$

(1) 数据处理时延

由于时间感知系统采用的时钟晶振源频率可能并不相同，处理数据的能力以及速度并不一致，使得同步报文处理时延不一，加重了链路时延的不对称性。

(2) 数据排队时延

TSN 网络基于 VLAN TAG 中所携带的优先级信息进行门控时隙调度以确保高优先级的时敏流的确定性低时延传输。时钟同步报文不具有 VLAN TAG，在 TSN 交换节点将被视为默认优先级进行传输。在流量较大或是不属于该优先级的时隙时，同步报文需要进行排队等待，产生数值波动的排队时延，从而增加了链路时延的不对称性。因此，同步报文的映射优先级的高低也一定程度上影响到了数据排队时延的稳定性。

(3) 数据传播时延

有线网络场景中，相邻的时间感知系统通过全双工以太网链路进行通信，在节点间未产生相对位移的情况下，链路的传播时延对称且为固定数值。当处于无线网络场景中，无线信道的时变性以及信道噪声等因素使得无线通信链路传播时延具有难以预估的误差波动，从而加剧了链路时延的不对称性。

2.4 本章小结

本章首先对时间敏感网络技术进行了相关概述，然后对 IEEE802.1AS 协议中主时钟选取原理、链路延时测量原理、时钟同步偏差修正原理以及冗余时钟同步原理进行了概述，最后对影响同步精度的相关因素进行了分析。

中国知网 https://www.cnki.net

第 3 章 基于 IEEE802.1AS 的融合 TSN 同步方案设计

本章首先针对有线无线融合网络时钟同步存在的问题进行了总体分析，然后分别对多跳同步主时钟选取、冗余时钟同步与同步偏差修正三个问题提出了相应的研究思路和基于 IEEE802.1AS 协议的融合 TSN 同步方案设计。

3.1 融合网络时钟同步问题分析



图 3.1 有线无线融合 TSN 网络

如图 3.1 所示的有线无线融合 TSN 网络中，有线网络各时敏节点采用 IEEE802.3 全双工以太网进行通信，融合网关作为无线网络中的 AP 节点，通过 IEEE802.11 无线 WIFI 与摄像头、机械臂、传感器等无线节点进行通信。无线侧的摄像头节点周期性地构造时敏业务数据上传至控制中心，同时接收控制中心下发的配置信息与操作指令等关键信息。为保障控制中心时敏业务的低时延高可靠的数据传输，需要解决有线与无线融合确定性传输，而高精度时钟同步是保障时敏数据在有线与无线网络设备间精准转发的前提。

为实现有线无线融合 TSN 网络中节点间高精度时钟同步，本文需要解决以下三个难点：

1. 多跳同步主时钟选取

融合 TSN 网络采用 IEEE802.1AS 协议，选取一个最佳主时钟节点作为全局时间基准，其余节点通过接受最佳主时钟节点发送的同步消息计算时钟偏差并修正。节点间链

中国知网 https://www.cnki.net

路拥塞严重将导致同步报文不确定的排队时延甚至出现报文丢失的情况，从而严重影响同步精度。此外，时钟树结构中主从节点距离跳数越大，随跳数累积的不确定性误差越大，同步精度也越低。因此，忽略上述因素进行主时钟选取将带来额外的同步误差。然而，IEEE802.1AS 协议采用 BMCA 算法通过严格比较各时间感知系统预设的时钟源参数值选取出最佳主时钟节点，并未考虑链路拥塞、链路拓扑等网络信息。为减小上述因素带来的同步误差，需要设计一种考虑网络信息的主时钟选取方式。

2. 有线无线融合网络冗余时钟同步

在一个 gPTP 域中有且只有一个主时钟节点作为全局时钟基准，构造并发送含自身时钟信息的同步报文。当主时钟节点因意外因素导致失效时，时钟域中其余节点将因失去同步报文信息无法完成时钟偏差修正。受晶振源稳定性影响，同步失效期间内时钟域各节点间同步偏差将随时间不断累积增大，从而使得网络内时敏业务传输时延的确定性无法得到保障。

IEEE802.1AS 针对主时钟节点失效情况设计了超时重选机制，当从时钟节点在一定超时阈值内未接受到主时钟节点新的同步报文时，将默认主时钟节点失效并重新运行 BMCA 进行主时钟选取。然而此方法将产生大量的 Announce 报文并消耗较长的时间，在带宽资源较小或时延指标要求较高的环境中无法达到很好的效果。IEEE802.1AS-2020 提出了冗余时钟同步的概念，通过设置冗余时钟的方式，使得网络内各节点在主时钟节点失效后快速切换新的主时钟节点，减小重选主时钟所需时间。然而，现有的协议中仅有原理概念介绍，缺乏具体实现机制。因此，需要设计一种冗余时钟同步实现机制以保障时钟同步可靠性。

3. 融合网络时钟同步偏差修正

融合 TSN 网络中相邻时敏节点通过交互延时测量报文计算得出链路延时值，并结合该延时测量值与同步报文信息计算主从节点时钟同步偏差。由于节点间链路对称是链路延时测量值计算的前提，而实际场景中完全对称的数据链路并不存在，特别是无线链路的上下行不对称尤为严重。因此，链路延时测量值与实际链路延时的误差是同步误差的主要来源之一。

此外，时钟源漂移带来的时钟偏差是同步偏差的根本来源，且随同步间隔的增大而累积变大。然而，过短的同步周期又将产生大量的同步报文，从而占用较多网络带宽。

中国知网 https://www.cnki.net

因此，需要设计一种同步偏差修正优化算法，在精确测量链路延时值的同时，考虑时钟模型通过滤波机制减小时钟漂移带来的同步误差。

3.2 融合网络时钟同步方案



图 3.2 融合 TSN 网络架构

针对上述问题，本文的研究思路如下：

1. 有线网络主时钟选取

在融合 TSN 网络中，主时钟节点的优劣直接影响 TSN 网络同步精度。无线网络节点由于其传输链路的不稳定性不适合作为主时钟节点，因此将在有线网络侧选取出最优主时钟节点作为全局时间基准。此外，针对原 BMCA 未考虑影响同步精度的网络信息导致同步精度下降的问题，设计一种基于多属性决策的主时钟选取方式。通过考虑链路拓扑结构、链路拥塞情况以及时钟源参数集作为决策属性，采用离差最大法计算各属性对应最优权重，代入建立主时钟选取模型，选取出最佳主时钟节点。

2. 融合网络冗余时钟同步

针对融合网络时钟同步缺乏切实可行的冗余时钟同步实现方式，设计一种冗余时钟同步机制。通过加入同步集中控制节点，所有节点集中上报状态信息至同步集中控制节点进行时钟属性值的计算比较，选取出最佳主时钟节点并生成冗余时钟序列。在主时钟节点意外失效后，各节点可依据本地冗余时钟序列快速切换新的主时钟，减小重选主时钟所耗时间内产生的同步误差。

3. 同步偏差修正优化

综合考虑链路时延误差与时钟漂移偏差两个因素，设计一种同步偏差修正优化算法。首先通过不对称度与邻频比对链路延时测量值进行建模，减小链路时延测量值与实际链

中国知网 https://www.cnki.net

路时延误差；其次通过建立时钟模型，采用卡尔曼滤波算法对时钟偏差、频率偏差以及频率变化率进行估计，并基于估计值对时钟偏差进行补偿，从而提高同步精度。

3.3 多跳同步主时钟选取算法

针对主时钟选取问题，本文设计了一种基于多属性决策的主时钟选取方法。首先，增加同步集中控制节点，将原先的各节点交互报文选取主时钟的方式转换为各节点集中上报状态信息的方式。该状态信息报文包含时钟源参数信息以及链路拥塞系数、网络拓扑结构值等网络信息。然后，集中控制节点提取状态报文中所含的参数信息，基于多属性决策算法计算出各节点的时钟属性值。同步集中控制节点通过比较各节点最优属性值选取出最优属性值最小节点作为最佳主时钟节点。此外，当出现多个节点最优权重值相等情况时，参照原协议选取方式，选择节点 ID 号最小作为最佳主时钟节点。

3.3.1 节点时钟属性值建模

1. 链路拥塞系数



图 3.3 链路拥塞探测

如图 3.3 所示，节点基于 IEEE802.1AS 协议中定义的同步请求—响应机制，通过发送链路探测包估计链路拥塞情况。首先，记录下数据包的离开间隔时间 τ_{send} 与到达间隔时间 $\tau_{receive}$，并设定链路延时阈值 Δt；其次，比较数据包离开间隔时间与到达间隔时间

中国知网 https://www.cnki.net

之差 $\Delta\tau$ 是否超出该阈值，若超出则判定为发生了链路拥塞，未超出则判定其为幸存报文；最后，通过幸存报文数量占总报文数量的比例计算链路拥塞系数。

$$P_{save}=\begin{cases}P_{save}+1, & \Delta\tau>\Delta t \,||\, \Delta\tau<-\Delta t\\ P_{save}, & others\end{cases} \tag{3.1}$$

公式(3.1)中 P_{save} 为幸存报文分组数量，保留报文分组的第一个与最后一个报文作为参考标准，再使用上述方法进行幸存报文数量计算，通过迭代的方法可有效提升估计精度。

$$n_{save}=\begin{cases}n_{save}+1, & \Delta\tau_n>\Delta t \,||\, \Delta\tau_n<-\Delta t\\ n_{save}, & others\end{cases} \tag{3.2}$$

公式(3.2)中 $\tau_{p_save(j)}$ 为幸存分组接收时间之间的时间间隔，$\tau_{org(j)}$ 为幸存分组发送时间之间的时间间隔值，$\Delta\tau_n$ 为上述两者之差，n_{save} 为幸存报文数量。

通过幸存报文数量占总报文数量的比例计算链路拥塞系数：

$$U_a=1-\frac{n_{save}}{n_{\mathrm{p}}-1} \tag{3.3}$$

公式(3.3)中 U_a 为链路拥塞系数，n_{p} 为总报文数量。

2. 节点拓扑属性值

同步集中控制节点提取接收到的状态报文所含的各节点邻居节点信息，通过比较拓展节点拓扑结构，生成以每个节点为根节点生成的时钟树的拓扑结构，在查询比较期间，若是某一节点同时出现不同跳数的结果时，选择跳数最小的作为该节点所处的网络拓扑层次。通过带入权重计算节点相邻不同跳数的节点数量，得到节点对应的拓扑属性值：

$$U_b=\alpha_1N_1+\alpha_2N_2+\alpha_3N_3+...+\alpha_nN_n \tag{3.4}$$

公式(3.4)中 U_b 为节点拓扑属性值，$N_1,N_2,N_3,...,N_n$ 为拓扑结构中 1 跳，2 跳直到 n 跳节点数占总结点的比例，$\alpha_1,\alpha_2,\alpha_3,...,\alpha_n$ 为其对应的权重值，有：

$$\alpha_1+\alpha_2+\alpha_3+...+\alpha_n=1 \tag{3.5}$$

$$N_1+N_2+N_3+...+N_n=1 \tag{3.6}$$

3. 时钟源质量系数

同步集中控制节点接收到各节点上报的状态报文后，采用数据集比较算法逐一比较各节点时钟源参数得到各节点对应主时钟系数值。

$$N_{good}=\begin{cases}N_{good}+1, & (class_i-class_{local})<0\,\&\&if\,(accuracy_i-accuracy_{local})<0\\ N_{good}, & others\end{cases} \tag{3.7}$$

中国知网 https://www.cnki.net

公式(3.7)中 cl_{local} 为本节点时钟等级，cl_i 为第 i 个节点的时钟等级，acc_{local} 为本节点时钟误差估计值，acc_i 为第 i 个节点的时钟误差估计值，N_{good} 为优于自身的节点数。

$$U_c = \frac{N_{good}}{N_{all}+1} \tag{3.8}$$

公式(3.8)括号中 U_c 为钟源质量系数，N_{all} 为收到的节点数。

4. 最佳主时钟节点选取模型建模

本文考虑节点时钟源质量系数、链路拥塞系数、节点拓扑属性三个因素作为时钟属性值的决策属性，并以节点的时钟属性值作为主时钟选取时的评判标准。时钟属性值应具备以下属性：

由于节点时钟源质量系数、链路拥塞系数、节点拓扑属性三个决策属性都直接影响主时钟节点的同步性能，因此该节点的时钟属性值能够直接反映上述决策属性对其的影响。

任意一个决策属性值为 0 时，该链路的时钟属性值为 0。与之相反，当所有决策属性均不为 0 时，任意决策属性的改变将直接影响该节点的时钟属性值。

由于决策者应选择具有最大时钟属性值的节点作为最优方案，则该时钟属性值评判标准属于效益性，因此时钟属性值与决策属性值应介于 $[0,1]$。

因此，该时钟属性值应满足如下约束：

$$\lim_{u(x_i)\to 0} U(x) = 0, \quad \forall i = 1,2,\cdots,n \tag{3.9}$$

$$\lim_{u(x_1),\cdots,u(x_n)\to 1} U(x) = 1 \tag{3.10}$$

其中，$u(x_i)$ 为每个决策属性值，$U(x)$ 为时钟属性值，n 为决策属性数量。

设计主时钟选取中节点时钟属性值评估函数如下：

$$U(x) = \prod_{i=1}^{n} \left(u(x_i)\right)^{w_i} \tag{3.11}$$

其中，n 为决策属性数量，w_i 为每个决策属性 i 对应的权重，且满足 $\sum_{i=1}^{n} w_i = 1$，$u(x_i)$ 为影响时钟属性值的决策属性 i 对应的值。

时钟属性值计算为：

$$U_i = U_i(a)^{w_a^i} \times U_i(b)^{w_b^i} \times U_i(c)^{w_c^i} \tag{3.12}$$

中国知网 https://www.cnki.net

其中，U_i 表示节点 i 的时钟属性值，$U_i(a)$ 为节点 i 的链路拥塞系数评估属性值，$U_i(b)$ 为节点 i 的节点拓扑属性评估属性值，$U_i(c)$ 为节点 i 的时钟源质量系数评估属性值，w_a^i、w_b^i、w_c^i 分别表示节点 i 的三个评估属性的权重，且上式满足任意评估属性值为 0 时，节点 i 的时钟属性值为 0。

时钟属性值最优的节点将作为最佳主时钟节点，由此，建立最佳主时钟节点选取模型为：

$$\max \quad U_i = U_i(a)^{w_a^i} \times U_i(b)^{w_b^i} \times U_i(c)^{w_c^i} \tag{3.13}$$

需要满足的约束条件为：

$$w_a^i + w_b^i + w_c^i = 1, \quad \forall i = 1, 2, \ldots, \bar{n} \tag{3.14}$$

$$0 < w_a^i, w_b^i, w_c^i < 1, \quad \forall i = 1, 2, \ldots, \bar{n} \tag{3.15}$$

$$0 \le U_i(a), U_i(b), U_i(c) \le 1, \quad \forall i = 1, 2, \ldots, \bar{n} \tag{3.16}$$

3.3.2 基于多属性决策的主时钟选取算法

各属性对应的最优权重值决定了其在主时钟选取部分对应的影响程度，通过对多节点的最佳主时钟选取问题的分析，本文定义多属性决策基本元素如下：

候选方案集：定义网络拓扑中的时钟节点为候选最佳主时钟方案，并表示为 $C_i(i = 1, 2, ..., n)$，其中 n 为网络拓扑中节点数目。

决策属性：通过对网络拓扑中时钟节点最优性的分析，定义链路拥塞系数 U_a、节点拓扑属性 U_b 与时钟源质量系数 U_c 为多属性决策属性，并表示为 $A_j(j = 1, 2)$。

决策矩阵：候选方案 C_i 对应的决策属性 A_j 的属性值为 μ_{ij}，由于 U_a、U_b、U_c 值均介于 $[0,1]$，则 $\mu_{ij} \in [0,1]$，且决策矩阵 $\boldsymbol{\Omega}$ 为：

$$\boldsymbol{\Omega} = \begin{bmatrix} u_{11} & u_{12} & u_{13} \\ u_{21} & u_{22} & u_{23} \\ \vdots & \vdots & \vdots \\ u_{\bar{n}1} & u_{\bar{n}2} & u_{\bar{n}3} \end{bmatrix} \tag{3.17}$$

属性权值：定义 ω_a、ω_b、ω_c 分别表示候选方案 C_i 对应决策属性邻居节点度数以及本地时钟数据集的权重，且满足 $\omega_a + \omega_b + \omega_c = 1$；

中国知网 https://www.cnki.net

设计自适应离差最大法计算权重，算法具体步骤为：

表 3.1 多属性决策算法

算法 1 多属性决策算法

Input：候选方案集 $C_i(i=1,2,...,n)$，每个时钟节点的属性为 $A_j(j=1,2,3)$

Output：决策属性权重 ω_a、ω_b、ω_c。

1. 场景初始化，候选方案集 $C_i(i=1,2,...,n)$，每个时钟节点的属性为 $A_j(j=1,2,3)$，且根据 U_a、U_b、U_c 可以得到时钟节点对应的属性值，则建立决策矩阵 $\boldsymbol{\Omega}^{(0)}=\left[\mu_{ij}\right]\in R^{\tilde{n}\times 3}$；

2. 假设每个决策属性的权重矢量为 ω_j^i，在权重向量的作用下，构建权重归一化决策矩阵 $\boldsymbol{\Omega}^{(0)}=\left[\mu_{ij}w_j^i\right]\in R^{\tilde{n}\times 3}$；

3. 计算时钟节点 C_i 总属性评估值为 $e_i(w)=\sum_{j=1}^{3}\mu_{ij}w_j^i$；

4. 对于属性 A_j，计算时钟节点 C_i 与其它节点 C_k 的离差为 $e_i^j(w)=\sum_{k=1,k\neq i}^{\tilde{n}}\left|w_j^i u_{ij}-w_j^k u_{kj}\right|$；

5. 对于属性 A_j，计算候选方案集中所有时钟节点的总离差为 $e^j(w)=\sum_{i=1}^{\tilde{n}}e_i^j(w)=\sum_{i=1}^{\tilde{n}}\sum_{k=1,k\neq i}^{\tilde{n}}\left|w_j^i u_{ij}-w_j^k u_{kj}\right|$；

6. 计算所有候选时钟节点集中所有属性的总离差为 $e_i(w)=\sum_{j=1}^{3}e^j(w)$；

7. 根据约束 $\sum_{j=1}^{3}(w_j^i)^2=1$，和 $0<w_j^i<1$，构建离差最大化目标函数为 $max\,e_i(w)=\sum_{j=1}^{3}e^j(w)$；

8. 构建拉格朗日函数 $L(\omega,\lambda)=e(w)+\frac{1}{2}\lambda(\sum_{j=1}^{3}(\omega_j^i)^2-1)$；

9. 对拉格朗日函数分别求偏导 $\frac{\partial L}{\partial \omega_j^i}=0$ 和 $\frac{\partial L}{\partial \lambda}=0$；

10. 得出三个权重的最优解 ω_a、ω_b、ω_c。

3.4 冗余时钟同步机制

本文的主要研究基于主时钟冗余的冗余时钟同步方案的设计。IEEE802.1AS-2020 提出了冗余时钟的概念，在主时钟节点意外失效后采用冗余时钟快速切换最佳主时钟节点，减小收敛时间与同步偏差累积。然而，协议中仅提及了冗余时钟的概念原理，缺乏一种具体可行的实施机制。为解决此问题，本文设计了基于冗余时钟序列的主时钟选取方法，为冗余时钟同步提供切实可行的方案，有效的减小重新同步收敛时间以及同步累积偏差。

中国知网 https://www.cnki.net

3.4.1 冗余时钟序列表建立



图 3.4 冗余时钟同步机制

如图 3.4 所示，时敏节点通过状态报文向同步集中控制节点上报自身时钟源以及邻居节点信息，本文基于 Announce 报文格式进行改进，构造了一种状态信息报文格式，同时同步集中控制节点也通过此报文下发主时钟序列表给各个节点。



图 3.5 状态信息报文格式

中国知网 https://www.cnki.net

状态信息报文长度为以太网最小格式 64 字节，具体格式如图 3.5 所示。用于计算时钟属性值的三个因素如下：Accuracy 代表时钟源时钟偏差的大小，Link congestion 为链路拥塞系数值，Neighbor id 为邻居节点标识号。

如图 3.6 所示同步集中控制节点生成主时钟序列表的步骤如下：

步骤 1：初始化阶段，同步集中控制节点接收各节点的状态信息报文并提取报文中关键参数。

步骤 2：根据提取各节点的链路拥塞信息、邻居节点信息以及时钟源参数信息生成链路拥塞系数值、节点拓扑属性值以及时钟源质量系数。

步骤 3：通过多属性决策算法基于链路拥塞系数值、节点拓扑属性值以及时钟源质量系数计算出每个节点的时钟最优属性值。

步骤 4：比较各节点的时钟最优属性值，根据比较结果生成主时钟序列表并下发。

步骤 5：若是有新节点加入，则新节点上报自身信息至同步集中控制节点计算其最优属性值。比较原有主时钟序列表中表项信息，若优于某一项则将表项序列值设为该表项序列值，原表项序列值以后的其余表项序列值集体延后一位，生成新的主时钟序列表并下发。

完成时钟序列表的生成后，需针对不同主时钟节点生成对应的同步路径表，即以此节点作为主时钟节点时网络内各节点的各端口对应的状态。例如，表 3.2 为节点 1 作为主时钟的同步路径表。当主时钟序列生成后，同步集中控制节点下发的冗余同步信息表。时钟 GM 顺序中为每个预选主时钟节点，对应的表项中均包含如表 3.2 所示的同步路径表。网络内各节点依据表项确定自身时钟角色以及各端口所处的同步状态，从而完成各节点的时钟同步。

表 3.2 节点 1 为主时钟的同步路径表

时钟标号	时钟角色	Port1	Port2	Port3	Port4
1	1	Master	Master	Master	Master
2	0	Master	Master	Master	Slave
…	0	Slave	Master	Master	Disable
n	0	Disable	Slave	Disable	Disable

中国知网 https://www.cnki.net

3.4.2 冗余时钟同步流程



图 3.6 冗余时钟同步流程

初始化各节点时钟序列值默认为 255, 时钟序列值 0 为最佳主时钟，1,2,3….254 为备用主时钟顺序。各节点接收到同步集中控制节点下发的主时钟序列表后，提取出自身 ID 号对应的主时钟序列。当自身 ID 对应的序号为 0 时，节点作为主时钟，向其他节点发送同步报文，并周期性上报自身状态报文至计算节点。

中国知网 https://www.cnki.net

若同步集中控制节点一定超时周期内未收到 GM 的状态上报信息，则默认为该 GM 已失效。此时，同步集中控制节点查询主时钟序列表中第一位备用时钟对应的节点 ID，下发一条询问报文至该节点，节点接收到报文后返回一条应答报文以证明自身的有效。同步集中控制节点接收到回应报文后，删除 GM 对应的 ID 并将其他 ID 顺序前移一位，更新主时钟序列表并下发。各节点接收到新的序列表后更新本地主时钟序列，序列号为 0 的节点作为新的 GM 下发同步报文维持同步正常进行。

3.5 同步偏差修正算法

3.5.1 链路延时测量值建模

为减小链路延时测量值与实际链路延时的误差，本文综合考虑对称度与邻频比对链路延时测量值进行建模，以减小上述因素带来的测量偏差。

1. 对称度 SDR

$$SDR=\frac{Trans_request}{Trans_reply}=\frac{Transtime_{request}+Propagation_time_{request}}{Trans_reply+Propagation_time_{reply}}=\frac{t_2-t_1}{t_4-t_3} \tag{3.18}$$

其中 $Trans_request$ 和 $Trans_reply$ 分别是传输延时请求报文和回应报文所需的时间，包括传输时延与数据传播时延。

$$Trans_time_{request}=\frac{Data_request_size}{Data_rate} \tag{3.19}$$

$$Trans_time_{reply}=\frac{Data_reply_size}{Data_rate} \tag{3.20}$$

$Transtime_{request}$ 为请求报文传输时间，$Transtime_{reply}$ 为回应报文传输时间。

$$Propagation_time_{request}=\frac{distance_{request}}{Speed_light} \tag{3.21}$$

$$Propagation_time_{reply}=\frac{distance_{reply}}{Speed_light} \tag{3.22}$$

其中，$Propagation_time_{request}$ 为请求报文传播时间，$Propagation_time_{reply}$ 为回应报文传播时间。

中国知网 https://www.cnki.net

$$\begin{aligned}\Delta_{t_\text{time}} &= |Transtime_{request} - Transtime_{reply}| \\ \Delta_{p_\text{time}} &= Propagation_time_{request} - Propagation_time_{reply}| \\ \Delta_{fixed_\text{time}} &= \Delta_{t_\text{time}} + \Delta_{p_\text{time}}\end{aligned} \tag{3.23}$$

其中，Δ_{fixed_time}为确定性时间差，Δ_{t_time}为传输时间差，Δ_{p_time}为传播时间差。

由公式(3.23)可得公式(3.24)：

$$t_4 - t_3 = (t_2 - t_1) + \Delta_{fixed_time} \tag{3.24}$$

公式(3.24)两端同时除以$t_4 - t_3$，可得不对称度SDR：

$$SDR = 1 - \frac{\Delta_{fixed_time}}{t_4 - t_3} \tag{3.25}$$

2. 节点频率比 f_{ratio}

实际测量中，时间戳t_1与t_4使用发送者节点的时钟源作为计数参考，t_2与t_3使用响应者的时钟源作为计数参考，若是两个时钟源的晶振源频率存在差异，会给延时测量带来一定误差。因此，为了在从时钟上获得准确的同步时间，本文计算相邻时间感知设备的频率比f_{ratio}用于补偿本地时钟的漂移时间。



图 3.7 两个连续的 dealyrep 信息

f_{ratio}的值可以通过最后两个随后的$delayrep$消息来计算，如图 3.7 所示。

$$f_{ratio} = \frac{t_3(k) - t_3(k\text{-}1)}{t_4(k) - t_4(k\text{-}1)} \tag{3.26}$$

中国知网 https://www.cnki.net

其中，$t_3(k)$ 和 $t_3(k-1)$ 分别是接收节点时钟和发送相邻时间感知节点中的 *delayrep* 消息的先前时间戳。类似地，$t_4(k)$ 和 $t_4(k-1)$ 是同一 *delayrep* 消息的当前时间戳值。

3. 计算 Delay_reply 值

$$Delay_reply = \frac{f_{ratio} * (t_4 - t_1) - (t_3 - t_2)}{SDR + 1} \tag{3.27}$$

将公式(3.25)、(3.26)代入，可得到准确的 Delay_reply 值。在对称情况下（理想情况），f_{ratio} 和 SDR 的值应分别为 1 和 1，对称场景下的延时测量值计算如下：

$$Delay_reply = \frac{(t_2 - t_1) + (t_4 - t_3)}{2} \tag{3.28}$$

3.5.2 卡尔曼滤波算法

1. 时钟模型建模

由于节点的晶振源特性无法完全相同，时钟晶振源的偏移是影响同步精度的重要因素之一。因此，为减小晶振源振荡漂移带来的同步偏差，对同步时钟进行建模十分必要。

选择主时钟作为参考时钟，主时钟节点在 t 时刻的本地时钟计数为 $C_m(t)$，为方便计算记为 t。从时钟在 t 时刻的本地时钟计数为 $C_s(t)$，主从节点在 t 时刻的时钟偏差为 $\theta(t)$：

$$\theta(t) = C_s(t) - C_m(t) = C_s(t) - t \tag{3.29}$$

t 时刻主从节点时钟晶振源时钟漂移 $\alpha(t)$ 为：

$$\alpha(t) = \frac{d\theta(t)}{dt} = \frac{dC_s(t)}{dt} - 1 \tag{3.30}$$

当主从节点晶振源特性完全相同时，$\alpha(t)$ 为 0，主从节点间仅存在初始偏差。当 $\alpha(t)$ 不为 0 时，主从节点间晶振源漂移导致的同步偏差将随着时间累积增大，因此需要周期性的重新进行同步修正。在晶振源稳定的情况下，$\alpha(t)$ 可被看作一个常数，从时钟模型可被表示为下式：

$$C_s(t) = (\alpha(t) + 1) * t + \theta(t_0) + \omega(t) \tag{3.31}$$

公式(3.31)中，$\omega(t)$ 为噪声偏差，$\theta(t_0)$ 为主从节点初始时钟偏差。实际场景中由于器件老化、温度等因素，主从节点时钟晶振源时钟漂移 $\alpha(t)$ 并非常数，此处定义 $\gamma(t)$ 为时钟漂移变化率，时钟模型可表示为：

$$C_s(t) = (\alpha(t) + 1) * t + \gamma(t) * t^2 + \theta(t_0) + \omega(t) \tag{3.32}$$

中国知网 https://www.cnki.net

$$\gamma(t)=\frac{d\alpha(t)}{dt} \tag{3.33}$$

在周期性时钟同步过程中，将连续时钟模型转换为离散化周期采样时钟模型：

$$\theta(T_n)=C_s(T_n)-C_m(T_n)=C_s(T_n)-T_n \tag{3.34}$$

公式(3.30)、(3.33)以及(3.34)可转换为：

$$\alpha(n+1)=\alpha(n)+\gamma(n)*\Delta T+\omega_\alpha(n) \tag{3.35}$$

$$\gamma(n+1)=\gamma(n)+\omega_\gamma(n) \tag{3.36}$$

$$\theta(n+1)=\theta(n)+\alpha(n)*\Delta T+\gamma(n)*\Delta T^2+\omega_\theta(n) \tag{3.37}$$

上式中 $\omega_\alpha(n)$、$\omega_\gamma(n)$、$\omega_\theta(n)$ 为互不相关的高斯白噪声，方差分别为 $\sigma^2{}_\alpha*\Delta T$、$\sigma^2{}_\gamma*\Delta T$、$\sigma^2{}_\theta*\Delta T$。

2. 状态观测模型

由第二章时钟同步协议介绍可知，在 TSN 时钟同步过程中，从时钟会依据计算出的时钟偏差周期性的对本地时钟计数进行偏差修正。因此，从时钟计算的同步偏差均为当前偏差修正后时钟漂移带来的同步误差积累。可将公式(3.35)、(3.36)、(3.37)转换为：

$$\alpha(n+1)=\alpha(n)-u_\alpha(n)+(\gamma(n)-u_\gamma(n))*\Delta T+\omega_\alpha(n) \tag{3.38}$$

$$\gamma(n+1)=\gamma(n)-u_\gamma(n)+\omega_\gamma(n) \tag{3.39}$$

$$\theta(n+1)=\theta(n)-u_\theta(n)+(\alpha(n)-u_\alpha(n))*\Delta T+(\gamma(n)-u_\gamma(n))*\Delta T^2+\omega_\theta(n) \tag{3.40}$$

根据公式(3.38)、(3.39)、(3.40)构造如下状态转移方程：

$$\boldsymbol{X}(n+1)=\boldsymbol{AX}(n)+\boldsymbol{Bu}(n)+\boldsymbol{\omega}(n) \tag{3.41}$$

式中 $\mathbf{w}(n)$ 为噪声，$\mathbf{X}(n)$ 为状态向量，$\mathbf{u}(n)$ 为输入控制向量：

$$\boldsymbol{X}(n)=\left[\theta(n),\alpha(n),\gamma(n)\right] \tag{3.42}$$

$$\boldsymbol{u}(n)=\left[u_q(n),u_a(n),u_g(n)\right] \tag{3.43}$$

$\boldsymbol{A}$ 为系统矩阵、$\boldsymbol{B}$ 为控制矩阵，表达式如下：

$$\boldsymbol{A}=\begin{bmatrix}1 & \Delta T & \Delta T^2\\ 0 & 1 & \Delta T\\ 0 & 0 & 1\end{bmatrix} \tag{3.44}$$

中国知网 https://www.cnki.net

$$\boldsymbol{B}=\begin{bmatrix}-1 & -\Delta T & -\Delta T^2\\ 0 & -1 & -\Delta T\\ 0 & 0 & -1\end{bmatrix} \tag{3.45}$$

观测模型向量 **Z(n)**：

$$\boldsymbol{Z}(n)=\boldsymbol{HX}(n)+v(n) \tag{3.46}$$

其中，$\boldsymbol{H}=[1,0,0]$，$v(n)$ 为观测噪声。

3. 算法流程

定义 $\boldsymbol{X}(n+1|n)$ 为 $\boldsymbol{X}(n+1)$ 的先验状态估计，$\boldsymbol{X}(n+1|n+1)$ 为 $\boldsymbol{X}(n+1)$ 的后验状态估计值，$\boldsymbol{Q}$ 为过程噪声协方差矩阵，表达式如下：

$$\boldsymbol{Q}=\begin{bmatrix}s_q^2DT & 0 & 0\\ 0 & s_a^2DT & 0\\ 0 & 0 & s_g^2DT\end{bmatrix} \tag{3.47}$$

$\boldsymbol{R}$ 为观测噪声协方差，同步偏差的测量噪声方差为 $\sigma_{\theta_M}^2$，有 $\boldsymbol{R}=\sigma_{\theta_M}^2$，算法流程如下：

表 3.3 卡尔曼滤波算法

算法 2 卡尔曼滤波算法

Input：先验状态 $\boldsymbol{X}(n+1|n)$，先验误差协方差 $\boldsymbol{P}(n+1|n)$

Output：预测值 $\boldsymbol{X}(n+1|n+1)$，误差协方差矩阵 $\boldsymbol{P}(n+1|n+1)$

1. 初始化 $\boldsymbol{X}(n+1|n)$ 与 $\boldsymbol{P}(n+1|n)$；
2. 计算先验状态 $\boldsymbol{X}(n+1|n)$ 的估计值：$\boldsymbol{X}(n+1|n)=\boldsymbol{A}*\boldsymbol{X}(n)+\boldsymbol{B}*\boldsymbol{u}(n)$；
3. 计算先验误差协方差 $\boldsymbol{P}(n+1|n)$ 的估计值：$\boldsymbol{P}(n+1|n)=\boldsymbol{A}*\boldsymbol{P}(n)*\boldsymbol{A}^T+\boldsymbol{Q}$；
4. 计算卡尔曼增益矩阵 $\boldsymbol{K}$：$\boldsymbol{K}=\boldsymbol{P}(n+1|n)*\boldsymbol{H}^T*(\boldsymbol{H}^T*\boldsymbol{P}(n+1|n)*\boldsymbol{H}^T+\boldsymbol{R})^{-1}$；
5. 更新预测值 $\boldsymbol{X}(n+1|n+1)$：

   $\boldsymbol{X}(n+1|n+1)=\boldsymbol{X}(n+1|n)+\boldsymbol{K}(n+1)\left[\boldsymbol{Z}(n+1)-\boldsymbol{HX}(n+1|n)\right]$
6. 更新误差协方差矩阵 $\boldsymbol{P}(n+1|n+1)$：

   $\boldsymbol{P}(n+1|n+1)=\left[\boldsymbol{I}-\boldsymbol{K}(n+1)\boldsymbol{H}\right]\boldsymbol{P}(n+1|n)$
7. 重复步骤 2

3.6 本章小结

本章主要针对有线无线融合网络时钟同步问题进行分析并给出了解决思路，首先针对多跳同步主时钟节点选取问题，考虑链路拥塞系数、链路拓扑结构以及时钟源参数信息设计一种基于多属性决策的主时钟选取算法；其次，加入同步集中控制节点，设计基

中国知网 https://www.cnki.net

于冗余时钟序列的冗余时钟同步机制；最后，设计同步偏差修正优化算法，考虑不对称度与邻频比对链路延时测量值进行建模并采用二阶卡尔曼滤波算法通过估计值对同步偏差进行补偿。

中国知网 https://www.cnki.net

第 4 章 基于 IEEE802.1AS 的融合 TSN 同步方案实现

本章首先介绍融合网络时钟同步系统总体架构，然后基于 FPGA 平台设计有线网络、无线网络时钟同步方案。设计有线网络时钟同步架构，具体包括其三个功能主体模块的设计；基于无线网络通信特性，设计无线同步架构，具体包括无线 WIFI 调制解调模块以及有线无线数据通道模块的设计。

4.1 融合网络时钟同步系统总体架构



图 4.1 融合网络时钟同步系统总体架构

为保障融合网络时钟同步，设计如图 4.1 所示时钟同步系统总体架构以保障同步信息的正常交互。该系统的总体组成介绍如下：

中国知网 https://www.cnki.net

1. 媒体相关层(Media-dependent layer)

为不同传输协议的数据传输例化数据收发实体，负责将接口 PortSync 实体下发的数据信息转换为传输媒介相关的数据包格式或者将收到的不同传输协议格式的数据报文转换为媒体无关层识别的数据格式，调用不同传输协议的管理接口发送或接收同步信息报文。

2. 媒体无关层(Media-independent layer)

同步功能实体，包括主时钟选取功能模块、从时钟逻辑功能模块、主时钟逻辑功能模块、同步报文收发模块以及本地时钟计数模块。完成 IEEE802.1AS 协议制定的主时钟选取功能、路径延时测量功能以及同步偏差计算修正等主体功能。

3. 应用程序接口(Application interfaces)

为上层应用与 MAC 层协议功能实体提供数据交互与信息管理接口。上层应用层序可下发时钟源等级、同步周期等配置参数对同步功能主体进行配置，同时同步功能主体可上报主从同步偏差值至应用程序进行统计分析。

4.2 有线网络时钟同步方案

4.2.1 有线网络时钟同步架构

由第二章关于 IEEE802.1AS 协议的介绍可知，同步协议的功能主体分为主时钟选取、链路延时测量以及同步偏差计算修正三个部分。根据协议原理设计示有线网络同步架构，如图 4.2 所示，主要功能模块的介绍如下：



图 4.2 有线网络时钟同步总体架构

中国知网 https://www.cnki.net

1. 输入报文解析模块

判断输入数据报文是否为同步报文，若不为同步报文则直接输出至后续交换机功能模块，若为同步报文，则依据具体的同步报文类型记录或提取对应的同步信息。

2. 主时钟选取模块

接收同步集中控制节点下发的冗余时钟序列表，确认最佳主时钟标识号，并更新本地冗余时钟序列表。构造包含自身时钟源参数信息以及链路拓扑、链路拥塞等网络信息的状态信息报文，上报至同步集中控制节点。

3. 路径延时测量模块

采用请求-响应的模式，发送或响应延时请求报文，考虑邻频比以及链路不对称度计算相邻节点的链路延时值。采用卡尔曼滤波算法针对测量值进行滤波，减小同步误差。同时通过发送链路探测包估计链路拥塞情况，比较数据包离开间隔时间与到达间隔时间之差是否超出时间阈值判断测量节点相邻链路的链路拥塞系数。

4. 同步偏差计算修正模块

根据本地端口角色构造或转发同步信息报文。若为所有端口均为主端口时，采用两步式的方法构造同步报文及跟随报文下发至其余节点。若某端口为从时钟端口，其余端口存在主端口时。接收同步报文并计算修正本地同步时钟偏差，同时将本地停留时间添加至同步报文矫正域处并转发至其余从时钟端口。其余情况则只接收同步报文并不做转发操作。



图 4.3 AS 模块接口图

中国知网 https://www.cnki.net

4.2.2 同步报文接收模块

在融合时间敏感网络中，时敏业务与非时敏业务并存。输入时敏节点的除同步报文外仍有大量的非同步报文需要正常传输，因此需要设计一个输入报文类型解析模块来识别同步报文并提取相应的关键信息。

本文模块的主要功能为：首先对输入的报文进行数据类型解析，若非同步报文则正常转发至后续模块 TSN 交换模块，若为同步报文，则判断数据类型完成对应的同步信息提取。gPTP 报文由于其所需实现功能不同，存在许多不同的类型。提取接收报文的对应数据类型，参照表 4.1 所示 gPTP 报文标识符判断接收报文的数据类型。

表 4.1 gPTP 报文标识符

报文类型	值
Announce 报文	0xB
PDelay_Req 报文	0x2
PDelay_Resp 报文	0x3
Follow_Up 报文	0x8
PDelay_Resp_ Follow_Up 报文	0xA
Signaling 报文	0xC
Sync 报文	0x0

采用图 4.5 所示流程，对不同类型的同步报文的关键信息进行提取：

1. 延时请求(PDelay_Req)报文

提取并保存其数据源标识号、流标识号等参数，从 Igress 模块提取 PDelay_Req 报文的接收时间作为 PDelay_Req 报文接收时间戳 *t2*，同时拉高 PDelay_Req 报文接收标志信号。保存上述信息至寄存器中，作为构造延时请求响应（PDelay_Resp）报文的关键信息。

2. 延时请求响应(PDelay_Resp)报文

首先提取其延时请求标识号，判断此报文是否为本节点延时请求的响应报文。若非响应本节点的同步报文，则直接丢弃该报文。若为响应本节点的同步报文，则提取报文的流标识信号，判断是否与本文请求报文的发送序号匹配（即 PDelay_Resp 报文序号是否与本地发送的 PDelay_Req 报文序号一致）。若匹配失败，则同样直接丢弃该报文。若匹配成功，则提取报文所携带的 PDelay_Req 报文接收时间戳 *t2*，并从 Igress 模块提取

中国知网 https://www.cnki.net

PDelay_Resp 报文的接收时间作为 PDelay_Resp 报文接收时间戳 *t4*，PDelay_Resp 报文接收标志置高。

3. 回应跟随(Delay_follow)报文

与 PDelay_Resp 报文处理逻辑类似，判断其请求标识号与流序号是否匹配，若不通过则直接丢弃该报文，若通过，则提取报文所携带的 PDelay_Resp 报文发送时间戳 *t3*，Delay_follow 报文接收标志置高。

4. 同步(Sync)报文

依据自身端口状态采取不同的处理逻辑，若端口为从端口，则从 Igress 模块提取 Sync 报文的接收时间 *ts*，并拉高 Sync 报文接收标志信号。若端口为主端口，则丢弃该报文，不做其他处理。

5. 若数据为跟随(Follow)报文

与 Sync 报文处理逻辑类似。若端口为从端口，则提取报文所携带的 Sync 报文发送时间 tm，并拉高 Follow 报文接收标志。若端口为主端口，则丢弃该报文，不做其他处理。

6. 通知(Announce)报文

根据源标识判断是否为同步集中控制节点发送的冗余时钟序列信息。若为冗余时钟序列信息，则提取其关键信息，更新本地最佳主时钟与冗余时钟序列，同时将 Announce 报文的接收标志置高。若为其他节点发送的状态上报信息，则通过其余端口进行转发。



(a) 同步报文解析模块接口图



(b) 报文类型判断模块接口图

图 4.4 同步接收模块接口图

中国知网 https://www.cnki.net



图 4.5 报文关键信息处理

4.2.3 最佳主时钟选取模块

如第三章所示，设计了一种基于多属性决策的主时钟选取方法，通过加入同步集中控制节点使得网络内主时钟选取改为集中上报的方式。为实现上述功能，本节将详细描述同步集中控制节点的模块设计以及普通时敏节点的主时钟选取模块的流程设计。

中国知网 https://www.cnki.net



图 4.6 集中控制节点主时钟选取流程

1. 同步集中控制节点设计

同步集中控制节点作为时钟同步钟中主时钟选取的实际执行主体，主要流程如图 4.6 所示。

(1) 报文信息收集：接收并解析其余节点上报的状态信息报文，提取主时钟选取的链路拥塞系数、链路拓扑结构以及时钟源参数集三个决策属性，根据接收到的信息建立主时钟选取模型；

(2) 根据多属性决策算法计算出三个决策属性对应的最优权重值，代入计算得到各节点的时钟属性值，比较得到最佳主时钟节点并生成冗余时钟序列；

(3) 定期询问最佳主时钟节点，设置超时阈值，并在接收到新的状态上报报文时重新开始超时计数。若同步集中控制节点超时计数在阈值范围内未收到新的上报信息，则

中国知网 https://www.cnki.net

默认为主时钟节点已意外失效，更新主时钟节点信息与冗余时钟序列并向网络其他节点下发；

(4) 监测网络内是否有新的时敏节点加入，若存在新节点加入的情况，则接收并计算该节点的时钟属性值，与原有的主时钟节点与冗余时钟序列比较，更新上述信息。

2. 主时钟选取模块设计



图 4.7 时敏节点主时钟选取模块设计

本文在原有 BMCA 模块做了相应改进，在裁剪了数据集比较算法逻辑后添加了定期上报状态信息与冗余时钟序列存储更新逻辑，具体功能如下：

在同步启动阶段收集链路拥塞信息、邻居节点信息以及本地时钟源参数信息构造状态信息报文并上报至同步集中控制节点。接收同步集中控制节点下发的主时钟节点信息与冗余时钟序列，更新各端口角色。

中国知网 https://www.cnki.net



图 4.8 主时钟选取模块接口图

4.2.4 链路延时测量模块

TSN 网络时钟同步采用的是双向延时测量的方式，相邻的两个时敏节点间即可充当延时测量的请求方又可作为延时测量的响应方，以确保相邻节点均可得到连接链路的延时测量值。因此，依据节点所处角色，设计该模块时应分为请求与响应两个相对独立的数据处理逻辑。



图 4.9 延时测量模块接口图

中国知网 https://www.cnki.net

1. 请求方处理逻辑



图 4.10 延时测量原理

依据设置的延时测量周期设置时间计数阈值，当本地时间计数达到此阈值时，收集流序号、本地 mac 地址以及本地时钟标识号等信息，构造并发送延时请求报文 PDelay_Req，提取 Egress 模块中记录的发送时间作为 PDelay_Req 报文发送时间戳 t1 存储至本地寄存器。为避免报文丢失而导致的状态机卡死现象，本模块设计了超时重置逻辑。设置超时计数阈值，在 PDelay_Req 报文发送完成后，模块进入 PDelay_resp 报文等待状态并拉高超时计数标志，超时计数器开始计数。若是在计数器达到超时阈值前仍未收到对应的回应报文，则丢弃之前存储的时间戳并回到初始状态。若是在超时范围内接收到 PDelay_resp 报文，则提取时间戳信息，并等待 Delay_follow 报文。与前一状态相同，超时计数器开始计数，若在计数器达到超时阈值前未收到对应数据，则丢弃数据并初始化状态及参数。若接收到对应报文，则提取时间戳信息进入下一状态。

在发送完 PDelay_Req 报文后，代入三个时间戳进行延时测量值的计算，其中 $d_{m2s}(n)$ 与 $d_{s2m}(n)$ 分别为第 n 次测量中主时钟到从时钟链路时延抖动，$q_{m2s}(n)$ 与 $q_{s2m}(n)$ 分别为第 n 次测量中主时钟到从时钟其余时延抖动，有：

$$Delay_{m2s}(n)=d_{m2s}(n)+q_{m2s}(n)+offset=t_2(n)-t_1(n) \tag{4.1}$$

$$Delay_{s2m}(n)=d_{s2m}(n)+q_{s2m}(n)-offset=t_4(n)-t_3(n) \tag{4.2}$$

将求得的延时测量值代入下列公式，求得延时测量平均值：

$$D_k=\alpha D_{avg,k-1}+(1-\alpha)D_{k-1} \tag{4.3}$$

$$\alpha=e^{-\frac{1}{k}} \tag{4.4}$$

其中，D_{k-1} 是第 $k-1$ 次延时测量值，$D_{avg,k-1}$ 是第 k 次计算所得平均延时测量值，α 是指数权重因子，k 是测量次数。

中国知网 https://www.cnki.net



图 4.11 请求方延时测量逻辑

2. 发送方测量逻辑

首先初始化各参数，模块等待 PDelay_req 报文接收标志置高。当 PDelay_req 报文接收标志置高时，数据根据提取的关键信息如数据源标识号、流序号等构造对应的 PDelay_resp 报文，同时将接收时间戳封装至发送数据帧中并记录下发送时间。在发送相应报文后，同样根据相关关键信息构造 Delay_follow 报文，将 PDelay_resp 报文的发送时间封装至数据帧中。

中国知网 https://www.cnki.net



图 4.12 响应方延时测量逻辑

3. Vivado 仿真测试

在 Vivado 软件中，我们编写 FPGA 激励文件 testbench 来对模块进行仿真。设置路径延迟测量报文周期为 1ms，采取的时钟频率为 125Mhz。

（1）请求方



图 4.13 记录时间戳 t2



图 4.14 记录时间戳 t3

中国知网 https://www.cnki.net

如图 4.13 和图 4.14 所示，主时钟侧接收到从时钟发送的 Delay_Req 报文后，提取对应信息，并记录下本地时间作为时间戳 t2。同时构造 Delay_Resp 报文和 Delay_Resp_Follow_Up 报文，并记录下时间戳 t3；

（2）响应方



图 4.15 记录时间戳 t1

如图 4.15 所示，从时钟按固定发包周期发送 Delay_Req 报文，并记录下时间戳 t1。



图 4.16 记录时间戳 t4

如图 4.16 所示，从时钟接收到 Delay_Resp 报文后，提取 t2 时间戳，并记录本地时间作为时间戳 t4。

图 4.17 计算路径延迟 Delay

如图 4.17 所示，从时钟接收到 Delay_Resp_Follow_Up 报文后，提取时间戳 t3，并计算延时值 Delay。

4.2.5 同步偏差计算修正模块



(a) 同步偏差计算模块接口图



(b) 同步偏差修正模块接口图

图 4.18 偏差计算修正模块接口图

中国知网 https://www.cnki.net

1. 模块逻辑设计

依据本地端口时钟角色的类型可将该模块逻辑分为主时钟主端口、从时钟主端口以及从时钟从端口三种处理逻辑，每种逻辑对同步信息报文的处理流程并不相同，具体设计如下：

当判断本地时钟为主时钟节点（即该时敏节点所有端口均为主端口类型），本地时钟计数达到 Sync 报文发包周期时，根据本地标识号与报文流序列号等关键信息构造 Sync 报文，并记录下报文发送时间 tm。发送完 Sync 报文后，与之类似，构造并发送 Follow 报文，并将时间戳 tm 封装至数据帧中，本地同步报文流序号加一。

当判断端口为主端口且本地时钟为从时钟节点时，端口接收到 Sync 报文时视作错误报文类型，直接丢弃不作处理。



图 4.19 从端口同步报文处理逻辑

中国知网 https://www.cnki.net

如图 4.19 所示，当判断端口为从端口且本地时钟为从时钟节点时，当接收数据为 Sync 报文时，记录下接收时间 ts，同时开启超时计数器，等待 Follow 报文。若是在超时范围内并未接收到 Sync 报文，模块回到初始状态并清空已存时间戳。当接收到 Follow 报文时，提取时间戳 tm，通过两个时间戳以及延时测量值算出时钟偏差值 $offset$。根据计算得出的时钟偏差值对本地时钟进行时钟偏移修正：

$$Offset = Ts - Tm - D_{avg} - Correction \tag{4.5}$$

从时钟节点保留上一次接收到的时间戳 ts、tm，记录为 $ts1$ 与 $tm1$，在获取本次的时间戳 ts、tm 后可根据这四个时间戳计算主从频率偏移对从时钟进行频率修正：

$$\mathrm{R} = \frac{f_{从}}{f_{主}} = \frac{tm\text{-}tm1}{ts\text{-}ts1} \tag{4.6}$$

在完成本地时钟同步偏差计算修正后，从时钟节点根据计算得到的频率比、链路延时值以及报文在本地的停留时间对 Follow 报文携带的偏差矫正域进行更新并将 Sync 报文与 Follow 报文向本节点的主端口进行转发：

$$correctionField_{\mathrm{new}} = correctionField + P_{delay} + T \tag{4.7}$$

2. Vivado 仿真测试



图 4.20 从时钟接收 Sync 报文

如图 4.20 所示，当从时钟接收到 Sync 报文后，提取时间戳 tm 并记录时间戳 ts。



图 4.21 从时钟修正本地时钟

如图 4.21 所示，从时钟计算出 offset 的值后对本地时钟进行修正。

图 4.22 时钟偏差稳定

由于仿真为理想测试环境，无时钟漂移以及链路时延波动等因素带来的误差，时钟偏差 offset 最终如图 4.22 所示稳定在 8ns，验证了本模块的功能正确性。

中国知网 https://www.cnki.net

4.2.6 时间戳修正机制

时间戳的精度决定了时钟同步偏差的大小，时间戳标记位置越接近数据在物理层的实际收发时间，时钟同步偏差越小。由于市场上暂无支持 IEEE802.1AS 协议的物理层电路，本文选择在 MAC 层标记时间戳并在输入输出处理模块采用了一种时间戳补偿机制，以此改善时间戳精度。时间戳的误差偏移补偿机制如下：

$$EgressTimestamp = EgressMeasuredTimestamp + EgressLatency \tag{4.8}$$

$$IgressTimestamp = IgressMeasuredTimestamp - IgressLatency \tag{4.9}$$

其中，$EgressTimestamp$ 为发送时间戳，$IgressTimestamp$ 为接收时间戳，$EgressMeasuredTimestamp$ 是同步模块记录的发送时间戳，$EgressLatency$ 为出口延时值，$IgressMeasuredTimestamp$ 为同步模块记录的接收时间戳，$IgressLatency$ 为入口延时值。



图 4.23 时间戳标记位置

具体实现步骤如下：

步骤 1：数据通过输入处理模块时记录下接收时间戳并封装至报头中，在同步模块中提取报头时间戳与本地时间计算可得入口延时值。

步骤 2：数据从同步报文模块发出后，在输出数据处理模块时，提取报文携带的发送时间戳与本地时间戳计算得到出口延时值并封装到数据报文的保留为中。

中国知网 https://www.cnki.net

步骤 3：报文关键信息提取模块根据算得的入口延时值与提取的出口延时值对得到的时间戳按照上述公式进行修正，将修正后的时间戳发送至延时测量模块或同步修正模块以供延时测量值与时钟偏移的计算。



(a) 千兆以太网收发模块接口图



(b) 数据格式转换模块接口图

图 4.24 时间戳修正模块接口图

4.3 无线网络时钟同步方案

4.3.1 无线网络时钟同步总体架构

基于 IEEE802.1AS 的无线网络时钟同步方案的总体架构如图 4.25 所示，该方案采用软硬件结合的方式进行实现，其中硬件部分主要负责数据报文的接收发送以及相关信息解析部分，软件部分负责实现延时测量计算、同步偏差计算、异常值滤波等同步协议的逻辑功能。

无线网络同步架构如图 4.25 所示，主要由以下部分组成：

1. 无线同步报文构造解析模块

负责无线同步报文的信息交互过程，将构造的 802.3 以太网格式的同步报文转换为无线网络格式报文传输，同时将接收到的 802.11 无线网络报文转换为 802.3 以太网格式，判断报文类型并提取其关键信息发送至后续模块进行进一步的逻辑处理。

2. 数据通道 DMA 模块

中国知网 https://www.cnki.net

负责同步架构中硬件侧与软件侧的数据交互，通过 AXI 协议将硬件侧提取的不同类型的同步报文的关键数据上传至软件侧读取，传递软件侧同步报文发送指令至硬件侧构造同步报文。

3. 同步协议逻辑主体模块

与有线网络同步方案相似，负责实现同步协议的逻辑主体功能，具体包括：同步报文的发送指令生成、延时测量值的计算与异常值滤波处理、同步偏差的计算修正等逻辑处理。

与有线网络同步方案类似，无线网络同步方案中同步功能的主体为延时测量以及同步偏差计算与修正。因此，无线同步协议逻辑主体模块不再赘述，下面将具体介绍无线同步报文构造、无线同步报文交互以及数据通道 DMA 模块的设计。



图 4.25 无线网络同步架构

4.3.2 无线同步报文构造模块

无线网络场景下，IEEE802.1AS 协议报文的传输依托 802.11 协议，在数据链路层将路径延迟测量和时间同步测量过程中需要的 802.1AS 报文封装到 802.11 数据帧中，进行协议的传输。封装方式如图 4.26 所示。

中国知网 https://www.cnki.net



图 4.26 无线同步报文的封装

gPTP 消息报文头部的格式如图 4.27 所示：

0		8		16	31
transportSpecific	Reserved	messageType		versionPTP	messageLength
domainNumber		reserved			flags
corredctionField					
reserved					
sourcePortIdentity					
control		logMessageInterval			sequenceID

图 4.27 gPTP 报文头格式

(1) majorSdoId：占 4 个位

(2) messageType：占 4 个位，表示报文的类型，它用来区分事件报文和普通报文。它的最高有效位是 0 代表事件报文，是 1 代表普通报文。

(3) minorVersionPTP：占 4 个位，对于传输的消息，该值为 1。对于接收的报文，该值被忽略。

(4) versionPTP：占 4 个位，表示协议的版本号。gPTP 消息的版本号是 2。

(5) messageLength：占 16 个位，表示报文的总长度。包括从报文的头部到报文的最后一位。

(6) domainNumber：占 8 个位，表示报文发送设备的 gPTP 的域号。

(7) minorSdoId：占 8 个位，该值被指定。如果接收到的报文不是被指定的某些值，则被忽略。

(8) flags：占 16 个位，每一个节点的每一位表示网络节点的一种特性。

(9) correctionField：占 64 个位，表示校正域。

(10) messageTypeSpecific：占 32 位，表示报文的具体种类。

(11) sourcePortIdentity：占 80 个位，该值是传输 PTP 消息的 PTP 端口的 PTP Port identity 属性。

中国知网 https://www.cnki.net

(12) sequenceId，占 16 位，表示序列号。同类型报文每出现一次，序列号加 1。当不同报文的序列号一致时，说明这些报文是相关的。比如 Sync 和 Follow_Up 报文的序列号相同时，说明这两个帧是相关的，Follow_Up 中携带的时间信息对于这个相同序列号的 Sync 帧。

(13) controlField：占 8 位，该值为 0。

(14) logMessageInterval：占 8 位，以对数的形式来表示报文发送间隔。

4.3.3 无线同步报文交互模块

为实现无线节点间同步报文的正常交互，本文采用了如图 4.28 所示无线同步报文交互模块架构，该模块架构由数据接收以及数据发送两部分组成。



图 4.28 无线同步模块架构

1. 无线报文接收

为尽量减少同频段的其他无线信号的干扰，本文采用 FPGA+SDR 的结构实现特定频段的无线报文传输。在无线报文接收部分，首先设计与 SDR 直接相连的模数转换部分完成射频信号的接收处理，其次通过 OFDM 对数据进行解调与比特流转换并记录下报文的接收时间，最后将数据与报文接收时间发送至逻辑处理模块完成后续处理。

2. 无线报文发送

中国知网 https://www.cnki.net

在初始阶段接收软件侧下发的门控时隙等配置信息完成发送测队列门控列表配置，随后根据已配置的门控对逻辑处理模块输出的同步报文数据的传输进行调度，其次针对射频信号进行数据输出速率匹配并完成数模转换，最后通过跨时钟域传输至射频模块进行无线报文的发送。

4.3.4 数据通道 DMA 模块

采用如图 4.29 所示模块拓扑结构，并完成 DMA 相应的缓冲 FIFO 的数据存储位宽以及地址位宽的配置。



图 4.29 DMA 硬件连接拓扑

采用 petalinux 平台，在配置界面中，依次进入 Device Drivers -> Generic Driver Options -> Default contiguous memory area size ，并将 Size in Mega Bytes 修改为 25。这一步是为了最终编译出的测试程序，能够申请到足够的内存。

然后修改设备树,添加 axi_dma 模块，运行指令 petalinux-create -t modules -n xilinx-axidma --enable 创建一个 module，然后将模块替换成我们自己的模块即可。运行 petalinux-build 编译 linux，完成 BOOT.BIN 的文件生成。

4.4 本章小结

本章首先对基于 IEEE802.1AS 的融合网络时钟同步方案总体架构进行了介绍，然后对有线网络同步进行了基于 FPGA 的方案设计，具体包括同步报文解析模块、主时钟选取模块、链路延时测量模块、同步偏差计算修正模块以及时间戳修正机制，最后对无线

中国知网 https://www.cnki.net

网络同步方案中无线网络同步构造、报文交互以及数据通道 DMA 模块的设计进行了介绍。

中国知网 https://www.cnki.net

第 5 章 FPGA 平台系统测试

本章主要基于 FPGA 平台开发了有线无线融合的 TSN 时钟同步系统，对本文所设计的时钟同步协议进行实现与测试。首先介绍了本文所采用的系统开发环境 FPGA 平台，然后分别在有线网络与无线网络场景下测试本文时钟同步系统的同步精度并进行结果分析。

5.1 系统开发环境

为测试本文方案在工程中的应用，需通过实际硬件平台实现设计架构，并搭建相应测试环境测试相关性能指标。目前已有的硬件平台中，可通过主控芯片大致分为：单片机、DSP、ASIC 以及 FPGA 等，各平台具体介绍如下。

单片机的代码设计相对简单，主要是通过解码内存中获得的指令并执行相应的操作。但是其按顺序执行的操作以及较低频率的时钟无法满足高速率数据传输的需求。

DSP 时钟频率可达到 GHZ 级别，常用于音视频信号的处理，可实现较为复杂的算法。但是与单片机相似，其顺序执行的工作模式无法适用于时延敏感的数据交换的场景。

ASIC 即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。与上述两种平台相比，在速度、功耗以及稳定性这三点而言，ASIC 都要更优。然而 ASIC 的灵活性很差，无法应对变化的需求灵活调整代码设计，同时流片成本较高以及开发周期长的特点使其不适合作为算法方案验证的平台。

较强的通用性和良好的灵活性是 FPGA 开发板的两大优势，而且 FPGA 的内部功能单元能耗相对较低，因此适合在能效比要求高的情况下使用。此外，FPGA 开发板研发周期短且费用较低，非常适合样品开发或小批量产品生产。

在时延敏感的网络交换场景中，数据需要较为严格的实时性传输，而 DSP 使用软件实现的算法对数据进行处理，其实时性相对于 FPGA 较差。同时，以太网数据交换处理大多为较为简单并重复的并行操作，综合比较之下，FPGA 更适于此类应用场景。目前无线网络的确定性数据传输如 openWiFi 开源项目也以 FPGA 为平台进行开发，同时 TSN 技术的具体实现大多也是通过 FPGA 平台进行相应的算法实现测试，如 OPENTSN 开源项目。

中国知网 https://www.cnki.net

因此本文所设计的有线无线融合的 TSN 时钟同步系统，主要用的平台为图 5.1 所示 FPGA 开发板以及 Vivado 设计平台。其中 FPGA 平台采用的是 zynq-7000 系列核心板，芯片型号为 XC7Z020-2CLG484I。芯片的 PS 系统集成了两个 ARM Cortex™-A9 处理器，AMBA®互连，内部存储器，外部存储器接口和外设，可完成 ARM+FPGA 架构的相关设计。核心板上 25MHz 晶振通过 PLL 倍频为时钟同步系统提供 125M 时钟源，从而为同步提供 ns 级时间戳。



图 5.1 硬件框架图

采用 KSZ9031RNX 型号的 PHY 芯片作为 MAC 层与网口的通信接口，芯片电路如图 5.2 所示，选择 RGMII 模式实现千兆以太网通信，设计并实现支持时间同步功能的 TSN 交换机。



图 5.2 PHY 芯片电路图

中国知网 https://www.cnki.net

5.2 有线网络时钟同步测试

5.2.1 实验部署与设计

为测试本文同步方案是否达到现有商业交换机标准以及验证所提冗余时钟同步选取算法的有效性，分为单跳同步与多跳同步两种测试场景进行测试。单跳同步测试场景下，采用 FPGA 平台实现设计的冗余时钟同步系统(Redundant clock synchronization system, RCSS)进行时钟同步精度测试并与目前已有商业交换机中的 ADI、Cisco 公司的 TSN 套件进行同步精度测试结果对比。多跳同步测试场景下，采用 FPGA 平台分别实现了标准 IEEE802.1AS 协议与本文设计同步方法，并进行上板硬件测试。

1. 单跳同步测试

搭建图 5.3 和图 5.4 所示场景进行单跳同步精度测试，通过分别比对 RCSS、ADI 以及 Cisco 在基于同构以及异构设备两种连接情况的同步精度，验证 RCSS 同步指标能够达到商业水平。为实现上述测试，采用表 5.1 所示三种设备各两套搭建测试场景。

表 5.1 单跳同步测试设备

名称	数目	功能
RCSS（时钟同步系统）	2	基于 FPGA 平台所设计的 TSN 交换机，支持所设计时钟同步方案
思科 TSN 设备	2	恩智浦公司 TSN 设备，实现基本的 TSN 协议
ADI TSN 套件	2	ADI 公司 TSN 设备，具有基本的 TSN 功能
笔记本电脑	1	配置 TSN 设备，并查看 TSN 设备的同步精度


(a)Cisco 设备互联测试


(b)ADI 设备互联测试


(c)RCSS 互联测试

图 5.3 同构设备单跳同步测试场景

中国知网 https://www.cnki.net


(a)Cisco 与 ADI 互联测试


(b)Cisco 与 RCSS 互联测试

(c)ADI 与 RCSS 互联测试

图 5.4 异构设备单跳同步测试场景

2. 多跳同步

基于协议标准设置时钟同步周期为 125ms，延时测量周期为 1s，RCSS 内部处理时钟频率为 125Mhz。为测试本文基于多属性决策的主时钟选取方法，为网络内各节点设置表 5.2 所示时钟源优先级。搭建图 5.5 与图 5.6 所示实验场景进行测试，比较上述方法生成的时钟树最大跳数与同步精度，并比较主时钟节点失效时，本文方法与文献[11]的重新收敛时间大小。


(a)多跳网络主时钟选取测试场景



(b)多跳网络主时钟选取测试拓扑

图 5.5 多跳网络主时钟选取测试

(a)多跳网络测试场景



(b)多跳网络测试拓扑

图 5.6 多跳网络同步测试

中国知网 https://www.cnki.net

表 5.2 各时钟节点优先级

各时钟源优先级(P1)						
node1	node2	node3	node4	node5	node6	node7
26	35	40	28	35	25	40

5.2.2 测试结果及分析

1. 一跳网络同步性能比较

图 5.7(a)为同种设备情况下三种设备的单跳同步精度对比。ADI 设备在一跳的同步误差在 300ns 以下，且波动较大，Cisco 与本文 RCSS 同步误差相同，为 30ns 以下，且波动较小。这是由于 RCSS 时间戳记录位置紧靠物理层，时间戳记录时间与实际时间误差较小，从而同步精度较高。

图 5.7(b)为异构情况下三种设备的单跳同步精度对比。ADI 设备的同步误差上限有较大幅度增长，为 400ns，Cisco 与 RCSS 同步误差增幅较小，误差均为 35ns 以下。这是由于 RCSS 采用了频率补偿与校正机制，能够有效降低不同频率设备带来的时钟偏差，从而提高同步精度。

结果表明，RCSS 的一跳同步精度优于现有的 ADI 设备的同步精度，并与 Cisco 交换机的同步精度基本相同。



(a)同构设备单跳同步精度测试 (b)异构设备单跳同步精度测试

图 5.7 一跳网络同步精度对比

2. 多跳网络同步性能以及时钟生成树对比

(1) 时钟生成树比较

中国知网 https://www.cnki.net



(a)标准协议时钟树结构 (b)本文方法时钟树结构

图 5.8 时钟生成树结构对比

图 5.8 为采用标准协议与本文方法生成的时钟树结构。图 5.8(a)为标准 IEEE802.1AS 生成的时钟生成树，node6 被选举为主时钟节点并作为根节点生成最大跳数为 4 跳的时钟生成树，node1、node2、node3、node7 相对于主时钟分别为一跳、两跳、三跳、四跳的情况。图 5.8(b)为采用本文方案生成的时钟生成树，node1 被选举为唯一主时钟并作为根节点生成最大跳数为 3 跳的时钟生成树，node2、node6、node7 相对于主时钟分别为一跳、两跳、三跳的情况。

相较于采用标准 BMCA 生成的时钟生成树，本文 RCSS 方法生成的时钟生成树层数更小，即主从节点跳数更小。这是由于 RCSS 基于链路拥塞、节点拓扑以及时钟源质量三种因素进行主时钟选取，在保障主时钟精度的前提下使得时钟树最大跳数最小。

(2) 时钟同步精度与重新收敛时间对比



(a)多跳网络同步精度对比 (b)多跳网络重新收敛时间对比

图 5.9 多跳网络时钟同步对比

图 5.9(a)为多跳网络时钟同步偏差对比。可知，5 跳网络场景中，3 种同步方式的同步误差均随着主从节点相邻跳数增加而增大。其中，linuxptp 同步偏差最大为 250ns 左右，基于 FPGA 的标准协议实现同步偏差最大为 150ns 左右，而 RCSS 同步偏差维持在

中国知网 https://www.cnki.net

50ns 以下。结果表明，相较于基于软件的 linuxptp 同步与基于 FPGA 实现的标准协议，RCSS 方案在 5 跳网络中同步偏差最小，且受主从节点相邻跳数影响最低。 这是由于 RCSS 时间戳记录位置紧靠物理层，同时采用时间戳补偿机制提升时间戳精度，从而减小最大同步偏差。

图 5.9(b)为主时钟节点失效后，采用 BMCA、文献[11]所示方法以及本文方案重新同步所耗的收敛时间对比，横坐标为主时钟节点失效后重新同步所需阶段。可知，在主时钟节点失效后，采用标准协议的收敛时间最长，为 110us，采用文献[11]的冗余机制收敛时间为 51us，采用 RCSS 方法收敛时间最小，为 38us。这是由于 RCSS 采用冗余时钟同步方法，通过加入集中控制节点来计算生成冗余时钟序列下发至网络内其余节点。在主时钟节点失效时，RCSS 可依据本地冗余时钟序列迅速切换至新主时钟以完成重新同步，减小冗余机制收敛时间。

测试结果表明，单跳同步情况下，RCSS 方法同步精度优于 ADI 套件并与 Cisco 交换机性能基本相同。多跳同步情况下，相较于标准协议，RCSS 方法选取的主时钟节点距离网络内任意节点的相邻跳数最小，同步精度提升了 68%。主时钟节点失效情况下，RCSS 方法收敛时间较于现有方法降低了 60%。

5.3 无线网络时钟同步测试

5.3.1 实验部署与设计

采用 FPGA+SDR 的平台实现本文方案，并搭建如图 5.10 所示无线网络场景。节点间通过 IEEE 802.11 协议进行数据通信，链路带宽为 20Mbps。

本节分两部分对所设计时钟同步方案进行验证：

1. 修正优化算法可行性验证

同步修正周期设置为 1 s，延时测量周期设置为 125ms，测试采用本文方案与采用传统 IEEE802.1AS 协议的一跳无线同步精度并对比。

2. 不同同步周期下算法优越性验证

同步修正周期分别设置为 1-10s，在每个同步周期下采用最大同步偏差作为本周期时钟同步偏差记录值，对比采用本文算法与传统 IEEE802.1AS 协议的同步精度。

中国知网 https://www.cnki.net

图 5.10 无线网络同步精度测试

5.3.2 测试结果及分析



(a)无线网络同步精度对比



(b)最大无线同步偏差测试

图 5.11 无线同步场景测试

1. 测试一

图 5.11(a)为采用本文方法与采用传统 IEEE802.1AS 协议在图 5.10 所示测试环境中无线同步精度的对比，相较于有线侧节点间 ns 级同步精度，无线侧同步精度误差较大，为 us 级。这是由于无线网络侧需采用驱动与 SDR 侧进行通信，同步报文链路时延的组成更为复杂，链路时延测量值误差带来的同步偏差更大。采用传统 IEEE802.1AS 协议测得的一跳同步精度为 6.2us 以下，本文方法一跳无线同步精度为 2us 以下，相较于传统 IEEE802.1AS 协议同步精度上升了 67%，同步精度的波动也更小。这是由于本文方法在同步中对时钟模型进行了修正，同时通过对时钟偏差、时钟漂移以及时钟漂移变化率预估来修正本地同步偏差，从而同步精度有显著提高。

2. 测试二

中国知网 https://www.cnki.net

图 5.11(b)为采用不同同步周期主从节点间最大同步偏差测试结果，主从同步偏差随同步周期呈现线性增长的趋势。这是因为不同节点采用的晶振源特性并不相同，晶振源漂移带来的同步误差随时间不断累积增大，因此相邻两次同步的间隔越长，主从节点间累积的同步偏差越大。采用传统 IEEE802.1AS 在周期为 10s 时最大同步误差为 60us，采用本文方法在同周期的最大同步偏差为 8us。这是由于本文方法采用了卡尔曼滤波算法对本地时钟模型进行了刻画与修正，减小了因时钟漂移带来的同步偏差，因此在同一时刻的同步偏差远小于传统 IEEE802.1AS 协议。

5.4 融合网络时钟同步测试

5.4.1 实验部署与设计



(a)融合网络同步精度测试



(b)融合网络同步测试拓扑

图 5.12 融合网络时钟同步测试

采用 FPGA+SDR 的平台实现本文方案，并搭建如图 5.12 所示的融合网络场景。其中 Node1、Node2、Node3、Node4 为有线侧时敏节点，节点间通过 802.3 以太网协议进行通信，链路带宽为 1000Mbps。Node5 与 Node6 为采用本文同步方案的融合网关，彼此间通过 IEEE 802.11 协议进行数据通信，链路带宽为 20Mbps。测试 Node1 作为主时钟节点时，从节点 Node6 与主节点同步偏差。

中国知网 https://www.cnki.net

5.4.2 测试结果及分析



(a)融合网络同步精度



(b)融合网络最大同步误差

图 5.13 融合网络同步测试

如图 5.13(a)所示，采用传统 IEEE802.1AS 协议时，主从节点间时钟偏差最大为 7us，同步偏差波动为 2us。与之相较，采用本文方法时，主从节点间时钟偏差最大为 2us，同步偏差波动为 1us，同步精度与稳定性有较大提高。这是由于本文基于链路拥塞、链路拓扑结构以及时钟源参数集，在保障时钟源精度的前提下选取出时钟树结构最优的主时钟节点作为全局时间基准，同时针对不对称度、邻频比等因素对链路时延测量值进行建模，减小链路时延测量误差。

这是因为不同节点采用的晶振源特性并不相同，晶振源漂移带来的同步误差随时间不断累积增大，因此相邻两次同步的间隔越长，主从节点间累积的同步偏差越大。

由于不同节点采用的晶振源特性并不相同，晶振源漂移带来的同步误差随着相邻两次同步的间隔时间拉大而增大，从而使得融合网络最大同步偏差不断增大。如图 5.12(b)所示，采用传统 IEEE802.1AS 在周期为 10s 时最大同步误差为 60us，采用本文方法在同周期的最大同步偏差为 8us。这是由于本文对节点时钟源进行建模并通过卡尔曼滤波算法对同步偏差进行修正，减小时钟源偏移带来的同步误差。

5.5 工程应用分析

工业 4.0 的到来产生了许多新兴的时敏工业应用，这些工业应用的特点为对数据传输的可靠性以及时延的确定性的严格要求，即应用程序周期性生成的时敏数据包必须在给定的延时范围内达到目的地。在工业自动化的用例中，涵盖了协作机器人、自主地面

中国知网 https://www.cnki.net

车辆以及智能工厂等应用，不同应用程序的时延范围以及同步精度要求不同。例如协作机器人为实现不同设备完成一个共同协作任务的目的，需要同步精度参考值为 1ms 以下。在智能电网的用例中，存在不同需求等级的应用群体。以智能电网保护系统为例，其延时范围在 10-100ms 之间，时钟同步精度需求为 1-10us 之间。最后以电力电子为例，例如多级变频器，其延时要求预计在 100us 范围，时钟同步精度为 100ns 左右。

工业网络中未来的发展趋势之一为有线无线融合网络架构，即有线网络作为网络主体，无线网络作为有线网络的延伸以支持相应的无线应用。在融合网络场景下搭建 TSN 网络架构，设计并实现融合网络同步协议。经本章测试表明，本文方案在有线侧 5 跳内节点间同步精度为 50ns 以下，无线网络侧最大同步偏差可保持 2us 以下。测试结果可满足大部分工业时敏应用的同步需求，为时敏数据确定性低时延传输提供保障，因此在工程应用中具有良好的可行性。

中国知网 https://www.cnki.net

第 6 章 总结与展望

6.1 总结

本文主要研究了融合 TSN 网络时钟同步中主时钟选取以及同步偏差修正问题，基于 IEEE802.1AS 协议设计了一种融合 TSN 网络时钟同步方案，并基于 FPGA 平台实现相应的融合时钟同步系统，测试并验证了本文方案的有效性。主要工作如下：

1. 针对融合网络多跳时钟同步主时钟选取考虑因素不足的问题，设计一种基于多属性决策的主时钟选取算法。实际测试表明，在保障时钟精度的前提下，本文方法选取出的主时钟节点距离网络内任意节点的跳数最小，相较于传统 IEEE802.1AS 协议同步精度提升了 68%。

2. 针对冗余时钟同步缺乏一种具体的实现机制的问题，设计一种冗余时钟序列的时钟同步机制。引入同步集中控制节点，将主时钟选取方式转换为集中上报决策的模式，通过同步集中控制节点计算比较生成冗余时钟序列。在主时钟节点意外失效后，网络重新同步的收敛时间较于传统 IEEE802.1AS 协议降低了 60%。

3. 针对计算得出的同步偏差与实际值存在较大误差的问题，设计一种同步偏差修正优化算法。考虑邻频比、不对称度对链路延时测量值进行建模，减小上述因素带来的测量误差。对同步时钟模型进行建模，基于二阶卡尔曼滤波算法对时钟偏差、频率偏差以及频率变化率进行预估，并以得到的预估值对同步偏差进行补偿。实际测试结果表明，融合网络时钟同步精度为 2us 以下，相较于传统 IEEE802.1AS 协议同步精度提升了 70%。

6.2 未来工作展望

本文针对融合 TSN 时钟同步技术进行了研究，由于研究生生涯时间与精力有限，本文仍存在部分不足等待下一步继续改进：

1. 设计的融合 TSN 网络时钟同步方案无线侧是基于一跳无线网络进行研究，同时未考虑节点间距离动态变化的情况。因此，多跳无线时钟同步是本文的下一步工作之一。

中国知网 https://www.cnki.net

2. 设计的多跳时钟同步冗余机制仅涉及冗余时钟的设计与实现，未考虑冗余同步路径问题。然而在复杂网络拓扑中，冗余同步路径机制是保障时钟同步可靠性的前提之一。因此，设计冗余同步路径生成与更新机制是为提高时钟同步可靠性的下一步工作。

3. 当前的时钟同步系统主要是基于 FPGA 部分进行设计实现，时间戳的提取位置为 MAC 层。为提高时间戳精度从而减小同步偏差，针对物理层时间戳的标记将作为本文的下一步工作。

中国知网 https://www.cnki.net

参考文献

[1] Sisinni E., Saifullah A., Han S., et al. Industrial internet of things: challenges, opportunities, and directions[J]. IEEE Transactions on Industrial Informatics, 2018, P(11): 4724-4734.

[2] Wollschlaeger M., Sauter T., Jasperneite J. The future of industrial communication: automation networks in the era of the internet of things and industry 4.0[J]. IEEE Industrial Electronics Magazine, 2017, 1(11): 17-27.

[3] Brand T.，王锡俊. OPC UA 和 TSN-未来的公共语言[J]. 国内外机电一体化技术, 2018, 136(4): 43-44.

[4] The Institute of Electrical and Electronics Engineers. IEEE Std 802.1BA-2011. IEEE Standard for local and met-ropolitan area networks - Audio Video Bridging (AVB) systems[S]. New York: Institute of Electrical and Electronic Engineers, 2011.

[5] Sridharan K. Investigation of time-synchronization over ethernet in-vehicle networks for automotive applications[D]. Eindhoven: Eindhoven University of Technology, 2015.

[6] Wollschlaeger M., Sauter T., Jasperneite J. The future of industrial communication: automation networks in the era of the internet of things and industry 4.0[J]. IEEE Industrial Electronics Magazine, 2017, 1(11): 17-27.

[7] Jiang Junhui, Li Yuting, Wei Min, et al. A simulation model for time-sensitive networking (TSN) with experimental validation[C]//2019 24th IEEE Conference on Emerging Technologies and Factory Automation. Zaragoza: IEEE Press, 2019: 153-160.

[8] Chouksey S., Satheesh S., Åkerberg J. An experimental study of TSN-NonTSN coexistence[C]//2021 IEEE 11th Annual Computing and Communication Workshop and Conference (CCWC). NV: IEEE Press, 2021: 1577-1584.

[9] Yuan Huimiao, Hao Huijuan, Zhang Meng. Overview of OPC UA TSN[C]//2021 IEEE 5th Information Technology, Networking, Electronic and Automation Control Conference (ITNEC). Xi'an: IEEE Press, 2021: 715-718.

[10] The Institute of Electrical and Electronics Engineers. IEEE Std 802.1ASTM-2011. IEEE Standard for Local and Metropolitan Area Networks - Timing and Synchronization for Time-Sensitive Applications in Bridged Local Area Networks[S]. New York: The Institute of Electrical and Electronics Engineers, 2011.

[11] The Institute of Electrical and Electronics Engineers. IEEE Std 802.1QbvTM-2015. IEEE Standard for Local and Metropolitan Area Networks - Bridges and Bridged Networks -

中国知网 https://www.cnki.net

Amendment 25: Enhancements for Scheduled Traffic[S]. New York: The Institute of Electrical and Electronics Engineers, 2015.

[12] The Institute of Electrical and Electronics Engineers. IEEE Std 802.1CB-2017. Local and metropolitan area networks - Frame Replication and Elimination for Reliability [S]. New York: LAN/MAN Standards Committee, 2017.

[13] The Institute of Electrical and Electronics Engineers. IEEE Std 802.1QccTM-2018. IEEE Standard for Local and Metropolitan Area Networks - Bridges and Bridged Networks - Amendment 31: Stream Reservation Protocol (SRP) Enhancements and Performance Improvements[S]. New York: The Institute of Electrical and Electronics Engineers, 2018.

[14] Messenger J. L. Time-sensitive networking: an introduction[J]. IEEE Communications Standards Magazine, 2018, 2(2): 29-33.

[15] Nasrallah A., Thyagaturu A. S., Alharbi Z., et al. Ultra-Low Latency (ULL) networks: The IEEE TSN and IETF detnet standards and related 5G ULL research [J]. IEEE Communications Surveys & Tutorials, 2019, 21(1): 88-145.

[16] Nsiah K. A., Alkhouri K., Sikora A. Configuration of wireless TSN networks[C]//2020 IEEE 5th International Symposium on Smart and Wireless Systems within the Conferences on Intelligent Data Acquisition and Advanced Computing Systems (IDAACS-SWS). Dortmund: IEEE Press, 2020: 1-5.

[17] Gutiérrez M., Steiner W., Dobrin R., et al. Synchronization quality of IEEE 802.1AS in large-scale industrial automation networks[C]//2017 IEEE Real-Time and Embedded Technology and Applications Symposium (RTAS). Pittsburgh: IEEE Press, 2017: 273-282.

[18] 薛一飞. 基于 IEEE802.1AS 的时钟同步系统设计[D]. 西安: 西安电子科技大学, 2019.

[19] Garner G. M., Ryu H. Synchronization of audio/video bridging networks using IEEE 802.1AS[J]. IEEE Communications Magazine, 2011, 1(49): 140-147.

[20] Jeon Y., Lee J., Park S. An efficient method of reselecting grand master in IEEE 802.1AS[C]//The 20th Asia-Pacific Conference on Communication (APCC2014). Pattaya: IEEE Press, 2014: 303-308.

[21] Thi M., Said S., Boc M. SDN-Based management solution for time synchronization in TSN networks[C]//2020 25th IEEE International Conference on Emerging Technologies and Factory Automation (ETFA). Vienna: IEEE Press, 2020: 361-368.

[22] 鲁航. 基于 IEEE 802.1AS 的时间同步技术研究[D]. 湖南: 湖南大学, 2018.

[23] 章翠枝. 基于 WIFI 的时钟同步技术研究[D]. 浙江: 浙江大学, 2012.

中国知网 https://www.cnki.net

[24] Krummacker D., Fischer C., Alam K., et al. Intra-network clock synchronization for wireless networks: from state of the art systems to an improved solution[C]//2020 2nd International Conference on Computer Communication and the Internet (ICCCI). Nagoya: IEEE Press, 2020: 36-44.

[25] Gundall M., Huber C., Rost P., et al. Integration of 5G with TSN as prerequisite for a highly flexible future industrial automation: time synchronization based on IEEE 802.1AS[C]//IECON 2020 The 46th Annual Conference of the IEEE Industrial Electronics Society. Singapore: IEEE Press, 2020: 3823-3830.

[26] Schüngel M., Dietrich S., Ginthör D., et al. Analysis of time synchronization for converged wired and wireless networks[C]//2020 25th IEEE International Conference on Emerging Technologies and Factory Automation (ETFA). Vienna: IEEE Press, 2020: 198-205.

[27] Seijo O., Iturbe X., Val I. Tackling the challenges of the integration of wired and wireless TSN with a technology proof-of-concept[J]. IEEE Transactions on Industrial Informatics, 2021, 1: 1-1.

[28] Schüngel M., Dietrich S., Leurs L., et al. Advanced grandmaster selection method for converged wired and wireless networks[C]//2021 22nd IEEE International Conference on Industrial Technology (ICIT). Valencia: IEEE Press, 2021: 1007-1014.

[29] 王莹. 时间敏感网络中高精度时钟同步关键技术研究[D]. 西安: 西安电子科技大学, 2019.

[30] 郑昊. 基于 IEEE802.1AS 的低延迟时间感知系统的设计与实现[D]. 西安: 西安电子科技大学, 2018.

[31] Stanton K B. Distributing Deterministic, Accurate time for tightly coordinated network and software applications: IEEE 802.1AS, the TSN profile of PTP[J]. IEEE Communications Standards Magazine, 2018, 2(2): 34-40.

[32] Nasrallah A. Performance comparison of IEEE 802.1 TSN time aware shaper (TAS) and asynchronous traffic shaper (ATS)[J]. IEEE Access, 2019, 7: 44165-44181.

[33] Ditzel G. A., Didier P. Time sensitive network (TSN) protocols and use in EtherNet/IP systems[C]//2015 ODVA Industry Conference & 17th Annual Meeting. Texas: IEEE Press, 2015: 1-24.

[34] 许铭凯. IEEE 802.1AS 协议的实现与测试[D]. 哈尔滨: 哈尔滨工业大学, 2019.

中国知网 https://www.cnki.net

[35] The Institute of Electrical and Electronics Engineers. IEEE Std 802.1AS-2020. IEEE Standard for local and metropolitan area networks - Timing and Synchronization for Time-Sensitive Applications[S]. New York: Institute of Electrical and Electronic Engineers, 2020.

[36] Cavalcanti D., Perez-Ramirez J., Rashid M. M., et al. Extending accurate time distribution and timeliness capabilities over the air to enable future wireless industrial automation systems[J]. Proceedings of the IEEE, 2019, 107(6): 1132-1152.

[37] Seijo Ó., López-Fernández J. A., Bernhard H., et al. Enhanced timestamping method for sub-nanosecond time synchronization in IEEE 802.11 over WLAN standard conditions[J]. IEEE Transactions on Industrial Informatics, 2020, 16(9): 5792-5805.

[38] Tang Siyu, Hu Xiaoya, Zhao Lian. Modeling and security analysis of IEEE 802.1AS using hierarchical colored petri nets[C]//GLOBECOM 2020 IEEE Global Communications Conference. Taipei: IEEE Press, 2020: 1-6

[39] Pahlevan M., Balakrishna B., Obermaisser R. Simulation framework for clock synchronization in time sensitive networking[C]//2019 IEEE 22nd International Symposium on Real-Time Distributed Computing (ISORC). Valencia: IEEE Press, 2019: 213-220.

[40] Striffler T., Schotten H. D. The 5G transparent clock: synchronization errors in integrated 5G-TSN industrial networks[C]//2021 IEEE 19th International Conference on Industrial Informatics (INDIN). Palma de Mallorca: IEEE Press, 2021: 1-6.

[41] Gundall M., Huber C., Rost P., et al. Integration of 5G with TSN as prerequisite for a highly flexible future industrial automation: time synchronization based on IEEE 802.1AS[C]//IECON 2020 The 46th Annual Conference of the IEEE Industrial Electronics Society. Singapore: IEEE Press, 2020: 3823-3830.

[42] Larrañaga A., Lucas-Estañ M. C., Martinez I., et al. Analysis of 5G-TSN integration to support industry 4.0[C]//2020 25th IEEE International Conference on Emerging Technologies and Factory Automation (ETFA). Vienna: IEEE Press, 2020: 1111-1114.

[43] Zhang Yajing, Xu Qimin, Li Mingyan, et al. QoS-aware mapping and scheduling for virtual network functions in industrial 5G-TSN network[C]//2021 IEEE Global Communications Conference (GLOBECOM). Madrid: IEEE Press, 2021: 1-6.

[44] Romanov A. M., Gringoli F., Sikora A. A precise synchronization method for future wireless TSN networks[J]. IEEE Transactions on Industrial Informatics, 2020, 17(5): 3682-3692.

中国知网 https://www.cnki.net

[45] Craciunas S. S., Oliver R. S. Out-of-sync schedule robustness for time-sensitive networks[C]//2021 17th IEEE International Conference on Factory Communication Systems (WFCS). Linz: IEEE Press, 2021: 75-82.

[46] Mahmood A., Exel R., Trsek H., et al. Clock synchronization over IEEE 802.11 - a survey of methodologies and protocols[J]. IEEE Transactions on Industrial Informatics, 2017, 13(2): 907-922.

[47] Mahmood A., Exel R., Sauter T. Performance of IEEE 802.11's timing advertisement against sync TSF for wireless clock synchronization[J]. IEEE Transactions on Industrial Informatics, 2017, 13(1): 370-379.

[48] 孙雷, 乔庐峰, 陈庆华, 等. 基于 IEEE 802.1AS 的 TSN 时间同步系统设计[J]. 电声技术, 2021, 45(05): 59-65.

[49] 曾宇涛. 面向时间敏感网络的时钟同步方法研究[D]. 西安: 西安微电子技术研究所, 2021.

[50] 李冀. 基于 FPGA 的高精度时间基准的校准方法研究[D]. 西安: 西安电子科技大学, 2018.

[51] 宋昊明. 时间敏感网络中时间同步算法研究[D]. 安徽. 安徽理工大学, 2021.

[52] Romanov, A. M., Gringoli F., Sikora A. A precise synchronization method for future wireless TSN networks[J]. IEEE Transactions on Industrial Informatics, 2021, 17(5): 3682-3692.

[53] Seol Y., Hyeon D., Min J., et al. Timely survey of time-sensitive networking: past and future directions[J]. IEEE Access, 2021, 9(1): 142506-142527.

[54] Pedretti D., Bellato M., Isocrate R., et al. Nanoseconds timing system based on IEEE 1588 FPGA implementation[J]. IEEE Transactions on Nuclear Science, 2019, 66(7): 1151-1158.

[55] Seijo O., Val I., Velez M., et al. IEEE 1588 clock synchronization performance over time-varying wireless channels[C]//2018 IEEE International Symposium on Precision Clock Synchronization for Measurement, Control, and Communication (ISPCS). Geneva: IEEE Press, 2018: 1-6.

[56] Mahmood A., Exel R., Sauter T. Delay and jitter characterization for software-based clock synchronization over WLAN using PTP[J]. IEEE Transactions on Industrial Informatics, 2014, 10(2): 1198-1206.

中国知网 https://www.cnki.net

[57] Turcanu I., Sommer C. Poster: Potentials of mixing TSN wired networks and best-effort wireless networks for V2X[C]//2021 IEEE Vehicular Networking Conference (VNC). Ulm: IEEE Press, 2021: 135-136.

[58] Striffler T., Schotten H. D. The 5G transparent clock: synchronization errors in integrated 5G-TSN industrial networks[C]//2021 IEEE 19th International Conference on Industrial Informatics (INDIN). Palma de Mallorca: IEEE Press, 2021: 1-6.

[59] Val I., Seijo Ó., Torrego R, et al. IEEE 802.1AS clock synchronization performance evaluation of an integrated wired–wireless TSN architecture[J]. IEEE Transactions on Industrial Informatics, 2022, 18(5): 2986-2999.

[60] Atiq M. K., Muzaffar R., Seijo Ó., et al. When IEEE 802.11 and 5G meet time-sensitive networking[J]. IEEE Open Journal of the Industrial Electronics Society, 2022, 3(1): 14-36.

[61] Xu Hua, Xin Jincan, Xu Sen, et al. RAN enhancement to support propagation delay compensation of TSN[C]//2021 IEEE 9th International Conference on Information, Communication and Networks (ICICN). Xi'an: IEEE Press, 2021: 179-182.

[62] Qiu Tie, Zhang Yushuang, Qiao Daji, et al. A robust time synchronization scheme for industrial internet of things[J]. IEEE Transactions on Industrial Informatics, 2018, 14(8): 3570-3580.

[63] Fang J., Sudhakaran S., Cavalcanti D., et al. Wireless TSN with multi-radio Wi-Fi[C]//2021 IEEE Conference on Standards for Communications and Networking (CSCN). Thessaloniki: IEEE Press, 2021, 105-110.

中国知网 https://www.cnki.net

致谢

流光易逝，不觉间三载春秋已过。通过这三年研究生学习，我收获颇丰，不仅在专业知识上有了更深的理解，同时通过项目实践锻炼了解决问题以及团队合作的能力。最重要的是得遇良师，幸伴益友，在此由衷的感谢这三年里所有帮助过我，鼓励过我的人。

感谢我的导师赵国锋教授，您以您宽广的学术视野为我指引了学术科研的研究方向。是您的乐观与耐心，激励着我在项目中始终以积极向上的态度克服一道道难题。在教授我科研知识的同时，您还教会了我不以一时得失论英雄，只要朝着自己的目标前进，终究会成功的为人道理，使我受益匪浅。

感谢徐川教授在科研与项目中对我的教导。徐老师在工作认真负责的态度， 使我在项目中能够及时发现问题，少走许多弯路。每当在项目与论文撰写遇到问题时，您总是能够耐心地为我指点迷津。感谢您的教诲，使我在以后的工作生涯中也始终保持积极向上的心态。

感谢唐红教授、张毅教授、刘亮副教授和段洁副教授及未来网络研究中心的其他老师，谢谢您们对我论文选题与撰写中提出的宝贵意见。

感谢韩珍珍博士、邢媛博士、鲁银芝博士、陈港博士对我科研研究上的指导与帮助，特别感谢邢媛博士在我论文撰写上的指导与帮助。感谢石东、刘俊斌、刘恩惠等师兄师姐对我在项目与学习的帮助。感谢卢奕杉、贺杨洪、胡渝、周霜霜、胡显静、许家铭、刘坤、吴奇等同窗益友的帮助与陪伴。感谢纪伟星、蔡创、张小林、杨艳军、袁香香、张汝凤等师弟师妹对我的帮助。

感谢我的父母、姐姐以及其他家人，你们是我面对困难与挑战坚持下去的动力源泉，是我人生路上最坚实的后盾。

中国知网 https://www.cnki.net

攻读硕士学位期间从事的科研工作及取得的成果

参与科研项目：

[1] 国家重点研发计划“一体化融合网络体系结构和关键技术研究”，起止时间：2019.05.20~2022.12.31。

[2] 北京空间飞行器总体设计部-重庆邮电大学合作项目“大尺度有线无线一体的星间时间敏感协议研究”，起止时间：2020.09.01~2021.06.30。

发表及完成论文：

[1] 赵国锋, **危瑞鹏**, 徐川, 邢媛, 纪伟星, 蔡创.一种基于 IEEE802.1AS 冗余主时钟的时钟同步方法.中国. 发明专利. 202111481939.0[P]. 2021-12-07. (已受理)

[2] 赵国锋, **危瑞鹏**, 徐川, 邢媛, 蔡创, 纪伟星.一种基于多属性决策的主时钟选取方法. 中国. 发明专利. 202111511831.1[P]. 2021-12-11. (已受理)

[3] 赵国锋, **危瑞鹏**, 邢媛, 徐川, 张汝凤. 基于IEEE802.1AS的多跳时钟同步算法与系统实现[J]. 电子学报, 2022. (在审)

获奖：

[1] 纪伟星，蔡创、张小林、卢奕杉、**危瑞鹏**. 第七届3S杯全国大学生物联网技术与应用“三创”大赛（创新技术组）国赛二等奖. 2021-10-14.

中国知网 https://www.cnki.net