洲沙大学实验报告

课程名称: <u>电路与电子技术实验 II</u> 实验名称: 一位全加器和四位加法器 指导老师: 张伟

同组学生:

专业: 电子信息工程

姓名: _____ 学号:

地点: 紫金港东三 406

日期: 2024年5月25日

1 实验目的

1. 了解一位全加器的结构和工作原理;

2. 了解如何将一位全加器连接成四位加法器;

3. 学会使用 VHDL 语言描述数字电路;

4. 掌握 Quartus 软件的基本用法。

2 实验原理

2.1 一位全加器

使用 VHDL 语言描述一位全加器的结构如下:

```
1 —add1bit.vhd—
                                                   b : in std_logic;
                                                                          15 begin
  ---引用库---
                                                   c0 : in std_logic;
                                        9
                                                                                c1 \le (a \text{ and } b) \text{ or } (a \text{ and } c0) \text{ or } (a \text{ and } c0)
3 library IEEE;
                                                   s : out std_logic;
                                                                                              (c0 and b);
4 use IEEE.STD_LOGIC_1164.ALL;
                                                   c1 : out std_logic );
                                                                                      s \le a \text{ xor } b \text{ xor } c0;
5 -- 实体定义 --
                                       12 end add1bit;
                                                                                18 end behavioral;
                                       13 -- 架构定义 --
6 entity add1bit is
      port(a: in std_logic; 14 architecture behavioral of add1bit is
```

2.2 四位加法器

基本结构如下图所示:






图 1: 四位加法器





(a) 新建工程

(b) 选择 FPGA 面板


图 2: 新建工程

由上图所示,该4位全加器由4个1位全加器组成,其中第一个全加器的进位输入由C0确定,其余的全加器的进位输入为前一个全加器的进位输出。则VHDL代码如下:


```
15 -- 4位全加器架构定义 --
---引用库---
                                         architecture Behavioral of add4bit is
                                                                                      u0 : add1bit port map(a => a
library IEEE;
                                            -- 引用1位全加器 ---
                                                                                           (0), b => b(0), c0 => c0,
use IEEE.STD_LOGIC_1164.ALL;
                                             component add1bit
                                                                                           s => ss(0), c1 => c1);
-- 4位全加器实体定义 ---
                                                port(
                                                                                      u1 : add1bit port map(a => a
entity add4bit is
                                                                                           (1), b => b(1), c0 => c1,
                                                    a: in \ std\_logic;
    port(
                                                    b: in std_logic;
                                                                                           s => ss(1), c1 => c2);
       a: in std_logic_vector(3
                                                    c0: in std_logic;
                                                                                      u2 : add1bit port map(a => a
            downto 0);
                                                    s : out std_logic;
                                                                                           (2), b => b(2), c0 => c2,
       b: in std_logic_vector(3
                                                    c1 : out std_logic
                                                                                           s => ss(2), c1 => c3);
            downto 0);
                                                );
                                                                                      u3 : add1bit port map(a => a
       c0 : in std_logic;
                                                                                           (3), b => b(3), c0 => c3,
                                             end component;
                                             -- 4位全加器的内部信号 -
       s: {\color{red}out~std\_logic\_vector}(3
                                                                                           s => ss(3), c1 => cc4);
                                             signal\ ss: std\_logic\_vector(3
            downto 0);
                                                                                      s \le ss;
       c4 : out std_logic
                                                  downto 0);
                                                                                      c4 <= cc4;
   );
                                             signal c1, c2, c3, cc4 : std_logic;
                                                                              38
                                                                                  end Behavioral;
end add4bit;
                                         -- 4位全加器的结构 ---
```

3 实验步骤


- 1. 打开 Quartus 软件,新建工程;
- 2. 在新建的工程中新建一个 VHDL 文件,将上述 add4bit 代码复制到 VHDL 文件中;



(a) 新建文件



(c) 保存 add4bit.vhd 文件




(b) 选择 VHDL 文件

```
| The content of the
```


(d) 复制代码

图 3: 新建 VHDL 文件

3. 添加 add1bit.vhd 文件;



```
(a) 新建文件
```




(b) add1bit.vhd 文件

图 4: 添加 add1bit.vhd 文件

4. 编译工程;





(a) 编译工程

(b) 编译工程成功

5. 查看工程架构;




图 6: 工程架构

6. 查看 RTL 图;




图 7: 查看 RTL 图

7. 对引脚进行排布:




图 8: 引脚排布

8. 下载到 FPGA 板上;



图 9: 下载到 FPGA 板上

9. 测试结果;



(a) 0101 + 1010 + 0 = 1111



(b) 0101 + 1010 + 1 = 10000




(c) 0101 + 0101 + 1 = 1010

图 10: 测试结果

4 其他内容

对 VHDL 代码进行验证,使用 VWF 文件进行仿真;

- 1. 新建 VWF 文件;
- 2. 添加信号;
- 3. 修改波形;
- 4. 运行仿真;




(a) 新建 VWF 文件

(b) 添加信号, 并设置波形


图 11: 仿真

在调试过程中报错,发现以下两点错误:

- 仿真命令中仿真文件名字错误
- 新版的 quartus 没有安装 modelsim, 需要单独安装,并且需修改 modelsim 的 exe 文件路径



(a) 修改文件名



(b) 修改 modelsim 路径

图 12: 对结果进行仿真