压电采能节点 · 工程接手报告

数字工程已形成：连线原理图、50 × 32 mm 双层 PCB、器件包络装配及 nRF52832 目标程序。参考仿真在20 s内完成15个有效数字帧；样机验证进入下一阶段。


版本与交付身份

项目	绑定值
系统候选	SC-95e4cbe6fb523e1a9d4fa041a7a4c3dff354a9b398eed96f7243535b02f285ec
参考执行	TX-7b59b5bebab9cb10d446c76ee3f6866cf3f62078310ae1153c2b4ca17d5075eb
原执行项目	PR-1cc2ff668e2184268a65f6fd0d4a43bd2804f62f99b3cda2263f92a1590f81b3
原执行候选	SC-449702b8940052cbc636b78f56d79f46b380d0e7a45e6363288c1f61e0bdf4c0
参考初态与输入	VIN/VOUT=0 V；30 Hz，4.905 m/s²峰值，20 s
首次供电 / 有效数字帧	6.7505 s / 15 帧
新增物理求解	0；复用输入未变的已通过执行
交付作者	Pi：安装决策、目标固件与结论；Codex：EDA实现、固定构建与视图生成

原生工程与检查

板级项目	当前值
板框 / 层数	50 × 32 × 1.6 mm / 2 层
原生器件	10 个
原理图 → PCB	器件 uniqueId 和全部焊盘网络逐项读回
DRC	通过
板级复核	12条警告；详见后续改进表
天线区域	右侧43.6..50 mm，全层禁铜
安装	四孔 3.2 mm，M3 固定
制造输出	可编辑 epro2；Gerber 在立创中导出


机械、安装与运动边界



Free beam 90 x 30 mm | PCB 50 x 32 mm
Root x=0 | Extra motion clearance 2 mm | CAD hidden-line view: isometric

几何项目	尺寸或检查
自由段与层叠	90 × 30 mm；基底0.2 mm + 压电0.2 mm
坐标	梁根x=0；侧置板原点(20,35,3) mm
运动峰值	3.284944755 mm，spring两节点差除以模态刚度
基座与余隙	基座顶面z=-5.284945 mm；运动外净间隙2 mm
板卡安装	50 × 32 × 1.6 mm；孔中心距板边3 mm，孔径3.2 mm
实体读回	32 个有效实体；静态干涉0项
模型适用条件	理想刚性根部；器件为保守空间包络；夹持柔度、线缆及装配公差后续核对

电路实现与器件




器件	实现 / 位置来源	高度 mm
J1	B-2100S03P-A110, 3 pin	8.5
U1	LTC3588EMSE-1#TRPBF	1.1
U2	E73-2G4M04S1B	2.6
C1	T491X686M025AT, 68uF/25V	4.3
C2	CL10A105KB8NNNC, 1uF/50V	1.0
C3	CL10A475KO8NNNC, 4.7uF/16V	1.0
C4	T520B227M006ATE025, 220uF/6.3V	2.1
C5	CC0603KRX7R9BB104, 100nF/50V	0.9
J2	B-2100S05P-A110, 5 pin	8.5
L1	SWPA4030S100MT, 10uH	3.0

供电和控制连接

LTC3588-1的PZ2、GND与EP接地，PZ1接压电输入；CAP电容跨接VIN，VIN2电容到地；SW经10 μH连接VOUT，D1=GND、D0=VIN2。VOUT=2.5 V为模块和SWD供电；PGOOD接模块物理焊盘27/P0.11。模块其余未用引脚明确NC。


PCB与装配对应

50 x 32 mm | TOP | native copper readback



Copper, pads, vias and holes: saved native board. Component boxes: conservative footprint extents.
Antenna keepout shaded amber. Original project and full readback accompany this view.

50 x 32 mm | BOTTOM | native copper readback



Copper, pads, vias and holes: saved native board. Component boxes: conservative footprint extents.
Antenna keepout shaded amber. Original project and full readback accompany this view.

板图来自原生焊盘、117段走线、6个过孔、四安装孔与禁铜区的读回。原始EDA截图、DRC回执、完整坐标及原生工程保存在native/。


目标程序与参考行为

功能	目标实现	对应条件
供电监控	PGOOD → P0.11；VDD 由 SAADC 测量	OFF/复位由硬件 POR/BOR 负责；低压停止服务
时间	nRF RTC + APP_TIMER；LFRC 定期校准	主机离散步长 0.5 ms；目标时钟误差单独核对
采样	nRF 内部 TEMP，1/4 ° C 原始数值	参考接收器固定 2500；目标温度值带单位与编码，需接收端匹配
通信	S132 单事件 BLE 广播；厂家数据 seq/value/CRC	参考 TX 4 ms；目标最短广播间隔20 ms、随机延时 0..10 ms、超时40 ms。实际电荷和接收待测
断电	RAM 状态丢失，重新启动并建立周期	本轮未引入非易失状态保存
电流	参考 OFF/IDLE/SAMPLE/TX 四态声明值	模块、晶振、温度和无线的实际波形待测后替换


构建与内存

项目	结果
目标 / SDK /协议栈	nRF52832-QFAA / nRF5 SDK17.1.0 / S1327.2.0
构建	BUILT
应用Flash / 静态RAM	7296 B / 456 B
栈 / 堆预留	8192 B / 8192 B
上板检查	待烧录、时钟/电流测量和无线接收测试


程序时序与供电窗口



Saved host execution. Target mapping and timing differences are listed in target-mapping.json.



联合运行与独立检查



检查	当前状态	来源候选
联合收敛与步长	通过	SC-95e4cbe6fb523e1
源码、执行与同版交付	通过	SC-95e4cbe6fb523e1
程序与负载对应	通过	SC-95e4cbe6fb523e1
供电与任务窗口	通过	SC-95e4cbe6fb523e1
数字帧接收	通过	SC-95e4cbe6fb523e1
源模型与位移范围	通过	SC-95e4cbe6fb523e1

窗口与证据

负载采用固定四态声明包络；目标器件电流、BLE实际事件和接收行为待测。参考数字帧按有效采样、供电、序号与校验判定。联合波形使用原收敛执行，保留原始波形摘要及哈希。

剩余工程问题与交接

• 夹持边界仍按理想刚性处理：15 mm 夹块的接触刚度、螺钉预紧、梁根滑移未建模，需台架模态测试确认边界假设。

• 原生器件的 ESR 与有效电容未测（LTC3588-1 输入/输出、68 uF 储能、10 uH 电感），影响储能可用电荷与输出纹波估计；另需 SAADC 单点标定。

• 射频与电流台架验证未做：目标构建已通过，但 RTC 时基、LFRC 漂移、11 ms 与 0.8 s 的实际窗口需用逻辑分析仪核对；一帧的真实电荷未测（一个广播事件约 1 ms 射频加最坏 40 ms 系统开启等待，与参考 51 uC 预算同量级但不同构）；sd_ble_gap_adv_start 返回成功不等于接收成功，需独立接收器/抓包确认，且接收端 valid-digital-frames 判据（厂商字段偏移与 checksum 复算）尚未对真机帧标定。

• 温度以毫摄氏度写入 value 字段，与参考程序的 2500 同义；负温钳位 0 并置 TEMP_CLAMP 位，若现场需要 -40 C 工况需改有符号编码并同步接收端。

• 广播为非连接不可扫描型，接收端无法建链读取；若需参数配置或批量取数，要加可连接模式、连接参数模块与 GATT 服务，并重做能量预算。

• 邻近并行走线复核：3项。

• 储能与去耦位置复核：3项。

• 供电网络铺铜：3项。

• 供电走线加宽：3项。

• C2/C3与连接器高度使用保守包络，装外壳前核对供应商尺寸；原生器件ESR与参考理想模型的差异见 native/geometry.json。

PCB改进顺序：供电回路与铺铜 → 去耦位置 → 并行线间距 → 生产定位点

位置 / 网络	板级问题	下一动作
CAP / PZ_IN	邻近并行走线复核	检查共行段并按信号带宽调整间距
CAP / PZ_IN	邻近并行走线复核	检查共行段并按信号带宽调整间距
RESET / SWDIO	邻近并行走线复核	检查共行段并按信号带宽调整间距
C1	储能与去耦位置复核	区分储能电容与高频去耦，缩短模块供电回路
C4	储能与去耦位置复核	区分储能电容与高频去耦，缩短模块供电回路
C5	储能与去耦位置复核	区分储能电容与高频去耦，缩短模块供电回路
板边	贴片定位点	生产拼板阶段补定位点
GND	供电网络铺铜	在天线禁铜区外规划供电/接地铜面
VDD_2V5	供电网络铺铜	在天线禁铜区外规划供电/接地铜面
VIN	供电网络铺铜	在天线禁铜区外规划供电/接地铜面
GND	供电走线加宽	按实际电流和回路阻抗加宽供电线

位置 / 网络	板级问题	下一动作
VDD_2V5	供电走线加宽	按实际电流和回路阻抗加宽供电线
VIN	供电走线加宽	按实际电流和回路阻抗加宽供电线

复核顺序

1. 解压handoff.zip并核对checksums.json。2. 打开index.html查看总装、电路和运行。3. 用立创专业版导入native/project.epro2，核对原理图、PCB和DRC。4. 用CAD软件打开assembly.step，检查孔位和器件包络。5. 按README.md运行rebuild-target.py重建应用，使用target/combined.hex烧录。6. 测量VDD、PGOOD、采样和BLE电流，更新受影响模型后重新联合验证。

采用的建模条件

• MCU 状态电流未实测：idle/sample/TX 按任务声明的包络；真实值需在 2.5 V 下台架标定，本步不改变该模型。已保存的波形是名义仿真，不是测量。

• 夹持柔度按理想刚性边界处理（操作者指定）：15 mm 夹块的接触刚度、螺钉预紧和梁根滑移都未建模，属明确待验证项；名义波形先复用。

• 模块 E73-2G4M04S1B 带 32 MHz 与 32.768 kHz 晶振及 DEC 去耦；本适配器仍故意用内部 LFRC（RC_CTIV=16 / TEMP_CTIV=2 / 500 ppm）并记录校准，切 XTAL（NRF_SDH_CLOCK_LF_SRC=1、ACCURACY=0）作为后续改进项。

• 本板用 LDO，模块 DCDC 不启用（POWER_CONFIG_DEFAULT_DCDCEN=0）。模块是否带 DC/DC 电感、启用后到底省多少，本步未核，因此不给任何量化收益估计。

• LTC3588-1 的 D1/D0 由板上硬连线为 GND / VIN2，得到 VOUT=2.5 V；两脚均不与 MCU 相连，固件不驱动任何选压引脚（上一版曾计划驱动 P0.05/P0.06，按实际连线已删除）。

• PGOOD 接模块物理焊盘 27（P0.11）且高有效；其实测翻转点是否高于 2.3 V 起动准入线尚未测量。

• SAADC 用内部 VDD 通道、增益 1/6、内参 0.6 V、12 位，因此满量程 3.6 V、1 LSB = 0.879 mV，VDD 读数即 3600*raw/4095；该换算需台架单点标定。

资料来源与复现索引

来源	地址 / 文件	使用位置
ADI LTC3588-1	https://www.analog.com/media/en/technical-documentation/data-sheets/35881fc.pdf	引脚、外围电容、输出档位、PGOOD
Ebyte E73手册	https://www.ebyte.com/downpdf/239.html	引脚表、17.5×28.7×2.6 mm与天线区域
Ebyte E73原理图	https://www.ebyte.com/pdf-down/2316.html	模块晶振与DEC去耦
Nordic nRF52832 PS1.9	https://docs-be.nordicsemi.com/bundle/nRF52832_PS_v1.9/raw/resource/enus/nRF52832_PS_v1.9.pdf	SAADC VDD通道、TEMP、RTC及电源
Nordic SDK17.1.0	target-source/build-apparatus.json	本地固定构建链、实际编译单元与参数
原生库与器件参数	native/geometry.json；native/bom.csv	位置、封装包络、高度及来源
原参考执行	input.json；timeline.json；qualification.json	来源候选、不可变波形引用与独立检查

关键文件

文件	用途
native/project.epro2	可编辑原理图与PCB
assembly.step / assembly-readback.json	装配与实体检查
timeline.json / waveform.svg	统一时间轴与来源引用
target-source/ / target/	目标源码、构建参数、ELF/HEX及内存读回
target-mapping.json	主机与目标差异
input.json / qualification.json	冻结输入与检查快照
checksums.json	交付文件摘要

设计理由

坐标系按合同取：x 为悬臂自由段 0..90 mm，y 为梁宽 0..30 mm，z 以压电片底面（基片底）为 0；夹块占 x=-15..0，不改变自由长度。梁占 z=0..0.4（0.2 基片 + 0.2 PZT）。已保存的名义波形由 CAD 生成器直接消费：取 LTspice 的 spring / coupling 两个节点之差除以刚度，得到峰值位移 3.284944755 mm。净余隙 2.0 mm 是在这个峰值之外的余量，所以底座顶面必须落在 z = -3.284944755 - 2.0 = -5.284944755 mm，4 mm 厚的底座实际占 z=-9.284944755..-5.284944755 mm；支柱从底座顶面 -5.284944755 mm 伸到 PCB 底面 z=3 mm，跨 -5.284944755..3 mm。PCB 取 50x32x1.6 mm，放在 y=35..67 mm 的侧区——刚好是合同下限 y >= 梁宽 + 5 mm = 35 mm；侧置之后梁的离面摆幅（含峰值 3.28 mm）永远不扫板面，这是不把板放到梁上方的理由；x=20..70 mm 避开夹块（x<=0）并在 90 mm 自由段上居中；四角 3.2 mm 孔落在 50x32 板框内。固件侧沿用

固定参考仿真已通过的时序常量（1.5 s 保持、0.8 s 帧、SAMPLE 11 ms、TX 4 ms、帧能量约 51 uC）——这是已经通过验收的仿真结果，不是实测。目标程序保留这套常数与 checksum 语义，但发送实现与参考不同构：参考是 4 ms 数字帧，目标是 BLE 广播事件（最小非连接间隔 20 ms、首事件 0..10 ms 随机延时、以 ADV_SET_TERMINATED 结束并有 40 ms 上限），所以不能称为完全复刻。目标另把常量 2500 换成实测温度、新增 SAADC 的 VDD 测量与 PGOOD 观测；VDD/PGOOD 只写状态位、只决定这一帧是否发，绝不参与排程：参考程序已证明电源阈值进排程会让耦合不动点周期 2 振荡、12 次迭代不收敛。PMIC 的 D1/D0 是板上硬连线（D1=GND、D0=VIN2），不与 MCU 相连，所以固件不提供任何选压 GPIO，只在板级头文件里把它记为装配事实。