
01 结论与工程身份

Conclusion, Scope & Design Identity

本版结论

P01 摩擦纳米发电无线传感节点候选：固件事件与交付版本 PASS，源绑定时序契约 v3 全项 PASS；供能链与 PCB 连接 FAIL，板级、结构、原理图与源域 UNEVALUABLE；物理未测，原采用版保留。


设备首版任务：在规定名义机械输入下积能，人工接通 MCU，建立 BLE 连接，周期采样并由 PC 解码；保留原始电容数据与人工操作边界。



身份	内容
候选	SC-e8f2f2e5b6b4709a69cfbe332fca9e76351764aa11e7a988382e31e2a066d4d9
已采用版	SC-4c0da605a4238a3c9d5b5fca8162b7a24e560c8a6a84ef43bcd40339ef771292
原始设计 owner	pi-chat-b47a35e335bc68d4
来源	当前候选冻结文件、选定原生作业与独立检查

02 CAD 尺寸、视图与安装接口

Geometry & Interfaces




项目	当前值
整机外包络	168 × 187.5 × 20 mm
PCB	40 × 70 × 1.6 mm
背板	150 × 100 × 2 mm
活性层	100 × 100 mm；铜/PTFE/PI：50/50/50 μm
名义运动	10 mm，5 Hz
装配检查	待核实；见本版 geometry_fit 检查

CAD 外形 168×187.5×20 mm 为重建包络，不是原始 CAD。

- PCB 与 CAD 板框均为 40×70 mm。
- 安装孔对应与 PCB↔CAD 变换缺失。
- 接口：SWD、传感 4P、TENG 输入 4P。

03 装配组成与工作原理

Assembly & Working Principle




项目	当前值
整机外包络	168 × 187.5 × 20 mm
PCB	40 × 70 × 1.6 mm
背板	150 × 100 × 2 mm
活性层	100 × 100 mm；铜/PTFE/PI：50/50/50 μm
名义运动	10 mm，5 Hz
装配检查	待核实；见本版 geometry_fit 检查


装配包络含 38 部件，运动间隙按 10 mm 行程假设，缺原生高度。

- 四角导轨与回位弹簧为占位几何。
- 缺 3D 高度与放置变换，无公差数据。

04 电气架构与 PCB

Electrical Architecture & Board





功能定位	器件	说明
1 采能端子与提取变压区	J1, T1, D2	实际坐标（本版 mil→mm）：J1 x≈2.4–10.0 / y≈34.2；T1 x≈1.8–9.0 / y…
2 储能与供能调节区	D1, DZ1, C9, C2, U3, R3, J2, U4, L1, C5	D1 x≈10.2–16.7 / y≈24.7–27.6；DZ1 x≈18.2–20.5 / y≈21.4–2…
3 峰值检测与开关驱动区	R1, C1, R2, U5, Q1, R6	R1 x≈13.2–15.2 / y≈5.0–6.2；C1 x≈13.3–15.2 / y≈7.3–8.5；R…
4 单稳触发整形区	U6, C13, R8	U6 x≈29.0–39.6 / y≈29.2–36.8；C13 x≈29.7–31.6 / y≈27.4–2…
5 主控、调试与去耦区	U1, C3, C4, C6, C7, C8, C10, C11, J3	U1 x≈29.7–36.4 / y≈43.5–50.5；C3 x≈28.6–30.5 / y≈41.3–42…
6 时钟-天线区	Y1, C12, AE1	Y1 x≈15.6–20.0 / y≈58.1–61.8；C12 x≈16.8–18.7 / y≈65.5–6…
7 传感前端与接插件区	U2, J4, R7, R4, R5	U2 x≈21.0–24.7 / y≈57.6–61.8；J4 x≈1.0–11.4 / y≈42.3–45.…

DRC：52 处间距问题；50 处连接问题。原生板图与完整回执随交付包提供。

05 电路连接与完整性

Native Circuit Connectivity

同版网表重排：保留原生符号、器件身份、引脚与 NC；组内导线直接连接，跨功能组使用命名接口。

回路	器件	说明
采能输入与整流/提取变压器	J1, D2, T1, D1	电流入口：J1.1=teng_terminal_pos → D2 阳极(2)/阴极(1) → 网络 teng_rect；J1.2=GND，是整流与开关回流的实际参…
储能轨、钳位与 1.8 V 供能	C2, C9, DZ1, U3, R3, J2, U4, L1, C5, C10	storage_rail 实际节点：D1.1(组1注入) | C2.1(220 µF/16 V)+C9.1(10 µF) 储能 | DZ1(AZ23C5V1 双齐…
峰值检测、施密特整形与单稳触发	R1, R2, C1, U5, U6, C13, R8	检测链实际导线：teng_rect（跨组，组1）→ R1 1 MΩ(1→2) → pd_node；pd_node 由 R2 10 kΩ(1→2 GND) 与 C1…
栅驱动与提取开关	Q1, R6	sece_pulse（跨组，来自组3 U6.6）→ R6 100 kΩ(1→2)=sece_gate → Q1(CMN3160M) 栅极 pin1；Q1 pin2…
主控、时钟、去耦与调试/天线	U1, Y1, AE1, C11, C12, C3, C4, C6, C7, C8, J3	电源：U1(nRF52832-QFAA) pin13/36/48=supply_1v8（跨组，组2），pin31/45/49(EP)=GND；内部电源去耦实连：p…
电容传感前端与传感接插件	U2, J4, R7, R4, R5	电源与总线：U2(AD7156) pin2(VDD)=supply_1v8（跨组，组2）、pin1/11=GND；pin9(SCL)=sensor_scl、pin…

完整性检查	结果
器件	39
引脚	172
原生网表与绘图网表	逐引脚一致
图中导线	每个局部网络均连接真实端点
完整连接图	见后部 A1 总图及 A3 回路附图
网表身份	1d4ed6e3212e58183f161222387b849e22fdd6c4d2e79e6be64d2004c9bb1366

完整逐组说明与 Pi 工程解释见后部“专业设计说明”；原始作者 JSON 随包交付。

06 固件配置与运行条件


Firmware Configuration & Conditions

配置	当前值	源码位置
广播间隔	300×0.625 ms = 187.5 ms	project-fw-s132/main.c / APP_ADV_INTERVAL
策略窗口	1125 ms / 5000 ms，窗口 6 次事件	project-fw-s132/app_policy.h / APP_POLICY_BURST_MS
连接间隔	100–200 ms（80/160 单位×1.25 ms）	project-fw-s132/main.c / MIN_CONN_INTERVAL
采样周期	5000 ms，单次一个未决请求	project-fw-s132/app_policy.h / sample_period_ms
突发上限	每策略周期至多一次突发	project-fw-s132/app_policy.c / app_tick

- 人工接通后策略才放行射频，上电不会自动开始广播。
- 未连接时每个 5000 ms 周期只放行一个 1125 ms 突发，窗口到期即关射频，不是断链。
- 连接后按 5000 ms 节拍单发采样，回调用连接纪元与请求号双绑。
- 队列满、RDY 未就绪与断线都不推进结果，旧纪元回调一律拒绝。

07 固件交互时序 1


Source-bound Interaction Sequence



时序按事件先后绘制。每条消息的触发条件、源码函数和哈希记录在 sequence.json。

08 固件交互时序 2


Source-bound Interaction Sequence



时序按事件先后绘制。每条消息的触发条件、源码函数和哈希记录在 sequence.json。

09 固件交互时序 3

Source-bound Interaction Sequence



时序按事件先后绘制。每条消息的触发条件、源码函数和哈希记录在 sequence.json。

10 供能模型与积分口径

Power Model & Energy Ledger

观测量	结果 / 单位
初始储能	1.9404 mJ
最终储能	0.0096824168 mJ
储能变化	-1.9307176 mJ
源端输出积分	3.784627 mJ
SECE 到储能积分	0.14643279 mJ
储能泄漏积分	0.02410744 mJ
负载端有符号积分	2.0512985 mJ
负载电荷	912.08506 µC


积分使用全部原始 RAW 采样；Iload 由实际求解网表 PWL 插值。电压、电流、时间采用 SI 单位。SECE 为声明的平均包络。

人工接通节点最低 -1315962.2 V，共 6 个负电压样本。负载端有符号能量用于排查模型；本版效率留空，待接通/负载模型修复。


11 供能波形与设计问题

Native Waveforms & Findings

储能电压



供电范围观察量



- 储能电压由 4.2 V 变为 0.296685 V；稳压输出最低 0.133508 V。
- 实际 PWL 共 672 点；电荷积分 912.085 µC。
- 接通节点有 6 个负电压样本；保留全部采样和有符号积分，效率暂缺。
- 平均 SECE 包络、器件规格与实装驱动链的适用性列入后续工程核对。

12 独立验收与后续工程

Independent Validation & Engineering Work

工程门	状态	验证范围
板级与固件接口	待核实	native board and firmware interfaces
同版本交付	已通过	current source and selected worker inputs; immutable review manifest
固件事件逻辑	已通过	exact validated firmware input reuse
机械与装配	待核实	original independent native review on identical saved EDA/CAD inputs
PCB 连接与 DRC	需修复	original independent native review on identical saved EDA/CAD inputs
供能与任务负载	需修复	fixed nominal/manual-admission load and actual native transient; source calibration pending
原理图 / 器件 / 引脚	待核实	original independent native review on identical saved EDA/CAD inputs
采能源与模型	待核实	original source calibration and SECE applicability

物理验证：未进行。当前待处理：板级与固件接口：待核实；机械与装配：待核实；PCB 连接与 DRC：需修复；供能与任务负载：需修复；原理图 / 器件 / 引脚：待核实；采能源与模型：待核实。

- 打开 SC-e8f2f2e5… 与本报告随附的同版工程包及其 manifest 入口，核对八门回执与 qualification。
- 按 R4/R5 空网络补全传感 I2C 支路，重跑原生 DRC 取证。
- 收敛储能与负载一致性后重发 SPICE 链输入并复检供能门。
- 补 CS-TENG、SECE 与稳压器实测参数，再重做源域检查。

13 报告作者、来源与交付检查

Authors, Provenance & Required Delivery Checks

作者	原 Pi owner	内容身份
power	pi-chat-0fe155a873295087	6626ce58623ba7af275b348989a3cabf663984b3e22bfdc89ca5973a100f8114
firmware	pi-chat-62d401bd5fa78a8d	9d8a77cc1f422c565e67b3d6c70c7779c1e40e5683817277bd329fba2717d56a
lead	pi-chat-050766187db5de0d	3198f87398cc8cfcb8d4bd93e0f49d5f5c2666f87a4d2a4de23f151ae8f5c461

- 图中全部器件、引脚、网络和 NC 与冻结 readback 一致。
- 固件时序包含启动、采样、通知、失败与断线恢复，每条绑定当前源码位置。
- CAD视图、PCB标注与当前几何/原生坐标对应。
- 波形与能量积分使用当前选定 RAW；异常采样完整保留。
- 简版8页与技术详报均绑定本 System Commit。
- 发布交付包前，服务重新校验报告、作者、候选和输出哈希。

报告文件、图表 JSON、源码定位、来源索引与原生工程均随交付包提供。

14 同版文件索引 1

Complete Candidate File Index

文件路径	SHA-256 前16位
P01-first-version-report.md	6e10a7459595dc9b
assembly.json	5ec53e96fb4be72b
contract.json	f0054ee83eb7526a
delivery/CURRENT-REVIEW.md	a7cf8c5df22be144
delivery/UNVERIFIED.md	3f14e9ba847fa686
delivery/fullchain-recipe.json	4b79d9eba8c3e4c7
delivery/manifest.json	f2ce3d3f2030c9b3
delivery/metadata-history/cc4c57864462e311faed1c48bc4d57d50b17fdb649177e1b47e414a5623dcc5c-native-report.json	cc4c57864462e311
delivery/metadata-history/e6f7c72700dba6c54913cfcd45bc40a538d7cfcc44bc42d6b18f2f32e7638f9d-manifest.json	e6f7c72700dba6c5
delivery/metadata-history/f3ba461d82ec5fc0b6bae30c45582284b43950dfa3377faef79706d079c1c2e8-native-report.json	f3ba461d82ec5fc0
delivery/metadata-history/f4b53bba469a1b754c19b36c42a2c48c71744288fec01547136989b29a85502b-manifest.json	f4b53bba469a1b75
docs/BOM-interfaces.md	cddef76240e1b8b7
eda-receipts/eda-0d6e01c58ac3b227da05.json	96b385ec8329be38
eda-receipts/eda-1050598ef028d048773a.json	9fc0c77f047c4529
eda-receipts/eda-2cdc44644631943db3fe.json	3dea7505fd308033
eda-receipts/eda-33fea4bd540fcc4b3b8b.json	768034363e6c8012
eda-receipts/eda-3a0a7f24aa7bbfea101c.json	5fe957112e333fe4
eda-receipts/eda-52c052c49b62fa93d2c7.json	cf67da65e6d6d334
eda-receipts/eda-6ac08c829bd9e312275d.json	b5bd74d59c0a301c
eda-receipts/eda-71eb5bebfd8660d0959f.json	341ea60cd5cda5ea
eda-receipts/eda-76f063fb2d1e2be94034.json	7e44ff70a6861b6c
eda-receipts/eda-969f5773911191a58784.json	f89612b2c4216327
eda-receipts/eda-a2d9dc1fee2d2338212c.json	14c6208cf7ddd465
eda-receipts/eda-a34adadb4c70489cc73b.json	9d6632c03088c360
eda-receipts/eda-abc95ffd97d82ddbf132.json	5313e0484d648a11

15 同版文件索引 2

Complete Candidate File Index

文件路径	SHA-256 前16位
eda-receipts/eda-bc388a266f688101a997.json	25645a359a970804
eda-receipts/eda-be5d8728cea6b6415e54.json	95fad0758aeabf48
eda-receipts/eda-bf706c92d27a85c4a483.json	b034003ab5ccc4fa
eda-receipts/eda-deda9094210e69487a06.json	0c704fa343959fd1
eda-receipts/eda-e6ab8e392241f919df1b.json	6b9a266198d8f13e
eda-receipts/eda-ea6e2280f9223dece80c.json	17d03adccd9fe3dc
eda-receipts/eda-f687e00a25afa58a8d93.json	c6d0be56ace7cf5f
interfaces/firmware.json	f737932167246b62
interfaces/power.json	b2d8bb4a10535542
native-report.json	7316ab26156957ea
project-cad/project.json	fbaf09c4c07ed8cf
project-cad/teng_assembly.py	a8aed3bb26235802
project-chain/chain_joint.cir	0d8dcd265bcca32a
project-chain/gen-chain-load-r5.py	d33e4fdc777b0752
project-chain/interface-params.json	e05613709720dd9d
project-chain/load-timeline.json	cb0ea34c1014c949
project-chain/project.json	de4cb484de6057f6
project-fw-s132/ad7156_nrf.c	5849b69139af070c
project-fw-s132/ad7156_nrf.h	19f133d52d223f36
project-fw-s132/app_policy.c	e815763e3367f427
project-fw-s132/app_policy.h	e73f4fe5381e8ce5
project-fw-s132/main.c	a514a56030b5faf9
project-fw-s132/project.json	33742a093e6bdb40
project-fw-s132/sdk_config.h	849fbf071e2d8259
public-interface-facts-20261014/firmware-events.json	e4df51568484f480
public-round3-facts-20261014/FINAL-INDEX.json	5e4cd1e445e568ef
public-round3-facts-20261014/PCB1.epcb2	77d8da54226a6453

16 同版文件索引 3

Complete Candidate File Index

文件路径	SHA-256 前16位
public-round3-facts-20261014/drc-readback.json	de8117f8e72ac443
public-round3-facts-20261014/independent-reviews/board_firmware_interfaces.json	2ff434e096faa8c5
public-round3-facts-20261014/independent-reviews/firmware_event_logic.json	1b25d198c9c4de0b
public-round3-facts-20261014/independent-reviews/geometry_fit.json	96f80d6e849bdf2e
public-round3-facts-20261014/independent-reviews/interfaces.json	97918090c8719b1a
public-round3-facts-20261014/independent-reviews/joint-model-review.json	6c726665c1b9141a
public-round3-facts-20261014/independent-reviews/pcb_connectivity_drc.json	4034af9b6573cb25
public-round3-facts-20261014/independent-reviews/power_load_chain.json	4e37d83f50ac3e04
public-round3-facts-20261014/independent-reviews/schematic_bom_pins.json	fb95737f135bed2e
public-round3-facts-20261014/independent-reviews/source_domain.json	47318e2c8b62dcc6
public-round3-facts-20261014/interfaces.json	fc5538ddc252bd87
public-round3-facts-20261014/manufacturing/P01-round3-Gerber.zip	f3dd8d25d7f13e2a
public-round3-facts-20261014/manufacturing/export-receipt.json	67d8873c0b1a61df
public-round3-facts-20261014/native-parts-readback.csv	8f20626b67e04971
public-round3-facts-20261014/native-project/BF-Literature-P01-Native-20261012.eprj3	7e325475627a40c4
public-round3-facts-20261014/native-project/eprj3-intro.md	aa51d38bb0c3cc0f
public-round3-facts-20261014/native-project/pcb/PCB1.epcb2	77d8da54226a6453
public-round3-facts-20261014/native-project/sch/Schematic1/P1.esch2	7c88660f33e0c31e
public-round3-facts-20261014/native-project/sch/Schematic1/Schematic1.ecfg	f1024361204d7112
public-round3-facts-20261014/native-readback.json	1b13049d258f403b
public-round3-facts-20261014/pcb-readback.json	2d19f000b28263c3
public-round3-facts-20261014/schematic-readback.json	f1606ccb914b34f0
receiver/ble_backend.py	97a6270f2cd14d96
receiver/frame.py	ed8d27ceda967cd2
receiver/pipeline.py	d23571dcbd646a2e
receiver/receiver_gui.py	a37df24554fe76aa
receiver/test_ble_backend.py	8f1ee198e9b2443c

17 同版文件索引 4

Complete Candidate File Index

文件路径	SHA-256 前16位
receiver/test_frame.py	f0ff803835f7ec0b
receiver/test_receiver_boundary.py	f53256624465b62a
round3/chain-crosscheck.json	1c731d17e5356197
round3/chain-revision.md	d819c189f96aaf73
round3/coverage-matrix.md	59e86f85b10d40cc
round3/delivery-pointer-fix.md	eb804340d2ab6cfe
round3/gen-chain-load-r3.py	3b7cbc483ec15dcd
round3/history/P01-first-version-report-initial.md	804d2bec87d49612
round3/history/coverage-matrix-initial.md	6e1e40318ee28196
round3/候选计划.md	b6b838b07d78010f

18 专业设计说明 1

Pi-authored Circuit & Energy Notes

采能输入与整流/提取变压器

电流入口：J1.1=teng_terminal_pos → D2 阳极(2)/阴极(1) → 网络 teng_rect；J1.2=GND，是整流与开关回流的实际参考地。

采能输入与整流/提取变压器

teng_rect 是 T1(LPR6235-123QMRC) pin1 的原边节点；T1 pin2=sece_primary_sw 经跨组接口 sece_primary_sw 接 Q1 漏极（组4）；T1 pin4=GND。

采能输入与整流/提取变压器

副边 T1 pin3=sece_secondary → D1 阳极(2)，D1 阴极(1)=storage_rail（跨组接口 storage_rail → 组2）。

采能输入与整流/提取变压器

按冻结网表的真实拓扑，本版是“端子-串联二极管-原边-开关-地 / 副边-串联二极管-储能轨”的开关电感提取路径；网表中不存在二极管桥的四个二极管，D1、D2 均为 US1M(1 kV/1 A)。

采能输入与整流/提取变压器

sece_primary_sw 在冻结网表上没有任何 RCD 缓冲或钳位元件（DZ1 只钳 storage_rail），属本版实际缺件。

采能输入与整流/提取变压器

保留真实空脚：J1.3、J1.4 无网络（NC）。

储能轨、钳位与 1.8 V 供能

storage_rail 实际节点：D1.1(组1注入) | C2.1(220 µF/16 V)+C9.1(10 µF) 储能 | DZ1(AZ23C5V1 双齐纳) pin1、pin2 → storage_rail，pin3=GND（唯一实际钳位） | U3.2 感知 | U4.2(VIN)。

储能轨、钳位与 1.8 V 供能

人工接通边界：U3(TPS3840DL40) pin3=GND、pin2=storage_rail、pin1=buck_enable；R3 100 kΩ 从 storage_rail(1) 上拉到 buck_enable(2)；J2.1=buck_enable、J2.2=buck_en，短接 J2 才把使能送到 U4。这是声明 manual_admission 的硬件落点。

储能轨、钳位与 1.8 V 供能

供能：U4(TPS62840) pin4(EN)=buck_en，pin7=buck_sw → L1(2.2 µH) pin1，L1 pin2=supply_1v8；U4 pin1/3/5/6=GND；输出 C10 10 µF(1→supply_1v8,2→GND)、C5 100 nF(1→supply_1v8,2→GND)。

储能轨、钳位与 1.8 V 供能

跨组接口（有名字的网络）：storage_rail → 组1 D1.1 与组3 U5.5/U6.13,11,5,3 及 R8.2；supply_1v8 → 组5 U1.13/36/48、组6 U2.2 与 R7.1/R4.1、组5 J3.1；组内 buck_sw 为 U4↔L1 局部网络。

19 专业设计说明 2

Pi-authored Circuit & Energy Notes

储能轨、钳位与 1.8 V 供能

保留真实空脚：U3.4、U3.5 无网络（NC）。

峰值检测、施密特整形与单稳触发

检测链实际导线：teng_rect（跨组，组1）→ R1 1 MΩ(1→2) → pd_node；pd_node 由 R2 10 kΩ(1→2 GND) 与 C1 1 pF(1→2 GND) 构成峰值检测节点，并与 U5.2(A) 直连。

峰值检测、施密特整形与单稳触发

整形：U5(SN74AHC1G14) pin5(VCC)=storage_rail（跨组，组2）、pin3=GND、pin2=pd_node、pin4(Y)=sece_trigger；pin1 无网络（NC）。

峰值检测、施密特整形与单稳触发

单稳：sece_trigger → U6(CD4098BMT) pin4(+TR1)；U6 pin5(-TR1)=storage_rail、pin3(RESET1)=storage_rail、pin8/12/14=GND、pin11/13/16=storage_rail；定时网络 pin1(CX1)=mono_cx、pin2(RXCX1)=mono_rx，由 C13 100 nF(1→mono_cx,2→mono_rx) 与 R8 100 kΩ(2→storage_rail,1→mono_rx) 实连；输出 pin6(Q1)=sece_pulse（跨组接口 → 组4）。

峰值检测、施密特整形与单稳触发

第二路单稳与未用引脚保留真实空脚：U6.7、U6.9、U6.10、U6.15 无网络（NC），本版无任何导线连到这些引脚。

栅驱动与提取开关

sece_pulse（跨组，来自组3 U6.6）→ R6 100 kΩ(1→2)=sece_gate → Q1(CMN3160M) 栅极 pin1；Q1 pin2(S)=GND，pin3(D)=sece_primary_sw（跨组，接组1 T1.2）。

栅驱动与提取开关

实际主电流路径：teng_rect → T1 原边(1→2) → sece_primary_sw → Q1(D→S) → GND，经 T1.4 与 GND 闭合。

栅驱动与提取开关

本组只有栅极串联电阻，无栅极下拉/关断加速元件，也无原边吸收网络；Q1 为 600 V 器件，而声明 TENG 开路幅度约 720 V pp（参数源自述未做降额），属后续工程修订项，不在报告中改写连线。

主控、时钟、去耦与调试/天线

电源：U1(nRF52832-QFAA) pin13/36/48=supply_1v8（跨组，组2），pin31/45/49(EP)=GND；内部电源去耦实连：pin1 mcu_dec1-C3 100 nF，pin32 mcu_dec2-C4 100 nF，pin33 mcu_dec3-C6 1 µF，pin46 mcu_dec4-C7 1 µF，pin47 mcu_dcc-C8 1 µF（各电容另一端=GND）。

20 专业设计说明 3

Pi-authored Circuit & Energy Notes

主控、时钟、去耦与调试/天线

时钟：pin34(XC1)=xtal_hf_a、pin35(XC2)=xtal_hf_b；Y1 32 MHz(1→xtal_hf_a,3→xtal_hf_b,2/4→GND)，C11 12 pF(xtal_hf_a→GND)、C12 12 pF(xtal_hf_b→GND)。

主控、时钟、去耦与调试/天线

射频：pin30(ANT)=ant_rf → AE1(2450AT18A100E) 天线 pin1，AE1.2=GND；本版无匹配网络元件。

主控、时钟、去耦与调试/天线

跨组接口（有名字的网络）：sensor_sda(U1.38)、sensor_scl(U1.39) → 组6 U2.10/U2.9；storage/supply 双向引用见组2说明。

主控、时钟、去耦与调试/天线

调试口：pin25(SWDCLK)=swd_clk → J3.3，pin26(SWDIO)=swd_io → J3.2，J3.1=supply_1v8，J3.4=GND。

主控、时钟、去耦与调试/天线

保留真实空脚：U1.2–12、14–24、27、29、37、40–44 全部无网络（NC）。

电容传感前端与传感接插件

电源与总线：U2(AD7156) pin2(VDD)=supply_1v8（跨组，组2）、pin1/11=GND；pin9(SCL)=sensor_scl、pin10(SDA)=sensor_sda（跨组 → 组5 U1.39/U1.38）。

电容传感前端与传感接插件

传感通道实连：pin6(EXC1)=sensor_exc1→J4.2，pin5(EXC2)=sensor_exc2→J4.4，pin4(CIN1)=sensor_cin1→J4.1，pin3(CIN2)=sensor_cin2→J4.3，传感器经 J4 与 CDC 直连。

电容传感前端与传感接插件

就绪中断：pin7(RDY)=cdc_rdy1，R7 1 MΩ(1→supply_1v8,2→cdc_rdy1) 实连上拉。

电容传感前端与传感接插件

实际缺线（半装电路）：R4 100 kΩ 仅 pin1 接 supply_1v8、pin2 为空网络；R5 4.7 kΩ 仅 pin2 接 GND、pin1 为空网络；两者之间在该版网表与 PCB 网络中不存在任何网络连接（空网络名，非绘图省略），因此预期的 I2C 上拉/分压支路实际断开，与原生 DRC 的 50 处 Connection Error 一致。

电容传感前端与传感接插件

保留真实空脚：U2.8 无网络（NC）。

21 专业设计说明 4

Pi-authored Circuit & Energy Notes

供能解释

求解输入与本版 RAW：power 作业 eng-2cf474f68315a9d8，consumed_sources 仅 project-chain/chain_joint.cir（sha 0d8dcd265bcca32a9e37167dc27a07c2dbc9f3eb24333dba176798352b2b714c），project_sha256 db0d16dee1248d80dcf4aef2a690bb8e83333fa664614800883cae4c69574caf；实读轨迹 165130 点、13 变量、raw_sha256 0f9c0c95fc39d287a55841c686370e8710f2182233a9a35da543a327a84740bd，时间跨度 1e-11…16.001 s（1 ms 时基，16001 ticks，t=0 为声明的人工接通 Sman）。

供能解释

储能轨电压：声明初值 4.2 V，本次 RAW 读到 v(storage_rail) 由 4.199999999940137 V 落到 0.2966849698582461 V，即窗口内储能被声明负载抽空；事件节拍检查 advertising/connection/sampling 均为 true，说明事件本身按声明序列发生，问题在能量收支而非事件缺失。

供能解释

负载积分与一致性：曲线负载电荷 0.0009120850588268295 C，声明 0.0009117226890756307 C（差约 +3.6e-7 C）；负载点 672 而声明窗口 664 点，load_binding.pwl_equal=false → 门 power_load_chain 记 FAIL，findings 明确列出“netlist load differs from the declared load witness” “load charge differs from timeline”。报告如实并列出两个数字，不做四舍五入掩盖。

供能解释

供电电压异常：minimum_supply_v=0.13350823643621074 V，远低于声明 1.8 V 工作电压（finding：supply falls below the declared operating voltage）。该值与声明稳压包络 supply_1v8=1.8×min(1, v(storage_rail)/4.0)（cold_start 4.0 V，η=0.85）在 storage 跌到约 0.297 V 时的结果同源，属负载窗口内储能耗尽的表观电压，不是独立测量值。

供能解释

MCU 轨异常：minimum_mcu_v=−1315962.1900000018 V，是本版最严重的数值伪像，只可能出自 t=0 人工接通瞬间 Sman(storage_rail→mcu_rail, Ron 0.5 Ω, PWL 边沿 1e-6 s) 的求解行为（finding：manual admission produces a negative MCU rail）。本轮数值一律不动，该异常的解释与修正归后续工程修订。

供能解释

声明参数（供能/负载/储能口径，来自接口参数文件，均标 origin=assumption）：储能 C=220 µF、初始 4.2 V、r_leak 4.2 MΩ；稳压 1.8 V/冷启动 4.0 V/η=0.85；负载折算 K=0.5042016806722689（I_store = I_1V8×(1.8/4.2)/0.85）；人工开关 Ron 0.5 Ω 且 manual_action_energy=0.0；时间基 1 ms、16001 ticks、t_stop 16.001 s；目标 CS-TENG C=1e-9 F、Voc 峰值 361.8 V（约 720 V pp）。这些是声明假设，非实测。

供能解释

模型适用范围 UNEVALUABLE：source_domain/model_applicability 列出 13 项未定项（CS-TENG 电容及行程依赖、整流二极管型号/Vf/恢复、SECE 开关型号与驱动、储能 ESR 与漏电、稳压器型号/压差/效率曲线、AD7156 转换电流与时间（仅声明）、nRF52832 收发电流曲线（仅声明）、真实链路协商的连接间隔、快速 SECE 开关时刻与占空、开关 Ron 与栅极驱动电荷、变压器/电感值与饱和、提取级二极管 vs 同步整流、实际提取路径串联电阻）；报告不给出这些项的数值。

22 专业设计说明 5

Pi-authored Circuit & Energy Notes

供能解释

实际电路与声明模型的差异：冻结原理图为“串联二极管 + 变压器/开关提取”（D2/T1/Q1/D1，无二极管桥），而接口参数文件自述其整流器是建模选择“2-diode with return path”，SECE 用平均包络电导 g_se_s=5e-5 S 且 sece.resolved=false；模型未包含实际存在的 U5/U6/R6/C13/R8 触发-驱动链，且声明的二极管 BV=1200 V 与实装 US1M(1 kV) 不一致。这些差异是报告的解释边界，不改连线。

供能解释

时序单位域不可合并：实际无线域 advertising 187.5 ms、connection 100–200 ms（取 100 ms 作最坏保持），策略域 app_policy 为 adv 5000 ms/conn 3000 ms，load_timing_policy_mismatch 状态 UNRESOLVED（只报告、未改固件）；报告不得把 5000 ms 策略值写成实际无线周期（该检查器读键已由 power 声明 v5 的 actual_radio_timing 恢复）。

电路结论

同版一致性基础：冻结原理图/PCB 的器件-引脚-网络对应 PASS（39 器件、172 引脚、differences=[]），故本报告的回路与网络引用均来自同版 readback；本报告只重排版面，未新增任何电气连接。

电路结论

本版实际连线问题（如实记录，不与后续修订混淆）：(1) 原生 DRC 本版实读 Clearance Error 52、Connection Error 50，pcb_connectivity_drc=FAIL；(2) R4(100 kΩ) 仅一端接 supply_1v8、R5(4.7 kΩ) 仅一端接 GND，二者另一端均为空网络且彼此无网络连接 → 传感 I2C 上拉/分压实际未接通；(3) sece_primary_sw 无原边缓冲/钳位；(4) 保留的真实空脚：J1.3/J1.4、U1.2–12/14–24/27/29/37/40–44、U2.8、U3.4/U3.5、U5.1、U6.7/9/10/15（报告中不作连线补全）。

电路结论

供能结论：power_load_chain=FAIL，四条 finding 为 netlist load 与声明负载窗口不一致、负载电荷与时间线不一致、供电低于声明工作电压、人工接通导致 MCU 轨负值伪像；source_domain 与 model_applicability=UNEVALUABLE（13 项未定参数）；sece_resolved=false（SECE 仅平均包络、单向），声明口径未放宽。

电路结论

几何结论：PCB 与 CAD 外形均为 40×70 mm、器件中心均在板框内（PASS），故 PCB 区域描述使用本版实测坐标（mil→mm）；native 3D 高度、PCB↔CAD 放置变换、安装孔对应关系仍 UNEVALUABLE，因此本报告不给出器件高度或装配尺寸。

电路结论

未做物理验证：无任何实测电流、效率、纹波或储能充放电曲线；全部能量数字来自声明参数与既有 RAW 检查（raw_sha256 0f9c0c95…，165130 点），physical 状态为 NOT_TESTED，报告不编造实验结果。

23 完整电路连接总图


Full Connected Schematic / Actual Cross-module Nets

所有跨功能组网络均用实际导线接入同名母线；黑点表示相连，无点交叉不连接。

24 电路附图 1 · 采能输入与整流/提取变压器

Native Symbols / Connected Frozen Netlist

采能输入与整流/提取变压器



器件：J1, D2, T1, D1


电流入口：J1.1=teng_terminal_pos → D2 阳极(2)/阴极(1) → 网络 teng_rect；J1.2=GND，是整流与开关回流的实际参考地。；teng_rect 是 T1(LPR6235-123QMRC) pin1 的原边节点；T1 pin2=sece_primary_sw 经跨组接口 sece_primary_sw 接 Q1 …

跨组同名端口相连；黑点为接点，无点交叉不连接；红叉为 NC，红圈为空网络。逐引脚清单见附件。

25 电路附图 2 · 储能轨、钳位与 1.8 V 供能

Native Symbols / Connected Frozen Netlist

储能轨、钳位与 1.8 V 供能



器件：C2, C9, DZ1, U3, R3, J2, U4, L1, C5, C10


storage_rail 实际节点：D1.1(组1注入) | C2.1(220 µF/16 V)+C9.1(10 µF) 储能 | DZ1(AZ23C5V1 双齐纳) pin1、pin2 → storage_rail，pin3=GND（唯一实际钳位） | U3.2 感知 | U4.2(VIN)。；人工接通边界：U3(TPS3840DL40) pin3=GND…

跨组同名端口相连；黑点为接点，无点交叉不连接；红叉为 NC，红圈为空网络。逐引脚清单见附件。

26 电路附图 3 · 峰值检测、施密特整形与单稳触发

Native Symbols / Connected Frozen Netlist

峰值检测、施密特整形与单稳触发



器件：R1, R2, C1, U5, U6, C13, R8


检测链实际导线：teng_rect（跨组，组1）→ R1 1 MΩ(1→2) → pd_node；pd_node 由 R2 10 kΩ(1→2 GND) 与 C1 1 pF(1→2 GND) 构成峰值检测节点，并与 U5.2(A) 直连。；整形：U5(SN74AHC1G14) pin5(VCC)=storage_rail（跨组，组2）、pin3=GND、p…

跨组同名端口相连；黑点为接点，无点交叉不连接；红叉为 NC，红圈为空网络。逐引脚清单见附件。

27 电路附图 4 · 栅驱动与提取开关

Native Symbols / Connected Frozen Netlist

栅驱动与提取开关



器件：Q1, R6


sece_pulse（跨组，来自组3 U6.6）→ R6 100 kΩ (1→2)=sece_gate → Q1(CMN3160M) 栅极 pin1；Q1 pin2(S)=GND，pin3(D)=sece_primary_sw（跨组，接组1 T1.2）。；实际主电流路径：teng_rect → T1 原边(1→2) → sece_primary_sw → Q…

跨组同名端口相连；黑点为接点，无点交叉不连接；红叉为 NC，红圈为空网络。逐引脚清单见附件。

28 电路附图 5 · 主控、时钟、去耦与调试/天线

Native Symbols / Connected Frozen Netlist

主控、时钟、去耦与调试/天线



器件：U1, Y1, AE1, C11, C12, C3, C4, C6, C7, C8, J3


电源：U1(nRF52832-QFAA) pin13/36/48=supply_1v8（跨组，组2），pin31/45/49(EP)=GND；内部电源去耦实连：pin1 mcu_dec1-C3 100 nF，pin32 mcu_dec2-C4 100 nF，pin33 mcu_dec3-C6 1 µF，pin46 mcu_dec4-C7 1 µF，pin4…

跨组同名端口相连；黑点为接点，无点交叉不连接；红叉为 NC，红圈为空网络。逐引脚清单见附件。

29 电路附图 6 · 电容传感前端与传感接插件

Native Symbols / Connected Frozen Netlist

电容传感前端与传感接插件



器件：U2, J4, R7, R4, R5

电源与总线：U2(AD7156) pin2(VDD)=supply_1v8（跨组，组2）、pin1/11=GND；pin9(SCL)=sensor_scl、pin10(SDA)=sensor_sda（跨组 → 组5 U1.39/U1.38）。；传感通道实连：pin6(EXC1)=sensor_exc1→J4.2，pin5(EXC2)=sensor_exc2…

跨组同名端口相连；黑点为接点，无点交叉不连接；红叉为 NC，红圈为空网络。逐引脚清单见附件。