ELEG2201 | 考试四板块复习

考试形式：闭卷；5 道题。教授照片提示关注下面四个板块。照片没有给出各板块题数或分值，不能把四板块理解为恰好四道题。

本资料按“识别表示 / 元件 → 写规则 → 逐步求解 → 反向检查”的顺序复习。它是一份独立的考试重点资料；四个重点以外的课程内容仍可查阅完整课程笔记。

四个板块与知识主线

1 | 数值表示（本资料 pp.2–4）

先确定进制与位宽，再进行补码编码、算术与溢出判断；浮点数先由指数域分类，再使用相应的数值公式。原课件 PDF pp.3–10。

2 | 逻辑化简（pp.5–6）

代数恒等式与 K-map 都保持原函数的真值。先正确建立 SOP/POS，再寻找能合并的项；用真值表核对化简结果。原课件 PDF pp.15–16,22–24,26–28。

3 | CMOS 实现（pp.7–8）

将输出为 0 的条件转为 NMOS 下拉网络，再建立互补 PMOS 上拉网络。串并联关系、反相与输入极性必须一起检查。原课件 PDF pp.17–20。

4 | Latch / Flip-flop 时序（pp.9–12）

先区分电平透明与边沿采样，再把多个元件按连接关系和时间事件组合分析；异步控制优先，串接 FF 同沿使用旧值。原课件 PDF pp.39–46。

闭卷复习方法

每个板块先遮住答案重做一例，再用边界情况检查：补码的最小 / 最大值、K-map 跨边界分组、CMOS 全 0 / 全 1 输入、时序中的保持段与异步清零。最后完成 pp.13–14 的五道自拟练习；题型用于检验掌握程度，不代表原考试题目或分值。

来源与标记

考查板块与闭卷信息：用户提供的 IMG_0036.HEIC 单张照片。知识依据：ELEG2201 - Lecture Notes - Volume 3.pdf（带课堂笔记）。文中的“课件 PDF p.”均指原文件页序；印刷页码 =PDF 页序 −2。“自拟”标记表示为训练规则而编写的新题或图，并非教授原题。

数值表示：补码与浮点数

01 | 位权、转换与补码解码

课件 PDF pp.3–7；照片第 1 板块

解题顺序：先确认进制、位宽、编码，再解释同一位串。“10000000” 并不自带正负含义；在 8 位无符号中是 128，在 8 位补码中是 -128。

位权展开适用于整数和小数；二进制小数从小数点右边起依次为 $2^{-1}, 2^{-2}, \ldots$。二进制与十六进制每 4 位一组，小数点两边分别向外分组，不足位置在外侧补 0。

十进制整数转二进制：反复除 2，余数倒读；小数部分反复乘 2，整数位顺读。有限二进制小数的最简分母只能含因子 2；其他数一般需要舍入。

补码表示负数：先将正的绝对值写成指定 n 位，逐位取反再加 1。解码负数可直接用最高位负位权，也可“无符号值减 2^n”。

$$x = \sum_i b_i 2^i, \qquad x_{2c} = -b_{n-1}2^{n-1} + \sum_{i=0}^{n-2} b_i 2^i$$

$$0 \le x_u \le 2^n - 1, \qquad -2^{n-1} \le x_{2c} \le 2^{n-1} - 1$$

$$x_{2c} = \begin{cases} U, & b_{n-1} = 0 \\ U - 2^n, & b_{n-1} = 1 \end{cases}$$

例题与应用

自拟例 1：8 位编码 -37。$37 = 00100101_2$，取反 11011010，加 1 得 $11011011_2 = DB_{16}$。反向核对 $219 - 256 = -37$。

自拟例 2：解码 BD_{16}。位串 10111101，无符号 189，8 位补码 $189 - 256 = -67$。

扩位：无符号前补 0；补码复制符号位。例如 $DB_{16} \to FFDB_{16}$（8 位 -37 扩为 16 位），不能补成 $00DB$。

辨析：原码为“符号 + 绝对值”，反码负数为正数逐位取反；两者均有正负零。补码只有一个零，8 位范围 -128 至 127。

易错点

最小补码 $10000000_2 = -128$ 的相反数 $+128$ 无法在同一 8 位有符号格式中表示。判断“是否可表示”必须先做范围检查；不是所有负整数都能装进任意位宽。

数值表示：补码与浮点数

02 | 补码加减与溢出：结果位串 $\neq$ 真实结果

课件 PDF p.8；照片第 1 板块

标准答题四步。（1）统一位宽与编码；（2）做普通二进制加法，减法改加减数的补码；（3）仅保留低 n 位并解释；（4）独立判断有符号溢出，报告真实和是否超出范围。

加法溢出：两个同号数相加，结果却异号；异号相加不会有有符号溢出。

减法溢出：$A-B$ 中 A、B 异号且结果符号与 A 不同。也可直接核对真实结果是否落入可表示区间。下式 s_A, s_B, s_R 分别为两个操作数和结果的符号位，V=1 表示溢出。

$$A - B \equiv A + \overline{B} + 1 \pmod{2^n}$$

$$V_{add} = \overline{(s_A \oplus s_B)}(s_R \oplus s_A), \quad V_{sub} = (s_A \oplus s_B)(s_R \oplus s_A)$$

8-bit operation	binary result	signed decode	overflow
$100 + 60$	10100000	-96	yes: true 160
$-100 - 60$	01100000	96	yes: true -160
$-37 + 20$	11101111	-17	no
$127 + 1$	10000000	-128	yes: true 128

例题与应用

自拟展开：$100 + 60$。 $01100100 + 00111100 = 10100000$；两个正数得到负号，发生溢出，即使没有最终进位也不能认为正确。

课件题勘误。 $-7A_{16} - 20_{10} = -142$，8 位装不下；低 8 位为 $01110010_2 = 114$。原页手写 113 错误，且 114 仅是回绕后的解释。$2A_{16} = 42$，其位串为 00101010，原页的 00100010 是 34。

闭卷自测（自拟）。 8 位 $-90 + (-50)$ 的真实和为 -140，保留低 8 位 01110100，解释为 116，溢出。16 位 -37 应写 1111111111011011。

易错点

carry-out 与 signed overflow 是不同判断。不要只写回绕值而漏掉溢出；也不要把整数越界和浮点 subnormal 混为一谈。混合十六进制与十进制的题尤其要标清每个操作数的进制。

数值表示：补码与浮点数

03 | IEEE 754：先分类，再解码；编码走逆过程

课件 PDF pp.9–10；照片第 1 板块

令 s 为符号位，E 为无符号指数域，$f=\sum_{i=1}^{p} b_i 2^{-i}$ 为小数域；偏置记为 B。指数域使用偏置表示，**不是补码**。Binary32：1/8/23 位，$B=127$；binary64：1/11/52 位，$B=1023$。规格化数隐藏前导 1；指数全 0 时没有这个 1。E_{max} 指指数域全 1 的整数值，分别为 255 和 2047。

E	f	value / class
$1\ldots E_{max}-1$	any	$(-1)^s(1+f)2^{E-B}$ normal
0	0	$+0$ or -0
0	$\neq 0$	$(-1)^s f 2^{1-B}$ subnormal
E_{max}	0	$+\infty$ or $-\infty$
E_{max}	$\neq 0$	NaN

	binary32	binary64
min positive subnormal	2^{-149}	2^{-1074}
min positive normal	2^{-126}	2^{-1022}
max finite	$(2-2^{-23})2^{127}$	$(2-2^{-52})2^{1023}$

例题与应用

自拟编码例：$-13.25 \to$ binary32。 $13.25=1101.01_2=1.10101_2\times 2^3$；$s=1$，$E=3+127=130=10000010_2$，fraction=10101 后补 18 个 0。

$$\boxed{1 \quad 10000010 \quad 10101000000000000000000} = C1540000_{16}$$

课件解码例： 1 10000001 110…0：$s=1, E=129, f=.75$，所以 $x=-1.75\times 2^2=-7$。

课件 subnormal 例： 1 00000000 000…1010 的小数域为 10×2^{-23}，所以 $x=-10\times 2^{-149}$。

编码检查表： 转二进制 $\to$ 规范为 $1.f\times 2^e \to E=e+B \to$ 填字段 $\to$ 反向代回。若题目指定舍入规则则遵守；不能把超出位数的尾数默默当作精确值。

易错点

binary32 的 subnormal 指数为 $1-B=-126$，不是 -127；无穷与 NaN 不属于 subnormal。此处讲字段与表示，不把课件未讲的浮点运算器算法或舍入模式列为已确认考点。

布尔表达式化简：代数与 K-map

04 | 代数化简与 SOP/POS 的互换

课件 PDF pp.15–16,22–23,26–28；照片第 2 板块

本资料 + 表示 OR，连写表示 AND，横线表示 NOT。等式化简必须对所有规定输入保持同一真值；可用真值表反查。

常用路线：去双重否定 →De Morgan 展开长反相线 → 提公因子 → 互补消项 → 吸收/共识去冗余。每一步保留括号和横线范围。

最小项对应输出 1 的一行：输入为 0 写反变量，为 1 写原变量。最大项对应输出 0 的一行：输入为 0 写原变量，为 1 写反变量。

$$A + AB = A, \quad A(A + B) = A, \quad A + \overline{A}B = A + B$$

$$A(B + C) = AB + AC, \quad (A + B)(A + C) = A + BC$$

$$\overline{AB} = \overline{A} + \overline{B}, \quad \overline{A + B} = \overline{A}\,\overline{B}$$

$$AB + A\overline{B} = A, \quad AB + \overline{A}C + BC = AB + \overline{A}C$$

$$ABC = 010: \quad m_2 = \overline{A}B\overline{C}, \quad M_2 = A + \overline{B} + C$$

$$F = \sum m(0, 3, 4, 6, 7) = \prod M(1, 2, 5)$$

例题与应用

自拟化简例 1。

$$F = \overline{A}B + AB + A\overline{B} = B + A\overline{B} = A + B.$$

自拟化简例 2。

$$(A + B)(A + C) = AA + AC + AB + BC = A + BC.$$

课件多层反相例。

$$\overline{\overline{X\overline{Y}}(\overline{Y} + Z)} = X\overline{Y} + \overline{\overline{Y} + Z} = X\overline{Y} + Y\overline{Z}.$$

实现衔接： SOP 可转为 NAND–NAND，POS 可转为 NOR–NOR。例 $F = AB + CD = \overline{\overline{AB}\,\overline{CD}}$，两层 NAND 实现，不是把每个 AND 简单改名成 NAND。

易错点

普通 SOP/POS 不要求每项都包含全部变量；规范形式才要求。删除共识项依据恒等式，不是“看起来不重要”。不要把布尔加法误当作整数加法：$1 + 1 = 1$。

布尔表达式化简：代数与 K-map

05 | K-map：跨边界分组、读项与 don’t-care

课件 PDF pp.23–24；照片第 2 板块；下图与练习为自拟

四步。(1) 按给定变量顺序把十进制最小项映射到格子；(2) 行列用 Gray 顺序 00、01、11、10；(3) SOP 圈 1、POS 圈 0，选 $1,2,4,8,\ldots$ 格矩形；(4) 读出组内不变变量，核对每个目标格均被覆盖。

跨左右/上下边界可以相邻，四角可以合组；对角不相邻。组可重叠，don’t-care 可按有利方式利用，但不必覆盖。确定的 0 不能混进圈 1 组。

自拟例： $F(A,B,C,D)=\sum m(0,2,5,7,8,10,13,15)$。行 AB、列 CD：

$AB\backslash CD$	00	01	11	10
00	1	0	0	1
01	0	1	1	0
11	0	1	1	0
10	1	0	0	1

四角：$\overline{BD}$

中心：BD

四角四格中 $B=0,D=0$ 不变，A、C 变化，得到 $\overline{BD}$。中心四格中 $B=D=1$，得到 BD。

$$\boxed{F=\overline{BD}+BD}=\overline{B\oplus D}$$

例题与应用

圈 0 读 POS。对某个 0 组，恒为 0 的变量以原变量写入和项，恒为 1 的变量写反变量；再把各和项相乘。与圈 1 读乘积项的规则相反。

自拟 don’t-care 例。 $F(A,B,C)=\sum m(1,3,7)$，$d=\sum m(5)$。把 5 当 1 可形成 $C=1$ 的四格组，得 $F=C$；若不用 X，则可写 $\overline{A}C+BC$，同样满足规定行但更复杂。

课件核对。 PDF p.24：$S_1=AB+AC+BC$；$S_0=\overline{AC}+\overline{B}C$。额外的 $\overline{AB}$ 已被覆盖，为冗余项。

易错点

“尽量圈大”之后仍要检查有没有遗漏的 1；不能为了大组吞入确定 0。XOR 也能画 K-map，只是棋盘格通常不容易合成大组。X 格不是必须为 1 的格子。

从逻辑表达式到 CMOS 电路

06 | NMOS / PMOS 与互补网络的基本规则

课件 PDF pp.17–20；照片第 3 板块

理想开关模型：在标准静态 CMOS 逻辑电平条件下，NMOS 的 gate=1 导通、gate=0 截止；PMOS 相反。更一般的开启条件看栅源电压，不能只看 gate 对地电压。

结构： PUN（pull-up network）由 PMOS 接到 V_{DD}；PDN（pull-down network）由 NMOS 接地；两网络在输出 Y 汇合。输出拉到哪条电源轨取决于哪条完整通路导通。

最容易错的反相： PDN 导通意味着输出被拉到 0。因此若 NMOS 网络的导通条件为 G，输出是 $Y = \overline{G}$，不能直接写成 G。

$$\text{NMOS}: V_{GS} > V_{TN}, \qquad \text{PMOS}: V_{GS} < V_{TP} < 0$$

gate	NMOS PDN	PMOS PUN	Y
NOT	A	A	$\overline{A}$
NAND	A series B	A parallel B	$\overline{AB}$
NOR	A parallel B	A series B	$\overline{A+B}$

例题与应用

串并联怎样解释。 NMOS 串联要求所有 gate 为 1，所以对应 AND；NMOS 并联只要一条支路导通，所以对应 OR。构造互补 PMOS 网络时，把串联与并联互换，gate 仍接同名输入。

对于 NAND：A=B=1 时两 NMOS 串联导通、两 PMOS 关闭，Y=0；其余任一输入为 0 都有 PMOS 上拉，Y=1。

对于 NOR：A=B=0 时 PMOS 串联导通、NMOS 关闭，Y=1；任一输入为 1 都能通过并联 NMOS 下拉，Y=0。

管数与反相器。反相器 2 管；2 输入 NAND/NOR 各 4 管。普通 AND/OR 在对应 NAND/NOR 后再加反相器，通常 6 管。

易错点

图上 PMOS 的 gate 小圆圈表示低电平导通，不表示外部还要再接一个反相器。标准互补静态网络在合法稳定输入下应有且仅有一侧连接输出；两侧同时导通为直通，两侧都断开则输出悬空。理想静态无直通不等于实际电路永不耗能。


从逻辑表达式到 CMOS 电路

07 | 完整设计例：$Y = \overline{A(B+C)}$

课件 PDF pp.19–20,26–28；照片第 3 板块；本例为依据串并联规则自拟

设计步骤。(1) 明确目标输出 Y；(2) 写 PDN 需要实现的导通条件 $\overline{Y} = A(B+C)$；(3) 乘积 → 串联、和 → 并联；(4) PUN 取串并联对偶；(5) 按典型输入检查两侧通路。

下面符号采用简化 MOS 图：右侧竖线为沟道、左侧为 gate，PMOS gate 带小圆圈；不画 body 端。所有同名 gate 连接同一输入。



读图。下拉：n_A 与 $(n_B \parallel n_C)$ 串联。上拉：p_A 与 (p_B串p_C) 并联。共 3 个 NMOS + 3 个 PMOS=6 管。

$$\text{PDN on} = A(B+C), \qquad \text{PUN on} = \overline{A} + \overline{BC} = Y$$

A	B	C	PDN	PUN	Y
0	0	0	off	on	1
0	1	1	off	on	1
1	0	0	off	on	1
1	0	1	on	off	0
1	1	0	on	off	0

例题与应用

若要求 $F = A(B+C)$，上述网络先得到 $\overline{F}$，再接一级反相器得到 F；该直接方案为 8 管。若题目提供反相输入，也可探索其他等价网络，但必须说明反相输入来源及管数计法。

易错点

不要把 PUN 照抄成与 PDN 完全相同的串并联形状；不要给 PMOS 同名 gate 再无故取反。交卷前分别检查“应为 0”和“应为 1”的代表输入，不能只检查其中一种。

Latch 与 Flip-flop 组合时序波形

08 ｜先认元件：极性、更新条件、保持条件

课件 PDF pp.39–46；照片第 4 板块

时序电路有记忆，Q^+ 取决于当前输入与旧状态 Q。开始画波形前先圈出：latch 还是 flip-flop、使能极性、有效边沿、异步控制和初值。

NOR SR latch： S/R 高有效，00 保持、10 置 1、01 置 0、11 非法（两输出均 0）。

裸 NAND SR latch：输入记作 $\overline{S},\overline{R}$，11 保持、01 置 1、10 置 0、00 非法（两输出均 1）。门控 NAND 型 SR 的外部 S/R 在 En=1 时可为高有效，不能混用两张表。

D latch： En=1 的整段区间透明，Q 跟随 D；En=0 保持。仅将 En 接 Clock 不会自动变成边沿触发器。

D flip-flop：只在指定边沿采样 D。clock 端有三角形表示边沿触发，前加小圆圈表示下降沿。

$$Q^+_{\text{D latch}} = En\,D + \overline{En}\,Q$$

$$Q^+_{\text{DFF}} = D(t_e^-), \qquad \text{at active edge } t_e$$

J	K	Q^+_{JK}	action
0	0	Q	hold
0	1	0	reset
1	0	1	set
1	1	$\overline{Q}$	toggle

$$Q^+_{JK} = J\overline{Q} + \overline{K}Q$$

例题与应用

异步低有效控制。 $\overline{PRE}=0$ 且 CLR 无效时立即置 1；$\overline{CLR}=0$ 且 PRE 无效时立即清 0，不等 clock。两者均无效才执行正常规则。两者同时有效属非法/器件相关条件，不自行假定谁优先。

激励与特性。特性表由输入和 Q 求 Q^+；激励表由所需 Q→Q^+ 反推输入。D 型在有效更新时只需 $D=Q^+$。

初态未知：在第一次能确定状态的事件之前画 X；一次有效 D 采样、set 或 reset 可以把输出变为已知。

易错点


波形题先判断异步控制，再判断更新条件，再读取数据；不要在所有 Clock=1 时刻更新 FF。课件 p.45 的 Clear 手写结果应为 0。非法 SR 状态下 Q 与反 Q 不一定互补。

Latch 与 Flip-flop 组合时序波形

09 | 同一输入，D latch 与 DFF 会画出不同波形

课件 PDF pp.41–45；照片第 4 板块；波形为自拟

假设初始两个 Q 均为 0，无异步输入，忽略传播延迟；D 在有效边沿附近稳定。latch 的 En=CLK，FF 为上升沿触发。横轴单位为任意时间单位。



逐段读图。 CLK=0 时 latch 保持；CLK=1 时直接复制 D。DFF 只在 $t = 2, 6, 10$ 的上升沿读取 D，三次都读到 1；即使 D 在 $t = 3, 7, 11$ 下降，FF 也不立即跟随。

为什么主从结构能产生边沿触发。上升沿型：master 的 En=$\overline{CLK}$，slave 的 En=CLK。CLK=0 时 master 透明、slave 保持；上升沿 master 关闭，slave 打开并传递被冻结的 master 值；高电平中外部 D 变化被 master 挡住。

CLK	master	slave	external output
0	transparent	hold	held
$0 \to 1$	closes	opens	copies captured D
1	hold	transparent	held master value

例题与应用

交换两级使能相位可得到下降沿型。**不能只凭“D”或“JK”名称判断边沿**，要看 clock 符号。

自拟快问。如果 D 在高电平中改变但在下一个有效边沿前又恢复原值：latch 会出现这段变化，FF 可能完全看不到它。若题目画出的 D 变化恰好与采样边沿重合且未给先后/延迟约定，应指出采样值不确定，不能擅自选前值或后值。

易错点


同一时刻多个 FF 在同一边沿触发，应先收集所有边沿前输入，再同时更新输出。不能先改上游 Q，再让下游 FF 采到同一边沿刚产生的新 Q。

Latch 与 Flip-flop 组合时序波形

10 | 组合时序完整例：D latch → DFF +异步清零

课件 PDF pp.41–45；照片第 4 板块；电路、时间数据均为自拟

连接：D → 高有效 D latch（En）→ Q_L → 上升沿 DFF → Q_F。DFF 另有低有效 $\overline{CLR}$；两个 Q 初始均为 0。D 与有效采样沿错开，忽略传播延迟。图中每行高电平为 1、低电平为 0。



先沿 En 的透明窗口求 Q_L，再在每个 CLK 上升沿读取边沿前的 Q_L。最后按异步清零区段覆盖 Q_F；清零释放本身不等于一次采样。

t	event	Q_L	Q_F	reason
0	initial	0	0	given
2	$D\uparrow$	1	0	$En=1$
2.5	$CLK\uparrow$	1	1	sample Q_L
3.5	$D\downarrow$	0	1	latch only
5	$D\uparrow$	0	1	$En=0$
5.5	$CLK\uparrow$	0	0	sample held Q_L
7	$En\uparrow$	1	0	$D=1$
8	$CLK\uparrow$	1	1	sample Q_L
8.5	$\overline{CLR}\downarrow$	1	0	async reset
9	$D\downarrow$	0	0	$En=1$, CLR active
9.2	$\overline{CLR}\uparrow$	0	0	release: no edge
9.5	$D\uparrow$	1	0	latch only
10.5	$CLK\uparrow$	1	1	sample held Q_L

En 于 $t=4,10$ 关闭：保存关闭前的 D。$t=5$ 的 D 上升被关闭的 latch 挡住，所以 $t=5.5$ 的 FF 读到 0。$t=8.5$ 没有 clock 边沿，但异步 clear 仍立即把 Q_F 拉低。

易错点。“组合”题必须先辨清数据连接与各级控制信号，不能给所有元件套同一个时钟规则。若 clear 在某采样沿仍有效，则该沿仍应保持清零值。

Latch 与 Flip-flop 组合时序波形

11 | 波形题通用算法、JK 与串接 FF

课件 PDF pp.39–46；照片第 4 板块；扩展训练为自拟

事件表算法。(1) 抄元件类型和有效极性；(2) 标已知初态；(3) 把输入跳变、使能开关、有效 clock 沿、异步控制跳变按时间排序；(4) 在每个事件先处理异步控制，再更新透明 latch，最后按 FF 采样规则处理指定边沿；(5) 从左至右画水平保持段和跳变。

若数据变化与采样沿重合而题目没有规定因果先后，不能仅靠上述书写顺序决定采样值：应说明不确定。本资料示例均避开这种歧义。

JK 特别规则。只在有效沿用表；11 每沿翻转一次。初态 0，连续有效沿 JK 为 10、00、11、11、01，则输出依次 1、1、0、1、0。

edge	JK	Q before	Q after
1	10	0	1
2	00	1	1
3	11	1	0
4	11	0	1
5	01	1	0

例题与应用

同沿串接 DFF。D $\to$ FF1 $\to$ FF2，两者都为上升沿、初值 $(Q_1, Q_2) = (0, 0)$。用旧值统一算：$Q_1^+ = D^-$，$Q_2^+ = Q_1^-$。

edge	D^-	Q_1^+	Q_2^+
1	1	1	0
2	0	0	1
3	1	1	0
4	1	1	1

闭卷检查。 latch 在透明段发生变化是否都画出？FF 是否只在有效沿或异步事件跳变？下降沿符号是否认对？释放 clear 后是否错误地立即复制 D？前级刚更新值是否被后级同沿误采？未知初态是否被凭空设成 0？

易错点

以上为理想逻辑层面的事件分析。课件未给 setup/hold 的定量要求、传播延迟参数及非法 SR 同时释放的恢复规则，不在这里伪造数值或确定优先级。

五道自拟练习 | 先独立完成

按照片的四个重点设计；并非教授原题，不推断实际考试的题目分配。请先写出解题过程，再翻页核对。

01

自拟 1 | 数值表示：写出 8 位 -45 的补码；计算 $100+60$ 的 8 位结果并判断溢出；把 -13.25 编码为 binary32。

02

自拟 2 | 化简：$F(A,B,C)=\sum m(1,3,4,5,7)$。用 K-map 得到 SOP，并说明每组覆盖哪些最小项。

03

自拟 3 | CMOS：画出 $Y=\overline{(A+B)C}$ 的互补静态 CMOS 网络，并给出晶体管数量。

04

自拟 4 | 波形：初始 Q=0。CLK 于 2 上升、4 下降、6 上升、8 下降；D 于 1 变 1、3 变 0、5 变 1、7 变 0。分别写高有效 D latch（En=CLK）与上升沿 DFF 的 Q 变化时刻。

05

自拟 5 | 组合：两个同沿串接 DFF 初态 00，四个上升沿前 D 依次 1、0、1、1；写各沿后 (Q_1,Q_2)。若最后一次采样后异步 clear 只把 FF2 清零，释放 clear 后尚未到下一边沿，状态是什么?

自拟练习答案与检查点

01

$45 = 00101101$，-45 为 $11010011 = D3_{16}$。$100 + 60 = 160$ 越界，低 8 位 10100000 解为 -96，溢出。-13.25 为 1 10000010 10101000000000000000000 $= C1540000_{16}$。

02

1、3、5、7 组成四格组，得到 C；4、5 组成两格组，得到 $A\overline{B}$。故 $F = C + A\overline{B}$。这两项覆盖全部规定 1 且不覆盖 0、2、6。

03

PDN：$(n_A \parallel n_B)$ 与 n_C 串联。PUN：$(p_A$串$p_B)$ 与 p_C 并联。共 6 管，PUN 导通条件 $\overline{AB} + \overline{C} = Y$。当 C=0 或 A=B=0 时输出 1；C=1 且 A/B 至少一者为 1 时输出 0。

04

latch 在 2 置 1、3 置 0、6 置 1、7 置 0；其余保持。DFF 在 2 置 1，在 6 仍采到 1，所以从 2 起持续为 1。关键是 3 和 7 发生在透明高电平期间，仅 latch 跟随。

05

依次为 $(1,0),(0,1),(1,0),(1,1)$。异步 clear 只改变 FF2，变为 $(1,0)$；释放后仍为 $(1,0)$，直到下一有效沿才可能重新采样。不能把 FF1 的新值在同一沿直接传到 FF2。

如何判断是否掌握

答案对之后，还要能解释三个问题：为什么使用这条规则？什么输入 / 状态会使另一条规则生效？用什么独立方法检查结果？数值题可反向解码，逻辑与 CMOS 题可列真值表，时序题可对照事件表逐个边沿检查。