Volume 1 全知识点复习讲义

Lecture 01–04 · 中文解释 / English terminology · 完整复习版

来源：Frankie K. F. Yip, ELEG2201 - Lecture Notes - Volume 1.pdf，共 48 个 PDF 页面。实质教学内容为 PDF 第 3–46 页，对应课件印刷第 1–44 页；第 1 页为封面，第 2、47 页为空白，第 48 页为装饰封底（误留印刷页码 93）。下文统一同时给出 PDF 页序与印刷页码。原课件填空的解答、基于电路图的推导与勘误均明确说明；自测为自拟，不代表已确认考试范围。

PART I · 课程内容与讲解逻辑 / Teaching Logic

L01 · Digital Data Representation | 数字数据表示 ELEG2201 - Lecture Notes - Volume 1.pdf

核心问题 / Core question: 同一串 0 和 1 怎样表达数值、符号、字符与检测信息?

先掌握进位制，再确定固定位宽下的解释规则；最后区分计算用的数值编码、显示用的十进制编码和文本编码。位串本身不说明它的含义，必须同时知道编码与位宽。

01 · 位权与进制转换 PDF pp. 3–5（印刷 pp. 1–3）

从十进制位权推广到任意基数；二进制与十六进制按 4 位分组互换，整数和小数使用不同转换步骤。

02 · 有限位宽与整数运算 PDF pp. 6–8（印刷 pp. 4–6）

比较无符号、原码、反码和补码的范围与零的表示；用补码把减法统一为加法，并检查结果是否超出范围。

03 · 浮点数的范围与精度 PDF pp. 9–10（印刷 pp. 7–8）

把数写为符号、有效数和指数，分别处理规格化数、非规格化数、零、无穷与 NaN。

04 · 编码服务于不同目标 PDF pp. 11–14（印刷 pp. 9–12）

BCD 便于十进制显示，Gray code 限制相邻码变化，parity 检测部分传输错误，ASCII 与 Unicode 表达字符。

L02 · Boolean Algebra | 布尔代数与门电路 ELEG2201 - Lecture Notes - Volume 1.pdf

核心问题 / Core question: 如何从逻辑需求得到可实现、可简化的数字电路?

用布尔代数描述功能，用 MOS/CMOS 理解门的物理实现，再在真值表、表达式、卡诺图和门电路之间来回转换。

01 · 逻辑运算与化简 PDF pp. 15–16（印刷 pp. 13–14）

NOT、AND、OR 及其恒等式建立代数工具，De Morgan 定律连接反相与门型转换。

02 · 开关实现逻辑门 PDF pp. 17–21（印刷 pp. 15–19）

MOSFET 用栅源电压控制导通；互补的上拉、下拉网络构成 CMOS 反相器、NAND 和 NOR。

03 · 从真值表综合电路 PDF pp. 22–25（印刷 pp. 20–23）

以最小项构造 SOP、最大项构造 POS，再用代数或卡诺图合并相邻项，减少门和输入数。

04 · 统一门型与反向分析 PDF pp. 26–28（印刷 pp. 24–26）

NAND 和 NOR 是通用门；利用双重反相重构电路，再逐级写中间变量分析任意给定电路。

L03 · Combinational Logic Circuits | 组合逻辑电路 ELEG2201 - Lecture Notes - Volume 1.pdf

核心问题 / Core question: 怎样用逻辑门完成算术、选择、编码、译码与比较?

组合逻辑的输出由当前输入决定。半加器和全加器把布尔函数变成算术单元；MUX/DEMUX 控制数据路径，编码器/译码器改变信息表示，比较器判定数值关系。

01 · 从单比特扩展到算术运算 PDF pp. 29–31（印刷 pp. 27–29）

半加器缺少进位输入，全加器补足该接口；级联得到多位加法，再用补码与异或控制实现减法。

02 · 部分积与数据路由 PDF pp. 32–34（印刷 pp. 30–32）

AND 门生成乘法部分积，加法器累加；MUX 选择一个输入，DEMUX 把一个输入送到指定输出。

03 · 编码、译码与比较 PDF pp. 35–38（印刷 pp. 33–36）

编码器将 one-hot 输入转换为编号，译码器反向激活一路；优先级、使能、显示输出和级联使这些模块可组成系统。

L04 · Sequential Circuits | 时序电路 ELEG2201 - Lecture Notes - Volume 1.pdf

核心问题 / Core question: 电路如何保存状态，并决定何时更新?

通过反馈保存一位状态；先看异步 SR 锁存器，再增加使能与 D 输入约束；用互补时钟的主从结构得到边沿触发，最后加入异步置位/清零与 JK 翻转行为。

01 · 反馈建立记忆 PDF pp. 39–40（印刷 pp. 37–38）

交叉耦合 NOR/NAND 门使输入撤销后仍保留先前状态；必须区分有效电平、保持与非法输入。

02 · 用使能控制透明窗口 PDF pp. 41–42（印刷 pp. 39–40）

门控 SR latch 只在使能有效时响应，D latch 把 S/R 关联起来避免同时有效，并以特性表/激励表描述状态转换。

03 · 从电平敏感到边沿触发 PDF pp. 43–45（印刷 pp. 41–43）

两个互补使能的 D latch 构成主从结构，使输出只在指定边沿接收新数据；异步控制可越过时钟直接改变状态。

04 · SR 到 JK 的改进 PDF p. 46（印刷 p. 44）

反馈约束使 JK 在两输入同为 1 时翻转而非进入 SR 非法状态；时序分析仍以器件实际有效边沿为准。

PART II · 重要概念与考试复习 / Key Ideas

L01 · Digital Data Representation | 数字数据表示 ELEG2201 - Lecture Notes - Volume 1.pdf

01 · 数值与位权：Radix / Positional notation PDF pp. 3–5（印刷 pp. 1–3）

数字系统用基数 r 个符号表示各位，数字 d_i 满足 $0 \le d_i < r$。小数点左侧位权为非负次幂，右侧为负次幂。Binary 只有 0、1；Octal 为 0 至 7；Hexadecimal 为 0 至 9 及 A 至 F。课件 B、O、H、D 后缀分别代表 2、8、16、10 进制；程序也常用 0b 和 0x 前缀。

$$x = \sum_{i=-m}^{n-1} d_i r^i$$

例子 / Example: 课件例：$(11001.011)_2 = 25.375$；补全练习：$(7152.3)_8 = 3690.375$，$(F2B.E)_{16} = 3883.875$。

02 · 二进制与十六进制分组转换 PDF p. 4（印刷 p. 2）

每个十六进制位对应 4 个二进制位。整数部分从小数点向左分组，不足 4 位时在最左补 0；小数部分从小数点向右分组，不足 4 位时在最右补 0。此处补 0 不改变数值。

例子 / Example: $(A3C5)_{16} = (1010\ 0011\ 1100\ 0101)_2$；$(1011001011)_2 = (0010\ 1100\ 1011)_2 = (2CB)_{16}$。

易错点 / Pitfall: 分组的基准是小数点；不能在整数右端补 0，也不能随意改变小数点位置。

03 · 十进制转换：整数除基取余，小数乘基取整 PDF pp. 4–5（印刷 pp. 2–3）

整数部分反复除以 r，直到商为 0，将余数倒序排列；小数部分只取每次结果的小数部分继续乘 r，将产生的整数位顺序排列。有限次不能归零时，只能按给定位数截断或舍入；课件没有规定统一舍入算法。

例子 / Example: $18.6875 = 10010.1011_2$；$29.71875 = 1D.B8_{16}$。后者整数余数依次为 13、1，小数取整依次为 11、8。

04 · 固定位宽与无符号整数 Unsigned PDF p. 6（印刷 p. 4）

n 位有 2^n 种位模式。无符号解释下，所有位都用于数值。MSB 为最高有效位，LSB 为最低有效位。

$$0 \le U \le 2^n - 1, \qquad U = \sum_{i=0}^{n-1} b_i 2^i$$

例子 / Example: 8、16、32、64 位最大值依次为 255、65,535、4,294,967,295、18,446,744,073,709,551,615。课件填空：$0010\ 0000\ 0000\ 0100_2 = 8196$。

05 · 原码 Sign-magnitude PDF p. 6（印刷 p. 4）

最高位表示符号：0 为正，1 为负；其余 $n-1$ 位表示绝对值。正零、负零各占一种模式，因此不同数值的数量少于位模式数量。

$$x = (-1)^s M, \qquad -(2^{n-1} - 1) \le x \le 2^{n-1} - 1$$

例子 / Example: 8 位：$00100010_2 = +34$，$10100010_2 = -34$；00000000_2 与 10000000_2 为正零和负零。

易错点 / Pitfall: 只翻转符号位就能改变原码符号，但原码加减法不能直接当成普通无符号加法。课件“不易由硬件变正负”的说法不应理解为连符号位都无法翻转。

06 · 反码 One's complement PDF p. 7（印刷 p. 5）

正数与普通二进制相同；负数由相应正数的全部 n 位逐位取反得到。全 0 为正零，全 1 为负零；范围与原码相同。

$$-(2^{n-1}-1) \le x \le 2^{n-1}-1$$

例子 / Example: $+68 = 01000100_2$，故 $-68 = 10111011_2$；11011101_2 取反为 00100010_2，因此代表 -34。

易错点 / Pitfall: 构造负数要连同最高位一起取反；若已单独确定负号，再反转其余位求绝对值，属于另一种解码叙述。

07 · 补码 Two's complement PDF p. 7（印刷 p. 5）

正数照常表示；负数取对应正数的 n 位反码后加 1。零只有一种；负数比正数多一个可表示值。最高位可看成负位权，因此能直接从位串求值。

$$x = -b_{n-1}2^{n-1} + \sum_{i=0}^{n-2} b_i 2^i$$

$$-2^{n-1} \le x \le 2^{n-1}-1$$

例子 / Example: 8 位 $10111101_2 = -67$；$10000000_2 = -128$。取负可写为 $(-x) \bmod 2^n$。

易错点 / Pitfall: 8 位最小值 -128 的相反数 $+128$ 无法在同一 8 位有符号格式内表示。补码不能解释为“符号位加绝对值”。

08 · 补码加减法与溢出判定 PDF p. 8（印刷 p. 6）

先统一位宽和编码，再进行普通二进制加法，只保留低 n 位。减法通过“减数取反加 1”实现。丢弃最高进位仅实现模运算，不保证有符号结果正确。两个同号数相加得到异号结果，说明有符号溢出；异号相加不会有有符号溢出。

$$A - B \equiv A + \overline{B} + 1 \pmod{2^n}$$

例子 / Example: 8 位例题重算：$20+45_{16} = 89$；$7A_{16}-20 = 102$；$-7A_{16}-20 = -142$，低 8 位为 $01110010_2 = 114$，已越下限；$-20+45_{16} = 49$；$-127-7A_{16} = -249$，回绕为 7；$2A_{16}+127 = 169$，回绕为 -87。

易错点 / Pitfall: 原页第 3 题手写结果疑误，应为 114 而非 113，且真实结果越下限。第 6 题印出的 00100010_2 是 34，不能代表题干 $2A_{16} = 42$。课件把低于下限称 underflow；这里讨论整数范围，不是浮点非规格化概念。

09 · 程序中的整数类型与字节 PDF p. 8（印刷 p. 6）

课件列出 signed char 为 1 byte、short int 为 2 bytes、int 与 long int 为 4 bytes、long long int 为 8 bytes，用来说明位宽与范围的对应关系。1 byte 为 8 bits；有符号范围按补码公式计算。

例子 / Example: 16 位补码范围为 -32768 至 32767；32 位为 -2147483648 至 2147483647。

易错点 / Pitfall: 这张表是课件所采用的类型配置，不能把各语言、平台中的所有类型大小都视为固定相同。

10 · IEEE 754 字段与规格化数 Normalized PDF p. 9（印刷 p. 7）

单精度 binary32 分为 1 位符号 s、8 位无符号指数 E、23 位小数域；双精度 binary64 为 1、11、52 位。令 f 为小数域所表示的二进制小数，则规格化有效数为 $1+f$，前导 1 不额外存储。指数用偏置表示，而非补码。

$$x=(-1)^s(1+f)2^{E-B},\quad f=\sum_{i=1}^{p}b_i2^{-i}$$

format	p	B	normal E
binary32	23	127	$1\ldots254$
binary64	52	1023	$1\ldots2046$

易错点 / Pitfall: 课件页标题将 32/64 位统称 single-precision 不准确；64 位应为 double-precision。小数域与含隐藏前导位的有效数应区分。

11 · 浮点解码与编码例题 PDF p. 9（印刷 p. 7）

解码：拆出 s,E,f，先检查特殊指数，再代公式。编码：转为二进制，将小数点移到首个 1 之后，求真实指数，加入偏置，最后填满小数域。

例子 / Example: 原页演示：1 10010001 10001110001000000000000 对应 $-1.55517578125\times2^{18}=-407680$。

原题 1 10000001 $110\ldots0$：$s=1,E=129,f=0.75$，得 $-1.75\times2^2=-7$。

原题 0 01111101 $001\ldots001$：$x=(1+2^{-3}+2^{-23})2^{-2}=0.28125002980232238769531 25$。

$85.125=1010101.001_2=1.010101001_2\times2^6$；$E=133=10000101_2$，小数域为 010101001 后补 14 个 0。

易错点 / Pitfall: 给定位模式的解码结果是确定的。原题“Not Accuracy Enough”不能理解为上述精确值本身错误；是否有舍入误差要先指定原来希望编码的实数。

12 · 非规格化数、零、无穷与 NaN PDF p. 10（印刷 p. 8）

指数全 0 时取消隐藏前导 1，真实指数固定为 $1-B$；小数域非零时为非规格化数（subnormal/denormalized），全零时为带符号零。指数全 1 且小数域全 0 为无穷；小数域非零为 NaN。

$$E=0:\quad x=(-1)^sf2^{1-B}$$

$$E=E_{\max}:\quad f=0\Rightarrow\pm\infty,\quad f\neq0\Rightarrow\mathrm{NaN}$$

例子 / Example: 原题 1 00000000 $000\ldots1010$：末尾 1010 为整数 10，小数域 $f=10\times2^{-23}=2^{-20}+2^{-22}$，故 $x=-10\times2^{-149}\approx-1.40129846\times10^{-44}$。

易错点 / Pitfall: 不能代入规格化数的 $1+f$。非规格化 binary32 使用 2^{-126}，不是 2^{-127}；binary64 使用 2^{-1022}。

13 · 浮点范围、存储量与精度 PDF pp. 9–10（印刷 pp. 7–8）

有限位数的有效数限制精度，指数域扩大动态范围。课件的 float/double 表分别为 4/8 bytes。下式由字段定义推导，补足课件数轴的最小与最大端点。

	binary32	binary64
min positive subnormal	2^{-149}	2^{-1074}
min positive normal	2^{-126}	2^{-1022}
max finite	$(2-2^{-23})2^{127}$	$(2-2^{-52})2^{1023}$

易错点 / Pitfall: “范围更大”与“每个实数都能精确表示”不同。这里保留课件的编码范围，不扩展其未讲解的舍入模式与浮点运算算法。

14 · BCD：逐个十进制数字编码 PDF p. 11（印刷 p. 9）

8421 BCD 使用 4 位表示一个十进制数字；有效组为 0000 至 1001，1010 至 1111 不表示单个十进制数字。它与把整个数转换成二进制不同。课件展示输入、编码、处理、解码、显示的流程。

例子 / Example: 127_{10} 的 BCD 为 0001 0010 0111，普通二进制则为 1111111_2。10_{10} 的 BCD 是 0001 0000，不是 1010。

15 · Gray code：相邻码只变一位 PDF p. 12（印刷 p. 10）

反射法生成：先保留已有码序列，再倒序镜像；原序列前加 0，镜像序列前加 1。相邻码字的汉明距离为 1；它不是普通位权计数。

例子 / Example: 3 位序列：000、001、011、010、110、111、101、100。课件的“Gary”应读作 Gray。

易错点 / Pitfall: 卡诺图使用 Gray 顺序，是为了让相邻格只差一个变量；不是为了把数值按普通二进制大小排列。

16 · 奇偶校验 Parity PDF p. 12（印刷 p. 10）

在数据之外加 1 位，使包含校验位在内的 1 总数为偶数（even parity）或奇数（odd parity）。接收端按同一约定检查。由定义可推出：奇数次位翻转改变奇偶性，偶数次翻转可能漏检；单一校验位不能定位或纠正错误。

$$p_{\text{even}} = b_0 \oplus b_1 \oplus \cdots \oplus b_{n-1}, \qquad p_{\text{odd}} = \overline{p_{\text{even}}}$$

例子 / Example: 数据 101 已有两个 1：偶校验位为 0，奇校验位为 1。

易错点 / Pitfall: “能检测错误”不等于“所有错误都能检测”。上述检测能力是基于课件定义的推论。

17 · 字符数据与 ASCII PDF p. 13（印刷 p. 11）

字符数据包括字母、标点以及不作为数值运算的数字，如电话号码、学号。ASCII 用 7 位；课件也介绍 8 位扩展字符集。字符“1”的编码与数值 1 的二进制不同。

例子 / Example: ASCII：A–Z 为 65–90（41H–5AH），a–z 为 97–122（61H–7AH），0–9 为 48–57（30H–39H）；Tab 为 09H，LF 为 0AH，CR 为 0DH。课件列 Unix/macOS 换行 LF、Windows 换行 CR+LF。

易错点 / Pitfall: CR 的转义写法应为反斜线 r；原稿有漏写反斜线。8 位 “Extended ASCII” 不是一个唯一的统一字符表。

18 · Unicode 与 UCS-2 的范围 PDF p. 14（印刷 p. 12）

课件用早期 UCS-2 的 16 位表示介绍多语言文字，例“您好”为 60A8H、597DH；对应位串为 0110 0000 1010 1000 和 0101 1001 0111 1101。应区分字符、码点与编码单元。

易错点 / Pitfall: 外部核验补充：现代 Unicode 不限于 16 位；UTF-16 用一个或两个 16 位编码单元表示码点，UCS-2 是历史术语。课件“Java char 为 2 bytes”不能推成每个 Unicode 字符都只有一个 char。参考：Unicode Consortium，https://www.unicode.org/faq/utf_bom.html 。

L02 · Boolean Algebra | 布尔代数与门电路 ELEG2201 - Lecture Notes - Volume 1.pdf

01 · NOT、AND、OR 与真值表 PDF p. 15（印刷 p. 13）

布尔变量只取 0 或 1。NOT 用上横线或撇号；AND 用点或并写；OR 用加号。集合类比中，AND 为交集，OR 为并集，NOT 为补集。

A	B	AB	$A+B$
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	1

$\overline{0}=1,\ \overline{1}=0$

易错点 / Pitfall: 布尔加法 $1+1=1$，不是二进制算术加法 $1+1=10_2$。

02 · 基本恒等式与吸收律 PDF pp. 15–16（印刷 pp. 13–14）

化简目标是保留真值表，同时减少项或文字数量。交换律允许换序；结合律允许同类运算重新分组；互补律、幂等律与吸收律常用来消去重复条件。

$$AA=A,\quad A+A=A,\quad A1=A,\quad A+0=A$$

$$A0=0,\quad A+1=1,\quad A\overline{A}=0,\quad A+\overline{A}=1$$

$$AB=BA,\quad A+B=B+A$$

$$(AB)C=A(BC),\quad (A+B)+C=A+(B+C)$$

$$A(B+C)=AB+AC,\quad (A+B)C=AC+BC$$

$$A(A+B)=A,\quad A+AB=A$$

03 · De Morgan 定律与多层反相 PDF p. 16（印刷 p. 14）

对整个乘积取反变为各因子取反的和；对整个和取反变为各项取反的积。处理多层横线时先确定每条横线覆盖的范围，再由外至内或逐层展开。

$$\overline{AB} = \overline{A} + \overline{B}, \qquad \overline{A+B} = \overline{A}\,\overline{B}, \qquad \overline{\overline{A}} = A$$

例子 / Example: 按原图补全：$\overline{\overline{X\overline{Y}}\,(\overline{Y}+Z)} = X\overline{Y} + Y\overline{Z}$。

第 2 题为 $\overline{\overline{A+BC} + \overline{A\overline{B}}} = (A+BC)A\overline{B} = A\overline{B}$。

易错点 / Pitfall: 整项反相不同于只反转一个变量；抄写表达式时横线范围比符号外观更重要。

04 · MOSFET 结构与开关模型 PDF p. 17（印刷 p. 15）

MOSFET 是电压控制器件；端子为 Gate、Drain、Source 及 Body/Substrate。栅与半导体之间有氧化绝缘层。课件以增强型 NMOS 和 PMOS 为例：NMOS 由足够正的栅源电压开启，PMOS 由足够负的栅源电压开启。NMOS 沟道载流子为电子，PMOS 为空穴。

$$V_{GS} = V_G - V_S$$

$$\text{NMOS}: V_{GS} > V_{TN}; \qquad \text{PMOS}: V_{GS} < V_{TP} < 0$$

易错点 / Pitfall: 课件 $\pm 0.7\,\text{V}$ 仅为示例阈值。电压必须相对 Source 计算；不能只看 Gate 相对地的电压。N/P 型材料的多数载流子不同，不代表整块材料带宏观净负/正电。

05 · 截止、线性区与饱和区：原稿需校正 PDF p. 17（印刷 p. 15）

数字开关近似把截止视为开路、导通视为低阻通路。课件同时提到 linear 与 saturation，但页底的饱和边界漏了阈值，且 “饱和等于电阻最小” 过度简化。以下是外部资料核验后的长沟道增强型 NMOS 条件，电流公式不属于本卷展开内容。

$$\text{cutoff}: V_{GS} < V_{TN}$$

$$\text{linear}: V_{GS} > V_{TN},\ 0 \le V_{DS} < V_{GS} - V_{TN}$$

$$\text{saturation}: V_{GS} > V_{TN},\ V_{DS} \ge V_{GS} - V_{TN}$$

易错点 / Pitfall: 饱和指固定栅压下电流随漏源电压的变化趋缓，并非简单的最小电阻状态。PMOS 可用正量 VSG、VSD 与阈值绝对值写对应条件。核验来源：MIT 6.012 Recitation 9，见文末参考说明。

06 · 电阻负载 MOS 反相器 PDF p. 18（印刷 p. 16）

NMOS 下拉：Source 接地，Drain 经电阻接电源，输出取 Drain。输入低时 NMOS 关断，电阻将输出拉高；输入高时 NMOS 导通，输出拉低。PMOS 高侧开关中 Source 接电源，Gate 拉低开启，输出经 PMOS 拉高；关断时下拉电阻令输出低。

易错点 / Pitfall: 原图的 NMOS 与 PMOS 符号需结合端子标记辨认，不能只凭绘图上下位置。集成电路中的大电阻占面积；电阻与导通晶体管形成电源到地路径时消耗静态功率。

07 · CMOS 反相器与低静态功耗 PDF p. 19（印刷 p. 17）

CMOS 以 PMOS 作上拉、NMOS 作下拉，两管 Gate 接同一个输入、Drain 共用输出。输入 0：PMOS 开、NMOS 关，输出 1；输入 1：PMOS 关、NMOS 开，输出 0。理想稳定状态没有电源直通地的路径。

$$V_{\text{in}} \approx 0 \Rightarrow V_{\text{out}} \approx V_{DD}; \qquad V_{\text{in}} \approx V_{DD} \Rightarrow V_{\text{out}} \approx 0$$

易错点 / Pitfall: 原页手写填空把输入电平处的 0 和 VDD 填反，须以电路和真值表为准。“无功耗”只指理想静态直通路径；不应扩展成实际电路任何时候都不耗能。

08 · NAND、NOR、XOR 与 XNOR PDF p. 20（印刷 p. 18）

NAND 是 AND 后取反；NOR 是 OR 后取反；两输入 XOR 在输入不同时为 1，XNOR 在相同时为 1（后者在比较器章节使用）。

$$\text{NAND} = \overline{AB}, \quad \text{NOR} = \overline{A + B}$$

$$A \oplus B = \overline{A}B + A\overline{B}, \quad \overline{A \oplus B} = AB + \overline{A}\,\overline{B}$$

A	B	NAND	NOR	XOR	XNOR
0	0	1	1	0	1
0	1	1	0	1	0
1	0	1	0	1	0
1	1	0	0	0	1

09 · CMOS NAND/NOR 的串并联网络 PDF p. 20（印刷 p. 18）

2 输入 NAND：两个 NMOS 串联作为下拉，两个 PMOS 并联作为上拉，只有两输入均为 1 时才下拉。2 输入 NOR：NMOS 并联、PMOS 串联，只有两输入均为 0 时才上拉。判图先检查输入对应哪种管导通，再看输出接向哪个电源轨。

例子 / Example: 按课件的静态 CMOS 结构计数：反相器 2 管，2 输入 NAND 或 NOR 各 4 管；AND 或 OR 通常再接一级反相器，共 6 管。因此 NAND/NOR 直接实现更省晶体管。

10 · 实用 IC、供电与 Fan-in/Fan-out PDF p. 21（印刷 p. 19）

课件器件索引：74LS00 为四个 2 输入 NAND；74LS08 为 AND；74LS32 为 OR；74LS04 为反相器；74LS02 为 NOR；74LS86 为 XOR。图中 14 脚封装的电源为 14 脚 VCC、7 脚 GND。TTL 与 CMOS 是不同实现技术。Fan-in 表示一个门的逻辑输入数；Fan-out 表示输出在规定电平和负载条件下可驱动的输入数量。

易错点 / Pitfall: 原页将 Fan-in 写成“输入端可接门数”，并手写统一数字 3，均不宜作为通用定义/额定值。器件供电、电流、扇出要查具体型号资料；例如 TI SN74LS00 为每通道 2 输入。https://www.ti.com/product/SN74LS00

11 · 高低电平、噪声容限与接线 PDF p. 25（印刷 p. 23）

输入阈值 VIH、VIL 规定接收端识别高低电平的范围；输出保证值 VOH、VOL 规定驱动端能够提供的电平。两者留出的余量构成噪声容限。输出能量来自芯片电源，不是简单把输入电压原样传递。

$$NM_H = V_{OH(\min)} - V_{IH(\min)}, \qquad NM_L = V_{IL(\max)} - V_{OL(\max)}$$

例子 / Example: 按原图数值计算：3.3V 示例 $NM_H = 2.4 - 2.0 = 0.4\,\mathrm{V}$，$NM_L = 0.8 - 0.5 = 0.3\,\mathrm{V}$；5V TTL 示例分别为 0.7 V 与 0.4 V。实现 $F = AB + \overline{B}C$：先用 7404 生成 $\overline{B}$，7408 生成两乘积，再用 7432 相或。

易错点 / Pitfall: 这些是原图所示器件示例，不是所有 CMOS/TTL 的统一电压标准。原图 Active Low 旁的“VOL=1”为笔误，低电平对应逻辑 0。

12 · 最小项、最大项与规范形式 PDF p. 22（印刷 p. 20）

最小项 minterm 包含全部变量，每个以原变量或反变量出现，在指定一行取 1：该行变量为 0 写反，为 1 写原。最大项 maxterm 包含全部变量的和，在指定一行取 0：该行变量为 0 写原，为 1 写反。规范 SOP 将所有输出 1 的最小项相加；规范 POS 将所有输出 0 的最大项相乘。

$$F = \sum m(0,3,4,6,7) = \prod M(1,2,5)$$

例子 / Example: 原表化简结果：$F = \overline{BC} + BC + A\overline{C} = (B + \overline{C})(A + \overline{B} + C)$。SOP 是 AND 层后接 OR 层；POS 是 OR 层后接 AND 层。

易错点 / Pitfall: 每个规范项都含全部变量；普通 SOP/POS 不要求每项都含全部变量。原输入为 010 时，最小项为 A′BC′，最大项为 A+B′+C，两种反相规则相反。

13 · SOP 综合与代数化简 PDF p. 23（印刷 p. 21）

从真值表选输出 1 的行，写最小项，相或后合并互补因子。门数量比较应说明是否已提供正、反两路变量；原页“4 AND + 1 OR”等计数没有包含额外反相器。

$$\begin{aligned} F &= \overline{A}BC + A\overline{BC} + AB\overline{C} + ABC \\ &= BC(\overline{A} + A) + A\overline{C}(\overline{B} + B) \\ &= BC + A\overline{C} \end{aligned}$$

14 · Karnaugh map 基本规则 PDF pp. 23–24（印刷 pp. 21–22）

将真值表按 Gray 顺序 00、01、11、10 填入卡诺图。SOP 圈 1，POS 圈 0；每组为矩形且格数为 1、2、4、8 等 2 的幂。允许上下、左右跨边界相邻及重复使用格子，不允许对角相邻。尽量选大组，覆盖所有目标格，保留组内不变变量并消去变化变量。

易错点 / Pitfall: 大组不应包含与目标相反的确定值。圈 1 时常量 1 保留原变量、常量 0 保留反变量；圈 0 写和项时相反。XOR 的棋盘格仍可画卡诺图，只是普通 SOP 难以合成大组；原手写“XOR 不能用 K-map”不应按字面记忆。

15 · 多输出与冗余项：原表核对 PDF p. 24（印刷 p. 22）

每个输出独立填图、独立化简，再判断电路是否可共享中间信号。原页两个输出分别等于“至少两个输入为 1”和另一组选择条件。

$$S_1 = AB + AC + BC, \qquad S_0 = \overline{AC} + \overline{B}C$$

例子 / Example: S_0 的 1 在 000、001、010、101。项 $\overline{AB}$ 只覆盖 000、001，而这两格已经由上面两项覆盖，所以删除它不会改变函数。

16 · Don’t-care 条件与化简 PDF p. 24（印刷 p. 22）

实际不允许或不会发生的输入组合可标 X，并在化简时按有利于合组的方式利用；X 不要求被覆盖。最终电路对每个输入仍有确定输出，只是不约束被标 X 的行。

$$F = \overline{A}B + A\overline{C}D + A\overline{BD}$$

例子 / Example: 原题确定 1 的最小项为 4、5、6、8、9、10、13；X 为 0、7、15。课件给出的三项表达式满足所有被指定为 0 或 1 的行。

易错点 / Pitfall: 不要把明确的 0 当成 X，也不要要求同一个 X 在不同“临时圈图解释”中取值后仍保持矛盾；最终只看一个确定实现是否满足所有指定行。

17 · 通用门 Universal gates PDF p. 26（印刷 p. 24）

NAND 与 NOR 各自可实现 NOT、AND、OR，因此只用其中一种就能实现任意布尔函数。输入并接可构造反相器；再用双重反相或 De Morgan 改变门型。

$$\overline{A} = \overline{AA} = \overline{A + A}$$
$$AB = \overline{\overline{AB}} = \overline{\overline{A} + \overline{B}}$$
$$A + B = \overline{\overline{A + B}} = \overline{\overline{A}\,\overline{B}}$$

易错点 / Pitfall: 使用 NAND-only 或 NOR-only 时，产生反变量所用的门也必须是指定门型。

18 · NAND–NAND 与 NOR–NOR 两级实现 PDF p. 27（印刷 p. 25）

SOP 在乘积项输出处和末级输入处各加一次反相，不改变功能；将末级带反相输入的 OR 改写为 NAND，得到 NAND–NAND。POS 同理得到 NOR–NOR。

$$P_1 + P_2 + P_3 = \overline{\overline{P_1}\,\overline{P_2}\,\overline{P_3}}$$
$$S_1S_2S_3 = \overline{\overline{S_1} + \overline{S_2} + \overline{S_3}}$$

例子 / Example: 课件 SOP 例：$XZ + \overline{Y}Z + \overline{X}YZ$；POS 例：$(X + Z)(\overline{Y} + Z)(\overline{X} + Y + Z)$。两者是不同示例，不是声称这两个函数互相等价。

19 · 给定电路的逐级分析 PDF p. 28（印刷 p. 26）

先为每个中间门命名，按连线写表达式，保留所有小圆圈代表的反相；逐级代入后化简，再穷举输入验证真值表。第 1 个电路把三个输入的奇偶性与多数函数分别输出。

$$F_2 = AB + AC + BC, \quad T_1 = A + B + C, \quad T_2 = ABC$$

$$T_3 = T_1\overline{F_2}, \quad F_1 = T_2 + T_3 = A \oplus B \oplus C$$

例子 / Example: 按 ABC 从 000 至 111，(F_1, F_2) 依次为 00、10、10、01、10、01、01、11。

第 2 电路：$T_1 = \overline{\overline{A\overline{B}}\,C} = A\overline{B} + \overline{C}$；$T_2 = \overline{\overline{A} + B} = A\overline{B}$；$F = \overline{T_1 + T_2} = (\overline{A} + B)C$，故 1 出现在 001、011、111。

易错点 / Pitfall: 第 2 题原答案把 T2 中的 B 误写成 C，但最后的函数恰好仍与电路一致；应按实际接线求中间变量。

L03 · Combinational Logic Circuits | 组合逻辑电路 ELEG2201 - Lecture Notes - Volume 1.pdf

01 · 组合逻辑与 ALU PDF p. 29（印刷 p. 27）

Combinational logic 没有存储状态；在理想逻辑模型中，输出仅由此刻输入确定。n 个二值输入有 2^n 种组合，m 个输出最多有 2^m 种位模式。加法器是 ALU（Arithmetic Logic Unit）的基本组成部分，补码使同一算术硬件可解释有符号运算。

易错点 / Pitfall: 原图左侧 “n outputs” 应为 n inputs；实际门存在传播延迟，memoryless 并不表示物理响应零延迟。

02 · 半加器 Half-adder PDF p. 29（印刷 p. 27）

输入 A、B，输出和 S 与进位 C；当且仅当两输入均为 1 时产生进位。使用一个 XOR 和一个 AND 即可实现。半加器无法接收来自低位的进位。

$$S = A \oplus B, \quad C = AB, \qquad A + B = 2C + S$$

例子 / Example: 输入 00、01、10、11 时，输出 (C, S) 依次为 00、01、01、10。这里等式 $A + B = 2C + S$ 中的加号为算术运算。

03 · 全加器 Full-adder PDF p. 30（印刷 p. 28）

输入 A、B、Cin，输出 S 与 Cout。S 表示三个输入中 1 的数量的奇偶性，Cout 在至少两个输入为 1 时产生。可由两个半加器加一个 OR 门构成。

$$S = (A \oplus B) \oplus C_{\text{in}}$$

$$C_{\text{out}} = AB + (A \oplus B)C_{\text{in}}$$

$$= AB + AC_{\text{in}} + BC_{\text{in}}$$

例子 / Example: 按 (A, B, C_{in}) 从 000 至 111，(C_{out}, S) 依次为 00、01、01、10、01、10、10、11。令 $P = A \oplus B$，两半加器的进位为 AB 与 PC_{in}，最后相或。

04 · 多位行波进位 Ripple-carry adder PDF p. 30（印刷 p. 28）

每位使用全加器；低位 Cout 连接高一位 Cin，从 LSB 逐级传到 MSB。最低位进位通常为 0，最终 Cout 是额外位。课件展示 4 位加法器 74LS83 与四级结构。由级联可知，高位结果要等低位进位传播后才能稳定。

例子 / Example: 原图手写输入 $1001_2 + 1100_2 = 10101_2$，故低 4 位为 0101，最高进位为 1。

易错点 / Pitfall: 若解释为 4 位有符号补码，同一输入代表 -7 与 -4，真实和 -11 超出 -8 至 7，低 4 位 5 不是正确有符号结果。进位与有符号溢出要分开。

05 · 可控加减器 Adder–subtractor PDF p. 31（印刷 p. 29）

让每位 B 通过与控制位 M 相异或，并令最低位 Cin=M。M=0 时不改变 B 且不加 1；M=1 时反转全部 B 并加 1。电路本身处理位模式，数值含义由无符号/补码解释决定。

$$B_i^* = B_i \oplus M, \quad C_0 = M, \quad S = A + B^* + M \pmod{2^n}$$

例子 / Example: 原例：$0101 + 1010 = 1111$，无符号为 $5 + 10 = 15$，补码为 $5 + (-6) = -1$。

$1101 - 0101 = 1000$，无符号为 $13 - 5 = 8$，补码为 $-3 - 5 = -8$。

易错点 / Pitfall: 减法中的额外进位不能直接当作有符号正负或溢出标志。

06 · 二进制乘法与部分积 PDF p. 32（印刷 p. 30）

每个乘数位 Bj 与所有被乘数位 Ai 相 AND，形成部分积；按 j 左移后用加法器相加。两个无符号 n 位数的完整乘积最多需要 2n 位。课件的 4×4 结构生成 16 个按位 AND，再逐级累加。

$$P = AB = \sum_{j=0}^{n-1} (A \cdot B_j) 2^j$$

例子 / Example: 课件例 $1101_2 \times 1011_2 = 13 \times 11 = 143 = 10001111_2$；部分积为 13、26、0、104。

易错点 / Pitfall: 该图按无符号乘法说明；不能把最高位当符号后仍不做任何调整地套用。

07 · 多路选择器 Multiplexer（MUX） PDF p. 33（印刷 p. 31）

MUX 把多路输入中的一路送到单一输出。M 位选择信号可选 2^M 路输入；选择码代表输入编号。逻辑实现是各数据输入与对应选择最小项相 AND，再相 OR。

$$Q = \overline{S}_1 \overline{S}_0 I_0 + \overline{S}_1 S_0 I_1 + S_1 \overline{S}_0 I_2 + S_1 S_0 I_3$$

例子 / Example: 4:1 MUX 的选择 00、01、10、11 分别输出 I_0, I_1, I_2, I_3；8:1 MUX 中 101 选择 I_5。

易错点 / Pitfall: 选择线携带编号，数据线携带被选择的值；两者不可混淆。原页公式反相线不清晰，上式按电路与选择表复原。

08 · 解复用器 Demultiplexer（DEMUX） PDF p. 34（印刷 p. 32）

DEMUX 将一个数据输入 F 送到被选择的一路输出，其余输出在课件正逻辑模型中为 0。与 MUX 配对传输时，选择码及时间安排必须同步，才能把共享通道的数据分配到正确接收端。

$$D_0 = \overline{S}_1\overline{S}_0F, \quad D_1 = \overline{S}_1S_0F$$
$$D_2 = S_1\overline{S}_0F, \quad D_3 = S_1S_0F$$

例子 / Example: 3 位选择 011 时连接第 3 路；课件用电话网络的 MUX–DEMUX 连接作应用示例。

易错点 / Pitfall: 被选中不等于该路一定为 1：若输入 F 为 0，选中输出仍为 0。

09 · 普通编码器 Encoder PDF p. 35（印刷 p. 33）

2^n 对 n 编码器把一条有效输入的编号编码为 n 位输出。课件 4:2 编码器要求 one-hot，即 A0、A1、A2、A3 中只有一路为 1。

$$F_1 = A_2 + A_3, \qquad F_0 = A_1 + A_3$$

例子 / Example: 输入 $A_3A_2A_1A_0$ 为 0001、0010、0100、1000 时，输出依次为 00、01、10、11。

易错点 / Pitfall: 多路同时为 1 不满足普通编码器前提；全部为 0 时，简化电路输出 00，与 A0 有效无法区分，若系统需要区分应另外提供有效信号。

10 · 优先编码器 Priority encoder PDF p. 35（印刷 p. 33）

优先编码器允许多路同时有效，输出最高优先级输入的编号。课件顺序为 I3 最高，其次 I2、I1、I0：I3=1 时其余输入无关，输出 11；I3=0 且 I2=1 时输出 10；其余依此类推。X 表示该行中低优先级输入不影响结果。

例子 / Example: 课件提到 74LS148 为 8:3 优先编码器，并用键盘编码解释将多条输入转换为较短编号的用途。

易错点 / Pitfall: 普通示意表不能替代具体芯片的有效电平与使能规定。键盘示例是编码概念，不代表实际键盘接口直接逐键输出 ASCII。

11 · 译码器 Decoder 与地址选择 PDF p. 36（印刷 p. 34）

n 对 2^n 译码器根据 n 位输入编号激活一条输出，其余输出不激活。课件正逻辑 2:4 示例输出是输入的四个最小项；地址译码示例则使用低有效输出，选中一路为 0。

$$D_0 = \overline{A}_1\overline{A}_0, \quad D_1 = \overline{A}_1A_0$$
$$D_2 = A_1\overline{A}_0, \quad D_3 = A_1A_0$$

易错点 / Pitfall: “激活”不是固定等于 HIGH；需看 active-high 或 active-low。Encoder 从有效线得编号，decoder 从编号得有效线，MUX 则还要传递独立数据。

12 · 译码器级联与使能 Enable PDF p. 37（印刷 p. 35）

用两个 3:8 模块形成 4:16 译码器：低 3 位 A2A1A0 接入两模块，高位 A3 选择启用哪一组；A3=0 选择 0–7 组，A3=1 选择 8–15 组。未选组必须禁用。课件以 74LS138 与 74ALS154 为器件示例。

易错点 / Pitfall: 原图是简化使能框图。实际 74LS138 有具体的高/低有效使能引脚，接线时必须按真实引脚真值表，不能仅按一个抽象 EN 框照抄。

13 · BCD 至七段显示译码 PDF p. 37（印刷 p. 35）

显示译码器将 4 位 BCD 转换为 a–g 七段点亮模式。共阴极 LED 的公共端接地，段阳极拉高点亮；共阳极公共端接电源，段阴极拉低点亮。课件配对示例为 74LS48 与共阴极、74LS47 与共阳极，另列 CD4543 用于 LCD。

例子 / Example: 限流电阻限制 LED 电流，用于保护与控制功耗；原图给出 220Ω 示例。

易错点 / Pitfall: 七段输出不是 one-hot：显示一个数字通常要同时点亮多段。原图只说明限流用途，不能将 220Ω 视为任何供电和器件的通用值。

14 · 1 位比较器 Magnitude comparator PDF p. 38（印刷 p. 36）

比较器分别输出“小于、等于、大于”；同一时刻恰有一种关系成立。等于使用 XNOR。

$$Y_< = \overline{I}_1 I_2, \quad Y_= = \overline{I_1 \oplus I_2}, \quad Y_> = I_1 \overline{I}_2$$

例子 / Example: 输入 00、01、10、11 时，输出 $(Y_<, Y_=, Y_>)$ 依次为 010、100、001、010。

15 · 多位比较与级联 PDF p. 38（印刷 p. 36）

无符号数从 MSB 开始比较，只有高位相等才继续比较更低位；第一个不同的位决定大小。课件用两个 74LS85 级联构成 8 位比较；低位比较结果经级联关系用于高位相等时的最终判定。

例子 / Example: $A = 10010101_2 = 149$，$B = 10011011_2 = 155$。最高三位相同，随后相同至 bit4；bit3 上 A 为 0、B 为 1，因此 $A < B$。

易错点 / Pitfall: 这条大小判断按无符号位权使用。有符号补码比较需先考虑符号，不能直接照搬最高位 1 就大的规则。

L04 · Sequential Circuits | 时序电路 ELEG2201 - Lecture Notes - Volume 1.pdf

01 · 当前状态、次态与反馈 PDF p. 39（印刷 p. 37）

时序电路包含状态存储：次态由当前输入与当前状态共同决定。Qn 表示现态，Qn+1 表示更新后的状态。反馈使电路在控制输入撤销后仍能“记住”先前值；没有反馈的组合逻辑只按当前输入给出结果。

$$Q_{n+1} = f(Q_n, \text{inputs})$$

易错点 / Pitfall: Q 与反 Q 只在合法稳定状态下互补；非法输入期间不保证互补。

02 · NOR 型 SR latch：高有效 PDF pp. 39–40（印刷 pp. 37–38）

S=1 置位（Set），R=1 复位（Reset）。S=R=0 时两门交叉反馈维持先前值。S=R=1 时两输出同时为 0，为非法条件；同时撤销后不能靠理想静态真值表确定恢复到哪一状态。

S	R	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	invalid

例子 / Example: 追踪方法：NOR 任一输入 1 就输出 0；若输入 0，则输出等于另一输入的反。先找被控制输入强制确定的门，再顺着反馈求另一门。

03 · NAND 型 SR latch：低有效 PDF pp. 39–40（印刷 pp. 37–38）

为避免混淆，把低有效输入写作 $\overline{S}$ 与 $\overline{R}$（表示信号名称的有效极性）。$\overline{S}$=0 置位，$\overline{R}$=0 复位；两输入均 1 时保持；两输入均 0 时两个输出均 1，为非法状态。

$\overline{S}$	$\overline{R}$	Q_{n+1}
1	1	Q_n
1	0	0
0	1	1
0	0	invalid

例子 / Example: NAND 任一输入 0 就输出 1；若输入 1，则输出为另一输入的反。

易错点 / Pitfall: 裸 NAND 锁存器保持条件为 11；不要与下一页外部高有效的门控 SR 输入 00 保持混淆。

04 · 门控 SR latch 与 Enable PDF p. 41（印刷 p. 39）

在 NAND 锁存器前加入两只 NAND，将外部 S、R 分别与 En 组合。En=0 时两内部信号均 1，锁存器保持，外部 S/R 无关；En=1 时外部 S/R 表现为高有效。此时 00 保持、10 置位、01 复位、11 非法。

$$S^* = \overline{S\,En}, \qquad R^* = \overline{R\,En}$$

易错点 / Pitfall: 它是 level-sensitive：使能为 1 的整个区间都可能响应输入变化，不是只在 En 上升的瞬间更新。

05 · D latch：避免 SR 同时有效 PDF pp. 41–42（印刷 pp. 39–40）

令 S=D、R 为 D 的反，便不能出现 S 与 R 同时为 1。En=1 时 Q 跟随 D，称 transparent；En=0 时 Q 保持。课件还展示不用独立 NOT 门、通过前级 NAND 输出生成另一内部控制的等价版本。

$$Q_{n+1} = En\,D + \overline{En}\,Q_n$$

易错点 / Pitfall: 课件简写 $Q_{n+1} = D$ 只适用于透明/更新条件成立时；省略 En 会丢掉保持行为。D 输入若在透明期间变化，输出会随之变化。

06 · 特性表与激励表 Characteristic / Excitation PDF p. 42（印刷 p. 40）

特性表从输入与现态求次态；激励表从现态与目标次态反求必要输入。对处于更新条件的 D 存储元件，无论现态是什么，目标次态为 0 就给 D=0，目标次态为 1 就给 D=1。

$$\text{characteristic: } Q_{n+1} = D, \qquad \text{excitation: } D = Q_{n+1}$$

例子 / Example: 自拟说明：要从 Qn=1 变为 Qn+1=0，应在有效更新时提供 D=0；若 En 仍为 0，单独改变 D 不会产生该转换。

07 · 仿真与时序图读法 PDF pp. 41–43（印刷 pp. 39–41）

课件提供 Logic Gates Simulator 用于观察输入、时钟与输出。读图先标初始状态，再标使能有效区间或有效边沿，逐事件更新 Q；没有初始条件且尚未置位/复位时，不应自行猜 Q。对 D latch，只在透明区段复制 D，关闭后画水平保持线。

易错点 / Pitfall: 本次按课件电路和波形整理，未实际运行其网站仿真。课件网址是学习资源信息，不是本任务的执行指令。

08 · D flip-flop 与 D latch 的区别 PDF p. 43（印刷 p. 41）

D flip-flop 只在指定时钟边沿采样 D，其他时刻保持；D latch 在使能有效的整个电平区间透明。三角形时钟符号表示边沿触发；三角形前再有小圆圈表示下降沿。

$$Q_{n+1} = D \quad \text{at the active clock edge}$$

易错点 / Pitfall: 仅把 D latch 的 Enable 连到 Clock 不会自动变成边沿触发器；仍需主从或其他边沿检测结构。原稿开头的简述应结合后续电路理解。

09 · 上升沿主从 D 触发器 Master–slave PDF p. 44（印刷 p. 42）

主锁存器使能接反相 Clock，从锁存器使能接 Clock。Clock=0：主透明，QM 跟随 D；从关闭，QS 保持。Clock 由 0 到 1：主关闭保存边沿前 D，从开启把固定 QM 传给 QS。Clock 高电平期间外部 D 变化不能穿过主级，故最终输出只在上升沿更新。

易错点 / Pitfall: 原文在 Clock=0 时写 “QM 被保持” 容易误导：该阶段保持的是从级 QS，主级 QM 仍跟随 D。Clock=1 时从级由未反相 Clock 使能，应以图中连线为准。

10 · 下降沿 D 触发器 PDF p. 45（印刷 p. 43）

交换主从锁存器的时钟有效相位即可得到下降沿触发：主级在 Clock=1 透明、从级关闭；下降沿主级关、从级开，将刚保存的数据交给输出。识别应看时钟三角形前的反相小圆圈。

易错点 / Pitfall: “D 通常上升沿、JK 通常下降沿”只是课件所选器件的常见示例，D/JK 类型本身不唯一规定触发边沿。

11 · 异步 Preset 与 Clear PDF p. 45（印刷 p. 43）

异步控制不等待时钟即可改变存储状态。课件为低有效 Preset 与 Clear：Preset 拉低且 Clear 无效时立即置 Q=1；Clear 拉低且 Preset 无效时立即清 Q=0；两者均无效时恢复正常 D/时钟行为。74LS74 为双路正边沿 D 触发器示例。

易错点 / Pitfall: 原页 Clear 填空的手写“1”错误，应为 0。两异步控制同时有效不属于正常使用条件；本卷没有展开其释放时序与器件恢复要求，不能自行指定优先级。

12 · 边沿触发 SR 与 JK PDF p. 46（印刷 p. 44）

SR 在有效边沿执行：00 保持、01 复位、10 置位、11 非法。JK 加入输出反馈：Q 反馈到 K 支路，反 Q 反馈到 J 支路；00 保持、01 复位、10 置位、11 翻转，因此两输入同为 1 有定义。

J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q_n}$

例子 / Example: 由课件真值表推导：$Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$，仅在有效边沿使用。74LS112 是双路下降沿 JK 触发器示例。

易错点 / Pitfall: JK 的 11 翻转是每个有效边沿一次，不是高电平期间持续翻转。应按当前 Q 决定下一个 Q。

13 · JK 时序题的事件顺序 PDF p. 46（印刷 p. 44）

逐个有效边沿读取当时 J、K，再按保持/复位/置位/翻转规则更新输出。无效边沿和两边沿之间的输入变化不立即更新理想边沿触发输出。异步控制若存在，先判断是否有效，再判断时钟。

例子 / Example: 自拟读图例：初态 Q=0，连续有效边沿的 JK 依次为 10、00、11、11、01，则边沿后的 Q 依次为 1、1、0、1、0。

易错点 / Pitfall: 本卷截止 JK 触发器，没有讲到计数器、寄存器完整设计、状态机综合及 setup/hold 定量分析；这些不列作本卷已讲知识点。

跨讲联系 / Connections

表示与硬件：L01 补码把减法转成取反加 1（PDF p.8），L02 的 NOT/XOR 提供可控反相，L03 加减器用同一加法硬件实现两种运算（PDF p.31）。

Gray code 与逻辑化简：L01 反射 Gray 码的相邻仅一位变化（PDF p.12），正是 L02 卡诺图相邻合并能消去一个变量的依据（PDF pp.23–24）。

奇偶性与算术：L01 奇偶校验（PDF p.12）、L02 XOR（PDF p.20）和 L03 全加器 Sum（PDF p.30）都在利用 1 的数量的奇偶性。

组合与时序：L02 通用门能够实现组合函数，也可通过交叉反馈组成 L04 锁存器（PDF pp.26、39–42）；是否有状态和何时更新，比所用门型更能区分两类电路。

数据路径的区别：MUX 是“选择数据”，encoder 是“编码有效线编号”，decoder 是“由编号激活一路”，DEMUX 是“分发一个数据输入”（PDF pp.33–37）。

复习覆盖索引：L01 覆盖 PDF pp.3–14（进位制、整数、浮点、特殊编码、字符）；L02 覆盖 pp.15–28（布尔律、MOS/CMOS、器件、电平、综合/化简/分析）；L03 覆盖 pp.29–38（算术、路由、编码/译码、显示、比较）；L04 覆盖 pp.39–46（反馈、latch、flip-flop、异步控制、JK）。所有实质教学页均有对应条目；装饰与空白页不另造知识点。

外部核验仅用于说明原稿局限，不扩展考试范围：MOSFET 工作区参照 MIT 6.012 Recitation 9，MIT OpenCourseWare 网站（ocw.mit.edu），课程 6.012 Spring 2009，Recitation 9: MOSFET VI Characteristics 。Unicode 范围参照 Unicode Consortium FAQ；门的输入数参照 TI SN74LS00 产品资料，链接见相应条目。其余例题修正来自对原位串、真值表与电路的直接计算。

临考自测 / Self Check

1. **自拟 1：同一 8 位串 10000000，按无符号、原码、反码、补码分别解释为什么？(PDF pp.6–7)**
   无符号 128；原码负零；反码 -127；补码 -128。先确定编码，再解释位串。
2. **自拟 2：8 位补码 01111111 加 00000001 得到什么？(PDF p.8)**
   低 8 位为 10000000，解释为 -128；真实和 128 超过 127，发生有符号溢出，即使没有最终进位也不能说安全。
3. **自拟 3：浮点指数全 0 与全 1 时，能否使用隐藏前导 1？(PDF pp.9–10)**
   不能。全 0 使用 0.f 和固定指数 $1-\text{bias}$，或表示零；全 1 用于无穷或 NaN。
4. **自拟 4：为什么卡诺图能跨左右边界合组，但不能对角合组？(PDF pp.23–24)**
   Gray 顺序使首尾列也只差一个变量；对角通常同时改变两个变量，不能当作直接相邻的一对。
5. **自拟 5：仅用 NAND 怎样实现 OR？(PDF p.26)**
   先各用输入并接的 NAND 得到 $\overline{A}, \overline{B}$，再 NAND：$\overline{\overline{A}\overline{B}} = A + B$，共 3 个 2 输入 NAND。
6. **自拟 6：半加器为何不能直接作为每一位的多位加法器？(PDF pp.29–30)**
   除最低位外，各位还要计入低位传来的进位；半加器没有 Cin，全加器有。
7. **自拟 7：4:1 MUX 选择 10，输出是否一定为 1？(PDF p.33)**
   不一定。它输出 I2 的当前值；I2 可以为 0 或 1。选择码只是选择哪条数据线。
8. **自拟 8：NOR SR 与裸 NAND SR 的保持输入分别是什么？(PDF pp.39–40)**
   NOR 型为 00；低有效 NAND 型为 11。门控 NAND SR 的外部 S/R 在 En=1 时又是 00 保持，必须分清内部与外部信号。
9. **自拟 9：Clock 高电平中 D 发生变化，D latch 和上升沿 D flip-flop 怎样响应？(PDF pp.43–44)**
   高有效 D latch 处于透明窗口，Q 随 D 变化；上升沿 D flip-flop 已经采样，Q 保持到下一个上升沿，假设异步控制不有效。
10. **自拟 10：JK=11 且初始 Q=1，经过三个有效边沿的 Q 是什么？(PDF p.46)**
    依次为 0、1、0；每次根据前一次状态翻转。