Lecture 04：时序电路的主线

范围：PDF 第39-46页（页脚37-44页）；第47页空白，第48页为封底。

本讲从“电路如何记住一个比特”出发，依次引入 S-R latch、带使能的 latch、D latch、边沿触发的 D flip-flop，以及带异步控制的触发器和 J-K flip-flop。最重要的判断是：输出在什么条件下可以更新，以及更新成什么值。

1. 为什么反馈能形成记忆

组合电路的输出由当前输入决定。时序电路多了“状态”：当前输入与已有状态一起决定下一状态。交叉连接的两个逻辑门把输出送回输入，能在控制信号撤去后继续维持一个稳定状态，因此能保存 0 或 1。

用 Q 表示保存的比特，Qn 表示更新前状态，Qn+1 表示更新后状态。Q′ 表示互补输出；在正常有效状态下 Q′ = NOT Q。Q′ 不是“下一时刻的 Q”。

2. 各种器件到底何时更新

器件	允许更新的时机	更新规则
S-R latch	有效的 S 或 R 到来时	Set 令 Q=1；Reset 令 Q=0；其余合法组合保持
高有效 gated S-R latch	En=1 的整段时间	根据 S、R 执行置位、复位、保持；En=0 时保持
高有效 D latch	En=1 的整段时间	Q 跟随 D；En=0 时保持关门前状态
上升沿 D flip-flop	每次 CLK 从 0 变到 1	采样该边沿的 D；两次有效边沿之间保持
J-K flip-flop	符号规定的有效边沿	00 保持；01 复位；10 置位；11 翻转
异步 PRESET / CLEAR	控制端被拉到有效电平时	不等待时钟，直接置位或清零

3. 本次检查的主要结论

你的主从 D 触发器 QM、QS 手绘波形总体正确；S-R 时序题尚未画完。明确的填写错误在 PDF 第45页：低有效 CLEAR=0 应使 Q=0，而你填成了 1。几处文字批注需要补上适用条件，详见后文。

本报告按课件的理想逻辑模型推导，忽略传播延迟；重绘横轴仅表示事件先后，不代表实际时间单位。原稿中印刷波形与手写笔迹分开评价，不把课件给出的标准波形当作你的作答。

S-R latch：先分清有效电平

对应 PDF 第39-42页（页脚37-40页）

1. NOR 与 NAND 的保持条件正好相反

操作	NOR latch：高有效 S、R	NAND latch：低有效 S_L、R_L
保持	S=0，R=0 → Qn+1=Qn	S_L=1，R_L=1 → Qn+1=Qn
置位 Set	S=1，R=0 → Q=1	S_L=0，R_L=1 → Q=1
复位 Reset	S=0，R=1 → Q=0	S_L=1，R_L=0 → Q=0
禁止组合	S=1，R=1 → 两输出都为0	S_L=0，R_L=0 → 两输出都为1

课件中基本 NAND latch 的输入写作 S、R，但功能为低有效；本报告用 S_L、R_L 强调这一点，后缀 _L 表示低有效。“Active LOW”指控制功能由 0 启动，不是说输出一定为 0。Set 的结果始终是 Q=1，Reset 的结果始终是 Q=0。

保持并不是把输出强制成某个固定值：以前 Q=1 就继续为1，以前 Q=0 就继续为0。禁止组合下两个输出不再互补；若同时撤去两个控制信号，最终记住哪一个状态不能仅靠理想真值表确定。

2. 为什么 gated NAND latch 的外部输入又是高有效

增加前级 NAND 门后，内部输入为 S*=NOT(S·En)、R*=NOT(R·En)。En=0 时，S*=R*=1，内部 NAND latch 保持；En=1 时，S*=NOT S、R*=NOT R，所以外部 S=1 才会令内部置位端为0。

En	S	R	Qn+1
0	X	X	Qn：保持，S/R 不影响输出
1	0	0	Qn：保持
1	1	0	1：置位
1	0	1	0：复位
1	1	1	禁止组合：该 NAND 实现两输出均为1

3. D latch 如何排除 S=R=1

令 S=D、R=NOT D，两输入互补，正常逻辑条件下不可能同时为1。因此 En=1 时 Q=D；En=0 时继续保存原状态。完整特性式是：Qn+1 = En·D + (NOT En)·Qn。这里“·”表示 AND，“+”表示 OR。


> 课件第42页的 Qn+1=D 与 D=Qn+1，隐含“允许更新”的条件。对 D latch 是 En=1；对 D flip-flop 是有效时钟边沿。若 En=0，D 无论取0还是1都不能把 latch 改成一个不同的状态。

Timing diagram：按事件顺序推导

对应 PDF 第41页上方（页脚39页）：gated S-R NAND latch


画图时从左向右处理每个事件：先检查异步控制，再判断使能或有效时钟边沿，最后用输入与旧状态求新状态。没有允许更新的事件，就把上一段水平线延续下去。初始 Q 未给定且尚未发生有效置位/复位时，应标未知，不能任意假定为0。

原稿检查：初始段合理，后续尚未完成



原图中你的红线只标出了初始 Q=0、Q'=1，没有画出后续变化。这可以作为题目采用的初态，但单凭最左侧 En=0 无法推导初态一定为0。以下沿用你标出的初态补全。

补全波形：a、b、c、d 是本报告新增的边沿标记



区间 / 事件	原因	Q
a 之前	En=0；S 提前升高也不能置位	0
a 到 b	En=1，S=1，R=0 → 置位	1
b 到 c	En=0；S、R 随后改变都被屏蔽	保持1
c 到 d	En=1，S=0，R=1 → 复位	0
d 之后	En=0；R 随后下降也不改变已存状态	保持0


因此，原图 t0、t1、t2、t3、t4 所在各段的 Q 依次为 0、1、1、0、0，Q' 依次为 1、0、0、1、1。原图这些标签位于区间内，不应直接当作全部跳变边沿。

D latch：透明窗口内随时跟随

对应 PDF 第41页下方（页脚39页）

“透明”表示：En=1 时，输入 D 的改变能够传到 Q。不是只有 En 刚变成1的那一刻才读 D；只要窗口仍然打开，D 再改变，Q 也要改变。En 从1变0时关门，此后保留关门前的值。

课件中的 D-latch 波形



图中的蓝色 Q、Q’ 波形与高有效 D latch 规则一致。它们在这一页呈现为课件内的规则线条，不能据此认定是你的手绘作答。你的红色批注“只要 En=0，就进入存储状态”是正确的。

沿原图顺序理解每一段

时段	输入发生了什么	Q 应怎样画
En 开启前	D 已经由0变成1	仍保持图中给定的初始0
En 上升时	此时 D=1	Q 立刻更新为1
En=1 窗口内	D 依次变成 0→1→0→1→0	Q 也依次变成 0→1→0→1→0
En 下降时	此时 D=0	锁住0；关门不等于强制复位
En 关闭后	D 又出现一个高脉冲	Q 继续为0，脉冲不传到输出

一个最容易画错的情形

如果 En 从1变0时 D 恰好是1，Q 应保持1，而不是跟着 En 下降到0。En 决定“能不能写入”，D 决定“写入什么”。因此 Q 不是 En AND D：后者在 En=0 时必为0，无法保存1。

特性表与激励表：题目方向不同


特性表从“当前输入和旧状态”求新状态。例如 En=1、D=0，无论旧 Q 是0还是1，新 Q 都是0。激励表则从“希望发生的状态转移”反推输入：在允许更新时，希望下一状态为1就令 D=1，希望为0就令 D=0。

> 画 Q’ 时，在正常有效状态下直接对 Q 取反即可。不要把 Q’ 当作滞后一拍的 Q，也不要因为输出脚名带横线就认为该输出始终为低电平。

D latch 与 D flip-flop 的逐段对照

对应 PDF 第43页（页脚41页）；按原图事件先后重绘

下图 r1-r6 是六个上升沿。Qff 只在这些边沿读取 D；Qlatch 在每一段 CLK=1 内持续跟随 D。两者采用课件图中的初始 Q=0。



有效边沿	采样 D	边沿后的 Qff	该周期中 latch 的关键行为
r1	1	1	开门后为1
r2	1	保持1	高电平内仍为1；随后关门
r3	0	0	开门时降到0
r4	0	保持0	此前短脉冲完全处于 CLK=0，未传过 latch
r5	1	1	先为1；D 在本次高电平内下降，Qlatch 随即降到0
r6	0	0	D 随后在本次高电平内出现短脉冲，Qlatch 会复制它

为什么最后两个周期的差异最重要

在 r5：D 被 flip-flop 采样为1后，即使 D 很快下降，Qff 仍保持1，直到 r6 才读取新的0。latch 仍然开着，所以 Qlatch 会随 D 提前下降。

在 r6：上升沿到来时 D 还是0，所以 Qff 为0；随后出现的 D 短脉冲没有跨过下一个有效边沿，Qff 看不到它。但脉冲位于 CLK=1 的透明窗口内，因此 Qlatch 会出现同样的脉冲。

对你第43页红色文字的修改建议


“Qlatch 只在 CLK=1 时与 D 保持同步”在本页高有效 latch 的前提下正确。将关于 Qff 的文字改为：“每次 CLK 从0变为1的上升沿，Qff 采样当时的 D；之后保持该值，直到下一个上升沿。”

> 有上升沿，不代表 Q 一定跳变。若这次采样的 D 与当前 Q 相同，输出继续保持原电平。课件本页印刷的 Qff、Qlatch 波形与上述推导一致。

主从 D 触发器：你的手绘波形检查


对应 PDF 第44页（页脚42页）：上升沿 master-slave D flip-flop

你的两组红色 QM 波形和下方 QS 波形在逻辑上均正确。下图摘录原稿下方的手绘部分；少量手绘横向偏移不构成状态判断错误，誊写时将竖直跳变对齐对应事件即可。



时钟状态	Master：EnM=NOT CLK	Slave：EnS=CLK
CLK=0	透明，QM 跟随 D	关闭，QS 保持
CLK 从0变1	关门，锁住边沿前 D	开门，QS 取得刚锁住的 QM
CLK=1	关闭，QM 固定	透明，但输入 QM 固定，所以 QS 固定

按你原图的事件顺序重绘



第一段：D 在 r1 之后、CLK=1 时升高，此时 master 关闭，所以 QM 仍为0。到 f1，CLK 降为0，master 打开，QM 才升为1；随后 D 在低电平窗口内下降，QM 立即下降。这个短高脉冲不会进入 QS，因为 slave 当时关闭。

第二段：r2 采到0，QS 继续为0。D 后来在 f2 之后、CLK=0 时升高，QM 随之升高；直到 r3，slave 打开，QS 才升为1。你画出的“QM 先升、QS 后升”正是正确行为。

> 你写的“QM 符合 Qlatch、QS 符合 Qff”可以保留，但应补充：QM 是低电平透明的 latch，不能直接照搬上一页高电平透明 Qlatch 的波形；QS 才是整个器件的上升沿触发输出。课件文字中“QM will be kept”若指整个 CLK=0 区间并不准确，该区间被保持的是 QS，QM 会跟随 D。

下降沿与异步 PRESET / CLEAR

对应 PDF 第45页（页脚43页）

1. 如何得到下降沿 D flip-flop

将两级使能关系换为 EnM=CLK、EnS=NOT CLK：CLK=1 时 master 跟随 D、slave 保持；CLK 从1变0时 master 关门，slave 开门，将最后的 QM 送至 QS。于是外部输出在下降沿更新。

符号上，时钟端的小三角表示边沿触发；小三角前再加小圆圈表示下降沿触发。仅有 En 输入的 latch 是电平敏感器件。把时钟接到普通 latch 的 En 上，本身不会自动使它变成边沿触发器。

2. 你明确填错的位置：CLEAR=0 时应为0

- When $\overline{\text{PRESET}}$ equals 0, the content of the storage element Q is set to a __1__ immediately.
- When $\overline{\text{CLEAR}}$ equals 0, the content of the storage element Q is set to a __0__ immediately.

原稿第一行 PRESET=0 → Q=1 填写正确；第二行 CLEAR=0 → Q=1 填写错误，应改为 Q=0。两个控制端上方的横线表示低有效，以下用 PRESET_L、CLEAR_L 表示。判断时假定另一个异步控制端保持在无效电平1。

PRESET_L	CLEAR_L	输出行为
1	1	异步控制均未启用，按原本的 D 与 CLK / En 规则工作
0	1	立即置位：Q=1，Q'=0，不必等待时钟
1	0	立即清零：Q=0，Q'=1，不必等待时钟
0	0	禁止组合；不能按正常互补状态解释

3. 在 timing diagram 中，异步控制优先处理

若 CLEAR_L 在两个有效时钟边沿之间降到0，Q 也要在此时变成0；不能等到下一个时钟边沿。只要 CLEAR_L 仍为0，即使 D=1 且遇到有效边沿，Q 仍保持0。

CLEAR_L 回到1表示解除强制清零，并不表示立即把 D 写入 Q。对于 D flip-flop，若无其他有效事件，Q 保持原值，等待下一有效边沿；对于 D latch，若此时 En=1，解除后就可以重新跟随 D。

4. 不要把"带异步控制"理解为 D 随时可改输出

带异步 PRESET / CLEAR 的 D flip-flop，正常的数据输入 D 仍受有效时钟边沿控制。异步的是置位、清零这两条额外控制路径。课件所列 D、J-K 器件的常见触发方向不能代替符号判断，做题应直接看时钟端。

> 实际器件还存在建立时间、保持时间与传播延迟。若题目把 D 的变化安排在采样边沿附近，却不给出相对先后或时序条件，就不能仅凭"同时"判断可靠采到0还是1。本讲现有波形按理想事件先后即可解答。

J-K flip-flop：边沿处执行四种操作


对应 PDF 第46页（页脚44页）

J-K 保留 S-R 的置位、复位、保持功能，并将两输入同时为1的情形定义为翻转。在合法正常工作条件下，它没有 S-R 真值表中的那个“11 禁止组合”。

J	K	有效边沿后的 Q	解释
0	0	Qn	保持旧状态
0	1	0	复位
1	0	1	置位
1	1	NOT Qn	翻转一次

特性式：Qn+1 = J·(NOT Qn) + (NOT K)·Qn。只在规定的有效边沿执行；边沿之间，J 或 K 的变化不会直接使输出改变。

课件时序图逐边沿核对



从左数的上升沿	J K	操作	Q（初始0）
1	1 0	置位	1
2	0 1	复位	0
3	0 1	仍执行复位，输出无需跳变	0
4	1 1	翻转：0→1	1
5	1 1	翻转：1→0	0
6	1 1	翻转：0→1	1

因此 Q 序列为 1、0、0、1、0、1。课件图中的红色 Q 和 Q′ 与该结果一致；未见需要纠正的额外手绘波形。图中 T 表示 toggle，即翻转。

> J=K=1 且 CLK 一直处于高电平时，边沿触发的 J-K 不会连续翻转；它只在每个有效边沿翻转一次。若器件是下降沿触发，整套方法不变，只把采样位置改为每个下降沿。

批注核对清单与复习重点

检查依据：附件 PDF 第39-46页的可见图像与手写内容

原稿位置	检查结果	建议
PDF 41 / 页脚39，上方 S-R 时序图	未完成	红线只画了初态。补成 Q：0→1→保持1→0→保持0；见本报告第3页。
PDF 41 / 页脚39，下方 D latch	红色批注正确	En=0 时保持；En=1 时 Q 跟随 D。蓝色示例波形正确。
PDF 43 / 页脚41，latch 与 FF 对比	印刷波形正确；文字宜改精确	将“CLK=1 的一瞬间”改为“CLK 从0变1的上升沿”；见第5页。
PDF 44 / 页脚42，两组 QM、下方 QS	你的手绘波形正确	QM 低电平透明；QS 上升沿更新。誊写时对齐跳变点即可。
PDF 44 / 页脚42，“QM 符合 Qlatch”	需要补充使能极性	QM 跟随 D 的条件为 CLK=0，与前页高有效 latch 相反。
PDF 45 / 页脚43，CLEAR 填空	明确错误	把 CLEAR_L=0 时的 Q=1 改为 Q=0；PRESET 的1正确。
PDF 46 / 页脚44，J-K 时序图	课件波形正确	六个上升沿后 Q 为 1、0、0、1、0、1。

其余影响理解的批注与课件措辞

PDF 第40页“Q 与 Q′ 只能有一个是0”：应补充“在正常有效稳定状态下”。禁止组合时，NOR latch 可出现两个0，NAND latch 可出现两个1；这正是不能把它们当作正常存储状态的原因。

PDF 第42页 Qn+1=D、D=Qn+1：结果正确，但应注明 En=1。若 En=0，新状态由旧状态保持，输入 D 不决定新状态。

课件将 latch 归在 asynchronous 一节，复习时应抓住它“电平敏感”的具体规则；flip-flop 的核心是“边沿敏感”。单纯将 latch 的 En 改名 CLK，并不会改变其触发方式。

考试画波形前，逐项确认

① 看符号：电平敏感还是边沿敏感？高有效还是低有效？
② 看异步端：是否正在强制 Set / Clear？
③ 标出允许更新的窗口或边沿，再按时间顺序读输入。
④ 保持时延续旧值，不把“无输入”或“时钟为0”当成 Q=0。
⑤ 核对 Q′ 的互补关系；禁止状态、未知初态另行标注。

资料来源：用户上传的《ELEG2201 - Lecture Notes - Volume 1(1).pdf》，Lecture 04，PDF 第39-46页。图像摘录用于对应原稿位置；重绘波形及事件表为按电路规则逐段推导的结果。本报告未将原稿没有完成的部分判为已画错。