

计数器的设计：实验报告


刘泓尊 2018011446 计 84

2020 年 4 月 1 日

目录

1 File Structure	1
2 实验目的	2
3 实验任务	2
4 集成“手动”与“秒表”版本	2
4.1 D 触发器的实现	2
4.2 计时器模块	3
4.3 4 位加法计数器	4
4.4 计数器	5
5 仿真结果	6
6 JieLab 运行结果 (附录屏)	7
7 实验总结	7

1 File Structure



2 实验目的

- (1) 掌握时序逻辑电路的基本分析和设计方法.
- (2) 理解同步时序逻辑电路和异步时序逻辑电路的区别.
- (3) 掌握计数器电路设计原理, 用硬件描述语言实现指定功能的计数器设计.
- (4) 学会利用软件仿真实现对数字电路的逻辑功能进行验证和分析.

3 实验任务

- (1) 使用两个未经译码处理的数码管显示计数, 手动单次时钟进行计数, 到 59 的时候回到 00.
- (2) 使用实验平台上的 1MHz 时钟, 将计数器改成秒表, 并使用开关控制秒表的启动、暂停.

4 集成“手动”与“秒表”版本

支持“手动 clk/秒表 clk/暂停/复位”功能。

我将两个部分功能实现了集成, $mode = '0'$ 的时候是手动模式, 可以手动按下 clk 实现计数器的加一. $mode = '1'$ 是秒表模式, 可以开启秒表模式, 在当前计数基础上进行每 1s 一次的计数. 在实现过程中, 我使用了大量“元件例化”的方法, 并且没有使用“+”。本部分代码位于 ./counter 下。

4.1 D 触发器的实现

践行模块化设计的思路, 我实现了 D 触发器, 实现如下:

d_ff.vhd

```
1  -- 异步复位D触发器 --
2  entity d_ff is
3      port(
4          clk: in std_logic;
5          rst: in std_logic;
6          pause: in std_logic;
7          d: in std_logic;
8          q: out std_logic;
9          nq: out std_logic
10     );
11 end d_ff;
12
13 architecture bhv of d_ff is
14 begin
15     process(clk, rst) begin
16         if rst = '1' then
17             q <= '0';
18             nq <= '1';
19         elsif clk'event and clk='1' then
```

```

20         if pause='0' then
21             q <= d;
22             nq <= not d;
23         else --维持不变
24             q <= not d;
25             nq <= d;
26         end if;
27     end if;
28 end process;
29 end bhv;

```

4.2 计时器模块

为了实现“计时”与“计数”的解耦，我将计时器单独作为一个模块。该模块通过记录时钟上升沿个数，每个 1M 次时钟周期产生一次脉冲。在 1MHz 的时钟频率下，该模块将产生每 1s 一次的脉冲，代码如下：

clkpersecond.vhd

```

1  -- 产生秒表序列(时钟频率1MHz: 产生1s的周期序列) --
2  entity clkpersecond is
3      port(
4          clk: in std_logic;
5          rst: in std_logic;
6          clkps: out std_logic
7      );
8  end clkpersecond;
9
10 architecture bhv of clkpersecond is
11     signal outclk: std_logic := '0';
12     signal count: integer := 0;
13     constant FREQUENCY: integer := 500000;--设置时钟频率1MHz(即1000000/2)
14 begin
15     clkps <= outclk;
16     process(clk, rst) begin
17         if rst = '1' then
18             count <= 0;
19             outclk <= '0';
20         elsif clk'event and clk='1' then
21             if count < FREQUENCY then
22                 count <= count + 1;
23             else
24                 count <= 0;
25                 outclk <= (not outclk);--跳变
26             end if;
27         end if;

```

```
28     end process;
29 end bhv;
```

4.3 4 位加法计数器

在译码处理前，由于第一位表示 0-9 的数字，第二位表示 0-5 的数据，所以需要 4 位二进制来表示。为了进一步解耦，我实现了用四位二进制数表示计数个数的四位计数器。该模块根据 d 触发器实现时序逻辑的设计，“十分底层”地实现了计数器，而不是使用简单地 +1。具体实现如下：

fourbitcounter.vhd

```
1  -- 四位加法计数器 --
2  entity fourbitcounter is
3      port(
4          clk: in std_logic;
5          rst: in std_logic;
6          pause: in std_logic;
7          qvec: out std_logic_vector(3 downto 0)
8      );
9  end fourbitcounter;
10
11 architecture bhv of fourbitcounter is
12     component d_ff
13         port(
14             clk: in std_logic;
15             rst: in std_logic;
16             pause: in std_logic;
17             d: in std_logic;
18             q: out std_logic;
19             nq: out std_logic
20         );
21     end component;
22     signal q_buf: std_logic_vector(3 downto 0);
23     signal nq_buf: std_logic_vector(3 downto 0);
24 begin
25     --使用4个d触发器实现4位二进制的自增
26     u0: d_ff port map(clk=>clk, rst=>rst, pause=>pause, d=>nq_buf(0), q=>
27         q_buf(0), nq=>nq_buf(0) );
28     u1: d_ff port map(clk=>nq_buf(0), rst=>rst, pause=>pause, d=>nq_buf(1),
29         q=>q_buf(1), nq=>nq_buf(1) );
30     u2: d_ff port map(clk=>nq_buf(1), rst=>rst, pause=>pause, d=>nq_buf(2),
31         q=>q_buf(2), nq=>nq_buf(2) );
32     u3: d_ff port map(clk=>nq_buf(2), rst=>rst, pause=>pause, d=>nq_buf(3),
33         q=>q_buf(3), nq=>nq_buf(3) );
34     qvec <= q_buf;
35 end bhv;
```

4.4 计数器

有了上面实现的四位计数器和计时器模块，可以很方便地实现计数器了。该模块是顶层实体，通过计时器识别时钟信号并给出 1s 一次的脉冲，之后四位计数器实现一次自增，最终将输出结果经过译码器 (decoder 模块与“点亮数字人生”中的模块相同，在此不予赘述) 进行显示。代码如下：

counter.vhd

```
1  -- 计数器(用数码管显示，支持手动clk/秒表clk/暂停/复位 功能，60进制) --
2  entity counter is
3      port(
4          clk: in std_logic;
5          rst: in std_logic;
6          pause: in std_logic;
7          mode: in std_logic;--mode = '1'的时候是秒表，否则是手动加
8          highcode: out std_logic_vector(6 downto 0);
9          lowcode: out std_logic_vector(6 downto 0)
10     );
11 end counter;
12
13 architecture bhv of counter is
14     component decoder--译码器
15         port(
16             bit_4_vec: in std_logic_vector(3 downto 0);
17             bit_7_vec: out std_logic_vector(6 downto 0)
18         );
19     end component;
20     component fourbitcounter--四位加法计数器
21         port(
22             clk: in std_logic;
23             rst: in std_logic;
24             pause: in std_logic;
25             qvec: out std_logic_vector(3 downto 0)
26         );
27     end component;
28     component clkpersecond--产生1s一个上升沿的周期信号
29         port(
30             clk: in std_logic;
31             rst: in std_logic;
32             clkps: out std_logic
33         );
34     end component;
35     signal clockUsing: std_logic;--当前使用的clk，用于区分手动和秒表
36     signal clockPerSecond: std_logic;--每1s一次上升沿的clk
```

```

37 signal tempresetLow: std_logic := '0';
38 signal tempresetHigh: std_logic := '0';
39 signal resetLow: std_logic := '0';--低位复位
40 signal resetHigh: std_logic := '0';--高位复位
41 signal outputLow: std_logic_vector(3 downto 0);--低位输出(4位二进制)
42 signal outputHigh: std_logic_vector(3 downto 0);--高位输出(4位二进制)
43 begin
44     clockUsing <= clockPerSecond when mode = '1' else clk;
45     getclk:clkpersecond port map(clk=>clk, rst=>rst, clkps=>clockPerSecond);
46     u1:fourbitcounter port map(clk=>clockUsing, rst=>resetLow, pause=>pause,
47                               qvec=>outputLow );
48     u2:fourbitcounter port map(clk=>resetLow, rst=>resetHigh, pause=>pause,
49                               qvec=>outputHigh );
50     decoder1: decoder port map(bit_4_vec=>outputLow, bit_7_vec=>lowcode);
51     decoder2: decoder port map(bit_4_vec=>outputHigh, bit_7_vec=>highcode);
52     tempresetLow <= '1' when outputLow = "1010" else '0';--到10进1
53     tempresetHigh <= '1' when outputHigh >= "0110" else '0';--到60归零
54     resetLow <= rst or tempresetLow; resetHigh <= rst or tempresetHigh;
55 end bhv;

```

5 仿真结果

使用 Quartus 的 ModelSim 进行仿真 (附“./counter/Waveform.vwf”文件). 进行功能仿真的结果如下, 第一幅图展示了包含“暂停”和“复位”功能。输出时经过译码后的 7 位二进制数。第二幅图展示了到达 59 之后自动回到 0 的过程。




图 1: 包含“暂停”和“复位”功能




图 2: 到达 59 之后自动回到 0

下图是时序仿真的结果。展示了包含“暂停”和“复位”功能。




图 3: 时序仿真

6 JieLab 运行结果 (附录屏)

我将代码放在了 JieLabs 实验平台上进行了验证，下面是运行时的截图，在目录下有“**counter-manual.mp4**”(手动计数) 和“**conuter-auto.mp4**”(秒表功能)，视频中还展示了“暂停”，“复位”等功能。您可以更直观地检查我的实现效果。同时附件中提供了从 JieLabs 存档的“counter-manual.json”和“conuter-auto.json”。

注: 左下角板块的第一个开关代表“mode”，mode = 1 时是秒表模式，mode = 0 是手动模式。第二个开关代表“暂停”。




图 5: 手动模式-截图




图 6: 秒表模式-截图

7 实验总结

本次实验我采用了大量的“元件例化”方法，在极大程度上实现了“解耦”与模块化设计，我的 VHDL 编程能力得到了极大提升。我自己实现了 d 触发器，进而使用时序逻辑的方式实现了计数器，而不是简单地使用“+1”语句，切身体会到了时序逻辑的设计方法和电路特点，没有依赖软件的编译与自动转换，对时序逻辑的增进了理解。同时，我也被硬件所能实现的众多有趣功能所吸引，希望在将来能设计出更多有意义的电路。感谢老师助教在微信群中的耐心指导!