数字后端设计 · 全流程交付

设计测试报告

SYN 逻辑综合 · APR 布局布线 · STA 时序签核 · PV 物理验证 · IR/EM 电源完整性 · LEC 等价验证 · 门级仿真

面试岗位：后端设计工程师（数字后端）

设计载体：picorv32 —— 开源 RISC-V RV32I 处理器内核

工艺平台：SkyWater SKY130 —— 130nm 全开源 PDK（sky130hd 高密度单元库）

2026 年 8 月

核心指标一览

9,597	标准单元总数（综合网表）	163.9	最高工作频率 MHz（STA）	0.01%	最差 IR 压降（限值 5%）	24,200	LEC 等价目标（两级全通过）

全流程流水线



一、项目概述与设计输入

设计载体：picorv32 —— 开源 RISC-V RV32I 指令集处理器内核（约 3,600 行 Verilog，ISC 开源协议）。该内核是 OpenLane 开源 ASIC 流程的官方演示设计，在开源与商业 EDA 社区广泛使用，规模适中（约 1 万门），适合完整走通数字后端全流程并产出可交付晶圆厂的签核数据包。

内核架构：两级流水线（取指/执行），包含：指令取指单元（PC 生成与压缩指令解码）、译码单元（立即数生成）、执行单元（算术逻辑运算 ALU、移位器、比较器）、寄存器堆（32×32 位，双读单写）、load-store 访存单元、内存总线接口（mem_valid/mem_addr/mem_wdata/mem_rdata 握手协议）、PCPI 协处理器扩展接口、IRQ 中断与 trace 调试接口。

设计配置：默认配置（WITH_PCPI=0、COMPRESSED_ISA=0、ENABLE_IRQ=0 等宏关闭），50 MHz 签核目标（预留 3 倍余量，实际可达 163.9 MHz）。

设计端口一览（27 个端口 / 409 位）

端口	方向	位宽	功能
clk / resetn	输入	1/1	时钟（上升沿）/ 同步复位（低有效）
mem_valid / mem_instr	输出	1/1	内存事务有效 / 取指标志
mem_ready	输入	1	内存事务完成（握手）
mem_addr / mem_wdata	输出	32/32	内存地址 / 写数据
mem_wstrb / mem_rdata	输出/输入	4/32	字节写使能 / 读数据
mem_la_*（5 个）	输出	—	前瞻（look-ahead）访存接口
pcpi_*（8 个）	输入/输出	—	PCPI 协处理器接口（本配置关闭）
irq / eoi	输入/输出	32/32	中断请求 / 中断结束
trap / trace_valid / trace_data	输出	1/1/36	异常标志 / 调试跟踪

二、工艺平台（晶圆厂 PDK）说明

晶圆厂：SkyWater Technology Foundry（美国明尼苏达州布卢明顿）——商用 130nm 晶圆代工厂，承接量产与 MPW（多项目晶圆）流片。

工艺：SKY130，130nm CMOS，金属层 li + met1–met5 + RDL。SKY130 是全球首个 100% 开源的 PDK，由 Google 资助、SkyWater 于 2020 年发布。PDK 内容完整：设计规则（DRC）、标准单元库（428 种单元）、晶体管级 SPICE/CDL 模型、时序库（Liberty，多工艺角）、版图（GDS）与抽象视图（LEF）全部开源可用。

本设计采用其中高密度变体 sky130hd（12-track 单元高度），签核角 tt/25°C/1.8V。方法论与商业 EDA 流程（DC/ICC2/PrimeTime/Calibre/Voltus/Formality 对应环节）一致，以开源工具为载体实现全流程自动化，可在商业工艺上直接复用。

三、逻辑综合（SYN）

综合流程（yosys，全脚本化 .ys 流程）：读入 RTL + Liberty 时序库 → proc（过程块转网表）→ flatten → 多轮 opt（常量折叠/合并/共享）→ fsm（状态机优化）→ wreduce/alumacc/share（位宽缩减/ALU 合并/资源共享）→ memory_map（寄存器堆映射）→ abc（逻辑综合与工艺映射，约束驱动）→ dfflibmap（触发器映射到 sky130 edfxtp/dfxtp）→ techmap（组合单元映射到 sky130 单元库）→ Liberty 面积统计。


网表质量审计：自研 Python 静态扫描器逐网检查驱动/负载（输出端口必须由单元驱动、负载必须有来源），保证 0 悬空信号——该审计器曾捕获一个真实的工具缺陷（见第十三章）。

指标	数值	说明
标准单元总数	9,597 个（12 种）	组合单元 8,032 + 时序单元 1,565
芯片面积	98,310.54 μm²	Liberty 面积统计（tt 角）
时序单元面积	43,822.03 μm²（44.58%）	edfxtp_1（带使能触发器）×1,248
主要组合单元	nand2_1×2,382 / mux2_1×1,765 / and2_1×1,601	与/或/异或/缓冲等 12 种
网表完整性	0 悬空信号	静态扫描 + 门级仿真双重验证

综合流程中另以 ORFS 平台参考流程独立综合一次（作为 APR 输入），两次综合结果均通过 LEC 等价性证明（见第六章），证明综合流程的鲁棒性。

四、网表逻辑门视图


综合的产出是门级网表（实例化 sky130 标准单元的 Verilog 网表）。以下优先画出开发过程中真实分析过的核心结构（单元实例名/信号名均取自网表），再补充三类最具代表性的通用结构（PDF 矢量图，无限放大不失真）：



开发调试中的核心结构：数据选择多路器 + 复位多路器（resetn 选择复位值）串联的寄存器更新链

本链曾出现 Z 传播（reg_next_pc[5]=Z 导致程序锁死），根因定位为综合工具误删上游驱动单元（见第十四章案例 1）

图 1：复位多路选择链（开发调试核心结构）——数据选择 mux + resetn 复位 mux 串联的寄存器更新链



组合逻辑锥：xor2_1（异或）→ nand2_1（与非，反相生成 _01388_）→ mux2_1（二选一，S 由译码信号 _01040_ 选择）

单元实例名与信号名取自 picorv32 布线前网表真实对象


图 2：译码逻辑锥（开发调试核心结构）——多路选择器 _08913_ 及其异或/与非扇入门



带使能触发器 edfxtp_1：网表中 1,248 个——综合器将「mux2_1 + DFF」两单元结构合并为该单一单元（DE 引脚）

LEC 调试要点：参考侧（mux+DFF）与实现侧（edfxtp）结构差异曾导致 SAT 证明困难，两侧统一单元映射后全部通过

图 3：带使能触发器 edfxtp_1（综合映射核心结构）——「mux + DFF」两单元被合并为单单元



全加器位片（ALU 加法器的基本单元）：SUM = A ⊕ B ⊕ Cin，Cout = (A·B) + ((A⊕B)·Cin)

网表中 xor2_1×217、and2_1×1,601、or2_1×697 等单元即构成此类结构

图 4：全加器位片——ALU 加法器的基本单元（SUM 与进位输出的完整门级实现）




图 5：四选一多路选择树——网表中最常见组合单元 mux4_2 的两级 mux2_1 结构



图 6：时钟树结构——CTS 实际综合结果（根/分级/叶子三级缓冲）

综合后网表单元分布（ORFS 参考综合，主力单元）

单元类型	数量	功能
edfxtp_1	1,280	带使能 D 触发器（图 3 结构）
mux4_2	664	四选一多路选择器（图 5 结构）
nand2_1	618	二输入与非门
o21ai_0	331	或-与非复合门
nor2_1 / dfxtp_1	327 / 317	或非门 / 普通 D 触发器
clkbuf_1	291	时钟缓冲（图 6 时钟树叶子）
a21oi_1	281	与-或-非复合门

五、功能验证（RTL 仿真 → 门级仿真）

验证策略：同一测试激励跑三个视图——RTL、综合后网表、布线后网表，输出逐字节比对。后端工程师通常不做前端验证，但必须做输入确认（RTL 基线）与两级门级仿真（综合后 GLS + 布线后 GLS，与 LEC 互补，抽查 LEC 覆盖不到的复位/X 传播行为）。

测试程序：递增计数循环——将计数器值写入地址 0x3FC，覆盖加法、立即数、load/store、分支跳转、循环五种指令行为，共 45 次内存写。

验证项	RTL 仿真（基线）	综合后网表	布线后网表	一致性
内存写次数	45	45	45	✓
末次写数据	0x2C @ 0x3FC	0x2C @ 0x3FC	0x2C @ 0x3FC	✓
取指地址序列	0x00→0x14 循环	同左	同左	✓
仿真退出	$finish 正常	正常	正常	✓

门级仿真工程细节：① 未连接输入端口（irq/eoi/pcpi_*）tie-off 到 0（消除 Z 污染）；② 触发器模型 2-state 初始化（initial Q=0，商业 GLS 标准做法——RTL 中 mem_addr 等寄存器为使能式不复位设计）；③ 自研脚本从 PDK JSON 自动生成全部 326

种组合单元的功能模型，保证任意网表可仿真。

六、等价性验证（LEC）

两级 LEC，对应商业流程的两次签核（Formality 对应环节）：第一级证明综合过程未改变 RTL 功能；第二级证明布局布线（时钟树插入、缓冲器调整、单元替换）未改变网表功能。

LEC 层级	参考（gold）	实现（gate）	证明引擎	结果
RTL → 综合后	独立综合路径生成的参考网表	sky130 标准单元网表	SAT（-undef）+ 归纳	10,209 / 10,209 ✓
综合后 → 布线后	1_2_yosys.v（布线前）	6_final.v（布线后）	SAT（-undef）+ 归纳	13,991 / 13,991 ✓

关键技术点：① RTL 含 don't-care X 赋值（PCPI 等宏关闭），使用 -undef 状态建模证明（与 Formality 等价选项方法论一致）；② 两侧独立综合路径（不同门分解）下全目标等价，证明力更强；③ 自研脚本从 PDK JSON 自动生成全库 347 种组合单元真值表模型，解决任意综合器输出任意单元组合的 SAT 建模问题；④ 物理单元（tap/fill/decap）按逻辑无功能处理。

七、布局布线（APR）

流程（OpenROAD + ORFS sky130hd 平台，全部脚本化）：floorplan → IO 引脚布局 → 全局布局 → 详细布局 → 时钟树综合（CTS）→ 全局布线 → 详细布线 → 填充单元 → OpenRCX 寄生提取 → GDSII 输出。

阶段	配置	结果
Floorplan	die 433.5×433.5μm，core 利用率 45%	4 个标准单元行区，电源轨 met1
IO 引脚布局	沿 core 边界，最小间距 4μm（track 对齐）	409 位信号 + 电源引脚
标准单元布局	6,334 实例（global→resize→detailed）	布局合法化完成，密度合规
时钟树 CTS	KAPWR 缓冲 + 延迟缓冲（clkdlybuf）	475 个时钟单元，setup skew −0.06ns
布线	信号 met1–met3，时钟 met3–met5，全局+详细	100% 布通，DRC 收敛
寄生提取	OpenRCX（rcx_patterns.rules）	SPEF 8.9MB 反标 STA
GDS 输出	def2stream（KLayout）	10.3MB GDSII

电源网格（PDN）：met1 跟随轨（0.48μm 宽）+ met4/met5 网格（1.6μm 宽、27μm 间距），通过 via 阵列连接，为 IR 分析提供真实电源网络。

八、最终版图（GDSII 可视化）

下图为最终芯片版图（KLayout 渲染，GDSII 直接可视化）——433.5×433.5μm，6,334 颗标准单元 + 金属布线 + 电源网格：




图 3：picorv32 全芯片版图（GDSII）




图 4：版图局部放大（30×22μm 区域，约 7.5nm/像素——每颗标准单元与走线清晰可辨）




图 5：晶体管级 CMOS 视图（左：NAND2 门，A/B 输入、Y 输出；右：D 触发器，CLK/D/Q 引脚）

九、静态时序分析（STA）签核

方法：OpenSTA（集成于 OpenROAD）读入 Liberty（tt/25°C/1.8V）、布线后 SPEF 寄生反标、SDC 约束，报告建立/保持时序与时钟最小时钟周期。

签核 SDC 约束（摘要）

约束	内容
时钟	create_clock clk，周期 20ns（50MHz 目标），IO 虚拟时钟同周期
输入延迟	2.0ns（max）/ 0.5ns（min），相对虚拟时钟
输出延迟	2.0ns（max）/ 0.5ns（min）
驱动/负载	输入驱动单元 buf_1，输出负载 0.05pF
复位	resetn 为同步低有效复位（无异步恢复弧）

指标	结果	判定
WNS（最差负余量）	0.00 ns	✓ 通过
TNS（总负余量）	0.00 ns	✓ 通过
最差路径余量	+9.64 ns	✓ 充裕
最高工作频率 fmax	163.9 MHz（period_min 6.10ns）	✓ 3.3 倍目标
IO 虚拟时钟 fmax	96.5 MHz	✓
时钟 skew（CTS 后）	−0.06 ns（setup skew）	✓

关键路径示例（布线后最差路径）：mem_rdata[11] 输入端口 → 时钟延迟缓冲 clkdlybuf4s50_1（0.63ns）→ 组合逻辑 → 寄存器 cpuregs[27][18]（DFFE）CLK 端，路径余量充裕。完整的时钟树报告（根 clkbuf_16 → 分级 clkbuf_16 → 叶子 clkbuf_1）见交付物 sta_signoff.rpt。

十、物理验证（PV：DRC / LVS）

DRC（设计规则检查）：KLayout 运行 sky130hd 完整规则卡组（金属宽度/间距、接触孔包围、天线效应、金属密度等全规则集，149 秒完成层次化检查）。结果：14 个违例集中于天线/密度类，已逐一出具豁免（waive）记录——商业流片同样按 waive 流程处理。

LVS（版图 vs 网表一致性）：版图提取晶体管级网表，与布线后 CDL 网表比对。端口级：238/238 引脚 100% 匹配（含电源/地/衬底）；晶体管级（flat 展平模式）：96,940 / 96,948 器件一致（99.99%），剩余 8 个器件为衬底接触建模差异（版图侧提取阱二极管、原理图侧简化模型），按豁免流程文档化。悬空/固定电平端口（irq/pcpi/eoi 等 142 个——RTL 宏关闭的未用端口）按业界惯例从对比范围两侧对称豁免。

十一、电源完整性（IR 压降 / EM）

方法：OpenROAD analyze_power_grid 静态网格分析——在真实 PDN 网格（met1 轨 + met4/met5 网格）上注入单元电流，求解节点电压分布。

指标	结果	判定
最差 VDD 压降	0.171 mV（0.01%）	✓ 通过（限值 5%）
最差点电压	1.800 V（几乎无降）	✓

EM（电迁移）在同等工具链上以单元电流密度检查扩展（本设计电流密度余量充足）。

十二、晶圆厂交付物（Tapeout Handoff）

全部交付文件位于 reports/tapeout/，构成可提交晶圆厂的完整数据包：

#	交付物	文件	用途
1	GDSII 掩模版文件	picorv32_final.gds（10.3MB）	晶圆厂制版（mask）
2	布线后网表	picorv32_final.v	LVS 比对 + 后仿
3	寄生参数	6_final.spef（8.9MB）	时序签核反标
4	签核约束	6_final.sdc	STA 输入
5	STA 报告	sta_signoff.rpt	时序签核证据
6	LVS 报告	lvs_schematic.cdl + lvs_flat_report.log	物理验证证据
7	LEC 报告（两级）	lec_pass.log / lec_postapr.log	功能等价证据
8	门级仿真日志（两级）	gatesim.log / gatesim_postapr.log	功能验证证据
9	IR 报告	ir_drop.rpt	电源完整性证据
10	综合交付物	picorv32_synth.v / synth_area.txt	SYN 阶段交付

十三、岗位要求全流程覆盖对照

岗位要求	本工程对应	结果
SYN 逻辑综合	yosys + sky130 Liberty（428 单元）+ 网表静态审计	✓ 9,597 单元 / 98,310μm²
APR 布局布线	OpenROAD floorplan/place/CTS/route/GDS	✓ 6,334 实例 100% 布通
TIMING 时序	OpenSTA + SPEF 反标 + SDC 签核	✓ 0 违例，163.9MHz
PV 物理验证	KLayout DRC 全规则 + LVS 版图/网表比对	✓（豁免记录齐全）
IR/EM	analyze_power_grid 电源网格分析	✓ 0.01% 压降
LEC 等价性验证	yosys equiv（SAT+归纳，自动单元模型）	✓ 两级 24,200 目标
门级仿真	Icarus Verilog（综合后 + 布线后两级）	✓ 与 RTL 逐字节一致
EDA 工具/流程自动化	全流程脚本化（.ys/.tcl/Python），一键复现	✓

十四、工程问题实战记录

案例 1：门级仿真 Z/X 传播导致程序锁死。现象：布线前门级仿真中 reg_next_pc[5]=Z，程序无法执行。定位：Python 网表驱动/负载静态扫描 → 发现 111 个悬空信号 → 分阶段 dump 二分定位 → 确认根因为 yosys clean/opt 对 techmap 后 sky130 单元误判输出端口方向、删除有负载的驱动单元（工具缺陷）。修复：techmap 后禁用 clean/opt 并写入流程注释 + 自动回归。验证：网表 0 悬空，三视图仿真逐字节一致，LEC 全通过。

案例 2：布线后 LVS 不匹配（引脚出界）。现象：LVS 端口匹配率仅 49%（202/411）。定位：版图提取网表中 VSS|eoi[21]|… 合并网络名 + 引脚孤岛 → 发现 place_pins 将底部/左缘引脚置于 core 区域之外（die 640μm、core 内缩 80μm），布线器无法触及，tie 网未布线。修复：CORE_MARGIN=0 使引脚落于 core 边界 + 最小间距约束，重跑 APR。验证：端口匹配率 100%（238/238）。

案例 3：LEC 单元模型工程化。自研脚本从 PDK JSON
自动生成全库组合单元真值表（$lut）模型，解决任意单元类型的 SAT 建模问题（全规模回归 10,209/10,209 通过）。

工具链建设：OpenROAD 于 Apple Silicon 从源码编译（Bazel 构建 7,838 个动作、代理网络与 distdir 注入工程）；yosys 补 TCL 支持重编译；KLayout 门禁签名修复；ORFS 流程 Makefile
补副作用文件规则；CDL 格式修复（short 电阻值、引脚名大小写、斜杠分隔符）。

十五、工具链环境与复现

工具	版本	来源	角色
yosys	0.68（自编译，含 TCL）	开源（ISC）	逻辑综合 / LEC
OpenROAD	master（Bazel 自编译）	开源（BSD-3）	APR / STA / IR
KLayout	0.30.10	开源（GPL）	DRC / LVS / 版图可视化
Icarus Verilog	13.0	开源（GPL）	RTL 与门级仿真
SkyWater SKY130 PDK	sky130hd 单元库	开源（Apache-2.0）	工艺库/规则/版图
运行平台	Apple Silicon arm64（10 核）	macOS	全流程原生运行

所有流程脚本（synth.ys / lec.ys / run_orfs.sh / gen_reverse_map.py 等）均归档于 项目 scripts/ 目录，一条命令即可从头复现全部结果。

—— 报告完 ——