

源时钟域 / clk_src
目的时钟域 / clk_dst
din
上升事件检测
din && ~din_pipe
set
请求寄存器 R
din_store
复位 > set > clear
R
正向同步器
acs_cdc_capt_sync
内部级数与实现待核实
Q
Q_delay <= Q @clk_dst
dout = Q && ~Q_delay
延迟寄存器 + 组合边沿检测
dout
A
clear
回传同步器
acs_cdc_capt_sync
内部级数与实现待核实
回传 Q：确认同步路径已看到请求
rstn_src 控制源域寄存器与回传实例
rstn_dst 控制目的域寄存器与正向实例