中国科学技术大学计算机学院

《数字电路实验报告》



实验题目:使用 Vivado 进行仿真

学生姓名: 刘良宇

学生学号: PB20000180

完成时间: 2021.11.18

实验题目

用 Verilog 完成电路的编码工作以后,如何确保电路功能正确呢? 直接使用 Vivado 工具进行综合,并烧写到实验平台是一种最直接的办法.

但是这种做法效率并不高,首先 Vivado 工具的综合过程比较慢,再者如果电路功能不正确, 也无法快速定位问题所在,随着电路复杂度的增加,这一情况会更加凸显。

因此我们更加推荐的是先通过Vivado 提供的仿真功能对电路进行仿真。

用 Vivado 进行仿真与用 Logisim 验证电路功能大体步骤思想类似,主要分为编写 Verilog 代码,编写 Verilog 仿真文件,以及在 Vivado 中观察波形

实验目的

- 熟悉 Vivado 软件的下载、安装及使用
- 学习使用 Verilog 编写仿真文件
- 学习使用 Verilog 进行仿真, 查看并分析波形文件

实验环境

- PC 一台
- vlab.ustc.edu.cn
- Vivado 工具

实验练习

题目 1.


请编写 Verilog 仿真文件, 生成如题图所示的波形, 并在 Vivado 中进行仿真。

观察波形,写出仿真文件:

```
`timescale 1ns / 1ps

module t1_tb();
    reg a,b;
    initial begin
        a = 1;b = 0; #100
        a = 1;b = 1; #100
        a = 0;b = 1; #75
        a = 0;b = 0; #75
        a = 0;b = 1; #50
        $finish;
    end
endmodule
```

仿真波形图如下:




题目 2.

请编写 Verilog 仿真文件, 生成如题图所示的波形, 并在 Vivado 中进行仿真。

观察波形, 写出仿真文件:

```
`timescale 1ns / 1ps
module t2 tb();
    reg clk, rst n,d;
    initial begin
        clk
                      = 0;
        forever #5 clk = ~clk;
    end
    initial begin
       rst n = 0; #27
        rst n = 1;
    end
    initial begin
        rst n = 0; #27
       rst n = 1;
    end
    initial begin
        d = 0; #13
       d = 1; #24
        d = 0;
    end
endmodule
```

仿真波形图如下:



题目3.

利用题目 2 中的信号作为以下代码的输入, 在 Vivado 中对其仿真, 并观察仿真波形。

按照题目说明, 仿真文件编写如下:

```
module t3 tb();
    reg clk, rst n, d;
    wire q;
     {\tt d\_ff\_r \ d1 \, (.clk \, (clk) \, , .rst\_n \, (rst\_n) \, , .d \, (d) \, , .q \, (q) \, ) \, ;}
    initial begin
         clk
                          = 0;
         forever #5 clk = ~clk;
     end
     initial begin
         rst n = 0; #27
         rst n = 1;
     end
    initial begin
         rst n = 0; #27
         rst n = 1;
     end
     initial begin
        d = 0; #13
         d = 1; #24
         d = 0;
     end
endmodule
```

也即增加了wire型变量q,然后对d ff r实例化。

波形如图所示:



题目4.

设计一个 3-8 译码器,编写仿真测试文件,在 Vivado 中对其进行仿真。要求仿真时遍历所有的输入情况组合,给出源代码和仿真截图。

首先需要设计一个 3-8 译码器:

然后编写测试文件:

```
module t4_tb();
    reg [2:0] in;
    wire [7:0] out;
    decode_3_8 d(.in(in),.out(out));
    initial begin
        in = 3'b000;
        forever #5 in = in + 1;
    end
    initial begin
    end
    endmodule
```

可以得出波形图:

总结与思考

- 本次实验让我熟悉 Vivado 软件的下载、安装及使用,学习使用 Verilog 编写仿真文件,学习使用 Verilog 进行仿真,查看并分析波形文件
- 本次实验难易程度适中。
- 本次实验任务量适中。
- 改进建议:无。