

# 中国科学技术大学计算机学院

## 《计算机组成原理实验报告》



实验题目：运算器及其应用

学生姓名：刘良宇

学生学号：PB20000180

完成时间：2022. 3. 17

# 实验题目

运算器及其应用

## 实验目的

- 熟练掌握算术逻辑单元 (ALU) 的功能
- 掌握数据通路和控制器的设计方法
- 掌握组合电路和时序电路，以及参数化和结构化的 Verilog 描述方法
- 了解查看电路性能和资源使用情况

## 实验环境

- VLAB: vlab.ustc.eud.cn
- Vivado
- Nexys4DDR

## 实验步骤

### ALU 模块的逻辑设计和仿真

首先需要写一个 ALU

```
module alu #(parameter WIDTH = 32)
    (input [WIDTH - 1: 0] a,
     input [WIDTH - 1: 0] b,      // 两操作数
     input [2:0] s,              // 功能选择
     output reg [WIDTH - 1: 0] y, // 运算结果
     output reg [2:0] f);        // 标志

    wire a_s, b_s;
    assign a_s = ~a[WIDTH - 1];
    assign b_s = ~b[WIDTH - 1];

    always @(*) begin
        f = 3'b000;
        y = 0;
        case (s)
            3'b000: y = a - b;
            3'b001: y = a + b;
            3'b010: y = a & b;
            3'b011: y = a | b;
            3'b100: y = a ^ b;
            3'b101: y = a >> b;
            3'b110: y = a << b;
            3'b111: y = ($signed(a)) >>> b; // signed
        endcase
        if (s == 3'b000) begin
```

```

        f[0] = (a == b ? 1'b1 : 1'b0);
        f[1] = {a_s, a} < {b_s, b} ? 1'b1 : 1'b0;
        f[2] = (a < b ? 1'b1 : 1'b0);
    end
end
endmodule

```

ALU 只有组合逻辑电路，写起来相对简单

这里如下两点需要注意：

- 算术右移需要显式指定
- 如何处理有符号数的大小比较

前者 Verilog 提供了内置语法 `>>>`，但需要注意的是需要显示指定前面的操作数为有符号类型，本模块使用了类型转换达成这一目的

对于有符号数的大小比较，这里回顾补码的相关知识，本质是一个抽象代数里的环，这里给正数和 0 的开头补一个 1 即可

下面考虑 ALU 模块的仿真，这里可以直接测试 32 位的 ALU 模块

因为 ALU 的测试单纯是组合逻辑，我们采用 verilator, 使用 C++ 编写 tb, 可以实现 100% coverage 的测试

```

// 生成随机数（固定种子确保可复现）
srand(1024);

// 功能函数数组，模拟每一种功能
int (*a[8])(int, int) = { _minus, _add, _and, _or, _xor,
                           l_rshift, lshift, a_rshift };

// 测试每一种功能
for (int s = 0; s < 8; s++) {
    // 测十次
    for (int i = 0; i < 10; i++) {
        top->a = get_rand_i32();    // input 值
        top->b = get_rand_i32();
        top->s = s;
        top->eval();                // 计算，以比较 output
        if (top->y != a[s](top->a, top->b)) {
            cout << "error test case\n";
            cout << "mode: " << s;
        }
        if (s == 0) {
            if (top->f != cmp_f(top->a, top->b)) {
                cout << "error cmp\n";
            }
        }
        tfp->dump(main_time);
        main_time++;
    }
}

std::cout << "test finished\n";

```

这里使用了以下函数模拟 `f` 输出的表现：

```

int cmp_f(int a, int b) {
    // 类似实现 f 的功能
    int res = 0;
    if (a == b)
        res += 1;
    if (a < b)
        res += 2;
    if ((unsigned)a < (unsigned)b) {
        res += 4;
    }
    return res;
}

```

测试:


```

liu@liu-Laptop ~/temp> verilator --cc alu.v --trace --exe alu-harness.cpp
liu@liu-Laptop ~/temp> make -j -C ./obj_dir -f Valu.mk Valu
make: 进入目录 "/home/liu/temp/obj_dir"
make: "Valu"已是最新。
make: 离开目录 "/home/liu/temp/obj_dir"
liu@liu-Laptop ~/temp> ./obj_dir/Valu                                     (base)
test finished

```

证明功能实现良好

当然常规 testbench 能得到的波性文件 verilator 也是可以顺便生成的:



## 6 位 ALU 的下载测试

下载测试需要首先编写 top 模块

```

`include "alu.v"
`include "btn_edge.v"

module top(input CLK,
            input CPU_RESETN,
            input BTNC,
            input [15:0] SW,
            output [15:0] LED);

    reg [5:0] a;
    reg [5:0] b;
    reg [2:0] s;

    wire en_edge;
    btn_edge get_edge(.clk(CLK), .button(BTNC), .button_edge(en_edge));

    always @(posedge CLK) begin
        if (!CPU_RESETN) begin
            a <= 6'b0;

```

```

        b <= 6'b0;
        s <= 3'b0;
    end
    else begin
        if (en_edge) begin
            s <= SW[15:13];
            a <= SW[11:6];
            b <= SW[5:0];
        end
    end
end

alu #(.WIDTH(6)) alu1(.a(a), .b(b), .s(s), .y(LED[5:0]), .f(LED[15:13]));
endmodule

```

时序逻辑部分依次判断复位和使能即可

注意对于按钮我们希望去毛刺并只取上升沿

这里编写了一个辅助模块：

```

module btn_edge(input clk,
                input button,
                output button_edge);

    reg [15:0] cnt;

    always@(posedge clk) begin
        if (button == 1'b0) begin
            cnt <= 0;
        end
        else begin
            if (cnt < 16'h8000) begin
                cnt <= cnt + 1'b1;
            end
        end
    end


    reg button_1, button_2;
    always @(posedge clk) begin
        button_1 <= cnt[15];
        button_2 <= button_1;
    end

    assign button_edge = button_1 & ~button_2;
endmodule

```

利用计数器去毛刺，利用 `button_1 & ~button_2` 保证只会因为上升沿产生一个脉冲信号

查看 RTL 电路图：



使用资源报告：

Tcl Console	Messages	Log	Reports	Design Runs	Utilization	x																								
Hierarchy																														
<table><tr><th>Name</th><th>Slice LUTs (63400)</th><th>Slice Registers (126800)</th><th>F7 Muxes (31700)</th><th>Bonded IOB (210)</th><th>BUFGCTRL (32)</th></tr><tr><td>top</td><td>62</td><td>21</td><td>1</td><td>34</td><td>1</td></tr><tr><td>alu1 (alu)</td><td>17</td><td>0</td><td>0</td><td>0</td><td>0</td></tr><tr><td>get_edge (btn_edge)</td><td>5</td><td>6</td><td>0</td><td>0</td><td>0</td></tr></table>							Name	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	Bonded IOB (210)	BUFGCTRL (32)	top	62	21	1	34	1	alu1 (alu)	17	0	0	0	0	get_edge (btn_edge)	5	6	0	0	0
Name	Slice LUTs (63400)	Slice Registers (126800)	F7 Muxes (31700)	Bonded IOB (210)	BUFGCTRL (32)																									
top	62	21	1	34	1																									
alu1 (alu)	17	0	0	0	0																									
get_edge (btn_edge)	5	6	0	0	0																									

性能报告：

Tcl Console		Messages		Log	Reports	Design Runs		Timing		x		Utilization																																																																													
<div><div><div><div></div><div></div><div></div><div></div><div></div><div></div></div><div><div></div><div></div><div></div><div></div><div></div><div></div></div></div><div><div></div><div></div><div></div><div></div><div></div><div></div></div></div>						Intra-Clock Paths - sys_clk_pin - Setup																																																																																			
<div><div>General Information</div><div>Timer Settings</div><div>Design Timing Summary</div><div>Clock Summary (1)</div><div>&gt; Check Timing (26)</div><div>&lt; Intra-Clock Paths</div><div>&lt;&lt; sys_clk_pin</div><div>Setup 7.838 ns (10)</div><div>Hold 0.137 ns (10)</div><div>Pulse Width 4.500 ns (30)</div><div>Inter-Clock Paths</div><div>Other Path Groups</div></div>						<table><thead><tr><th>Name</th><th>Slack</th><th>Levels</th><th>Routes</th><th>High Fanout</th><th>From</th><th>To</th></tr></thead><tbody><tr><td>↳ Path 1</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>a_reg[0]/CE</td></tr><tr><td>↳ Path 2</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>a_reg[1]/CE</td></tr><tr><td>↳ Path 3</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>a_reg[2]/CE</td></tr><tr><td>↳ Path 4</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>a_reg[3]/CE</td></tr><tr><td>↳ Path 5</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>a_reg[4]/CE</td></tr><tr><td>↳ Path 6</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>a_reg[5]/CE</td></tr><tr><td>↳ Path 7</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>b_reg[0]/CE</td></tr><tr><td>↳ Path 8</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>b_reg[1]/CE</td></tr><tr><td>↳ Path 9</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>b_reg[2]/CE</td></tr><tr><td>↳ Path 10</td><td>7.838</td><td>1</td><td>2</td><td>15</td><td>get_edge/button_1_reg/C</td><td>b_reg[3]/CE</td></tr></tbody></table>							Name	Slack	Levels	Routes	High Fanout	From	To	↳ Path 1	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[0]/CE	↳ Path 2	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[1]/CE	↳ Path 3	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[2]/CE	↳ Path 4	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[3]/CE	↳ Path 5	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[4]/CE	↳ Path 6	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[5]/CE	↳ Path 7	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[0]/CE	↳ Path 8	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[1]/CE	↳ Path 9	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[2]/CE	↳ Path 10	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[3]/CE
Name	Slack	Levels	Routes	High Fanout	From	To																																																																																			
↳ Path 1	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[0]/CE																																																																																			
↳ Path 2	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[1]/CE																																																																																			
↳ Path 3	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[2]/CE																																																																																			
↳ Path 4	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[3]/CE																																																																																			
↳ Path 5	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[4]/CE																																																																																			
↳ Path 6	7.838	1	2	15	get_edge/button_1_reg/C	a_reg[5]/CE																																																																																			
↳ Path 7	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[0]/CE																																																																																			
↳ Path 8	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[1]/CE																																																																																			
↳ Path 9	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[2]/CE																																																																																			
↳ Path 10	7.838	1	2	15	get_edge/button_1_reg/C	b_reg[3]/CE																																																																																			

下面生成比特流，上板子即可（这里线下检查时已经测试过，不再附图）

## FLS 设计仿真下载


首先需要明确如何计算斐波那契数列：

```
a = int(input()); b = int(input())
for i in range(n):
    a, b = b, a + b
    print(b)
```

所以应该需要两个寄存器 **a** 和 **b** 分别储存这两个计算过程中需要的变量

状态机设计上，需要有状态使得输入值存到 **a**，输入值存到 **b** 以及计算数列下一项

画出下列状态转换图：



进行编码：

```
parameter S_LOAD_0 = 2'b00;    // 初始状态，等待载入第一个数
parameter S_LOAD_1 = 2'b01;    // 等待载入第二个数
parameter S_WAIT   = 2'b10;    // 等待使能
```

两段式状态机的组合逻辑部分就容易写出：

```
always @(*) begin
    case (curr_state)
        S_LOAD_0: next_state = en? S_LOAD_1 : S_LOAD_0;
        S_LOAD_1: next_state = en? S_WAIT : S_LOAD_1;
        S_WAIT:   next_state = S_WAIT;
        default:  next_state = S_LOAD_0;
    endcase
end
```

状态转换需要考虑复位：

```
always @(posedge clk) begin
    curr_state <= (~rstn)? S_LOAD_0 : next_state;
end
```

下面根据状态处理输入输出即可。输出根据状态判断连到哪个寄存器即可

```
// 输出逻辑
always @(*) begin
    case (curr_state)
        S_LOAD_1 :
            f = a;
        S_WAIT:
            f = b;
        default:
            f = 0;
    endcase
end
```

```
// 载入逻辑
always @(posedge clk) begin
    if (en) begin
        case (curr_state)
            S_LOAD_0:
                a <= d;
            S_LOAD_1:
                b <= d;
            S_WAIT: begin
                a <= b;
                b <= a + b;
            end
        endcase
    end
end
end
```

接下来考虑该 FLS 模块的仿真，还是使用 verilator，这里我们进行 16 位 FLS 的测试

编写测试文件，测试初始载入两个值 1, 2 后的模块表现，并测试复位

```
// 初始化，默认有效
top->rstn = 1;
main_time = 3;
top->eval();
tfp->dump(main_time);

while (!Verilated::gotFinish() && main_time < sim_time / 2 + 1) {
    top->en = main_time % 12 < 2 ? 1 : 0; // 每一定时间产生使能信号
    top->clk = main_time % 2;           // 模拟时钟
    top->d = main_time < 20 ? 1 : 2;    // 依次载入 1 和 2
    top->eval();                       // 仿真时间步进
    tfp->dump(main_time);              // 波形文件写入步进
    main_time++;
}


top->clk = 1;
top->rstn = 0; // 测试复位
top->eval();
tfp->dump(main_time);
main_time++;
top->rstn = 1;

while (!Verilated::gotFinish() && main_time < sim_time) {
    top->clk = main_time % 2;           // 模拟时钟
    top->en = main_time % 12 < 2 ? 1 : 0; // 每一定时间产生使能信号
    top->eval();                       // 仿真时间步进
    tfp->dump(main_time);              // 波形文件写入步进
    main_time++;
}

std::cout << "test finished\n";
```


从  $t = 0$  开始观察波形:





随着 `en` 每次触发, `f` 输出依次变为 1, 2, 3, 5, 8, 13... 符合条件

观察复位信号:



成功起到复位作用, 开始计算 2, 2, 4, 6, 10, ...


接下来补上 `top` 模块后进行实际测试:

```
module top(input CLK,
            input CPU_RESETN,
            input BTNC,
            input [15:0] SW,
            output [15:0] LED);

    // 去毛刺取边沿
    wire en_edge;
    btn_edge get_edge(.clk(CLK), .button(BTNC), .button_edge(en_edge));

    // 连接 fls 模块
    fls fls1(.clk(CLK), .rstn(CPU_RESETN), .en(en_edge), .d(SW), .f(LED));
endmodule
```

RTL 电路图:



使用资源报告：

Tcl ConsoleMessagesLogReportsDesign RunsUtilization x

Q≡≡

Hierarchy

Hierarchy

Summary

▼ Slice Logic

▼ Slice LUTs (<1%)

LUT as Logic (<1%)

▼ Slice Registers (<1%)

Register as Flip Flop (<1%)

Memory

Q≡≡%

Hierarchy

Name	Slice LUTs (63400)	Slice Registers (126800)	Bonded IOB (210)	BUFGCTRL (32)
▼ N top	47	40	35	1
f1s1 (f1s)	42	34	0	0
get_edge (btn_edge)	5	6	0	0

性能报告：

Tcl Console		Messages		Log		Reports		Design Runs		Timing			
Q		≡		⚙		📄		🔍		⏮		⏭	

下载过程已经线下检查，不再附图

## 总结与思考

- 本次实验使我基本熟练掌握算术逻辑单元 (ALU) 的功能，复习组合电路和时序电路的一般设计方法，以及参数化和结构化的 Verilog 描述方法，了解查看电路性能和资源使用情况的方法
- 本次实验难易程度适中
- 本次实验任务量设置略有不合理，可以考虑直接设计 32 位 ALU