


计算机组成原理

第六章 中央处理器

6.8 硬布线控制器设计 (1)


1 基本原理

- 将控制器看成产生固定时序控制信号的逻辑电路
- 输入信号: 指令译码, 时钟信号, 反馈信号
- 输出信号: 功能部件控制信号序列
- 设计目标: 最少元件, 最快速度
- 理论基础: 布尔代数
- 组成器件: 门电路, 触发器



机器指令字 → 控制器信号序列

- 2 单总线结构CPU
 - 1. LOAD R0,6#
 - 2. MOVE R1,10
 - 3. ADD R0,R1
 - 4. STORE R0,(R2)
 - 5. JMP 1000



3 单总线结构CPU指令周期

节拍	控制信号(4 cycles)			
T1	PC _{out} , AR _{in} , X _{in}			
T2	+1 _, Read			
Т3	Z _{out} , PC _{in} , DRE _{in} , Read			
T4	DR _{out} , IR _{in}			


- 定长指令周期: 传统三级时序
 - ◆2个机器周期,8个时钟周期、慢、设计简单
- 变长指令周期:现代时序
 - ◆ 时钟周期数可变,快,设计复杂

节拍	LOAD (4 cycles)	MOVE (1 cycles)	ADD (3 cycles)	STORE (3 cycles)	JMP (1 cycles)
T5	IR _{out} , AR _{in}	IR _{out} , R1 _{in}	R0 _{out} , X _{in}	R2 _{out} , AR _{in}	IR _{out} , PC _{in}
T6	Read		R1 _{out} ,ADD	R0 _{out} , DR _{in}	
T7	DRE _{in} ,Read		Z _{out} ,R0 _{in}	DRE _{out} , Write	
T8	DR _{out} , R0 _{in}				

4


定长指令周期时序产生器传统三级时序


固定2个机器周期,8个时钟节拍




构建时序产生器 输出: M_{IF}, M_{EX}, T1, T2, T3, T4

5 时序产生器状态机





6 硬布线控制器基本架构



时序产生器循环产生周期电位、节拍电位,供控制器对信号进行时间调制

单总线CPU控制信号生成

节拍	控制信号
T1	PC _{out} , AR _{in} , K _{in}
T2	+1 Read
T3	Z _{out} , PC _{in} , DRE _{in} Read
T4	DR _{out} , IR _{in}

$$C_n = \sum_{m,i,k,j} (I_m \cdot M_i \cdot T_k \cdot B_j)$$

- Read = $M_{IF} \cdot (T2+T3) + LOAD \cdot M_{FX} \cdot (T2+T3)$
- \blacksquare AR_{in} = M_{IF} T1 + (LOAD+STORE) M_{FX} T1

	节拍	LOAD	MOVE	ADD	STORE	JMP
执行周期 M _{EX}	T1	IR _{out} AR _{in}	IR _{out} , R1 _{in}	RO _{out} , X _{in}	R2 _{out} , AR _{in}	IR _{out} , PC _{in}
	T2	Read		R1 _{out} ,ADD	R0 _{out} , DR _{in}	
	Т3	DRE _{in} Read		Z _{out} ,R0 _{in}	DRE _{out} , Write	
	T4	DR _{out} , R0 _{in}				

- 8 固定指令周期硬布线控制器设计过程
 - 1. 设计三级时序产生器: 所有指令固定机器周期数,节拍数,
 - 2. 列出所有机器指令的指令周期流程图,明确每个节拍的控制信号;
 - 3. 找出产生同一微操作控制信号的条件;
 - 4. 写出各微操作控制信号的布尔表达式; $C_n = \sum_i \left(M_i \cdot T_k \cdot B_j \cdot \sum_m I_m \right)$
 - 5. 化简各表达式;
 - 6. 利用组合逻辑电路实现。



谢谢!