2026 年英特尔杯大学生电子设计竞赛嵌入式系统专题邀请赛

2026 Intel Cup Undergraduate Electronic Design Contest

- Embedded System Design Invitational Contest

初选项目设计方案书

项目题目： **LabGuardian**：基于边缘 **AI** 的智能实验助教系统

学生姓名：

指导教师：

参赛学校：

LabGuardian：基于边缘 AI 的智能实验助教系统

摘要

LabGuardian 是一套面向高校理工科基础实验课程的边缘 AI 智能助教系统，旨在解决实验教学中师生比严重失衡、理论与工程认知鸿沟突出、现有辅助手段缺乏实物感知能力等结构性矛盾。系统以竞赛指定平台 DK-2500（Intel Core Ultra 5 225U）为硬件基底，采用 Vision → Logic → AI → GUI 四层分层架构，外加 Teacher 教师教室协同模块，实现了“看见电路→理解拓扑→给出建议→班级协同”的端到端闭环。

在视觉感知层，系统基于 YOLOv8-OBB 旋转目标检测模型识别面包板上 9 类电子元器件，通过 OpenVINO 部署于 iGPU 实现毫秒级推理，采用 Image-only 高分辨率图片分析架构，支持 1-3 张图片多图 IoU 融合以消除遮挡盲区。系统设计了三级引脚定位策略：以 YOLO-Pose 关键点检测为主（直接预测引脚像素坐标），当元件遮挡导致关键点置信度不足时，启用局部视觉验证算法（仅分析元件附近 10-30 个孔洞的对比度特征判断占用状态），最后回退至几何候选约束匹配，实现元件引脚到面包板孔位的精确映射。在逻辑推理层，系统设计了四级鲁棒面包板校准管线与基于 NetworkX 的电路拓扑构建引擎，采用 VF2++ 子图同构与 GED 图编辑距离实现多级电路验证，支持 IC 多引脚 Hub 节点建模与 4 轨道电源轨学生标注。在认知层，系统部署三级降级 LLM 引擎（云端 API → Qwen2.5-1.5B INT4 NPU 推理 → 规则模板），结合 ChromaDB RAG 检索增强与 OCR 芯片自动识读，确保离线环境下仍可提供智能问答。

系统充分利用 Intel Core Ultra 的 CPU + iGPU + NPU 三单元协同能力，实现“专芯专用、负载解耦”的异构调度，全部推理计算在边缘设备完成，图片数据不出域。预期关键指标包括：元器件识别 mAP@0.5 ≥ 80%、单张图片端到端分析延迟 < 5 s、支持 9 类元器件识别。

关键词：边缘 AI，旋转目标检测，关键点引脚定位，电路拓扑分析，异构计算，Intel OpenVINO

目　　录

第一部分　项目背景 **4**

1.1　行业痛点与需求分析 4

1.2　竞赛契合度与平台优势 4

1.3　应用前景 4

第二部分　项目设计方案 **4**

2.1　研究开发内容 4

2.2　硬件平台与异构调度 5

2.3　系统架构 5

2.3.1　视觉感知层（Vision）→ iGPU 6

2.3.2　逻辑推理层（Logic）→ CPU 7

2.3.3　认知层（AI）→ NPU/CPU 8

2.3.4　教师教室模块与交互层 8

2.4　技术关键及主要特色 8

2.5　预期目标 9

2.6　项目实施方案与进度安排 9

第三部分　团队组成 **9**

3.1　团队成员组成 9

3.2　成员特长与分工 9

第一部分 项目背景

1.1 行业痛点与需求分析

高校电子类基础实验（电路分析、模拟/数字电子技术）是工程素养培养的核心环节，但当前实验教学面临三重结构性矛盾：

（**1**）师生比失衡。实验课师生比普遍达 1:30 以上，学生遇到接线故障平均需等待 5–10 分钟才能获得教师介入，“指导真空期”消磨探索热情、降低教学效率。

（**2**）认知鸿沟。初学者难以将二维电路原理图映射至三维面包板空间，每学期因极性反接、短路等操作失误导致的芯片损坏率高达 8%–15%。

（**3**）辅助手段局限。Multisim/Proteus 等仿真软件无法感知实物接线；示波器等仪器只显示电气参数，无法从视觉层面定位“哪根线接错了”。

目前国内外尚无针对面包板电路实验场景、将计算机视觉与图论分析和大语言模型融合的开源 AI 辅助教学系统。这正是 LabGuardian 的创新空间所在。

1.2 竞赛契合度与平台优势

本项目与 2026 英特尔杯嵌入式系统专题邀请赛的核心要求高度契合。竞赛指定硬件平台 DK-2500 搭载 Intel Core Ultra 5 225U 处理器，其 CPU + iGPU + NPU 三单元异构架构，恰好为 LabGuardian 的多模态 AI 负载提供了理想的硬件基底——视觉推理走 iGPU、LLM 推理走 NPU、图论计算走 CPU P-Core，实现“专芯专用、负载解耦”。

1.3 应用前景

LabGuardian 将学习反馈从“事后纠错”前移至“过程引导”，学生拍摄面包板照片即可获得详细的纠错分析报告。系统作为“第一道防线”拦截基础连接错误，降低芯片损坏率、释放教师精力。教师教室模块将系统从单机工具升级为班级级教学管理平台，全部推理计算在 DK-2500 边缘设备完成，图片数据不出域，天然适配弱网与数据合规场景。该技术框架可复用于电子装配质检、PCB 审查等工业场景，具备良好的迁移性与产业化潜力。

第二部分 项目设计方案

2.1 研究开发内容

本系统定位为部署在每个实验台上的“全能电子助教”，核心功能覆盖“看、想、说、管”四大维度：

（**1**）电路智能纠错。通过高分辨率俯拍图片分析面包板，自动识别 9 类元器件布局与连线，将识别到的电路拓扑与标准模板进行图同构对比，检测短路、断路、极性反接等错误，在标注图上高亮标注错误位置并输出结构化诊断报告。

（**2**）智能知识问答。集成离线大语言模型并结合 RAG 检索增强生成，系统结合当前检测上下文与知识库检索结果生成结构化回答。

（**3**）芯片自动识读与班级协同。OCR 引擎识别 IC 芯片丝印型号并关联引脚数据库；教师端 Web 看板实现一对多实时监控、风险告警与指导下发。

2.2 硬件平台与异构调度

系统部署于竞赛指定平台 DK-2500，其核心硬件规格如表 2-1 所示。

表 **2-1　DK-2500** 开发套件核心硬件规格

硬件资源	规格参数
处理器	Intel Core Ultra 5 225U（12C14T，P-Core 4.8GHz，基础功耗 15W）
内存 / 存储	双通道 DDR5 16GB / M.2 2280 SSD 128GB
集成显卡	Intel Graphics（iGPU），支持 OpenVINO GPU 插件
神经网络处理器	Intel NPU，支持 OpenVINO NPU 插件与 NPUW 编译缓存
操作系统	Ubuntu 22.04 LTS

LabGuardian 采用“专芯专用、负载解耦”的异构调度策略：（**1**）视觉感知 → **iGPU**：YOLOv8-OBB 模型通过 OpenVINO GPU 插件部署，利用 GPU 并行浮点能力实现毫秒级推理。（**2**）知识推理 → **NPU**：Qwen2.5-1.5B INT4 量化模型通过 `LLMPipeline` 部署于 NPU，配合 `NPUW_CACHE_DIR` 持久化编译产物。（**3**）逻辑仲裁 → **CPU P-Core**：VF2++ 图同构、NetworkX 拓扑构建等分支计算交由性能核处理。

【图片占位】Intel Core Ultra 异构调度架构图
建议内容：三列布局（CPU / iGPU / NPU），每列标注运行的模块与量化精度
底部标注 OpenVINO Runtime 统一调度层

图 **2-1　Intel Core Ultra** 异构调度架构

2.3 系统架构

系统采用四层分层架构——Vision（视觉感知）→ Logic（逻辑推理）→ AI（认知引擎）→ GUI（交互界面），外加 Teacher（教师教室）协同模块。整体代码量约 11,500 行 / 43 个 Python 源文件，通过 IoC 服务注册容器（AppContext）实现模块间解耦，低层不依赖高层，任何一层可独立替换或测试。

【图片占位】系统总体架构图
建议内容：四层架构纵向排列（感知→推理→认知→GUI），右侧对应 Intel 硬件单元
箭头标注层间数据流方向，底部独立显示 Teacher 模块

图 **2-2　LabGuardian** 系统总体架构图

2.3.1　视觉感知层（Vision）→ iGPU

视觉感知层负责从高分辨率俯拍图片中识别面包板上的电子元器件并精确定位其引脚插入孔位。系统采用 Image-only 架构，支持上传 1-3 张图片进行多图 IoU 融合分析，以消除单张图片中的遮挡盲区。

（一）**YOLOv8-OBB** 元件检测。核心模型为 YOLOv8-OBB（旋转目标检测），可识别 9 类元器件：电阻、LED、电容、二极管、导线、按钮、三极管、IC 芯片、电位器。选择 OBB 而非传统 HBB，是因为面包板上元件多为倾斜或垂直插入，旋转框能精确描述元件角度与长宽比，有效解决密集元件间的 IoU 粘连问题。引脚推算算法根据 OBB 几何特征，取短边中点沿长轴方向延伸得到引脚像素坐标，9 类元件采用差异化延伸系数以适应不同物理尺寸。

【图片占位】YOLO 检测结果展示
建议内容：一张元件丰富的面包板照片，标注全部 9 类检测框（OBB 旋转框）
左图：原始照片；右图：OBB 检测标注结果（含类别名称与置信度）

图 **2-3　YOLOv8-OBB** 旋转目标检测效果

（二）导线骨架化端点精炼。对导线类检测，系统引入 `WireAnalyzer` 替代 OBB 短边中点估计。流程为：HSV 颜色分割排除背景 → 形态学清理 → Zhang-Suen 骨架化 → 8-邻域端点检测 → 凸包最远点对选择。同时对导线 HSV 分布投票进行颜色分类（支持红/蓝/绿/黄/橙/黑/白 7 色），为导线交叉场景提供区分能力。

（三）三级引脚定位策略 — 核心创新。

YOLO 检测框仅描述元件外观轮廓，但确定引脚具体插入面包板哪个孔洞才是电路建模的关键前提。传统方法依据几何最近邻将引脚像素坐标映射到最近孔位，由于 OBB 边界估计存在 1–3 行误差，在密集元件场景下产生大量误匹配。本系统设计了三级渐进式引脚定位策略，兼顾精度与鲁棒性：

策略 **1 — YOLO-Pose** 关键点检测（主策略）。将引脚定位建模为关键点检测问题，在 YOLO-Pose 模型中为每类元件标注 2 个引脚关键点，模型直接输出引脚像素坐标及置信度。当关键点置信度 > 0.6 时直接采用，无需任何后处理。这是最准确的方法，随着训练数据集的扩充将成为主力。

策略 **2** — 局部视觉引脚-孔洞验证（遮挡辅助）。当 YOLO-Pose 关键点因元件遮挡而置信度不足时，系统对估计引脚位置附近的少量孔洞（通常 10–30 个，而非全图 650+ 个）执行局部图像分析。核心特征为中心-周围对比度：面包板空孔呈现为深色圆洞（中心暗、周围亮，对比度 > 0），引脚插

入后对比度趋近零或反转。对比度经 Sigmoid 映射为 0–1 占用概率，综合占用分（权重 0.50）、距离分（0.30）与统一电气约束惩罚（0.20）选出最佳引脚对。

策略 **3** — 几何候选约束匹配（回退兜底）。将每个引脚估计位置通过透视变换映射到矫正空间，查找距离最近的 K 个孔洞作为候选，评分函数综合像素距离与面包板电气约束（同组短路重罚 +100、同行惩罚 +50、大跨度惩罚、合理跨度奖励 −3），选出最优引脚对。所有元件类型共享统一的约束评分模块（`pin_utils`），消除代码重复。

【图片占位】三级引脚定位策略流程图（本项目核心创新）
建议内容：三列分支结构
策略 1: YOLO-Pose 关键点 → 直接输出引脚坐标（主）
策略 2: 局部视觉验证 → 对比度占用评分 → 引脚对选择（辅）
策略 3: 几何 Top-K 候选 → 电气约束评分 → 引脚对选择（回退）
底部汇聚到电路建模

图 **2-4**　三级引脚定位策略流程图（核心创新）

实验效果。在 3 个真实面包板场景中，局部视觉验证 + 几何约束匹配相比纯几何方法显著降低引脚定位假阳性，如表 2-2 所示。待 YOLO-Pose 模型训练完成后，预期准确率将进一步提升。

表 **2-2**　引脚定位假阳性对比（纯几何 **vs** 局部视觉+约束）

场景	纯几何方法	局部视觉+约束	降低比例
Scene 1	75 个假阳性	18 个	76%
Scene 3	214 个假阳性	93 个	56%
Scene 5	87 个假阳性	72 个	17%

2.3.2　逻辑推理层（Logic）→ CPU

逻辑层实现从“像素坐标”到“电气连接关系”的关键转换，包含三个子模块。

（一）面包板校准器（**Calibrator**）。校准器检测面包板上所有孔洞位置并建立标准化网格坐标系，设计了四级检测管线：L1 对称圆网格检测（`cv2.findCirclesGrid`）→ L2 多参数 Blob 集成检测（3 组参数 × 9 个阈值 = 27 候选图）→ L3 霍夫圆补漏 → L4 轮廓几何兜底。检测后经 NMS 去重 + RANSAC 网格拟合剔除离群并补全缺失孔位，前置 CLAHE 光照归一化确保鲁棒性。v5.1 新增中缝感知列中心精炼——检测 e-f 列间凹槽间隙，两侧独立拟合 5+5 列中心，消除凹槽宽度对列坐标的偏差。

（二）电路分析器（**CircuitAnalyzer**）。基于 NetworkX 图论引擎将元件检测结果转化为电路拓扑图 $G = (V, E)$。顶点 V 为电气节点（面包板纵向 5 孔导通组、4 条电源轨道），边 E 为元器件连接。引脚对选择采用约束评分函数，综合欧氏距离、同组短路重罚（+100）、同行惩罚（+15）和跨度异常惩罚。极性解析器利用 OBB 旋转角度推断 LED/二极管正负极、三极管 B/C/E 引脚（采用 E-B + B-C 双结分离建模）。IC 引脚通过 OCR 识别丝印型号后查询内置引脚数据库（LM324/LM358/NE5532），以 Hub 中心节点模型纳入拓扑图。电源轨建模为 4 条独立轨道，由学生在 GUI 中主动标注用途（VCC/GND/自定义电压）。

（三）电路验证器（**CircuitValidator**）。实现标准电路与实测电路的精确对比，采用多级诊断管线：L0 快速预检（$O(1)$ 图签名）→ L1 带极性 VF2++ 全图同构 → L2 子图同构 → L2.5 仅极性诊断

→ L3 GED 图编辑距离（自定义代价函数）。此外集成 6 项独立静态诊断：LED 无限流电阻、同组短路、极性未知、三极管缺引脚、浮空节点、断路子图。所有诊断结果输出结构化报告，含错误类型、位置坐标、修复建议与风险等级。

2.3.3 认知层（AI）→ NPU/CPU

（一）三级降级 **LLM** 引擎。Level 1 — 云端 API（DeepSeek/Qwen），能力最强；Level 2 — 本地 NPU 推理（Qwen2.5-1.5B INT4，OpenVINO GenAI `LLMPipeline`），完全离线；Level 3 — 规则引擎（11 种元件知识 + 6 种错误模板 + 50+ 中文别名），零依赖兜底。系统自动探测网络并按优先级选择后端，将检测上下文注入 LLM Prompt 生成结构化建议。

（二）**RAG** 检索增强。基于 ChromaDB + text2vec-base-chinese 构建知识检索系统（400 字/块、80 字重叠、HNSW 索引），预装 6 篇专业文档，教师可上传自定义文档扩展。

（三）**OCR** 芯片识读。PaddleOCR → EasyOCR 双引擎回退，内置 13 种芯片型号正则纠错，识别后自动触发 RAG 知识检索与引脚数据库查表。

2.3.4 教师教室模块与交互层

教师教室模块（**Teacher**）。基于 FastAPI + WebSocket 构建班级级教学管理平台：每个学生端每 5 秒发送心跳包，教师通过 Vue 3 Web 看板实时监控全班各工位进度、风险告警与错误统计，并可向指定工位推送指导消息，直接回应“师生比失衡”痛点。

交互层（**GUI**）。基于 PySide6 构建 PyDracula 暗色主题界面，五页面路由（图片上传/分析结果/AI 助手/电路验证/设置）。采用 `QThread` + 信号槽多线程分离，`ImageAnalysisWorker` 负责完整分析管线，`LLMWorker` 负责异步问答，线程间通过 ReadWriteLock + 快照机制保证安全。

2.4 技术关键及主要特色

（**1**）三级渐进式引脚定位策略（核心创新）。以 YOLO-Pose 关键点检测为主策略，直接预测引脚像素坐标；元件遮挡时降级为局部视觉验证（仅分析附近 10-30 个孔洞的对比度特征），最后回退至几何候选约束匹配。三级降级确保任何场景都有可用结果，统一电气约束模块消除代码重复。实测局部视觉+约束方案较纯几何方法假阳性降低 17%–76%。

（**2**）**OBB** 旋转检测与导线骨架化。OBB 提供旋转角度参数精确分割倾斜元件，9 类元件差异化延伸系数推算引脚坐标。导线类引入 Zhang-Suen 骨架化端点精炼 + HSV 颜色分类，解决弯曲导线端点定位问题。

（**3**）鲁棒面包板校准。四级检测级联 + NMS + CLAHE + RANSAC 网格拟合 + 中缝感知列精炼，适应不同光照与面包板型号。

（**4**）极性感知的拓扑验证。VF2++ 子图同构 + GED 图编辑距离，不仅检测“少了一个 LED”，更能诊断“LED 接反了”或“三极管 B/C/E 接错”。度序列预拒绝以 $O(n \log n)$ 避免指数级最坏情况。

（**5**）**IC** 多引脚 **Hub** 建模。OCR 识别 DIP 芯片丝印后查询引脚数据库，以中心虚拟节点建模 N 个引脚，实现运放等复杂器件的完整电气拓扑。

（**6**）**RAG + LLM** 三级降级。ChromaDB 向量检索注入 LLM 上下文，Cloud → Local NPU → Rule 三级降级保证离线可用。

（**7**）全 **Intel** 异构部署。深度绑定 OpenVINO 生态，YOLO 走 iGPU、LLM 走 NPU、图论走 CPU，DK-2500 平台“代码不改、插件切换”无缝迁移。

2.5 预期目标

本项目的关键性能指标（KPI）如表 2-3 所示。

表 **2-3** **LabGuardian** 关键性能指标（**KPI**）

指标	目标值	说明
元器件识别率	mAP@0.5 ≥ 80%	含遮挡与光照变化场景
单图分析延迟	< 5 s	从图片上传到分析报告输出
LLM 首字生成	< 3 s	NPU 离线推理条件下
支持元器件	9 类	电阻/LED/电容/二极管/导线/按钮/三极管/IC/电位器
引脚定位假阳性	降低 17%–76%	局部视觉+约束 vs 纯几何方法
多图融合	1-3 张	IoU 融合消除遮挡盲区
教室并发	≥ 30 台	WebSocket 长连接

2.6 项目实施方案与进度安排

项目采用“PC 原型先行 → DK-2500 无缝移植”策略，利用 OpenVINO 硬件抽象层实现“代码不改、插件切换”的平滑迁移。

表 **2-4** 项目进度安排

时间	阶段	核心交付物
2 月—3 月 5 日	数据与模型	9 类 OBB 标注数据集 + YOLOv8-OBB 训练模型
3 月 5 日—15 日	软件开发	四层架构 + 三级引脚定位 + RAG + GUI
3 月 15 日—25 日	初选材料	方案报告 + PPT + Demo 视频
4 月初—5 月中	平台移植	DK-2500 全链路跑通 + iGPU/NPU 验证
5 月中—6 月底	功能打磨	最终作品 + 中英文报告 + 压力测试

第三部分 团队组成

3.1 团队成员组成

3.2 成员特长与分工