2026 年英特尔杯大学生电子设计竞赛嵌入式系统专题邀请赛

2026 Intel Cup Undergraduate Electronic Design Contest

- Embedded System Design Invitational Contest

初选项目设计方案书

项目题目： **LabGuardian**：基于边缘 **AI** 的智能实验助教系统

学生姓名：

指导教师：

参赛学校：

LabGuardian：基于边缘 AI 的智能实验助教系统

摘要

LabGuardian 是一套面向高校电子类基础实验的全周期轻量化边缘 AI 智能助教系统。项目聚焦工程教育中极易被忽视的物理空间认知鸿沟与走线遮挡痛点，打通了从“面包板原型验证”到“PCB 成品制造”的教学闭环。系统以竞赛指定平台 DK-2500（Intel Core Ultra 5 225U）为算力中枢，融合 Android 移动端构建了多模态、跨设备的时空联合感知架构。

在视觉感知与数字孪生层，系统创新性地摒弃了传统的端到端目标检测框，采用学生 Android 端多角度捕捉解决物理遮挡难题；结合 YOLO-Pose 关键点锚定与 OpenCV 单应性空间映射（Homography），通过“就近网格吸附（Snap-to-Grid）”算法，实现了隐蔽引脚的精准定位。在逻辑重构层，系统利用 DFS 图论算法将物理坐标转化为高标准的 SPICE 电气网表，实现白盒化的规则校验。在扩展诊断层，系统前瞻性地引入了 Intel Anomalib 框架与视觉语言大模型（VLM），实现针对 PCB 成品连锡、虚焊等制造缺陷的零样本（Zero-shot）工业级热力图诊断。

系统充分利用 Intel Core Ultra 的 CPU、iGPU 和 NPU 协同能力，实现“视觉检测、规则校验、结构化预警”分工运行，并在教师端提供直观的运行状态展示。全部推理在 DK-2500 本地完成，图片与诊断数据不离开实验台。竞赛演示时，学生只需在移动端进行多角度的拍摄，系统即可自动识别图像、完成分析并返回结果，形成完整、直观、稳定的现场演示闭环。系统目标是将端到端诊断时延控制在 2 秒以内，并进一步细化为视觉推理、规则校验与热力图告警三个可观测阶段，便于现场展示异构协同效果。

关键词：边缘 AI，单应性映射与网格吸附，SPICE 网表生成，零样本检测，异构计算，Intel Anomalib

目　　录

第一部分　项目背景 4
1.1　行业痛点与需求分析 4
1.2　竞赛契合度与平台优势 4
1.3　应用前景 4
第二部分　项目设计方案 5
2.1　研究开发内容 5
2.2　硬件平台与异构计算调度 5
2.3　系统架构 6
2.3.1　1. 视觉多角度传感层（Multi-View Sensing Layer） 6
2.3.2　2. 异构视觉特征提取层（Vision Feature Extraction Layer —— 运行于 iGPU） 7
2.3.3　3. 绝对坐标映射与图论重构层（Topology Reconstruction Layer —— 运行于 CPU） .7
2.3.4　4. 零样本多模态诊断与热力图驱动辅导层（VLM Diagnostic & Heatmap Layer —— 运行于 NPU） 8
2.3.5　5. 多端协同与架构闭环层（Multi-Terminal Synergy Layer） 8
2.4　技术关键及主要特色 9
2.5　已完成工作（截至 3 月 25 日） 9
2.6　后续开发方案与进度安排 10
第三部分　团队组成 10
3.1　团队成员组成 10
3.2　成员特长与分工 10

第一部分 项目背景

1.1 行业痛点与需求分析

高校电子类基础实验（电路分析、模拟/数字电子技术）是培养学生工程素养的核心环节。然而，当前实验教学不仅面临 1:30 以上的师生比失衡，更在“物理实操”层面存在三大亟待解决的结构性痛问题：

（1）严重的空间遮挡与拓扑提取瓶颈。实的电路实验中，错综复杂的杜邦线往往将底层元器件与引脚完全遮挡。传统的纯视觉 AI 算法（如单纯的 YOLO 目标检测）在面对“引脚级”微小目标时极易产生特征丢失与定位偏移，无法还原真实的电气网络连接。

（2）电路逻辑诊断与局部微观缺陷研判困难。初学者难以将二维电路原理图映射至三维面包板空间，每学期因极性反接、短路等操作失误导致的芯片损坏率高达 8%–15%。

（3）“原型设计”与“制造检验”环节断裂。现有的教学工具往往只关注面包板实验，缺乏对后续 PCB 焊接制造环节的检验能力，无法形成完整的电子工程教学全周期闭环。

目前国内外尚无针对面包板电路实验场景、将计算机视觉与图论分析和视觉大语言模型融合的开源 AI 辅助教学系统。这正是 LabGuardian 的创新空间所在。

1.2 竞赛契合度与平台优势

本项目与 2026 英特尔杯嵌入式系统专题邀请赛的核心要求高度契合。竞赛指定硬件平台 DK-2500 搭载 Intel Core Ultra 5 225U 处理器（12C14T，基础功耗 15W），配备双通道 DDR5 16GB 内存与 M.2 SSD 128GB 存储，运行 Ubuntu 22.04 LTS。其 CPU + iGPU + NPU 三单元异构架构，结合 OpenVINO 工具套件，实现了多模态 AI 负载的完美解耦与性能的充分释放：

- **iGPU(高并发视觉流与 AOI 推理)**：承载高通量的视觉任务，通过 OpenVINO FP16 精度加速 YOLO-Pose 关键点检测；同时并行运行基于 Intel Anomalib 的 PCB 零样本缺陷热力图算法，确保前端视觉锚点的高帧率提取。
- **NPU(大模型认知与微观诊断引擎)**：专项承载基于 Prompt 的视觉大模型（VLM），在大幅降低整机功耗的同时，实现复杂残次品特征的空间对齐与零样本缺陷区域标注。
- **CPU P-Core / E-Core(统筹与拓扑引擎)**：承担轻负载但高逻辑复杂度的运算，利用 OpenCV 提取单应性矩阵拉平视觉视角，并通过图论算法（DFS/连通分量）将离散物理坐标极速转化为 SPICE 结构化网表。

系统基于“时空事件驱动”实现计算单元的按需唤醒，确保在 16GB 共享内存下流畅运行所有大模型，突出 Intel 异构硬件的实际应用价值。

1.3 应用前景

LabGuardian 将学习反馈从“事后纠错”前移至“过程引导”，打破了传统智能教学系统仅局限于“面包板接线”的约束，构建了“全周期教学辅助闭环（面包板原型验证 → PCB 生产制造）”。在面包板原型阶段，系统通过时空多模态感知进行逻辑纠错与智能指导；在实验室 PCB 制造与焊接阶段，系统更是引入了工业级的 AOI（自动光学检测）管线，实现虚焊、连锡等焊接质量的无监督诊断。

系统形成了以 DK-2500 为核心的稳定教学闭环，主演示链路为“时空联合多模态输入 + 本地零样本异构推理 + 教师协同看板”。全部推理在本地离线完成，兼顾了教学场景的弱网隐私需求，评委在现场无需额外配置网络即可看到震撼的端到端诊断效果。这一形态高度吻合高校从“原理认知”到“工程制造”的连贯性需求，展现了广阔的落地前景。

第二部分　项目设计方案

2.1　研究开发内容

本项目立足于高校电子基础实验与工程实践，针对传统纯视觉检测在“引脚重度遮挡”与“长尾微观缺陷”上的先天瓶颈，设计并实现了一套跨设备、多模态的边缘智能诊断系统。核心研发内容收敛为四大模块：

（1）多视角融合的电路数字孪生。摒弃传统单视角端到端目标检测的黑盒模式与引脚易受遮挡的死穴，创新引入完全依托“Android 移动端多角度拍摄”的数字孪生感知架构。通过学生仅凭手机进行多角度拍摄推流，系统自动提取元件物理锚点并结合单应性空间映射（Homography），在云层直接重构出抗遮挡的精准电路拓扑网络。

（2）基于图论的 SPICE 电气网表生成。基于空间网格的吸附坐标（Snap-to-Grid），利用深度优先搜索（DFS）与连通分量图论算法，将离散的物理元器件与导线自动重构为符合工业标准的 SPICE 电气网表，实现白盒化的规则校验。

（3）基于 VLM（视觉大模型）的零样本微观诊断。面向传统 YOLO 无法定义的微观长尾缺陷（如元件烧焦、引脚悬空未剥皮），引入视觉大模型进行局部图像与文本语义（Prompt）的高维特征对齐，实现零样本（Zero-shot）的定性裁决。

（4）事件触发式无监督热力图与学生端联动。集成 Intel Anomalib 框架输出高风险像素级热力图，并将这些高亮异常区域（连锡、虚焊等）直接作为结构化诊断线索，实时推流映射回学生端手机，形成“所见即所得”的视觉预警闭环。

2.2　硬件平台与异构计算调度

系统以竞赛指定平台 DK-2500，其核心硬件规格如表 2-1 所示。

表 2-1　DK-2500 开发套件核心硬件规格

硬件资源	规格参数
处理器	Intel Core Ultra 5 225U（12C14T，P-Core 4.8GHz，基础功耗 15W）
内存 / 存储	双通道 DDR5 16GB / M.2 2280 SSD 128GB
集成显卡	Intel Graphics（iGPU），支持 OpenVINO GPU 插件
神经网络处理器	Intel NPU，支持 OpenVINO NPU 插件与 NPUW 编译缓存
操作系统	Ubuntu 22.04 LTS

为打破传统纯深度学习模型在边缘端侧的内存溢出与帧率瓶颈，本项目通过 OpenVINO 工具链实现了**“感知-拓扑-认知”的严格异构解耦部署**。彻底剥离传统方案中冗余的文本生成大模型（LLM），将宝贵的 NPU 算力全量聚焦于视觉大模型（VLM）的深度图文推理。具体调度方案如表 2-2 所示。

表 2-2　DK-2500 边缘异构算力极限压榨分配

计算单元	负载类型与核心算法	部署方式	核心职责
iGPU	高并发空间视觉感知 YOLOv8-Pose 关键点网络	OpenVINO GPU 插件 FP16 自动量化	维持高帧率（>30FPS）监控，精准提取元器件抗遮挡锚点（如芯片四角定点）。
CPU P-Core	单应性映射与图论引擎 OpenCV + NetworkX	原生指令集加速 超低延迟实时计算	负责多图特征对齐、Snap-to-Grid 物理网格吸附、DFS 拓扑遍历生成 SPICE 网表。
NPU	零样本多模态微观认知 VLM / Anomalib	OpenVINO NPU 插件 INT8 / INT4 量化	**按需触发**：处理宏观逻辑无法研判的微观破损（烧焦/虚焊）及 PCB 工业级异常热力图生成。

2.3　系统架构

LabGuardian 系统彻底摒弃了传统“端到端黑盒深度学习”的粗暴解法，立足于 Intel Core Ultra 的“CPU+iGPU+NPU”异构算力底座，构建了一套**“视觉多角度联合感知 ➔ 视觉锚点提取 ➔ 图论网表重构 ➔ VLM 微观定性 ➔ 多端协同”**的白盒化边缘数字孪生架构。系统整体数据流与控制流划分为以下五个高度解耦的逻辑层级：

2.3.1　1. 视觉多角度传感层（Multi-View Sensing Layer）

本层致力于从物理世界获取无盲区的原始图像数据，彻底解决复杂电路实验中“线缆交叉互相遮挡”的死穴，实现了极简的“零硬件增持”传感架构：

纯移动端多视角异构传感：完全摒弃传统实验台呆板的“固定主视角俯拍摄像头”，整个系统视觉数据的唯一入口即为学生手中的“Android 智能手机”。针对布线密集高遮挡区域，学生只需随手围绕电路板进行多角度拍摄（包含全局图与多张遮挡死角侧视图）。这些丰富的时空透视数据不仅直接打破了单图视角盲区，更通过移动端一键推流至边缘服务器，以极低部署成本完成了空间三维立体感知网络的数据闭环。

2.3.2 2. 异构视觉特征提取层（Vision Feature Extraction Layer —— 运行于 iGPU）

本层负责将海量由移动端下发的密集像素流转化为纯粹的几何特征，极限压榨 iGPU 的高并发推理能力，进行空间透视级别的特征对齐：

YOLO-Pose 关键点多图锚定：废弃边缘模糊的传统目标检测框（Bounding Box）。系统部署经过 OpenVINO FP16 量化加速的关键点网络，并发处理手机上传的多视角图像群，仅提取物理上“不可被遮挡的核心物理锚点”（如杜邦线绝缘套管底边中心、DIP 芯片的特定凹槽）。

高吞吐特征过滤与多视角融合对齐：利用 iGPU 强大的并行浮点运算能力，以大吞吐量实时完成特征点云降噪。系统根据多张图像特征空间，自动清洗过滤拍摄抖动引发的孤立噪点或重叠冗余特征，向下一级输出稳定抗遮挡的纯净几何特征点集。

2.3.3 3. 绝对坐标映射与图论重构层（Topology Reconstruction Layer —— 运行于 CPU）

这是整个系统最硬核的“白盒化”数学逻辑中枢，将视觉的不确定性彻底降维转化为 100% 精准的纯代数推演：

单应性虚拟网格（Homography Grid）：利用 OpenCV 提取全局图中面包板的四角特征，计算单应性矩阵，将带有透视畸变的实拍图与提取到的关键点，统一“拉平”为 60×10 的绝对物理孔位二维数组。

Snap-to-Grid 引脚吸附与先验字典：针对 iGPU 传来的浮点型“视觉锚点”，通过计算最小欧氏距离，强制“吸附”至最近的整数型物理孔位。针对多引脚芯片，系统直接查阅“物理元件先验字典（如引脚间距 2.54mm 规则）”，结合特定锚点利用数学公式瞬间推算出当前已被遮挡及未被测出的其余所有引脚孔位，实现视觉盲区 100% 逻辑补全。

DFS 图论遍历与 SPICE 网表生成：基于 NetworkX 库构建二分图（Bipartite Graph）。将吸附后的物理元件视为节点（Nodes），将孔位互连关系视为边（Edges）。通过深度优先搜索（DFS）与连通分量算法，自动生成工业标准的 SPICE 电气网表（Netlist），并执行底层的电气规则检查（ERC）。



图 2-1 从图像像素级特征到基于图论（DFS）的 SPICE 网表严谨代数重构流程

2.3.4 4. 零样本多模态诊断与热力图驱动辅导层（VLM Diagnostic & Heatmap Layer —— 运行于 NPU）

本层专为处理传统几何代数无法定义、且缺乏训练样本的“微观长尾缺陷”与“PCB 制造工艺缺陷”而生。系统将 Intel NPU 的算力调配至视觉推理大模型（VLM）与异常检测框架协作流中：

事件触发式 VLM 微观排故：当第三层生成的代数网表存在逻辑冲突（例如检测到连接但实则异常），系统切出疑似错误局部区域（ROI）直接送入 NPU。VLM 大模型利用零样本（Zero-shot）潜在语义快速推断出物理实体损坏（如针脚未被剥皮、电阻发黑烧焦），补充底层代数逻辑无法感知的物理真相。

深度热力图驱动的结构化预警：在后期 PCB 或 SMT 裸板焊接排故中，系统利用 Anomalib 黄金模板对齐机制生成针对短路或连锡的“高亮红色像素报警热力图”。生成热力图并非终点，而是为 VLM 提供精准的空间高风险定位输入（Context）。系统结合网络拓扑与热力图覆盖区域，直接生成明确的引脚级错接/错焊结构化诊断报告发往终端。



图 2-2　基于 Intel Anomalib 框架生成的无监督表面缺陷高风险热力图

2.3.5 5. 多端协同与架构闭环层（Multi-Terminal Synergy Layer）

多端协同的“视觉预警与全局看版”：为了实现硬核诊断数据的教育价值软着陆，系统在此架构层确立“移动端结构化排故，服务器端硬核运算，教师端运筹帷幄”的三角协同：• **学生移动端（Student End）**：学生一键上传多视角死角照片后，服务器完成上述解算并下发热力图与结构化诊断卡片，为学生直观圈出“隐蔽逻辑短路或焊接虚接”的确切物理坐标。• **智能教师大脑（Teacher End）**：而对于主导实验课程进展的教师后台，DK-2500 直接展示结构化的数据图表矩阵（引脚拓扑纠错树、实训室网格出错统计图、大屏全局监控），使教师从复杂的沟通中解放，精准获知实验台薄弱教学点。

图 2-3　学生移动端应用实测（多视角采集推流、回调拓扑网络与智能错接告警反馈闭环）

2.4　技术关键及主要特色

（1）极限异构压榨的 NPU 专属视觉大模型（VLM）。摒弃噱头性的聊天大模型，将 Intel NPU 的强劲算力全量投入基于 Prompt 的视觉大模型。利用其零样本与图文对齐能力，降维打击传统视觉无法定义的非标准化微观物理缺陷，实现低功耗下的大规模特征空间检索。

（2）白盒化 SPICE 电气网络重构技术。业内首创将“YOLOv8-Pose 关键点锚定”、“单应性绝对网格吸附（Snap-to-Grid）”与“图论连通分量遍历”深度融合。将容易受遮挡影响的端到端视觉黑盒预测，拆解为极具鲁棒性的传统计算机科学白盒代数推演。

（3）三端协同的多视角抗遮挡数字孪生。以严谨的“学生端（多角度图像输入）+ 服务器端（核心拓扑结算与 VLM 分析）+ 教师端（全局诊断结果可视化）”形成教学闭环。通过学生主动拍摄融合图像打通物理遮挡盲区，从场景底层消灭错综复杂的导线交叉。

（4）从原型到量产的全生命周期赋能。系统不局限于面包板教学，依托 Intel Anomalib 框架横向扩展了对成品 PCB 的 AOI（自动光学检测）能力。无需收集残次品数据集，即可在实际工业环境中输出高精度的焊接缺陷热力图，具备极强的教育装备与工业产线横向商用落地价值。

2.5　已完成工作（截至 3 月 25 日）

当前项目已完成核心算法管线（Pipeline）验证，跑通了从多视角特征感知到无监督缺陷检测、以及终端交互闭环的核心演示链路。前文架构论述中所展示的数据分析流（如图 2-1 、图 2-2 及图 2-3 所示）均已在物理环境与服务器推演中完成端到端的闭环串调。具体模块成果如表 2-3 所示。

表 2-3　已完成工作清单（截至 3 月 25 日）

模块	已完成内容
视觉孪生网络	YOLOv8-Pose 关键点约束提取、Homography 绝对映射打通，抛弃传统 OBB 黑盒。
图论网表生成	基于 Bipartite Graph 的网表（Netlist）DFS 生成机制打通，实现节点级电气检查。
无监督 AOI	Intel Anomalib 集成验证，证明 WinCLIP 黄金模板对比在不微调下即可发现虚焊连锡。
前端多端协同	实验台大屏与 Web App 跑通，Android 无线多视角图传测试完毕。

2.6　后续开发方案与进度安排

项目进入复赛后，开发重点从“原理探索”全面转向“平台移植与稳态打磨”，后续将按以下四大核心主线快速推进，并计划于 6 月底完成全面封版：

（1）视觉算法优化与数据集扩充：持续采集更多由于遮挡或强弱光照带来的异常样本，大幅扩增 YOLO-Pose 关键点与 Anomalib 无监督检测的数据集；进一步打磨多图特征融合算法，提升极限遮挡下物理坐标吸附的鲁棒性。

（2）Intel 竞赛平台（DK-2500）深度移植：将目前已跑通的拓扑计算与推理管线全面下放迁移至 DK-2500 计算盒。依托 OpenVINO 对各级网络完成 FP16/INT8 模型量化，彻底夯实“CPU + iGPU + NPU”多级异构调度流水线的工程落地。

（3）学生端/教师端多端交互深化：学生端（Android）着重优化多图推流的抗弱网策略，以及结构化诊断卡片的交互呈现；教师端则继续丰富实训大屏看板功能（如实训室全局态势、批量网格出错热力图统计，及底层异构硬件负载监控）。

（4）系统完善化与规则引擎延展：补充诸如经典数模电路、运放电路等更多实验判题模板，进行大量的降级与破坏性错接盲测，确保终端验收和现场演示流程万无一失。

第三部分　团队组成

3.1　团队成员组成

3.2　成员特长与分工