# 定时器实验

### 1. 概述

硬件定时器是单片机和SoC中常见的外设,通常用于生成精确时序。定时器以固定频率(该频率通常是可配置的)递增或递减计数器,然后在计数器达到零或预定义值时中断处理器。更复杂的定时器还可以执行其他功能,例如生成脉宽调制(Pulse-Width Modulated, PWM)波形以控制电机转速或灯光亮度。

RVfpga\_SoC所使用的定时器模块是从OpenCores获取的,下载链接为:https://opencores.org/projects/ptc。

定时器模块的主要特性如下(有关完整的信息,请参见上述文档):

- 使用Wishbone互连
- 32位计数器/定时器模块
- 单次运行或连续运行PWM/定时器/计数器(PWM/Timer/Counter, PTC)
- 可编程PWM(脉宽调制)模式
- 系统时钟和外部时钟源,用于定时器功能
- 高电平/低电平参考和捕捉寄存器
- PWM输出驱动器的三态控制
- PTC功能可向CPU发出中断

RVfpga\_SoC中定时器的基址为0x80001200,定时器模块内部可用的控制和状态寄存器如下表所示。

名称	地址	宽度	访问	说明
RPTC_CNTR	0x80001200	1-32	R/W	主PTC计数器
RPTC_HRC	0x80001204	1-32	R/W	PTC高电平参考/捕捉寄存器
RPTC_LRC	0x80001208	1-32	R/W	PTC低电平参考/捕捉寄存器
RPTC_CTRL	0x8000120C	9	R/W	控制寄存器

表中,RPTC\_CNTR寄存器是实际的计数器寄存器,每个计数器/定时器时钟周期递增一次。RPTC\_CTRL寄存器用于控制定时器模块(下表显示了其中每个位的功能)。RPTC\_HRC和RPTC\_LRC用作参考/捕捉寄存器。


位	访问	复位	名称和说明
0	R/W	0	EN 置1时,RPTC_CNTR递增。
1	R/W	0	<b>ECLK</b> 选择时钟信号:外部时钟(通过 <i>ptc_ecgt</i> )(1)或系统时钟(0)。
2	R/W	0	NEC 用于选择外部时钟(ptc_ecgt)的下降沿/上升沿和低电平/高电平 周期。
3	R/W	0	OE 使能PWM输出驱动器。
4	R/W	0	SINGLE 置1时,RPTC_CNTR在达到RPTC_LRC值后不递增。清零时, RPTC_CNTR在达到RPTC_LCR寄存器中的值后重新启动。
5	R/W	0	INTE 置1时,当RPTC_CNTR值等于RPTC_LRC或RPTC_HRC的值时,PTC会将中断置为有效。信号清零时,中断将被屏蔽。
6	R/W	0	INT 读取时,该位表示待处理的中断。置1时,表示有中断待处理。当 该位写入1时,中断请求将被清除。
7	R/W	0	CNTRRST 置1时,将复位RPTC_CNTR。清零时,计数器将正常工作。
8	R/W	0	CAPTE 置1时,RPTC_CNTR将被捕捉到RPTC_LRC或RPTC_HRC寄存器中。清零时,捕捉功能将被屏蔽。

#### 定时器可以在不同的模式下运行:


- 定时器/计数器模式: 在此模式下,如果使能了计数器(RPTC\_CTRL[EN] = 1),则系统时钟或外部时钟参考会递增寄存器RPTC\_CNTR。当RPTC\_CNTR等于RPTC\_LRC时,如果RPTC\_CTRL[INTE]置1,则RPTC\_CTRL[INT]变为高电平。
- PWM模式: 脉宽调制(PWM)信号是一种使用数字源生成模拟信号的方法。PWM信号由两个定义其行为的值组成:占空比和频率。占空比描述信号为高电平的时间占完成一个周期所用总时间的百分比。频率是周期重复的频率。为器件供电后,如果以足够快的速率和一定的占空比循环开关数字信号,输出会表现为恒压模拟信号。例如,占空比为50%(一半的周期时间为高电平)的3.3V高压信号相当于1.67V(整个周期的平均电压)的模拟负载。相同的信号,占空比为33%时则相当于1.1V。要在PWM模式下运行,RPTC\_CTRL[OE]应置1。寄存器RPTC\_HRC和RPTC\_LRC应分别设为PWM输出信号的高电平周期和低电平周期的值:(RPTC\_CNTR)复位后,PWM信号应变为高电平RPTC\_HRC时钟周期;(RPTC\_CNTR)复位后,PWM信号应变为低电平RPTC\_LRC时钟周期。

## 2. 在RVfpgaSoC系统中添加定时器硬件模块


启动Vivado,打开实验5的工程。在"Project Manager"(项目管理)中选择"Add Sources"(添加源文件),在 "Add Sources"(添加源文件)窗口中,单击"Add Directories"(添加目录),将ptc目录添加到工程,如下图所示。



点击"Open Block Design"打开块设计,如下图所示,通过"Add Module"将ptc\_wrapper模块添加到块设计。



将刚刚添加的ptc\_wrapper\_0模块连接到块设计,连接完成后如下图所示。




然后,连接ptc\_wrapper\_0模块的时钟和复位引脚。

接着,将ptc\_wrapper\_0模块的"wb\_inta\_o"引脚连接syscon\_wrapper\_0模块的"ptc\_irq"引脚。


修改rtl\_src/SystemController目录下的syscon\_wrapper.v文件,将29和30行的注释取消,同时连接到54和55行,如下图所示。

```
22
23 pmodule syscon wrapper (
24
       input wire
                          i clk,
25
       input wire
                          i rst,
       input wire
                          gpio irq,
26
27
       input wire
                          ptc irq,
                          o timer irq,
28
       output wire
29
       output wire
                          o sw irq3,
30
       output wire
                          o sw irq4,
31
       input wire
                          i ram init done,
32
                          i ram init error,
       input wire
       output wire [31:0] o nmi vec,
33
34
       output wire
                          o nmi int,
35
36
       input wire [31:0] i wb adr,
       input wire [31:0] i wb dat,
37
       input wire [3:0]
38
                         i wb sel,
39
       input wire
                          i wb we,
40
       input wire
                          i wb cyc,
41
       input wire
                          i wb stb,
42
       output wire [31:0] o wb rdt,
                          o wb ack,
43
       output wire
44
45
       output wire [ 7
                                 :0] AN,
                                 :0] Digits Bits);
46
       output wire [ 6
47
48
    swervolf syscon syscon
         (.i clk
49 ₽
                             (i clk),
50
          .i rst
                             (i rst),
                             (gpio irq),
51
          .gpio irq
          .ptc irq
                             (ptc irq),
52
                             (o timer irg),
53
          .o timer irq
                             (o sw irq3),
54
          .o sw irq3
                             (o sw irq4),
55
          .o sw irq4
56
          i ram init done
                             (i ram init done),
          .i ram init error (i ram init error),
57
```

通过"Add IP"添加一个concat模块,如下图所示。



将syscon\_wrapper\_0模块的"o\_sw\_irq3"和"o\_sw\_irq4"引脚分别连接到刚添加的concat模块的"In2"和"In3"引脚,同时concat模块的"dout"引脚连接到swerv\_wrapper\_verilog\_0模块的"extintsrc\_req引脚",如下图所示。



点击Validate Design,对设计的正确性进行校验。校验过程中如果出现警告,点击OK忽略。

点击Generate Bitstream按键,生成bitstream文件。

### 3. 应用程序编译、调试和执行

参照前面的实验,创建RVfpga工程,编写一个程序,在8位7段显示屏上显示升序计数。 该值应大约每秒钟改变一次,一秒延时将使用定时器模块来生成。

### 4. 动手实验

修改ptc目录下的ptc\_wrapper.v文件,将pwm\_pad\_o信号输出;然后,修改块设计,将该"pwm\_pad\_o"引脚连接到Nexys4 DDR开发板上的两个三色LED之一(注:实验5的PWM模块已经占用了两个三色LED的各一色,还有4色可以选择)。

编写应用程序,通过硬件定时器来调整LED的占空比。