2024Exam2.md 2024-06-13

题目:老虎机

在SystemVerilog中,你可以使用线性反馈移位寄存器(LFSR)来实现一个随机数生成器。以下是一个简单的LFSR实现,它使用了always块来在时钟边沿更新寄存器的值,并使用了异或运算来生成新的位。

```
module LFSR random generator(
   input wire clk,
   input wire reset,
   output wire [7:0] random_out
    );
// LFSR的反馈多项式为 x^8 + x^6 + x^5 + x^4 + 1
    reg [7:0] lfsr;
    always_ff @(posedge clk or posedge reset) begin
        if (reset) begin
            // 当复位信号为高时,将LFSR重置
           lfsr <= 8'b1;</pre>
        end else begin
           // 计算新的LFSR值
            lfsr <= {lfsr[6:0], lfsr[7] ^ lfsr[5] ^ lfsr[4] ^ lfsr[3]};</pre>
        end
    end
// 将LFSR的值输出作为随机数
assign random_out = lfsr;
endmodule
```

选取信号 $random_out$ 低6位分成三组: [5: 4], [3: 2], [1: 0]。分别接入三个带译码的数码管,每个数码管用于显示随机数字(0~3)。

要求1:每个数码管以0.2s间隔显示数字,复位按下时三个数码管全部显示0,抬起时继续显示随机数字。

要求2:使用三个开关分别用于控制3个数码管的显示。当开关为'1'时,数码管停止滚动,反之滚动。无论开关处于何种状态,复位功能均有效。

要求3:将系统改为由1个微动开关控制三个数码管的刷新或停止。每当检测到上升沿时,数码管停止刷新。控制顺序为,第一次检测到上升沿,右侧数码管停止滚动;第二次检测到上升沿,中间数码管停止滚动;第三次检测到上升沿,左侧数码管停止滚动。复位后系统恢复滚动状态。(若完成要求3,默认要求1、2已经完成)