
《数字电路与 EDA》测试题

- 一、选择题 (黑色加粗为答案)
- 1、EDA 技术是设计实现电路系统的一种技术,该技术以()为目标器件。
  - A、PLD 器件 B、ASIC 器件 C、PLD 或 ASIC D、FPGA/CPLD
- 2、某摩尔(Moore)型有限状态机,状态变量 state,输入变量 x,三过程设计,输出逻辑 模块 always 敏感列表准确的是()。
  - A always@(state,x) B always@(x)
  - C, always@(state) D, always@(\*)
- 3、随着更大规模的 FPGA/CPLD 器件的推出,哪种技术的出现,使得 SOPC 技术进入实用化?
  - A、嵌入式微处理器软核 B、嵌入式 DSP 软核
  - C、嵌入式微控制器软核 D、嵌入式 AD 软核
- **4**、如果某电子系统设计人员,先调用设计库中的基本元件(门电路等)组成子系统,再逐步扩大到整个系统的设计思路是()设计。
  - A. Bottom-Down B. Top-Down C. IP reuse D. Bottom-Up
- 5、IP 核按照移植灵活性上讲,由高到低的顺序是()。
  - A、硬核、固核、软核 B、硬核、软核、固核
  - **C、软核、固核、硬核** D、软核、硬核、固核
- 6、数字系统设计流程中,输入有两种方式()。
  - A、HDL 和文本 B、原理图和 Verilog HDL
  - C、原理图和 VHDL D、原理图和文本
- 7、有别于软件的编译, EDA 设计中的综合指的是()。
  - A、将门电路转化成 HDL 代码 B、将 HDL 代码转化成门电路
  - C、将较高层次逻辑描述转化成较低层次电路描述
  - D、将较低层次电路描述转化成较高层次逻辑描述
- 8、从集成度上来划分,下列器件都属于复杂 PLD 器件的是()。
  - A、PROM 和 GAL B、CPLD 和 FPGA
  - C、CPLD 和 PLA D、FPGA 和 PROM
- 9、CPLD 器件和 FPGA 器件从结构和原理上来看,分别基于()。
  - A、查找表和 LUT B、乘积项和 LUT
  - C、与或阵列和 RAM D、MC 和 LB
- 10、下图 1-1 为某一电路模块,则下列描述正确的是()。




- A. assign f1=  $\sim$  ( (a&b) | (  $\sim$ (c&d) ) ) assign f2= b+d
- B. assign f1=  $\sim$  ( (a&b) || (  $\sim$ (c&d) ) ) assign f2= b || d
- C assign f1= $\sim$  ( $\overline{cd}$  +ab) assign f2= b + d
- D, assign f1= ~ ( (a&b) | ( ~(c&d) ) )
  assign f2= b | d
- 11、下列模块声明中,哪个模块名不合法()?
  - A, module Always (a,b,c); B, module Test (a,b,c);
  - C, module @t1(a,b,c); D, module always\_1 (a,b,c);
- 12、下列变量定义中,正确的是()。
  - A, \*a1 B, 56sin C, count D, \$\_test
- 13、假设 reg[6:0] a=6' haf; reg[4:0] b=4' d10; reg[3:0] c; c={a[6:5], b[2:0]}, c 的值为 ( )。
  - A, 2' b01 B, 4' d2 C, 4' d10 D, 2' h10
- 14、下面定义一个容量为 20,字长为 1 的存储器 a,正确的是()。
  - A. reg[19:0] a; B. reg[19:0] a[19:0] C. reg a[19:0] D. reg a[20]
- 15、假设 **a=4**' **b1001**, **b=6**' **d57**,那么 **reg c=a&&b**,**reg**[5:0] **d=a&b** 的结果为()。(原始 题目有问题)
  - A, c=6' b001001 d=6' d9 B, c=1' h1 d=6' b9
  - C, c=1' b1 d=6' d9 D, c=6' b001001 d=6' d1001
- 二、填空题

(3)	output reg[6:0] c;或 output [6:0] c;	(4)	output [6:0] d;
(5)	reg[3:0] e	(6)	parameter WIDTH=4;
(7)	always@(posedge clk,negedge clr)	(8)	qout<={qout,~qout[3]}
(9)	task my_task	(10)	my_task(a,b,c)
(11)	cout1   cout2	(12)	posedge clk 或 negedge clk
(13)	negedge clk 或 posedge clk	(14)	negedge KEY[1]
(15)	(sig1==0)?CLK1:((sig1==1)?CLK100:CLK1000)		
	或相同逻辑的其他描述		

2、(共6分) 某电路设计要求为: a、b 为两个4位输入, c、d 为7位输出。

## 

3、(共 6 分) 下面代码为异步复位模为 8 的 Johnson 计数器, 其逻辑为最高位求反的循环 左移, 即 0000→0001→0011→0111→1111→1110→1100→1000→0000。。。。。



4、(共4分)任务定义,根据说明将合适的代码填入对应位置。

```
module alutask(code,a,b,c);
                                      always@ (*)
……//其他代码,略
                                      begin
     (9) //任务定义,任务名为
                                          case (code)
my_task
                                          2'b00:____(10)___//任务调用,输入
 input[3:0] a,b; output[5:0] out;
                                          为a,b,输出为c
  integer i;
                                          2' b01: ……//代码, 略
 begin
                                          Endcase
   for(i=3;i>=0;i=i-1)
                                      end
    out[i]=a[i] | b[i];
                                      endmodule
 end
endtask
```

5、(共6分)下面是一个占空比 50%的 7分频电路,采用同步复位 (reset),请将代码补齐。

```
if(m==6) m<=0;
module count7(reset,clk,cout);
input clk,reset; output cout;
                                          else m<=m+1;
reg[2:0] m,n; reg cout1,cout2;
                                          if(m<3) cout1<=1; else cout1<=0;
assign cout= (11);
                                          end
always @(___(12)__)//过程 1
                                        end
                                      always @(___(13)___)
 begin
                                        //代码逻辑与过程 1 相同,产生时钟信号
 if(!reset)
                                      cout2
   begin cout1<=0; m<=0; end
                                       endmodule
 else begin
```

6、(共4分)下面为实验中计时电路的设计代码,为了观测方便,通过 KEY[1]按键改变计时器的速度,根据提示补齐代码。

```
module Timer(KEY,CLOCK_50,HEX7);
……代码略
divclk1000hz c1(1,CLOCK_50,CLK1000);//产生 1000hz 频率
divclk100hz c0(1,CLOCK_50,CLK100);////产生 100hz 频率
divclk1hz c2(1,CLOCK_50,CLK1);////产生 1hz 频率
always@( (14) )//按键 KEY[1]控制 sig1 值
begin
 if(sig1==2) sig1=0;
 else
          sig1=sig1+1;
end
// sig1=0 时 1s 计时, sig1=1 时 0.01s 计时, sig2=2 时 0.001 秒计时。
assign clk1= (15) ;//根据 sig1 选择时钟,用条件运算符(?:) 实现
always@(posedge clk1,negedge KEY[0])
begin
//计时逻辑,略
end
endmodule
```

## 三、程序改错题

(1)	output [6:0] HEX4,HEX3,HEX2,HEX1,HEX0;
(2)	always@(posedge clk1,posedge SW[0]) 或 always@(posedge clk1)
(3)	else hex={hex[6:0],hex[34:7]};
(4)	module adder1(SW,CLOCK_50, HEX2,HEX1,HEX0);
(5)	tempa<=ina[7:4]; tempb<=inb[7:4]
(6)	{cout,sum[7:4]}=tempa+tempb+firstc
(7)	default:out=1'bx;
(8)	HEX1=show(sum/10);HEX0=show(sum%10);删除
(9)	Function [6:0] show;
(10)	show=out;

1、(共 6 分)下面代码是"HELLO"在 5 个七段管上移位的代码,SW[0]为同步控制信号,SW[0]=1 进行循环左移,SW[0]=0 为循环右移。修改错误代码。

2、(共 6 分)下面是一个 2 级流水线设计的 8 为加法器。SW[16:9]和 SW[8:1]为两个 8 为输入操作数,SW[0]为前级的进位。HEX2-HEX0 以 16 进制形式显示最后结果。CLOCK\_50 为 50M 输入时钟。修改错误的代码。

```
module adder1(SW,CLOCK_50, HEX2,HEX1,HEX0,clk);
input[16:0] SW; input CLOCK_50; output reg[6:0] HEX2,HEX1,HEX0;
reg[3:0] tempa,tempb,firsts; //tempa 和 tempb 为第 1 级寄存器,缓存未参与运算的高 4 位
a、b 的数据
reg firstc;//firstcz 为第 1 级寄存器,缓存第一级运算的进位
always @(posedge clk)
begin {firstc,firsts}=ina[3:0]+inb[3:0]+cin;
end
always @(posedge clk)
begin
{cout,sum}=tempa+tempb+firstc;
sum[3:0]=firsts;
end
divclk1hz d1(CLOCK_50,clk);//分频电路 clk 为 1hz 时钟
```

3、(共2分)下面是一个组合逻辑模块,功能是4选1的数据选择器,按要求进行修改。

4、(共6分)下面为一个计时电路,当 SW=0 时, HEX1,HEX0 显示年份"15",SW[0]=1 显示秒(0-59)计时。

```
end
    HEX1=show (sum/10); HEX0=show (sum%10);
end
function show; //函数, 七段管输出
 input[3:0] in4;
  case(in4)
     4'H0:out7=7'b1000000; //0
     4'H1:out7=7'b1111001; //1
     4'H9:out7=7'b0011000; //9
     default:out7=7'b1111111;//不亮
   endcase
   endfunction
endmodule
```

## 四、程序设计题(共2题,共20分)

1、(10分)设计一个BCD码计数器,模24(计数值0-23)。

```
module BCD_count(clk, reset, S1, S0, J0);//模块声明
input clk,reset;
output reg[3:0] S1,S0;
output reg J0;

always@(posedge clk,posedge reset)
begin

if(S1<2)
begin
if(S0==9)
begin S0<=0; S1<=S1+1; J0<=0end
else begin S0<=S0+1;J0<=0;
end
else//S1=2
```

```
bgein if(S0==3) \text{ begin } S0<=0; S1<=0; J0<=1; end else begin S0<=S0+1; J0<=0; end end end end endmodule
```

2、(10分)在计算机和数据通信中,对串行数据流的定界是一项基本操作。如果某个串行数据流x,定界符号为"1001",请用状态机设计模块实现该定界符的检测。

```
module dect(clk, x, reset, y);
module dect(clk, x, reset, y);
input clk,x,reset;
output reg y;
reg[4:0] state;
parameter s0=5'b00001, s1=5'b00010, s2=5'b00100, s3=5'b01000, s4=5'b10000;
always@(posedge clk,posedge reset)
begin
if(reset) state<=s0;
else
   case(state)
      s0:begin if(x) state <= s1; else
                                         state \le s0; y \le 0; end
      s1: begin if(x) state \le s1; else
                                          state\leq=s2; y\leq=0;end
      s2: begin if(x) state\leqs1; else
                                          state\leq=s3; y\leq=0;end
      s3: begin if(x) state\leqs4; else
                                          state \le s0; y \le 0; end
      s4: begin if(x) state<=s1; else
                                          state\leq=s0; y\leq=1;end
      default: begin state<=s0; y<=0;end
end
endmodule
```