处理器大作业第二部分

无 08 李煜彤 2020010841

目录(点击跳转)

1 MIPS 单周期 CPU 实现	2
1.a 控制器模块设计	2
1.b 数据通路设计	4
1.c 汇编程序分析-1	
2 MIPS 多周期 CPU 实现	
2.a 多周期状态机控制器	6
2.b 多周期 CPU 的 ALU 控制逻辑与功能实现	
2.c 数据通路设计	
2.d 功能验证 (汇编程序分析-1)	
3 MIPS 单周期和多单周期 CPU 的性能对比	
3.a 汇编程序分析-2	
3.b 资源与性能对比	
	16

1 MIPS 单周期 CPU 实现

1.a 控制器模块设计

真值表:

共且人:											
Instruction	PCSrc[1:0]	Branch	RegWrite	RegDst[1:0]	MemRead	MemWrite	MemtoReg[1:0]	ALUSrc1	ALUSrc2	ExtOp	LuOp
lw	00	0	1	01	1	0	01	0	1	1	0
sw	00	0	0	X	0	1	X	0	1	1	0
lui	00	0	1	01	0	0	00	0	1	X	1
add	00	0	1	00	0	0	00	0	0	X	X
addu	00	0	1	00	0	0	00	0	0	X	X
sub	00	0	1	00	0	0	00	0	0	X	X
subu	00	0	1	00	0	0	00	0	0	X	X
addi	00	0	1	01	0	0	00	0	1	1	0
addiu	00	0	1	01	0	0	00	0	1	1	0
and	00	0	1	00	0	0	00	0	0	X	X
or	00	0	1	00	0	0	00	0	0	X	X
xor	00	0	1	00	0	0	00	0	0	X	X
nor	00	0	1	00	0	0	00	0	0	X	X
andi	00	0	1	01	0	0	00	0	1	0	0
sll	00	0	1	00	0	0	00	1	0	X	X
srl	00	0	1	00	0	0	00	1	0	X	X
sra	00	0	1	00	0	0	00	1	0	X	X
slt	00	0	1	00	0	0	00	0	0	X	X
sltu	00	0	1	00	0	0	00	0	0	X	X
slti	00	0	1	01	0	0	00	0	1	1	0
sltiu	00	0	1	01	0	0	00	0	1	1	0
beq	00	1	0	X	0	0	X	0	0	1	0
j	10	0	0	X	0	0	X	X	X	X	X
jal	10	0	1	10	0	0	10	X	X	X	X
jr	11	0	0	X	0	0	X	X	X	X	X
jalr	11	0	1	00	0	0	10	X	X	X	X

说明:

PCSrc: PC Source, 取指令过程控制。00-顺序执行或 branch, PC = PC + 4; 10-对于 j 和 jal, 会跳到 target; 11-对于 jr 和 jalr, 会跳到\$rs。(原本想为 beq 单独设置一个 PCSrc 的值, 但是发现如果这样 branch 没有用武之地)

RegWrite: 是否写入寄存器。jal 和 jalr 需要, 因为要将某个寄存器写入当前 PC 位置。

RegDst: 写入的寄存器。00-对于 R 型指令和 jalr, 需写入 Rd; 01-对于 I 型指令, 要写入

Rt; 10-对于 jal 需写入\$31。若 RegWrite 为 o,则 RegDst 为 x。

MemRead: 是否读内存。只有 lw 需要。

MemWrite: 是否写入内存。只有 sw 需要。

MemtoReg[1:0]: 判断写回寄存器的来源。OO-将 ALU 计算的结果写回寄存器;O1-将内存的结果写回寄存器,只有 MemRead 为 1 时,MemtoReg 才有可能是 O1; IO-将 PC+4 写入寄存器。若 RegWrite 为 O,则 MemtoReg 为 x。(注:为什么 lui 也是 alu 的结果呢?因为 lui 是先进行了扩展后与x0 相加)

ALUSrc1: ALU 第一个操作数的来源。O-rs 寄存器; 1-shamt, 因此只有 sll、srl 和 sra 的 ALUSrc1 是 1。对于跳转指令,由于无需经过 ALU,因此为 x。

ALUSrc2: ALU 第二个操作数的来源。O-rt 寄存器: 1-立即数。

ExtOp: 立即数扩展方式。0-0 扩展,只有 andi 是 0 扩展;1-符号扩展。对于非 I 型指令,为 x。Lui 由于不需要扩展后的高位,因此也是 x。


LuOp: 判断是否是 lui 指令。对于非立即数的指令, LuOp 可以为 x。

1.b 数据通路设计

在 CPU 顶层设计中, 预计将实例化六个模块, 它们的功能和接口如下:

名称	说明	输入	输出
ALU	算数逻辑单元	ALUCtrl, Sign, in1, in2	out, zero
ALUControl	ALU 的功能控制	OpCode, Funct	ALUCtrl, Sign
Control	控制单元	OpCode, Funct	控制信号
DataMemory	内存	Address, Write_data,	Read_data
		MemRead, MemWrite	
InstructionMemory	指令内存	Address	Instruction
RegisterFile	寄存器堆	RegWrite, Read_register1,	Read_data1,
		Read_register2,	Read_data2
		Write_register,	
		Write_data	

根据控制信号,设计数据通路如下:



其中的多路选择器共有7个,在代码中主要通过三元运算符?:来体现。它们具体为:

- 用于选择<u>扩展后的立即数</u>还是<u>左移 16 位后的数据</u>。主要用于区分 lui 和其它的 I 型指令。选择信号为 LuOp
- 用于选择写入寄存器堆的寄存器是 Rt、Rd 还是\$31。选择信号为 RegDst。
- 用于选择 ALU 的第一个操作数为寄存器读出的 data1 还是扩展后的 shamt。选择信号 为 ALUSrc1。
- 用于选择 ALU 的第二个操作数为 data2 还是经过挑选的立即数 (LuOp 控制的选择器的结果)。选择信号为 ALUSrc2。
- 用于选择写回寄存器堆的数据为内存读取的数据、ALU 计算的结果还是 PC+4。选择信号为 MemtoReg。
- 用于选择 PC+4 还是 PC+4+offset。主要用于区分顺序执行还是 beq 的 branch。选择信号为 zero&&Branch。
- 用于选择写入 PC 的值为上一个选择器的结果、data1 还是 target。主要用于区分跳转 指令、跳转的 R 型指令还是其它指令。选择信号为 PCSrc。

1.c 汇编程序分析-1

这段程序运行足够长的时间后,将不断循环最后一条语句。运行过程中,由于 beq, 跳过第5条指令。

MIPS	S Assembly 1		
0	addi \$a0, \$zero, 12123	RO 000.0000 2000 0000 0010 1111 0101 1011	0x00002fsb
1	addiu \$a1, \$zero, -12345	or telling net the mount noo on	oxffff ctc7
2	sll \$a2, \$a1, 16	ag 11001111 1100 0111 000.0000 0000 0000	0xcfc70000
3	sra \$a3, \$a2, 16	03 tilling in 1111 1100 1111 1100 0111	oxffffctc7
4	beq \$a3, \$a1, L1		
5	lui \$a0, 22222		
	L1:		
6	add \$t0, \$a2, \$a0	to = 11001111 1100 0111 0010 1111 0 tol foll	0x ctc72fsb
7	sra \$t1, \$t0, 8	t= 1111 1111 11001111 1100 0111 00101111	0 x ffefe72f
8	addi \$t2, \$zero, -12123	Th= 11 ((1111 1111 1111 1111 1101 0000 1010 010)	0x ftffdoas
9	slt \$v0, \$a0, \$t2	V ₀ = 0	0 × 0000 0000
10	sltu \$v1, \$a0, \$t2	V1 =	0 K 0 000 0001
	Loop:	5	
11	j Loop		

最后的运行结果:

\$a0 0x0000 2f5b

\$a1 0xffff_cfc7

\$a2 0xcfc7_0000

\$a3 Oxffff_cfc7

\$t0 0xcfc7_2f5b

\$t1 Oxffcf_c72f

\$t2 0xffff_d0a5

\$v0 0x0000_0000

\$v1 0x0000_0001

添加关键信号至波形图, 仿真结果如下:

												1, 139.00	20 ns
Name	Value	0 ns	100 ns	200 ns	300 ps	400 ns	500 ns.	600 ps	700 as	800 ps	900 25 1	1,000 ns	1, 100 55
1⊌ reset	0												
1 clk	1												
> 🌃 Instr1:0]	0800000b	20042f5b	2405cfc7	00053400	00063-03	10e50001	00044020	00084a03	200ad0a5	008a102a	008a 182b	0800000ъ	
> 🦬 out[31:0]	00000000	00002f5b	ffffcfc7	cfc70000	ffffcfc7	00000000	cfc72f5b	ffcfc72f	ffffd0a5	00000000	00000001	00000000	
> 🖷 Addre1:0	0000002c	00000000	00000004	00000008	0000000c	00000010	00000018	0000001c	00000020	00000024	00000028	0000002c	

可以看到 Address 为指令地址, 跳过了 0x00000014, 并在执行完最后一条指令后一直不变, 与预期相同; out 也为相应的计算结果。通过查看寄存器堆的值, 亦与此前计算结果相同。

Debug:

由于在做大作业第一部分的时候不太清楚 sll、srl 和 sra 的工作原理,因此把 shamt 当作了 ALU 的第二个操作数;而在做这部分作业时,我直接将之前的代码复制了过来,导致了结果的不正确。通过一步一步追查错误的结果进行了修正。


2 MIPS 多周期 CPU 实现

2.a 多周期状态机控制器

注:


ALUSrcA: 00-PC, 01-Rs, 10-Shamt

ALUSrcB: 00-Rt, 01-4, 10-ImmExt, 11-ImmExt<<2



2.b 多周期 CPU 的 ALU 控制逻辑与功能实现

根据其输入输出端口,得到 controller、AluControl 和 ALU 的关系:



可知 controller 的输出 ALUOp 主要用于区分非 R 型指令; Funct 和 ALUOp 作为 ALUControl 的输入,共同觉得 ALU 此时做什么操作。因此,结合上述分析和课上给出的 简单的多周期处理器状态转移图做如下设计:


0000	加(包括 IF、ID 阶段)
0001	减(beq 等)
0010	R型指令(Opcode 为 o)
0011	与(用于 andi)
0100	slti
0101	sltiu

ALUControl 的设计同单周期类似,只不过由 Opcode 的输入变为了 ALUOp,其余设计不变。

ALU 的设计也不用进行更改(除了变量名?)。

2.c 数据通路设计

根据控制信号, 根据教材中的电路图, 设计(修改)数据通路如下:



其中的多路选择器共有6个,在代码中主要通过三元运算符?:来体现。它们具体为:


- 用于选择写入寄存器堆的寄存器是 Rt、Rd 还是\$31。选择信号为 RegDst。
- 用于选择 ALU 的第一个操作数为寄存器读出的 data1、PC 还是扩展后的 shamt。选择信号为 ALUSrc1。
- 用于选择 ALU 的第二个操作数为 data2、4、ImmExt 还是 ImmExt<<2 经过挑选的 立即数。选择信号为 ALUSrc2。
- 用于选择写回寄存器堆的数据为内存读取的数据、ALU 计算的结果还是 PC+4。选择信号为 MemtoReg。
- 用于选择写入 PC 的值为 ALU 的计算结果、ALU 寄存器的结果还是 target。主要用于 区分跳转指令、跳转的 R 型指令还是其它指令。选择信号为 PCSrc。
- 用于选择存储器的地址为指令还是数据。选择信号为 IorD。

除了寄存器堆的寄存器,还有如下寄存器:

- PC 寄存器, 暂存 PC 的值。
- 指令寄存器, 暂存指令的值。
- MDR, 暂存从 memory 中读取的数据。
- 寄存器堆后的数据寄存器, 暂存从寄存器堆的数据。
- ALUOut 寄存器, 暂存 ALU 的计算结果。

2.d 功能验证 (汇编程序分析-1)

进行仿真, 结果如下:




100~500ns: 指令 o, addi。最后的结果为 oxoooo2f5b, 与此前预期结果相同。 500~500ns: 指令 1, addiu。最后的结果为 oxffffcfc7, 与此前预期结果相同。




900~1300ns: 指令 2, sll。最后的结果为 0xcfc70000, 与此前预期结果相同。 1300~1700ns: 指令 3, sra。最后的结果为 0xffffcfc7, 与此前预期结果相同。 1700~2000ns: 指令 4, beq。最后的结果为 0x00000000, 与此前预期结果相同。

Name	Value	1,900 ns	2,000 ns	2, 100 ns	2, 200 ns	2,300 ns	2,400 ns	2,500 ns	2,600 ns	2,700 ns	2,800 ns	2,900 ns	3,000 n
1≗ reset	0												
1 dk	1												
> M ALUS1:0	0	1											1
> M ALUS1:0	3	0		3	(1	3				3	2
> M Resu1:0)	0000005c	00000000	0000001c	0001009c	ofo71	f5b	00000020	00012820	ffofe	72 f	00000024	ffff42b8	ffff
> 🦬 Resu1:0]	0000005c	00000018	00000000	0000001c	0001009c	cfc72	f5b	00000020	0001282c	ffcfc	72f	00000024	ffff
> 🎇 Addre1:0	00000030	00000014	00000018		00000	01c			00000	020		00000024	
> 🌠 OpCo:0]	02	04					0	þ				08	
₩ PC_Write	1												
> M PCSo:0]	2	1						0					
				<u> </u>	4d		-	Sr	-a ~	→			

2000~2400ns: 指令 6, add。最后的结果为 oxcfc72f5b, 与此前预期结果相同。 2400~2800ns: 指令 7, sra。最后的结果为 oxffcfc72f, 与此前预期结果相同。



2800~3200ns: 指令 8, addi。最后的结果为 0xffffdoa5, 与此前预期结果相同。 3200~3600ns: 指令 9, slt。最后的结果为 0x00000000, 与此前预期结果相同。



3600~4000ns: 指令 10, sltu。最后的结果为 0x00000001, 与此前预期结果相同。4000~4300ns 及之后: 指令 11, j。后续的 OpCode 一直为 02 不变, 符合预期。

> 🥳 [10][31:0]	ffffd0a5	Array
> 🥳 [9][31:0]	ffcfc72f	Array
> 🥳 [8][31:0]	cfc72f5b	Array
> 🥳 [7][31:0]	ffffcfc7	Array
> 🥳 [6][31:0]	cfc70000	Array
> 🥳 [5][31:0]	ffffcfc7	Array
> 🥳 [4][31:0]	00002f5b	Array
> 🥳 [3][31:0]	00000001	Array
> 🥳 [2][31:0]	00000001	Array
> 🥳 [1][31:0]	00000000	Array

检查运行一段时间后寄存器的值,亦与计算结果(以及单周期运行结果)相同,可以基本验证程序的正确性。

Debug:

在进行j的跳转地址计算以及立即数计算时,一开始仿照单周期进行,直接把单周期的"instruction"替换成了从存储器中读取的值,导致立即数没有进行正确的扩展、j的跳转地址不正确的问题。修改为从InstReg出来后的值,问题得到了解决。

3 MIPS 单周期和多单周期 CPU 的性能对比

3.a 汇编程序分析-2

i)

如果第0行的5是任意正整数n,则在程序执行足够长的时间后,可以完成计算n*(n+1)的功能,并将结果保存在\$vo中。

Loop: 将程序停留在这一行并持续执行, 起到了结束程序的作用。

sum: 整体实现一个累加的过程,也即从 n、n-1 一直加到 1,在逆序加回来。

L1: 作为 sum 的其中一个过程, 主要实现了加的功能。

注释:

```
addi $a0, $zero, 5
                       // 将$a0 赋值为 5
xor $v0, $zero, $zero
                       // 将$v0 赋值为 0
jal sum
Loop:
beq $zero, $zero, Loop // 一直循环在这一步
sum:
addi $sp, $sp, -8
sw $ra, 4($sp)
sw $a0, 0($sp)
                       // 将$a0 的值存在$sp 的当前位置
                       // 若$a0>=1,$t0为0。若$a0的值达到0,则$t0为1
slti $t0, $a0, 1
                       // 若$a0>=1,$t0为0,跳转到L1。若$a0的值达到0,则$t0为
beq $t0, $zero, L1
addi $sp, $sp, 8
jr $ra
L1:
add $v0, $a0, $v0
                       // $v0 为$a0 的值的累加
addi $a0, $a0, -1
jal sum
lw $a0, 0($sp)
                       // 将$sp的值存入$a0
lw $ra, 4($sp)
addi $sp, $sp, 8
                       // $sp 前移两位
add $v0, $a0, $v0
jr $ra
                       // 跳转到$ra 所在位置
```

机器码:

0x20040005

0x00001026

0x0c100004

0x1000ffff

ox23bdfff8

oxafbfooo4

oxafa40000

0x28880001

0X11000002

0x23bd0008

0x03e00008

0x00821020

0x2084ffff

0x0c100004

ox8fa40000

ox8fbfooo4

0x23bd0008

0x00821020

oxo3e00008

以上为根据 MARS 的结果。


这无疑是一种取巧的办法, 但这种取巧的正确性有赖于:

- 1. MIPS 的统一
- 2. 存储空间不大, 因此不需要考虑较高位地址

iii)

将修改后的机器码放到 InstructionMemory2.v、InstAndDataMemory2.v 中。 \$ao 为 4 号寄存器,\$vo 为 2 号寄存器。在窗口添加对应的寄存器,结果如下:

单周期:



经过足够长的时间后, \$ao 的值变为 5, \$vo 的值变为 30。与预期相符。

多周期:



经过足够长的时间后, \$ao 的值变为 5, \$vo 的值变为 30。与预期相符。

Debug:

在多周期的仿真时,发现 jr 跳不到正确的地方。添加 ALU 计算的结果发现,计算结果为 0,而不是应当跳转的地址。检查 ALUControl,发现忘记写了 jr 和 jalr 的相加。添加相应的代码后,问题得到了解决。

3.b 资源与性能对比

发现单周期进行综合分析之后, netlist 为 empty。其它同学提供了增加输出端口(PC)的办法, 试了一下, 可以; 为了进行对比, 在多周期中也添加了相应的信号。在数逻实验四的提示中, 提到为了防止优化过度, 可以将 vo、ao、sp、ra 加入输出端口。因此根据此修改了代码。

静态时序分析:

单周期:

Setup	Hold		Pulse Width	
Worst Negative Slack (WNS): 85.9	75 ns Worst Hold Slack (WHS):	0.323 ns	Worst Pulse Width Slack (WPWS):	49.500 ns
Total Negative Slack (TNS): 0.00	00 ns Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints: 184	00 Total Number of Endpoints:	18400	Total Number of Endpoints:	9217
多周期:				
Setup	Hold		Pulse Width	
Worst Negative Slack (WNS): 91.3	96 ns Worst Hold Slack (WHS):	0.134 ns	Worst Pulse Width Slack (WPWS):	49.500 ns
Total Negative Slack (TNS): 0.00	0 ns Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints: 0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints: 187	70 Total Number of Endpoints:	18770	Total Number of Endpoints:	9503

占用资源情况:

单周期:

Resource	Utilization	Available	Utilization %
LUT	3928	20800	18.88
FF	9230	41600	22.19
10	162	106	152.83

多周期:

Resource	Utilization	Available	Utilization %
LUT	4079	20800	19.61
FF	9503	41600	22.84
Ю	162	106	152.83

可以看到,多周期的延时较长,占用的资源也比较多。但是理论上学到,多周期由于资源的复用,可以节约资源。究其原因,我认为可能是由于这次作业中涉及的指令数都比较少、相对比较简单,因此单周期、多周期的资源占用情况几乎相同,无法体现出多周期的资源优势。

单周期:

可能达到的最高频率:

$$\frac{1}{85.975ns + 0.323ns} \approx 11.59GHz$$

单次计算所需要的最低延时:

最短时钟周期为:

85.975 + 0.323 = 86.298ns

执行该指令至少需要 75 个周期。则单次计算需要的最低延时:

$$86.298ns \times 76 = 6,558.648ns$$

多周期

可能达到的最高频率:

$$\frac{1}{91.396ns + 0.134ns} \approx 10.93GHz$$

单次计算所需要的最低延时:

最短时钟周期为:

91.013ns + 0.139ns = 91.530ns

执行该指令至少需要 296 个周期。则单次计算需要的最低延时:

 $91.530ns \times 296 = 27092.880ns$

实验小结

这次作业带给我的感受就是"具体",一旦具体思考、写代码,就会发现许多问题与细节,从而对处理器的控制信号、数据通路、计算过程等等有了更深刻的理解。