

# SALELF® 2(以下简称 ELF2)内部块 RAM 用户指南

# 1 术语/缩略词

SALFPGA® (以下简称 FPGA): Field Programmable Gate Array 现场可编程门阵列

ERAM : Embedded Block Memory 嵌入式存储器模块

# 2 软件版本

TangDynasty® 4. 2. 003 (以下简称 TD)

# 3嵌入式存储器模块(ERAM)

ELF2 系列器件支持多种 Size 的嵌入式存储器模块(ERAM)。合计四种类型: ERAM9K、ERAM32K、ERAM128K 和 ERAM256K。ERAM9K 每块容量 9Kbits,ERAM32K 每块容量 32Kbits。 ERAM128K 每块容量 128Kbits,ERAM256K 每块容量 256Kbits。

#### **3.1** ERAM9K

# ERAM9K 可实现:

- 単口 RAM
- 双口 RAM
- 简单双口 RAM(也称为伪双口)
- FIF0 (ERAM9K 内嵌有硬件 FIF0 控制器)

# ERAM9K 模块支持的功能特色有:

- 9216 (9K) bits/每块。
- A/B 口时钟独立。
- 可单独配置 A/B 口数据位宽,真双口从 x1 到 x9,支持 x18 简单双口(一写一读)。
- 9或18位写操作时带有字节使能(Byte Enable)控制。
- 输出锁存器可选择(支持1级流水线)。
- 支持 RAM/ROM 模式下数据初始化(通过初始化文件在配置过程中对 ERAM9K 进行数据初化)。
- 支持多种写操作模式。可选择只写(Normal), 先读后写(Read before Write), 写穿通(Write through) 三种模式。

表	1	ERAM9K	特色

类别	特性
容量	9K
配置(深度 x 位宽)	8192 x 1 4096 x 2 2048 x 4 1024 x 8 或 9 512 x 16 或 18
奇偶位(Parity bits)	8+1 16+2

字节使能(Byte enable)	有,可选择
输入地址/数据寄存器	有
单口模式(Single-port mode)	支持
简单双口模式(Simple dual-port mode)	支持
真双口模式(True dual-port mode)	支持
ROM 模式	支持
FIFO 模式	支持
数据输出寄存器	有,可选择
独立数据输出寄存器使能	有
Read-during-write	输出旧数据(read before write)
Neau during write	输出写数据(write through)
工作前 RAM 初始化	支持

# 字节使能 (Byte Enable)

ERAM9K 支持字节使能功能,可在写操作时对写入数据按字节屏蔽,被屏蔽的字节不会被写入 RAM。字节使能(Byte Enable[1:0])信号分别对应写入数据的 datain[15:8]和 datain[7:0]。

# 写操作时并行读操作(Read-during-Write)

ELF2 系列的 ERAM9K 支持同端口的 read-during-write 。 read-during-write 是指在单口 RAM 或 真双口 RAM 模式时,用户在写入数据的同时,读出同一地址的数据到输出端口。而默认非 rdw 选择,输出数据保持不变(No change)。




图 2-3- 1 No change 模式波形

RDW 模式下用户有两种选择:读出旧数据(Read Before Write);读出新数据即正要写入的数据(Write Through)。




图 2-3- 2 Write Through 模式波形




图 2-3- 3 Read Before Write 模式波形

## 3.1.1 RAM 存储器模式

ERAM9K 按工作模式分为 RAM 存储器模式(包括 ROM)和 FIFO 模式。两种模式下 ERAM9K 用户端口 名称和设置略有不同。

ERAM9K 在 RAM 模式下是 A/B 口独立的双口 RAM, 支持多种模式的同步 RAM 操作和 ROM 操作。

# 3.1.2 RAM 存储器模式下的端口信号

ERAM9K 的控制信号、时钟输入信号 A/B 口完全独立,输入控制信号有:

- 片选信号(ChipSelect)
- 时钟使能(Clock Enable)
- 输入/输出寄存器复位控制信号(RST)
- 写/读操作(WE)

- 数据输出寄存器锁存使能(0CE)
- 字节使能 (Byte Enable[1:0])

表 2 控制信号逻辑

操作	CLK	CS	ClockEnable	RST	WE
写操作	上升沿	1	1	0	1
读操作	上升沿	1	1	0	0
IDLE	×	1	0	0	х
Save power	х	0	0	0	х

图 1为 ELF2 ERAM9K 模块的结构图,表 3为 RAM 模块接口描述。




图 1 ELF2 ERAM9K 模块结构图


表 3 RAM 模块接口描述

A端口名	方向	说明
dia[8:0]	输入	A 端口数据输入,简单双口 18 位输入端口模式时作为低 9 位数据输入
addra[12:0 ]	输入	A 端口地址输入,[12:4]作为 word 地址一直有效,[3:0]取决于 bit 模式。 在 18 位模式时,addra[1:0]复用为字节使能信号 Byte Enable[1:0]。
doa[8:0]	输出	A 端口数据输出,简单双口 18 位输出端口模式时作为低 9 位数据输出
clka	输入	A端口时钟输入,默认上升沿有效(可反向),简单双口 18 位模式时作为输入地址/数据端口时钟
rsta	输入	A 端口复位信号,默认高有效(可反向),可配置同步/异步复位
cea	输入	A 端口时钟有效控制信号,默认高有效(可反向)。
wea	输入	A端口写入/读出操作控制,1为写入操作,0为读出操作;18位写入模式时固定为1。
csa[2:0]	输入	A 端口 3 位片选信号(可反向), csa[2:0]=3'b111 时 ERAM 被选中进行操作。3 位信号可分别独立设置是否反向。

ocea	输入	A 端口数据寄存器时钟使能,默认高有效(可反向)。只有当输出寄存器被使用时(REGMODE_A="OUTREG")才有效。
B端口名	方向	说明
dib[8:0]	输入	B 端口数据输入,18 位输入端口模式时作为高9位数据输入
addrb[12:0 ]	输入	B 端口地址输入,[12:4]作为 word 地址一直有效,[3:0]取决于 bit 模式
dob[8:0]	输出	B 端口数据输出,18 位输出端口模式时作为高9 位数据输入
clkb	输入	B端口时钟输入,默认上升沿有效(可反向),简单双口 18 位模式时作为输出地址/数据端口时钟
rstb	输入	B 端口复位信号,默认高有效(可反向),可配置同步/异步复位
ceb	输入	B 端口时钟有效控制信号,默认高有效(可反向)。
web	输入	B端口写入/读出操作控制,1为写入操作,0为读出操作;18位读出模式时固定为0。
csb[2:0]	输入	B 端口 3 位片选信号(可反向), csb[2:0]=3'b111 时 ERAM 被选中进行操作。3 位信号可分别独立设置是否反向。
oceb	输入	B 端口数据寄存器时钟使能,默认高有效(可反向)。只有当输出寄存器被使用时(REGMODE_B="OUTREG")才有效。

# 多位片选信号逻辑说明:

ERAM9K 在 RAM 和 FIFO 模式下的 CS 由可反向的 3 位片选输入生成。其逻辑如下图所示(CSA, CSB 在 RAM 模式/CSW, CSR 在 FIFO 模式):



利用 3 位 CS 输入反向配置可以不需要额外逻辑就能实现地址译码,方便地对  $2^8$  块 RAM 进行深度扩展。

# 18 位模式时的字节使能(Byte Enable):

ERAM9K 支持字节使能功能,可在写操作时对写入数据按字节屏蔽,被屏蔽的字节不会被写入 RAM。字节使能(Byte Enable[1:0])信号分别对应写入数据的 datain[15:8]和 datain[7:0]。例如,Byte Enable[1:0]==00,两字节都不会被写入;Byte Enable[1:0]==01,低位字节写入(dia)。在 18 位模式时,字节使能 Byte Enable[1:0]信号和端口 addra[1:0]复用。

## 写操作时并行读操作(Read-during-Write):

ELF2 系列的 ERAM9K 支持同端口的 read-during-write 。read-during-write 是指在单口 RAM 或 真双口 RAM 模式时,用户在写入数据的同时,同时读出同一地址的数据,输出到输出端口。而默认选择只写模式(Normal),输出数据保持不变。

RDW 模式下用户有两种选择: 读出旧数据(Read Before Write); 读出新数据(Write Through)。

# 3.1.3 RAM 存储器模式下的常见配置

#### 单口模式(Single-Port Mode)

单口模式支持对非同时发生的对同一地址的读或写操作。ERAM9K内部有两套读写控制逻辑分别管理 A 口和 B 口,因此 ERAM9K可以支持实现两个单口模式的 RAM。

ERAM9K 在单口模式下支持的位宽:

- 8192x1(独立的 A 口或 B 口实现)
- 4096x2(独立的 A 口或 B 口实现)
- 2048x4(独立的 A 口或 B 口实现)
- 1024x8, 1024x9(独立的 A 口或 B 口实现)
- 512x16, 512x18(A 口 B 口联合实现)




图 3 利用 A 口实现的 9 位宽(及以下)单口 RAM

#### 简单双口模式(Simple Dual-Port Mode)

当用一块 ERAM9K 配置成 18 位写入或 18 位读出时,其不支持真双口模式,支持单口和简单双口模式。18 位模式时,A 端口控制信号作为写入控制信号,B 端口控制信号作为读出控制信号。18 位写入时,DIB[8:0]作为高 9 位数据输入,DIA[8:0]作为低 9 位数据输入;18 位读出时,DOB[8:0]作为高 9 位数据输出,DOA[8:0]作为低 9 位数据输出。表 4 为简单双口模式下支持的混合端口位宽配置

当用户使用 8/16 位宽时,禁止使用 DIA[9], DIB[9], DOA[9], DOB[9], 防止因为读写位宽不同造成的内部数据映射失配。

模式 **ERAM9K RAM** 端口 用户端口 W=18 位 DIA[8:0] wdata[8:0]

表 4 9/18 位简单双口模式时数据端口连接关系

R=18 位	DIB[8:0]	wdata[17:9]
	DOA[8:0]	rdata[8:0]
	DOB[8:0]	rdata[17:9]
W<=9 位	DIA[]	wdata[]
R=18 位	DOA[8:0]	rdata[8:0]
К 10 ½	DOB[8:0]	rdata[17:9]
W=18 位	DIA[8:0]	wdata[8:0]
R<=9 位	DIB[8:0]	wdata[17:9]
N ( - 7   <u>F</u>	DOB[]	rdata[]




图 4简单双口 18位写/18位读端口连接




图 5 简单双口模式<=9 位写/18 位读端口连接




图 6简单双口模式 18位写/<=9位读端口连接

表 5 混合宽度时, WORD (16/18) 和低位地址映射关系

	端口 宽度	地址位 宽度	DOB[8]	DOA[8]	最低 4 位地址 addr [3:0] 值对应的 WORD 内部数据位															
	18	9	(	0								0	)							
	9	10	1	0	0 1 0					0										
	4	11	Х	Х	3 2				3 2 1		3 2 1				(	)				
	2	12	Х	Х	7	7	(	5		5	4	4	;	3	2	2	,	1	(	)
	1	13	Х	Х	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
18/16 位 WORD 内部 数据位			17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

表 6 简单双口模式下支持的混合端口位宽配置

Read Port	Write Port											
Neau For C	8Kx1	4Kx2	2Kx4	1Kx8	512x16	1Kx9	512x18					
8Kx1	√	√	√	√	√							
4Kx2	√	√	√	√	√							
2Kx4	√	<b>√</b>	√	√	√							
1Kx8	√	<b>√</b>	√	√	√							
512x16	√	√	√	√	√							
1Kx9						√	√					
512x18						√	√					

# 真双口模式(Ture Dual-Port Mode)

真双口模式支持 A 口/B 口的所有独立读写操作组合:两读,两写,一读和一写。表 7 真双口模式下支持的混合端口位宽配置




图 7位宽<=9位时 A/B 双口 RAM

表 7 真双口模式下支持的混合端口位宽配置

Read Port		Write Port									
Read For C	8Kx1	4Kx2	2Kx4	1Kx8	1Kx9						
8Kx1	√	√	√	√							
4Kx2	√	√	√	√							
2Kx4	√	√	√	√							
1Kx8	√	√	√	√							
1Kx9					√						

#### ROM 模式

ERAM9K 支持 ROM 模式。ROM 内容保存在初始化文件中,在芯片编程下载时写入 ERAM9K 中。初始化值可以在 IP 生成是用 MIF 文件设置。ROM 输出可选择带寄存器或不带寄存器锁存。ROM 的读出操作和单口 RAM 的读操作时序相同。

## 3.1.4 FIF0 模式

ERAM9K 内部集成 FIF0 控制器,硬件支持同步/异步 FIF0 模式。FIF0 模式下 ERAM9K 位宽设置和简单双口 RAM 设置相同,最高可支持 18bit 输入和输出。


表 8 FIF0 模式下的端口信号


输入端口名	方向	说明
dia[8:0]	输入	FIF0 数据输入, 16/18 位输入端口模式时作为低 9 位数据输入
dib[8:0]	输入	只在 16/18 位输入端口模式时作为高 9 位数据输入,其他位宽不使用。
clkw	输入	FIF0 写端口时钟输入,默认上升沿有效(可反向)
rst	输入	FIFO 内部写指针/读指针复位信号(可反向)
we	输入	FIF0 写使能, 1 为写入操作, 0 无操作。
csw[2:0]	输入	FIFO 写端口 3 位片选信号(可反向),类似 RAM 模式。

输出端口名	方向	说明
doa[8:0]	输出	只在 18 位输出端口模式时作为低 9 位数据输出,其他位宽时不使用。
dob[8:0]	输出	<=9 位时作为数据输出,18 位输出端口模式时作为高 9 位数据输出。
clkr	输入	读端口时钟输入,默认上升沿有效(可反向)
rprst	输入	FIFO 读指针复位信号
re		FIF0 读使能, 1 为读操作, 0 无操作。
csr[2:0]	输入	FIFO 读端口 3 位片选信号(可反向),类似 RAM 模式。
ocea	输入	doa 端口数据寄存器时钟使能,默认高有效(可反向)。只有 18 位输出端口模式并且当输出寄存器被使用时(REGMODE_A="OUTREG")才有效。
oceb	输入	dob 端口数据寄存器时钟使能,默认高有效(可反向)。只有当输出寄存器被使用时(REGMODE_B="OUTREG")才有效。
FIF0 标志名	方向	说明
empty_flag	输出	FIFO 读空标志,和 clkr 同步。
aempty_flag	输出	FIF0 几乎读空标志,和 clkr 同步。相对读空提前量由 AE_POINT 参数决定。
full_flag	输出	FIFO满标志,和 clkw 同步。FIFO 满容量由 FULL_POINTER 参数决定。
afull_flag	输出	FIFO 几乎满标志,和 clkw 同步。FIFO 几乎满容量由 AF_POINTER 参数决定。

表 9 FIF0 模式支持的混合端口位宽配置

Read Port	Write Port							
Noad 1 of t	8Kx1	4Kx2	2Kx4	1Kx8	512x16	1Kx9	512x18	
8K×1	√	√	√	√	√			
4K×2	√	√	√	√	√			
2Kx4	√	√	√	√	√			
1Kx8	√	√	√	√	√			
512x16	√	√	√	√	√			
1Kx9						√	√	
512x18						√	√	





#### 空满标志属性的设置:

FIF0 模式下用户可以通过软件设置 FIF0 空满标志属性。空标志 (empty\_flag),几乎空标志 (almost\_empty) ,满标志 (full\_flag) ,几乎满标志 (almost\_full)。当内部计数器计数到标志值时会在 FF/AF/EF/AE 相应端口输出高电平。

FIF0 属性名称	描述	设置范围
FF	Full flag	1 to Max
AF	Almost full	1 to Full-1
AE	Almost empty	1 to Full-1
EF	Empty setting	0

表 10 FF/AF/EF/AE 属性设置

#### FIF0 模式下常用配置:

FIF0 模式的 csw/csr 和 RAM 模式中的 csa/csb 接口逻辑类似。当 FIF0 写满或读空时为了避免指针溢出,可以通过互连资源将满信号反向后接入 csw 端,空信号反向后接入 csr 端。反向逻辑可以利用 csw/csr 内部的反向与逻辑实现。






图 13 两个 ERAM9K FIFO 级联模式连接

# **3.2** ERAM32K

为了达到更高的存储容量,ELF2系列器件中设计了嵌入式真双口存储器模块 ERAM32K,存储器容量 32K bits。

## ERAM32K 可实现:

- 単口 RAM
- 双口 RAM

# ERAM32K 模块支持的功能特色有:

- 32K bits/每块,可设置为 2Kx16 或 4Kx8。
- A/B 口时钟独立。
- 可单独配置 A/B 口数据位宽, 支持 8 位/16 位两种宽度。
- 输出锁存器可选择(支持1级流水线)。
- 支持多种写操作模式。可选择只写(Normal),写穿通(Write through)两种模式。

表 11 是 ERAM128K 接口描述,图 14 为 ELF2 ERAM128K 模块的结构图




图 14 ELF2 ERAM32K 模块结构图

表 11 RAM 模块接口描述

端口名	位宽	信号方向	说明
dia	16	in	A 端口数据输入,8 位输入端口模式时 dia[7:0]有效。
addra	11	in	A 端口地址输入,2K 深度。
wbyte_en a	1	in	A口16位模式时,使能8位写模式,高有效。8位模式时接0。
bytea	1	in	8 位模式时作为最低位地址输入; 16 位模式 wbyte_ena=1 时, bytea=1 选择高 8 位写入, bytea=0 选择低 8 位写入。

doa	16	out	A 端口数据输出,8 位输出端口模式时只 doa[7:0]有效
clka	1	in	A 端口时钟输入,默认上升沿有效(可反向)
rsta	1	in	A 端口数据输出寄存器同步复位信号,默认高有效(可反向)
csa	1	in	A端口片选,默认高有效(可反向)。
wea	1		A 端口写入/读出操作控制,1 为写入操作,0 为读出操作;
端口名	位宽	信号方向	说明
dib	16	in	B 端口数据输入, 8 位输入端口模式时 dib[7:0] 有效
addrb	11	in	B 端口地址输入, 2K 深度
wbyte_en b	1	in	B口16位模式时,使能8位写模式,高有效。8位模式时接0。
byteb	1	in	8 位模式时作为最低位地址输入; 16 位模式 wbyte_enb=1 时, byteb=1 选择高 8 位写入, byteb=0 选择低 8 位写入。
dob	16	out	B 端口数据输出, 8 位输出端口模式时 dob [7:0] 有效
clkb	1	in	B端口时钟输入,默认上升沿有效(可反向)。
rstb	1	in	B 端口数据输出寄存器同步复位信号,默认高有效(可反向)
csb	1	in	B 端口时钟有效控制信号,默认低有效(可反向)。
web	1	in	B端口写入/读出操作控制,1为写入操作,0为读出操作。

# 3.3 大容量存储器

# 3.3.1 大容量存储器模块简介

本器件增加了 ERAM128K 和 ERAM256K 各一个,其主要用于 MCU 存储数据和指令,如果不使用 MCU 时也可以全部由 FPGA 控制。

#### 3.3.2 ERAM128K

#### ERAM128K:

- 128K 内部基于 128 位单口 128Kbit ERAM,外部只允许 1 个口访问 ERAM。
- 128K ERAM 只允许 MCU/FPGA 中的一个访问 ERAM。

#### 128K ERAM 的两种可能的应用场景:

情景 1: 纯 MCU 模式,和 MCU 一起使用,128 位宽访问,对 FPGA 不可见。

情景 2: 纯 FPGA 模式,不被 MCU 使用,128K ERAM 被 FPGA 使用,32 位单口访问。

# ERAM128K 模块支持的功能特色:

- 单口 RAM/ROM, 支持上电初始化
- 128Kbits
- MCU 模式时, 128 位位宽读写, 写操作带有字节使能(Byte Enable)控制, 可实现 16 字节分别写入。
- FPGA 模式时,写入读出数据位宽 32 位,写操作带有字节使能(Byte Enable)控制,可实现 4 字节分别写入。
- 输出锁存器可选择(支持1级流水线)
- 支持 RAM/ROM 模式下数据初始化
- MCU模式下支持2种写操作模式,可选择只写(Normal)和写穿通(Write through)

FPGA 模式下,只支持 write normal

MCU 模式下,固定工作在无输出锁存器,Normal 模式。

表 12 ERAM128K 特色

类别	特性
容量	128K
配置(深度 x 位宽)	4K × 32
字节使能(Byte enable)	有
输入地址/数据寄存器	有
单口模式(Single-port mode)	只支持单口
ROM 模式	支持
数据输出寄存器	FPGA 模式下有,可选择

独立数据输出寄存器使能	有
数据输出寄存器初始化	有,只支持异步复位(上电复位为0)
Read-during-write	FPGA 模式下,无,只支持 write normal
工作前 RAM 初始化	支持

表 13 是 ERAM128K 接口描述,图 15 为 ELF2 ERAM128K 模块的结构图




图 15 ELF2 ERAM128K 模块的结构图

表 13 ERAM128K 接口描述

端口名	位宽	信号方向	说明	
webyte	4	in	字节写入使能,对应4个字节,1允许写入	
di	32	in	FPGA 数据输入。	
addr	12	in	地址输入,4K 深度。	
do	32	out	数据输出	
clk	1	in	时钟输入,默认上升沿有效(在 PIB 中可反向)	
rst	1	in	数据输出寄存器异步复位信号,高有效(在 PIB 中可反向)	
cs	1	in	使能输入,高有效(在 PIB 中可反向)。	
we	1	in	写入/读出操作控制,1为写入操作,0为读出操作;	
			软件名 oce ,端口数据寄存器时钟使能,默认高有效(可	
oprce	1	in	反向)。只有当输出寄存器被使用时(REGMODE=	
			"OUTREG")才有效。	

## 表 14 ERAM128K 配置描述

参数名	模式	值	说明
	MCU/FPGA	"NOREG"	(默认值)A 端口数据输出无寄存器,
REGMODE	MOO/TFUA	NONEG	oceb/rstb 无效。
REGMODE	FPGA	"OUTREG"	A 端口数据输出带有寄存器,数据输出延
	FFGA	OUTREG	迟1个周期, ocea/rsta 控制信号有效。
WRITEMODE_B	MCU/FPGA	"NORMAL"	写模式选择1(默认值)。写操作不会对
(在 OUTREG 模式	WIGO/ FFGA	NORMAL	输出 doa 产生影响(no change)。
时有效)	FPGA	"WRITETHROUGH"	写模式选择 2。写操作会将正在写入的数

	据同时读出	l到 doa。

## 3.3.3 ERAM256K

ERAM 256K 内部基于 32 位真双口核心。ERAM256K 为真双口,因此允许 2 个端口同时访问 ERAM。

表 15 256K ERAM 通过 A/B 口被访问

外部访问端口	内部 ERAM 端口
MCU_A □	<b>A</b> □
FPGA_A □	АП
FPGA_B □	В 🗆

#### 256K ERAM 使用场景:

情景 1:纯 MCU 模式, 32 位单口, 可初始化。

情景 2:纯 FPGA 模式, MCU 不能使用, 32 位双口, 可初始化。

情景 3: MCU/FPGA 混合模式, 32 位双口, MCU 通过 A 端口访问 ERAM, FPGA 用 B 口访问 RAM 块, 可初始化。

## 256K 可实现:

- 単口 RAM/ROM
- 真双口 RAM

#### 256K 模块支持的功能特色:

- 256K bits 每块
- A/B 口时钟独立
- A/B 口数据位宽 32 位,写操作带有字节使能(Byte Enable)控制,4 位控制 4 个字节的分别写入。
- 输出锁存器可选择(支持1级流水线)
- 支持 RAM/ROM 模式下数据初始化(和 ERAM9K 相同的初始化接口, 9 位数据接口只使用低 8 位)
- 支持两种写操作模式:可选择只写(Normal)和写穿通(Write through)

MCU 模式下, A 端口需配置成 MCU 使用, 无输出锁存器, Normal 模式。

表 16 为 ERAM256K 接口描述,图 16 为 ELF2 ERAM256K 模块的结构图




图 16 ELF2 ERAM256K 模块的结构图

表 16 ERAM256K 接口描述

A端口名	位宽	信号方向	说明
dia	32	in	FPGA A端口数据输入。
addra	13	in	A 端口地址输入,8K 深度。
wbytea	4	in	A端口字节写入使能,对应4个字节,1允许写入。
doa	32	out	A端口数据输出
clka	1	in	A端口时钟输入,默认上升沿有效(在 PIB 中可反向)
rsta	1	in	A 端口数据输出寄存器异步复位信号,高有效(在 PIB 中可反向)
csa	1	in	A 端口使能输入,高有效(在 PIB 中可反向)。
wea	1	in	A端口写入/读出操作控制,1为写入操作,0为读出操作;
			软件名 ocea ,A 端口数据寄存器时钟使能,默认高有效(可反
oprcea	1	in	向)。只有当输出寄存器被使用时(REGMODE_A="OUTREG")才
			有效。
B端口名	位宽	信号方向	说明
B端口名 dib	位宽 32	信号方向 in	<b>说明</b> B 端口数据输入
dib	32	in	B端口数据输入
dib addrb	32 13	in in	B 端口数据输入 B 端口地址输入,8K 深度
dib addrb wbyteb	32 13 4	in in in	B端口数据输入 B端口地址输入,8K深度 B端口字节写入使能,对应4个字节,1允许写入。
dib addrb wbyteb dob	32 13 4 32	in in in out	B端口数据输入 B端口地址输入,8K深度 B端口字节写入使能,对应 4 个字节,1 允许写入。 B端口数据输出,8 位输出端口模式时 dob[7:0]有效
dib addrb wbyteb dob clkb	32 13 4 32 1	in in in out in	B端口数据输入 B端口地址输入,8K深度 B端口字节写入使能,对应4个字节,1允许写入。 B端口数据输出,8位输出端口模式时dob[7:0]有效 B端口时钟输入,默认上升沿有效(可反向)。
dib addrb wbyteb dob clkb rstb	32 13 4 32 1	in in out in in	B端口数据输入 B端口地址输入,8K深度 B端口字节写入使能,对应4个字节,1允许写入。 B端口数据输出,8位输出端口模式时dob[7:0]有效 B端口时钟输入,默认上升沿有效(可反向)。 B端口数据输出寄存器同步复位信号,默认高有效(可反向)
dib addrb wbyteb dob clkb rstb csb	32 13 4 32 1 1	in in out in in	B端口数据输入 B端口地址输入,8K深度 B端口字节写入使能,对应4个字节,1允许写入。 B端口数据输出,8位输出端口模式时dob[7:0]有效 B端口时钟输入,默认上升沿有效(可反向)。 B端口数据输出寄存器同步复位信号,默认高有效(可反向) B端口使能信号,默认高有效(可反向)。
dib addrb wbyteb dob clkb rstb csb	32 13 4 32 1 1	in in out in in	B端口数据输入 B端口地址输入,8K深度 B端口字节写入使能,对应4个字节,1允许写入。 B端口数据输出,8位输出端口模式时dob[7:0]有效 B端口时钟输入,默认上升沿有效(可反向)。 B端口数据输出寄存器同步复位信号,默认高有效(可反向) B端口使能信号,默认高有效(可反向)。 B端口写入/读出操作控制,1为写入操作,0为读出操作。

ERAM 内部带有上升沿触发的地址/数据/控制信号锁存器,根据 CS/WE 两个控制信号逻辑写入/读出 RAM 阵列。

输出带有异步 latch, latch 的数据更新由 WRITEMODE 模式控制, normal 模式时, latch 会在读操作时才更新数据; write\_through 模式时, 写操作时也会更新 latch 数据; 默认为 normal 模式。

后面带有可选择的 clk 同步输出数据缓冲器,可提高 ERAM 的最高工作频率,但是数据输出会延迟 1 个周期(latency=1)。由 REGMODE 参数控制,默认不使用寄存器,无 latency,此时 clk->do 的延迟最大为 4ns。

rsta 和 oprcea 只对输出寄存器有效,默认模式下(不使用输出寄存器)时,rsta 必须接 0。

说明 参数名 模式 值 "SP" **FPGA** 单口模式 PortMode "DP" **FPGA** 双口模式 (默认值)A 端口数据输出无寄存器, "NOREG" MCU/FPGA oceb/rstb 无效。 A 端口数据输出带有寄存器,数据输出 REGMODE A "OUTREG" 延迟 1 个周期, ocea/rsta 控制信号有 **FPGA** (默认值)B 端口数据输出无寄存器, "NOREG" **FPGA** oceb/rstb 无效。 B端口数据输出带有寄存器,数据输出 REGMODE B **FPGA** "OUTREG" 延迟1个周期, oceb/rsta 控制信号有 写模式选择1(默认值)。写操作不会 WRITEMODE A MCU/FPGA "NORMAL" 对输出 doa 产生影响(no change)。 (在 OUTREG 模式 写模式选择 2。写操作会将正在写入的 **FPGA** "WRITETHROUGH" 时有效) 数据同时读出到 doa。 写模式选择1(默认值)。写操作不会 "NORMAL" **FPGA** WRITEMODE B 对输出 dob 产生影响(no change)。 (在 OUTREG 模式 写模式选择 2。写操作会将正在写入的 时有效) **FPGA** "WRITETHROUGH" 数据同时读出到 dob。

表 17 ERAM256K 配置描述

注 1: 模式中 MCU/FPGA 表示使用 MCU 时必须配置成此模式

# 3.3.4 FPGA 模式下 ERAM128K/256K 存储器通用控制逻辑说明

# 控制信号说明:

在 FPGA 模式下, 128K/256K 和 MCU 的输入控制信号有: 片选信号 ce,写/读操作(we),字节写操作使能(wbyte),数据输出寄存器锁存使能(oce),数据输出寄存器异步复位(rst)。

表 18 写操作控制信号逻辑

操作	CLK	CS	we	Wbyte[3:0]	RST	OCE
32 位写操	上升沿	1	1	4' b1111	0	Х

作						
32 位读操 作	上升沿	1	0	×	0	Х
不工作	Х	0	Х	х	0	Х

注意:即使不使用输出寄存器,RST 输入也必须为 0。

# 表 19 字节使能

Wbyte_en[3]	Byte3 写使能	为 1 时, di [31:24]写入;为 0 时, 不写
Wbyte_en[2]	Byte2 写使能	为 1 时, di [23:16] 写入; 为 0 时, 不写
Wbyte_en[1]	Byte1 写使能	为1时,di[15:8]写入;为0时, 不写
Wbyte_en[0]	Byte0 写使能	为1时, di [7:0]写入;为0时, 不写

# 表 20 读操作控制信号逻辑

操作	CLK	CS	OCE	RST	WE	Wbyte<3:0>
无输出寄存器读操作	上升沿	1	Х	0	0	Х
有输出寄存器读操作	Х	1	1(延迟1个周期)	0	0	Х
Save power	Х	0	0	0	Х	Х

# 4 模块使用举例

实际应用中,调用 ERAM 模块有两种方式:实例化和 IP generate 生成方式。

# 4.1 IP 生成方式

在 TD 软件中, 用户使用 IP Generate 的方式调用 ERAM 模块

1. 用户可以采用如下方式在 TD 软件中找到 ERAM 模块: Tools->IP Generate->IP core ->Block Memory-EMB->RAM, ERAM128K, ERAM256K, 如图 17 所示。




图 17 软件 IP 生成方式

- 2. 用户可以根据实际情况选择需要的配置,完成 ERAM IP 的生成,下面分别介绍 ERAM 五种不同模式的界面设置和参数的描述:
  - (1)单口模式(Single Port RAM)




图 18 单口模式

#### (2)双口模式(Dual Port RAM)

双口模式支持 A 口/ B 口的所有独立读写操作组合:两读,两写,一读和一写。




图 19 双口模式

EF2\_LOGIC\_BRAM EF2 Device: ▼ EF2L45BG256B Debug Enable (Fort B is disabled in debug mode) Packable Implement Option EMB9K(Area Opt) member (Timing Opt) ○ EMB32K addra[9:0] di a[15:0] Single Port RAM Buel Port RAM Simple Dual Port RAM Byte Write Enable None clka-Port A Options Port B Options Memory Size Memory Size Width 16 ▼ Depth 1024 Range:1~1152 Range: 2~131072 Depth Operating Mode Operating Mode Write FirstRead First Write First Read First No Change No Change oceb-Operating Enable Always EnableUse Ceb Always Enable O Use Cea Output Register None
 Register without Oceb Register without Ocea Estimated resource usage 2 BRAM(x) Memory Initialization Load Init File Select Show Fill Hemory Initialization values Fill all with 0 Fill all with 1

(3)简单双口模式(Simple Dual Port RAM),表 21为 ERAM9K 软件界面配置描述

图 20 简单双口模式

OK Cancel

表 21 ERAM9K 软件界面配置描述

参数名称	参数描述	配置方式	
l mm l amand	<b>参</b> 和 七十	EMB9K(area opt), EMB9K(Timing opt), EMB32K 三种模式。默	
Implement	实现方式 	认为 EMB9K (area opt)	
		Single Port RAM (单口 RAM), Dual Port RAM (双口	
Memory Type	存储器种类	RAM),Simple Dual Port RAM(简单双口RAM)三种模式。默认	
		为Single Port RAM	
Byte Write	字节写使能	None, 8, 9 三种模式。默认为 None	
Enable	子 1 与 使 舵		
Onersting Made	操作模式	Write First (写优先), Read First(读优先), No Change	
Operating Mode		三种模式。默认为 No Change	
Operating	操作使能	Always Enable (始终使能), Use Cea(使用 Cea 信号)三种模	
Enable		式。默认为 Use Cea	
0utput	输出寄存器	None ,Register without Ocea, Register with Ocea 三种模	
Register	加山可行命	式。默认为 None	
Memory	存储初始化	可选择文件由方左的 M: 4 文件 一般 1	
Initialiaztion	1711年7月2日代	可选择文件中存在的 Mif 文件。默认为不打勾 	
Fill Memory	填充存储初	Fill all with 0(全为 0), Fill all with 1(全为 1)。默认	
Initialiaztion	始值 始值	为不打勾	
values		\(\sum_{\curm_{\sum_\sum_\sum_\sum_\set\sin_\singm_\semn}\sin_\semn}\sim_\semn}\sin_\semn}\sim_\semn\semn\sin_\semn}\semn\sin_\semn\semn\semn\sing\sin_\semn\semn\semn\semn\semn\sin\semn\semn\semn\semn\semn\semn\semn\sem	

## (4) ERAM128K 模式(单口模式),

## 表 22 为 ERAM128K 软件界面配置描述




图 21 ERAM128K 单口模式

表 22 ERAM128K 软件界面配置描述

参数名	模式	值	说明
REG Option	FPGA	"NOREG"	(默认值)A端口数据输出无寄存器,oceb/rstb无效。
KEG OPETON	FPGA	"OUTREG"	A 端口数据输出带有寄存器,数据输出延迟 1 个周期, ocea/rsta 控制信号有效。

(5) ERAM256K 模式(双口模式),

# 表 23 为 ERAM256K 软件界面配置描述




图 22 ERAM256K 双口模式

参数名	模式	值	说明	
PortMode	FPGA	"SP"	单口模式	
For twode	FPGA	"DP" 双口模式		
	FPGA	"NOREG"	(默认值) A 端口数据输出无寄存器,	
	FPGA	NOREG	oceb/rstb 无效。	
REGA Option			A 端口数据输出带有寄存器,数据输出	
	FPGA	"OUTREG"	延迟 1 个周期, ocea/rsta 控制信号有	
			效。	
	FPGA	"NOREG"	(默认值)B端口数据输出无寄存器,	
	IFUA	NORLG	oceb/rstb 无效。	
REGB Option	FPGA	"OUTREG"	B端口数据输出带有寄存器,数据输出	
			延迟 1 个周期, oceb/rsta 控制信号有	
			效。	
WRITEMODE A	MCU/FPGA	"NORMAL"	写模式选择1(默认值)。写操作不会	
(在 OUTREG 模式	MICO/ FFGA	NONMAL	对输出 doa 产生影响(no change)。	
时有效)	FPGA	"WRITETHROUGH"	写模式选择 2。写操作会将正在写入的	
H1/H XX/		WKTTETTIKOOGIT	数据同时读出到 doa。	
WRITEMODE_B	FPGA	"NORMAL"	写模式选择1(默认值)。写操作不会	
(在 OUTREG 模式		NONWAL	对输出 dob 产生影响(no change)。	
时有效)	FPGA	"WRITETHROUGH"	写模式选择 2。写操作会将正在写入的	
H1/H XX/	FPGA	WINTELLINGUUN	数据同时读出到 dob。	

表 23 ERAM256K 软件界面配置描述

备注 1: 若勾选"Debug Enable"前面的复选框,TD 会默认 EMB 的模式为 Single Port RAM,在这种情况下,端口 B 将被占用,端口 A 的数据可进行回读,方便用户通过 ERAMEditor 进行 Debug。其中,EMB9k 以面积优化为主,EMB9k (fast) 以时序优化为主。

备注 2: Byte Enable 是指 ERAM 的输入数据 port 位宽为多个 byte 时,在读数据时用一组 byte enable 信号来分别控制每个 byte 写入与否。在界面上可选择 Byte Write Enable 的值为 None 或 8 或 9。当 byte-write 为 None 时,表示不启动 byte enable 功能;当 byte-write 为 8 时,A 口与 B 口(若有 B 口)的数据宽度必须为 8 的整数倍,倍数的值被用作 wea 与 web 的宽度;当 byte-write 为 9 时,A 口与 B 口(若有 B 口)的数据宽度必须为 9 的倍数,倍数被用作 wea 与 web 的宽度。当启动 byte enable 功能时,不建议使用 ERAM32K,原因是当 ERAM 的深度比较小时,会浪费很多内存。

## 4.1.1 添加初始化文件

TD 的初始化文件支持用户用第三方 mif(memory initialization file)格式描述,或者用 verilog 存储空间初始化 dat 格式来描述。

#### (1) mif 格式描述如下:

mif格式的初始化文件包含每一个初始化地址和数据,并且必须定义内存数据的深度和宽度。用户可以将数据和地址格式定义为二进制BIN、十六进制HEX、八进制OCT、无符号十进制UNS等。数据的值必须和数据格式相匹配。

## (2) dat 格式描述如下:

内存数据可以存储在一个以十六进制为地址的文件中,其中,地址以"@"表示。起始地址由用户自己定义,根据内存数据的深度可以相应的确定结束地址。为了能够使数据和地址清晰对应,通常会给文件添加可识别的地址标志。若初始化文件很大时,也可直接省略地址。

为 ERAM 模块添加初始化文件时,可勾选 "Load Init File" 前面的复选框,并选择需要添加的文件,当在右下角的下拉框中选择. mif 格式时,在文件夹中只提供. mif 文件供用户选择,如下图 23 所示。图 24 为 mif 文件和 dat 文件的范例。




图 23 初始化文件




图 24 mif 文件和 dat 文件范例

# 4.2 实例化方式

实际使用中,ERAM 模块允许用户在代码中直接例化调用,灵活且易于配置使用。常用需要配置参数,如表 24 所示。实例化方式如图 25(以单口模式 9kx1 为例)

参数名称	参数描述	配置方式
DATA_WIDTH_A	A 口数据位宽	可配置位宽
ADDR_WIDTH_A	A 口地址位宽	可配置位宽
DATA_DEPTH_A	A 口数据深度	可配置深度
DATA_WIDTH_B	B 口数据位宽	可配置位宽
ADDR_WIDTH_B	B 口地址位宽	可配置位宽
DATA_DEPTH_B	B 口数据深度	可配置深度

表 24 实例化参数配置说明

MODE	模式	DP, SP, PDPW, FIFO 默认"DP"
REGMODE_A	寄存器模式	"NOREG", "OUTREG"默认"NOREG"
WRITEMODE A		"NORMAL", "READBEFOREWRITE",
WKTTEMODE_A	A 口与侯氏	"WRITETHROUGH"默认"NORMAL"
RESETMODE	复位模式	"SYNC", "ASYNC"默认"SYNC"
IMPLEMENT	实现方式	9K , 9K(FAST) , 32K (all
I WIT LLWILINI		capitalized)默认"9K"
DEBUGGABLE	DEBUG 使能	"YES", "NO"默认"NO"
PACKABLE	可压缩	"YES", "NO"默认"NO"
INIT_FILE	初始化文件	默认"NONE"
FILL_ALL	初始化文件填充	默认"NONE"

```
EF2_LOGIC_BRAM # (
                  .DATA_WIDTH_A(1),
.ADDR_WIDTH_A(13),
.DATA_DEPTH_A(8192),
                   .DATA_WIDTH_B(1),
                  ADDR WIDTH B(13),
DATA DEPTH B(8192),
MODE("SP"),
REGMODE A("NOREG"),
                  .WRITEMODE_A ("WRITETHROUGH"),
                  .RESETMODE ("SYNC"),
.IMPLEMENT ("9K"),
                  .DEBUGGABLE ("NO"),
                  .PACKABLE("NO"),
.INIT_FILE("NONE"),
.FILL_ALL("NONE"))
            inst(
                  .dia(dia),
.dib({1{1'b0}}),
                  .addra(addra),
                  .addrb({13{1'b0}}),
                  .cea(1'b1),
.ceb(1'b0),
                  .ocea (1'b0),
                   .oceb (1'b0),
                  .clka(clka),
                  .clkb(1'b0),
                  .wea(wea),
                   .web(1'b0),
                  .bea(1'b0),
                  .rsta(rsta),
.rstb(1'b0),
                   .doa (doa),
                   .dob());
```

图 25 实例化方式

# 5 参考时序图

1. 单口模式(Single Port RAM)时序图,图 26 为根据上述单口模式配置的时序参考图.




图 26 单口模式时序参考图

2. 双口模式 (Dual Port RAM) 时序图,图 27 为根据上述双口模式配置的时序参考图.




图 27 双口模式时序参考图

3. 简单双口模式(Simple Dual Port RAM),图 28 为上述简单双口模式配置的时序参考图.




图 28 简单双口模式时序参考图

# 6 参考文档

DS400\_ELF2\_DataSheet2. 8. pdf

# 版本信息

日期	版本	修订记录	
2018/07/19	1.0	初版建立	
2018/09/12	1.1	文档格式调整	
2019/01/25	1. 2	4.2 实例化方式中的表 24 进行修改	
2022/10/13	1. 3	1.更新表 11 中 web 的读写说明 2. 更新文档免责声明	

# 版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

# 免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其他方式授予任何知识产权许可;本文档仅为向用户提供使用器件的参考,协助用户正确地使用安路科技产品之用,其著作权归安路科技所有;本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档,可通过安路科技的官方网站(网址为: https://www.anlogic.com)自行查询下载,也可联系安路科技的销售人员咨询获取。