
ЦИФРОВЫЕ УСТРОЙСТВА

Элементы малой и средней интеграции содержат в едином корпусе наборы однотипных элементов с отдельными входами и выходами. Элементы высокой степени интеграции объединяют в одном корпусе наборы различных элементов, объединенных в законченные функциональные узлы.

По функциональному назначению элементы делят на **логические, запоминающие и специальные.**

Логические элементы выполняют логические функции и относятся к классу комбинационных схем, в которых выходной сигнал в некоторый момент времени зависит только от входных сигналов, действующих в тот же момент времени. **Запоминающие элементы** служат для хранения цифровой информации и относятся обычно к классу последовательностных схем, в которых выходные состояния определяются не только состояниями входов в данный момент времени, но и внутренним состоянием самой схемы. **Специальные элементы** обеспечивают сопряженную работу узлов и подсистем ЭВМ, они могут быть цифровыми, аналоговыми и цифроаналоговыми.

ЦИФРОВЫЕ УСТРОЙСТВА



а б

Рис. Структура а - комбинационного и б - последовательного цифровых устройств

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЦИФРОВЫЕ УСТРОЙСТВА

Последовательностная схема – это такая логическая схема, выходные сигналы которой определяются не только текущими значениями входных сигналов, но зависят также от последовательности значений входных сигналов в прошлом. Изменение состояния последовательностных схем происходит, как правило, в моменты времени, задаваемые тактовым сигналом от внешнего источника.

Обычно в состав последовательностных устройств входят комбинационные устройства и запоминающие ячейки. Это позволяет учитывать времена задержки прохождения цифровых сигналов через комбинационные цифровые устройства. При этом обычно определяется наибольшее время распространения и изменение состояния цифрового устройства производится с периодом, большим или равным этому времени.

Последовательностными цифровыми устройствами являются триггеры, счетчики, регистры и запоминающие устройства.


ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЦИФРОВЫЕ УСТРОЙСТВА

Триггеры представляют собой простейшие последовательные устройства и широко используются в электронных устройствах различного назначения как в виде самостоятельных узлов, так и в качестве элементов для построения более сложных цифровых устройств (счетчиков, регистров, запоминающих устройств). К триггерам относят большой класс устройств, отличительной особенностью которых является способность оставаться в одном из двух устойчивых состояний, которые могут изменяться под действием внешних сигналов. При этом состояния триггера распознаются по уровням выходных напряжений, соответствующих уровням логических "0" и "1". Основным свойством триггера является наличие памяти, под которой подразумевается его способность сохранять свое состояние ("0" или "1") и после прекращения воздействия внешних сигналов. Таким образом, триггер является элементарной ячейкой памяти для хранения оного двоичного разряда числа.

Триггер можно представить в общем случае состоящим из ячейки памяти и устройства управления (порой весьма сложного), преобразующего входную информацию в комбинацию сигналов, под воздействием которых ячейка памяти принимает одно из двух устойчивых состояний.

ТРИГГЕРЫ

Обобщенная схема триггерного устройства состоит из устройства управления УУ и триггерной ячейки ТЯ.



Структурная схема триггера

На схеме сигналы имеют следующие наименования:

$A_1 \ldots A_n$ - информационные сигналы;

$C_1 \ldots C_m$ - тактовые (синхронизирующие) сигналы;

S' (set) и R' (reset) - входные сигналы триггерной ячейки;

Q и $\overline{Q}$ - выходные сигналы триггера.

ТРИГГЕРЫ

Существует множество разновидностей триггеров, отличающихся выполняемыми функциями, способами управления записью информации, схемотехническими решениями и т.д.

По выполняемым функциям классификацию триггеров производят по состоянию его выходов в момент его срабатывания и после. При этом различают следующие основные виды: RS, JK, T и D - триггеры.

По способу управления записью информации различают:

- асинхронные триггеры с записью непосредственно с поступлением информационного сигнала на его вход;
- тактируемые (синхронные) триггеры с записью информации только при подаче тактирующего импульса. При этом срабатывание триггера может происходить одновременно с поступлением тактирующего импульса (триггер, работающий по уровню), после окончания тактирующего импульса (триггер с внутренней задержкой), прохождения нескольких тактирующих импульсов (многотактные триггеры), или в моменты изменения состояния тактирующего импульса (синхронизация по фронту).

RS – триггеры


RS–триггер имеет два управляющих входа S (set) и R (reset), с помощью которых выполняются установки триггера в то или иное состояние (a):

$Q = 1$ при S=1 и R=0 (установка триггера);

$Q = 0$ при S=0 и R=1 (сброс триггера);

$Q^{n+1}=Q^n$ при S=R=0 (режим хранения предыдущего состояния);

S=R=1 – запрещенная комбинация управляющих сигналов, которая может привести к неопределенному состоянию триггера.




а б в


RS-триггеры

RS – триггеры

Таблица состояний RS-триггера


R	S	Q^{n+1}
0	0	Q^n
0	1	1
1	0	0
1	1	×






Временные диаграммы работы RS-триггера

RS – триггеры



RS-триггер с синхронизацией по уровню



RS-триггер с синхронизацией по фронту

RS- ТРИГГЕРЫ

Для RS- триггера комбинация $S=R=1$ является запрещенной.

После такой комбинации информационных сигналов состояние триггера будет неопределенным: на его выходе Q может быть 0 и 1.

Существуют разновидности RS- триггеров, называемые E-, R- и S- триггерами, для которых сочетание $S=R=1$ не является запрещенным.

E- триггер при $S=R=1$ не изменяет своего состояния.

S- триггер при $S=R=1$ устанавливается в состояние $Q=1$,

а R- триггер в этом случае устанавливается в состояние $Q=0$.

RS- триггеры могут быть асинхронными или синхронными (в этом случае у них имеется вход C).

JK-триггеры


JK-триггер имеет два управляющих входа J (jump) и K (keep) и функционирует подобно RS-триггеру, но при этом не имеет запрещенных комбинаций управляющих сигналов. J - вход подобен S – входу, а K-вход подобен R-входу. При всех комбинациях сигналов на входе, кроме J=K=1, он действует подобно RS-триггеру. При J=K=1 в каждом такте происходит «опрокидывание» триггера и его состояние меняется на противоположное. На рис. показано условное обозначение JK-триггера с синхронизацией по переднему фронту.

Таблица состояний RS-триггера

R	S	Q^{n+1}
0	0	Q^n
0	1	1
1	0	0
1	1	×

Таблица состояний JK-триггера

J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\overline{Q^n}$




JK-триггер


JK-триггеры

Таблица состояний
JK-триггера

J	K	Q^{n+1}
0	0	Q^n
0	1	0
1	0	1
1	1	$\overline{Q^n}$



JK-триггер




Диаграммы работы JK-триггера

Т-триггеры

Т-триггеры иначе называются *счетными* и применяются для построения счетчиков и делителей частоты. Такой триггер имеет один тактовый вход и его состояние меняется каждый раз при подаче счетного импульса Т=1 и остается неизменным при Т=0.


Таблица состояний Т-триггера

T	Q^{n+1}
0	Q^n
1	$\overline{Q^n}$



Т-триггер

Т-триггер делит частоту входных импульсов в 2 раза.




Для получения больших значений коэффициента деления частоты применяется каскадное соединение Т-триггеров.


D -триггеры

Отличительной особенностью D-триггера (триггера задержки) является то, что он сохраняет информацию, поступившую на D-вход в предыдущем такте работы до прихода синхроимпульса, т.е. его состояние может изменяться с задержкой на один такт. Синхронизация работы производится по переднему или заднему фронту.

D-триггеры являются основой для построения регистров.



D-триггер



СЧЕТЧИКИ

Счетчиками называют устройства для подсчета числа входных импульсов и фиксации этого числа в каком-либо коде. В процессе работы счетчик последовательно изменяет свое состояние. Количество возможных состояний называется *модулем счета* $K_{СЧ}$ или *емкостью счетчика* (предельное число импульсов, которое может быть подсчитано счетчиком).

Основными элементами счетчика являются триггеры, количество которых определяет число разрядов счетчика n и его модуль счета $K_{СЧ}$. Чаще всего в цифровой технике используются двоичные счетчики. Нулевое состояние всех триггеров двоичного счетчика принимается за нулевое состояние счетчика. При подаче счетных импульсов счетчик последовательно изменяет свое состояние от нулевого до максимального, равного $K_{СЧ}$. Например, при $n=3$ у двоичного счетчика $K_{СЧ}=2^n=8$, т. е. счетчик имеет 8 устойчивых состояний и каждый восьмой импульс, поступающий на его вход, будет возвращать счетчик в исходное состояние (обнуление счетчика). Это свойство позволяет использовать счетчики для деления частоты. Если входные импульсы следуют с частотой $f_{вх}$, то частота выходных импульсов

$$f_{вых}=f_{вх}/K_{СЧ}.$$

СЧЕТЧИКИ

Быстродействие счетчика характеризуется максимально допустимой *частотой поступления счетных импульсов* $f_{сч}$ и *временем установления счетчика* $t_{уст}$ - интервалом времени между моментом окончания счетного импульса и моментом установления кода.

В зависимости от способа кодирования внутренних состояний различают:

- двоичные счетчики;
- двоично-десятичные (декадные) счетчики;
- кольцевые счетчики – состояние счетчика определяется местоположением одной единственной 1 или 0;
- счетчики Джонсона – состояние счетчика определяется количеством 1 или 0.

В зависимости от способа подсчета различают следующие виды счетчиков:

- суммирующие;
- вычитающие;
- реверсивные;
- кольцевые.

СЧЕТЧИКИ


По способу тактирования работы различают:

- синхронные счетчики, для работы которых требуется синхросигнал;
- асинхронные счетчики, работающие без синхросигналов.

По структурной организации, зависящей от способа подачи счетных импульсов на разряды счетчиков, различают:

- счетчики с последовательным (каскадным) переносом – счетные импульсы поступают только на вход первого разряда, а с его выхода - на вход второго и т.д. (счетчики с последовательным переносом отличаются простотой, но при этом имеют низкое быстродействие);
- счетчики с параллельным переносом – счетные импульсы поступают одновременно на все разряды (такие счетчики имеют более сложную организацию, но обеспечивают высокое быстродействие);
- параллельно-последовательные счетчики, представляющие собой комбинацию первых двух способов подачи счетных импульсов (такие счетчики используются для получения больших значений модуля счета).

СЧЕТЧИКИ



Обобщенная схема счетчика

Основными узлами являются собственно сам счетчик, входная логика и выходная логика. Входная логика предназначена для управления работой счетчика, а выходная – для индикации конца счета или формирования сигнала переноса или займа *P(Z)*.

Перечень основных входных сигналов:

U/D – сигнал управления направлением счета (для реверсивных счетчиков);

C – счетные импульсы;


R – сигнал сброса;

V – сигнал разрешения счета (для синхронных счетчиков);


D_0 -D_{n-1} – параллельный код для предварительной установки счетчика (для счетчиков с предустановкой);

W – сигнал разрешения предварительной установки.

Асинхронные двоичные счетчики



Счетчик на Т-триггерах




Асинхронные двоичные счетчики

Асинхронный суммирующий счетчик можно построить на счетных триггерах любого типа. В большинстве случаев для этих целей используют JK- или D-триггеры в счетном режиме. Простейший трехразрядный двоичный счетчик на D-триггерах состоит из соединенных последовательно трех счетных триггеров, таким образом, что инверсный выход $\bar{Q}_k$ каждого триггера соединен с входом C_{k+1} последующего. При поступлении счетных импульсов на вход C_1 триггеры счетчика будут изменять свои состояния, описываемые последовательно возрастающими двоичными числами. Для приведения счетчика в начальное состояние используется сигнал сброса R, поступающий одновременно на все входы R триггеров.

С приходом каждого последующего импульса на вход C_1 переключаются сразу несколько триггеров. Однако переключение этих триггеров происходит не одновременно, а с некоторой задержкой относительно друг друга. Это приводит к задержке в установлении выходного кода после поступления счетного импульса на вход C_1. При большом числе разрядов счетчика задержка выходного сигнала может быть значительной и сравнимой с периодом поступления счетных импульсов на вход C_1.

Асинхронные двоичные счетчики



Суммирующий счетчик на D-триггерах




Схема переноса для реверсивного счетчика

Асинхронные двоичные счетчики

При построении асинхронного **вычитающего** счетчика достаточно заменить инверсные выходы $\bar{Q}$ триггеров на прямые выходы Q. В этом случае при поступлении импульса сброса R на всех выходах двоичного счетчика установятся единичные уровни, а при поступлении счетных импульсов на вход C_1 триггеры счетчика будут изменять свои состояния, описываемые последовательно убывающими двоичными числами.

Для построения асинхронного **реверсивного** счетчика, который может работать как в режиме суммирования, так и в режиме вычитания, можно с помощью логической схемы обеспечить подачу сигналов с инверсного выхода $\bar{Q}$ при суммировании или с прямого выхода Q – при вычитании от предыдущего триггера на счетный вход последующего, как показано на рис. Эта схема включается между выходом одного разряда счетчика и входом другого и, в зависимости от управляющих сигналов – сложение (U) или вычитание (D), на вход последующего разряда поступает сигнал переноса P или сигнал займа Z.

Синхронные двоичные счетчики

У **синхронных счетчиков** все разрядные триггеры синхронизируются параллельно одними и теми же синхроимпульсами, поступающими из источника этих импульсов. **Асинхронные счетчики** имеют последовательную синхронизацию, т.е. каждый последующий разрядный триггер синхронизируется выходными импульсами триггера предыдущего разряда. Асинхронные счетчики иногда называют последовательными, а синхронные счетчики - параллельными.


Синхронные счетчики (параллельные), в свою очередь, подразделяются на синхронные счетчики **с последовательным переносом** (последовательно-синхронные) и синхронные счетчики **с параллельным переносом** (параллельно-синхронные). Синхронные счетчики имеют более высокую скорость счета, чем асинхронные.

По способу подачи синхроимпульсов последовательно-синхронные счетчики параллельные, т.е. синхроимпульсы поступают на все триггеры счетчика параллельно, а по способу управления (подачи управляющих импульсов) – последовательные.


В параллельно-синхронных счетчиках формирование управляющих уровней и их подача на соответствующие входы триггеров счетчика осуществляется одновременно, т.е. параллельно.

Синхронные двоичные счетчики

Для построения **синхронных счетчиков** используют различные типы счетных синхронных триггеров. На рис. приведены схемы одноразрядных синхронных счетных ячеек (а – суммирующая, б – вычитающая).




Схемы синхронных счетных ячеек



Счетная ячейка синхронного реверсивного счетчика

Синхронные двоичные счетчики




Синхронный счетчик с параллельным переносом

Быстродействие счетчиков с параллельным переносом не зависит от числа разрядов и определяется задержкой распространения сигналов через триггеры и элементы И. По сравнению со счетчиками с последовательным переносом максимальная частота счета может быть увеличена в (n - 1) раз. При повышении разрядности счетчиков возникают проблемы с реализацией многовходовых схем И, поэтому в таких случаях наиболее оптимальными по быстродействию и аппаратным затратам являются счетчики с параллельно-последовательным переносом.

Счетчики с произвольным модулем счета


Во всех рассмотренных выше счетчиках состояние последовательно меняется от 0 до $2^n - 1$ или от $2^n - 1$ до 0. В ряде практических случаев требуются счетчики с произвольным модулем счета, например на 10 (двоично-десятичные счетчики) или на 9, 23, 59 (для реализации электронных часов). Существуют два основных способа реализации счетчиков с произвольным модулем счета.

Счетчики с принудительным сбросом. В таких счетчиках производится принудительный сброс по достижении заданного модуля счета.




Счетчик с принудительным сбросом

Для построения счетчиков **по произвольному модулю $K_{СЧ}$** с принудительным сбросом в схему соответствующего двоичного счетчика вводится обратная связь для исключения лишних состояний. Двоичный суммирующий или вычитающий счетчик переключается до установки некоторого значения $K_{СЧ}$. Это состояние выявляется специальной схемой, на выходе которой формируется сигнал установки счетчика в нулевое состояние. Схемы счетчика по модулю $K_{СЧ}$ наиболее просты при использовании двоичных счетчиков с последовательным переносом. Дешифратором обычно служит логический элемент И. На рис. показано как у асинхронного двоичного счетчика на четырех триггерах можно уменьшить модуль счета с 16 до 10.



Функциональная схема десятичного асинхронного суммирующего счетчика с $k_{сч} = 10$




Условное графическое обозначение десятичного асинхронного суммирующего счетчика с $k_{сч} = 10$

Здесь реализован сброс на нуль каждый раз, когда на счетчике состояние 1010.

Счетчики с произвольным модулем счета

Счетчики с принудительным насчетом. Такие устройства реализуются на базе счетчиков с предварительной установкой кода. Схема счетчика показана на рис. В счетчик по входам параллельной загрузки загружается код дополнения K до 2^n. Конец счета в этом случае обнаруживается по естественному переполнению счетчика, при котором формируется сигнал переноса, которым производится перезагрузка счетчика.




Счетчик с принудительным насчетом

Счетчики с произвольным модулем счета

Достоинством счетчика с насчетом является использование штатных сигналов переноса и параллельной загрузки, а также простота изменения модуля счета. **Недостаток** заключается в неестественности последовательности изменения кода, что может потребовать в ряде случаев дополнительного перекодирования. Чаще всего этот вариант построения счетчика применяется при делении частоты входных импульсов, когда порядок изменения кода внутри счетчика не имеет значения.

Промышленностью выпускаются ИС счетчиков с различными функциональными возможностями, например, с параллельным переносом и с предустановкой.

Счетчики с переменным коэффициентом счета имеют очень широкое **применение** в радиотехнике при реализации делителей частоты с переменным коэффициентом деления и при реализации различных программируемых таймеров. В основном при реализации таких устройств используются синхронные параллельные счетчики с синхронными схемами предустановки и/или сброса.




Универсальный способ построения счетчика
с произвольным модулем счета

ЦИС счетчиков

Промышленностью выпускаются ИС счетчиков с различными функциональными возможностями. В качестве примера приведем ИС двоично-десятичного счетчика (*Ксч* = 10) с параллельным переносом и предустановкой (рис. а).

Счет импульсов (без ввода информации по входу предустановки), подаваемых на вход С, происходит при W=V1=V2=R=1. При этом состояния счетчика на выходах Q_0...Q_3 будут изменяться в двоично-десятичном коде от 0 до 9.



а) б)

ЦИС счетчиков

Управляющие сигналы имеют следующее назначение:


- W = 0 служит для ввода кода по входам $D_0 ... D_3$ при предустановке;
- V1=0 служит для прерывания счета с сохранением кода;
- V2=0 разрешает выдачу импульса переноса по выходу P.

Если дополнить счетчик схемой показанной пунктиром на рис. а, то получится программируемый делитель частоты с коэффициентом деления $K_{дел} = 10 - K$, где K – число в двоично-десятичном коде, записанное через входы предустановки. При этом частота выходных импульсов


$$f_{вых} = f_{вх} / K_{дел}.$$

На рис. б показана ЦИС реверсивного счетчика. При U/D=1 счетчик работает в режиме сложения, а при U/D=0 – в режиме вычитания. Сигнал V=1 служит для остановки счета и может быть использован как вход переноса при последовательном включении счетчиков.

НАРАЩИВАНИЕ РАЗРЯДНОСТИ СЧЕТЧИКОВ



Функциональная схема асинхронного суммирующего счетчика с $k_{сч} = 100$



Наращивание разрядности реверсивного двоичного счетчика

РЕГИСТРЫ

Регистрами называют устройства для приема, хранения и выдачи данных, представленных в цифровом коде. Каждый разряд цифрового кода хранится в отдельном триггере регистра. Таким образом, регистр представляет собой разновидность устройства памяти. В общем случае регистр хранит *n*-разрядный код.

Классификация регистров может быть произведена по ряду признаков. Основным признаком является способ приема и выдачи данных. При этом различают:

- параллельные регистры с приемом и выдачей данных в параллельном коде;
- последовательные регистры с приемом или выдачей данных в последовательном коде;
- параллельно-последовательные.

Состояние n-разрядного регистра определяется состояниями *n* триггеров и отображается *n*-разрядным двоичным словом $Y = y_n \ldots y_1$.

РЕГИСТРЫ

Кроме основных функций приема, хранения и выдачи данных регистры могут выполнять функции преобразования данных или логические операции. По этому признаку различают:

- сдвиговые регистры;
- регистры с преобразованием параллельного кода в последовательный или наоборот;
- регистры с поразрядным логическим умножением или сложением;
- регистры последовательного приближения для построения аналого-цифровых преобразователей.

По количеству каналов, по которым поступают данные, различают:

- однофазные регистры с одним каналом;
- парафазные регистры с вводом данных по прямому и инверсному каналам.

По количеству тактов управления для записи данных различают:


- однотактные регистры;
- двухтактные регистры;
- многотактные регистры.

По управлению записью данных различают:

- асинхронные регистры;
- синхронные регистры.

РЕГИСТРЫ

По назначению регистры подразделяются на *регистры памяти* и *регистры сдвига*.




Регистры памяти предназначены для хранения цифровой информации небольшого объема.

Регистры памяти представляют собой наборы синхронных триггеров с независимыми информационными и объединенными в общую шину синхронизации тактовыми входами. Каждый из триггеров обеспечивает хранение одного разряда двоичного числа. В качестве элементов памяти регистра в основном используются синхронные *D*-триггеры.

Функциональная схема *n*-разрядного регистра памяти.

РЕГИСТРЫ




Условное обозначение синхронного четырехразрядного регистра памяти


Регистр памяти содержит четырехразрядную входную шину DI, четырехразрядную выходную шину DO, динамический вход синхронизации по фронту тактовых импульсов C, инверсные входы &IE (входы “разрешение записи”), объединенные логикой И, инверсные входы &OE (входы “разрешение считывания”), объединенные логикой И, а также прямой вход сброса R. При совпадении на входах &IE уровней логического нуля (разрешение записи) по фронту импульса синхронизации в регистр записывается четырехразрядное слово со входной шины DI, которое считывается с выходной шины DO при совпадении уровней логического нуля на входах &OE (разрешение считывания). Если хотя бы на одном из входов &OE присутствует уровень логической единицы, микросхема находится в состоянии разомкнутого выхода. При подаче на вход R уровня логической единицы происходит сброс регистра (все триггеры регистра устанавливаются в нулевое состояние) независимо от сигналов на остальных входах.

Триггеры регистра могут записывать по уровню, переднему и заднему фронту.

РЕГИСТРЫ



а)



б)

Регистр с асинхронным управлением записью

РЕГИСТРЫ

Регистры сдвига помимо хранения обеспечивают выполнение операции сдвига двоичной информации.

Сущность сдвига состоит в том, что с приходом каждого тактового импульса происходит перезапись содержимого триггера каждого разряда в соседний разряд без изменения порядка следования двоичных цифр.

По направлению сдвига различают однонаправленные регистры, которые осуществляют сдвиг информации вправо (регистры прямого сдвига, регистры со сдвигом вправо) или влево (регистры обратного сдвига, регистры со сдвигом влево), и *реверсивные регистры* (допускают сдвиг в обоих направлениях).


Работу регистра сдвига можно наблюдать, например, в микрокалькуляторах, где при наборе каждой цифры на клавиатуре числа на индикаторе сдвигаются влево. Например, для набора числа 41 нужно сделать следующее. Сначала нажимается и отпускается клавиша с цифрой 4. Цифра 4 появляется в крайней правой позиции на индикаторе. Затем нажимается и отпускается клавиша с цифрой 1. В результате цифра 4 на индикаторе сдвигается на одну позицию влево, а на ее месте в крайнем правом положении появляется цифра 1 – на индикаторе высвечивается число 41.



РЕГИСТРЫ


Сдвигающие регистры применяются для выполнения операций:

- поразрядного сдвига при реализации вычислительных алгоритмов над цифровыми кодами;
- преобразования последовательного кода в параллельный и наоборот;
- запоминания данных с последовательным доступом;
- временной задержки.




Сдвигающий регистр на JK-триггерах

РЕГИСТРЫ




а



б

Варианты построения сдвигающих регистров

РЕГИСТРЫ




Функциональная схема четырехразрядного последовательного регистра сдвига вправо (термин «***последовательный***» отражает тот факт, что в этот регистр ***данные вводятся поразрядно***).

Регистр представляет собой последовательную цепь *D*-триггеров с динамическим управлением по фронту тактовых импульсов. Тактовые импульсы (импульсы сдвига) поступают на все триггеры одновременно. Информационным входом *DI* регистра является вход триггера *DD*1. При подаче тактовых импульсов происходит последовательная запись информации со входа *DI* и ее сдвиг в сторону возрастания номеров триггеров (сдвиг вправо). Для записи в регистр *четырехразрядного* слова необходимо *четыре* тактовых импульса.

РЕГИСТРЫ

Допустим, что в регистр последовательно вводится, начиная с младшего разряда, двоичный код 1101. Предварительный сброс регистра производится подачей сигнала логической единицы на вход “Сброс” (все триггеры устанавливаются в нулевое состояние).




С первым тактовым импульсом в триггер *DD*1 записывается единица младшего разряда входного слова. Со следующим тактовым импульсом эта единица будет сдвинута в триггер *DD*2, а в триггер *DD*1 одновременно поступит информация следующего разряда входного слова. Аналогично происходит дальнейший сдвиг информации в триггеры *DD*3 и *DD*4.

После четырех тактовых импульсов код на выходах *DO*1-*DO*4 соответствует входному коду и может быть параллельно считан внешним устройством.

Последовательное считывание информации из регистра осуществляется с выхода *DO*4, начиная с пятого тактового импульса.

РЕГИСТРЫ



В регистр последовательно вводится двоичный код **1101**, начиная с младшего разряда.

Импульс №1: В триггер *DD*1 записывается единица младшего разряда входного слова.


Импульс №2: Единица младшего разряда входного слова сдвигается в триггер *DD*2.
Одновременно в триггер *DD*1 поступает информация следующего разряда (ноль) входного слова.

Импульсы №3 и №4: Происходит дальнейший сдвиг информации в триггеры *DD*3 и *DD*4.

После тактовых импульсов №1 – №4 код на выходах *DO*1-*DO*4 триггера соответствует входному коду.

РЕГИСТРЫ

Универсальные регистры в зависимости от подачи управляющих сигналов могут выполнять функции регистров памяти, однонаправленных и реверсивных регистров сдвига.



Условное обозначение микросхемы универсального четырехразрядного регистра

Микросхема универсального четырехразрядного регистра содержит:

входы *D0-D3* для подачи информации при параллельной записи;

вход *DR* для подачи информации при последовательной записи и сдвиге вправо;


вход *DL* для подачи информации при последовательной записи и сдвиге влево;

входы *SR, SL* для управления режимом работы;

тактовый вход *C*;

асинхронный инверсный вход сброса *R*.

РЕГИСТРЫ



Условное обозначение микросхемы универсального четырехразрядного регистра

При подаче сигнала логического нуля на вход *R* происходит установка всех триггеров регистра в нулевое состояние независимо от сигналов на остальных входах регистра.

При наличии на входе *R* сигнала логической единицы режим работы регистра определяется комбинацией сигналов на управляющих входах *SR, SL*:


1) Комбинации управляющих сигналов ***SR*=0, *SL*=0** соответствует режиму ***хранения***.

2) При ***SR*=1, *SL*=0** по фронту тактовых импульсов происходит последовательная запись информации со входа *DR* и ***сдвиг*** ее ***вправо***.

3) При ***SR*=0, *SL*=1** по фронту тактовых импульсов происходит последовательная запись информации со входа *DL* и ***сдвиг*** ее ***влево***.

4) При комбинации ***SR=1, SL=1*** по фронту тактовых импульсов осуществляется параллельная ***запись информации*** со входов *D*0-*D*3.

РЕГИСТРЫ



Наращивание разрядности универсального регистра.

Арифметические операции, выполняемые с помощью операторов сдвига

С помощью регистров можно выполнять операции умножения на два и деления на два.

Умножения хранящегося числа на 2 осуществляется путем сдвига влево и записи «0» в младший разряд.

Целочисленное деление хранящегося числа на 2 осуществляется путем сдвига вправо и записи «0» в старший разряд.

Пример

$00011 = 3_{10}$ – сдвигаем влево
$00110 = 6_{10}$ – сдвигаем влево
$01100 = 12_{10}$ – таким образом, умножили сначала на 2, потом еще раз на 2.

$01011 = 11_{10}$ – сдвигаем вправо
$00101 = 5_{10}$ – сдвигаем вправо
$00010 = 2_{10}$ – сдвигаем еще раз вправо
$00001 = 1_{10}$ – таким образом, число 11 разделили на 2, получилось 5, затем 5 поделили на 2, получилось 2, и 2 поделили на 2, получилось 1.

Регистры сдвига применяют не только в качестве запоминающих устройств, преобразователей последовательного кода в параллельный, устройств задержки, но и счетчиков импульсов. Применение регистров в качестве счетчиков очень неэкономично, так как модуль счета $K_{сч}=n$, в то время, как для двоичных счетчиков $K_{сч}=2^n$.

КОЛЬЦЕВЫЕ СЧЕТЧИКИ

Распространенной разновидностью параллельных счетчиков являются кольцевые счетчики, построенные на базе регистров сдвига. Простейшая схема кольцевого счетчика получается при замыкании прямого выхода регистра сдвига с его входом. В таком случае единица, записанная в регистр на первом такте, с выхода Q_n счетчика снова попадает на его вход и далее весь цикл повторяется. Модуль счета такого счетчика имеет то же значение, что и регистр сдвига, т. е. $K_{сч}=n$.




Рис. Четырехразрядный кольцевой счетчик на *RS*-триггерах

Для увеличения модуля счета можно или увеличивать количество триггеров в кольце, или включать счетчики последовательно. Так, например, счетчик на 10 импульсов ($K_{сч}=10$) можно реализовать последовательным соединением одного счетного триггера и кольцевого счетчика из пяти триггеров.

Основным **недостатком** кольцевых счетчиков является их низкая помехозащищенность. Например, если под действием помехи исчезнет записанная в счетчик единица, то все триггеры окажутся в нулевом состоянии и счетчик работать не сможет. **Для устранения подобных сбоев** используются различные способы коррекции состояния счетчика. На рис. показана схема кольцевого счетчика с автоматической коррекцией состояния. В этой схеме независимо от того, в каком состоянии после включения окажутся триггеры, после четырех тактовых импульсов на входе C установится требуемое входное состояние (1 0 0 0).





Рис. Схема кольцевого счетчика с автоматической коррекцией начального состояния.



Четырехразрядный кольцевой счетчик на *RS*-триггерах





Схема кольцевого счетчика с автоматической коррекцией начального состояния.

СЧЕТЧИКИ ДЖОНСОНА

Разновидностью кольцевых счетчиков являются **счетчики Джонсона**. В этих счетчиках вход регистра соединен не с выходом Q_n, а с инверсным выходом $\bar{Q}_n$. В результате, когда на вход счетчика поступают тактовые импульсы, то вначале все разряды счетчика заполняются единицами, а затем – нулями. Ниже приведена схема четырехразрядного счетчика Джонсона и таблица с состояниями его выходов.




Состояние выходов четырехразрядного счетчика Джонсона

n	Q_4	Q_3	Q_2	Q_1	n	Q_4	Q_3	Q_2	Q_1
0	1	0	0	0	4	0	1	1	1
1	1	1	0	0	5	0	0	1	1
2	1	1	1	0	6	0	0	0	1
3	1	1	1	1	7	0	0	0	0

Модуль счета счетчика Джонсона $K_{сч}=2n$, т. е. в 2 раза больше модуля счета простого кольцевого счетчика. В счетчике Джонсона, как и в других кольцевых счетчиках, могут быть сбои, вызванные помехами. Для коррекции нарушений, вызванных сбоями, также используют способы, с помощью которых производится переход из любой запрещенной комбинации в одну из разрешенных.

Счетчики Джонсона широко **используются** в делителях частоты импульсов, генераторах случайных чисел, в устройствах памяти и др. На базе счетчика Джонсона можно легко реализовать счетчики с любым четным модулем счета. При необходимости иметь нечетное значение модуля счета можно на вход первого разряда подавать вместо сигнала $\bar{Q}_n$ сигнал $\bar{Q}_n\bar{Q}_{n-1}$, как показано на рисунке ниже. При этом из набора выходных состояний счетчика Джонсона исключается одна кодовая комбинация, составленная из нулей.

Схема четырехразрядного счетчика Джонсона с нечетным модулем счета






Схема четырехразрядного счетчика Джонсона с четным (а) и нечетным (б) модулем счета

ДВОИЧНО-ДЕСЯТИЧНЫЕ СЧЕТЧИКИ

Двоично-десятичные или декадные счетчики могут быть реализованы на базе двоичных счетчиков при помощи взаимной связи между отдельными триггерами, входящими в счетчик. Ниже показана схема декадного счетчика, построенная на базе четырехразрядного двоичного счетчика. В этом счетчике взаимны соединения триггеров выполнены так, что первые девять счетных импульсов повторяют выходные сигналы триггеров для двоичного счетчика, а последний счетный импульс возвращает счетчик в исходное состояние.





Рис. Схема декадного счетчика на счетных триггерах

а)



б)




Схема декадного счетчика на счетных триггерах (а) и сигналы на его выходах (б)

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Проектирование сложных цифровых устройств не обходится без применения запоминающих устройств (ЗУ), которые могут сохранять цифровую информацию.

Для кратковременного хранения используют регистры, состоящие из множества триггерных ячеек. Если необходимо длительное время хранить большие объемы информации, то необходимо использовать специально предназначенные для этого устройства, в частности микросхемы ЗУ. Это позволяет существенно упростить аппаратную часть электронных устройств.

Для целей хранения цифровой информации сейчас разработано большое число технических решений, причем эта часть электроники бурно развивается по пути увеличения объемов информации, уменьшения габаритов устройств, повышения надежности долговременного хранения (CD-диски, брелки и т.п.).

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Устройства, предназначенные для записи, хранения и выдачи данных в виде цифрового кода, называются *цифровыми запоминающими устройствами* (ЗУ). Классификация ЗУ может быть произведена по ряду признаков.

В зависимости от назначения различают:

- *оперативные запоминающие устройства* (ОЗУ), предназначенные для записи, хранения и считывания данных в процессе их обработки (в зарубежной литературе они обозначаются как RAM – Random Access Memory);
- *постоянные запоминающие устройства* (ПЗУ), предназначенные для хранения и считывания неизменных данных, предварительно заносимых на этапе их программирования (в зарубежной литературе ПЗУ обозначаются как ROM – Read Only Memory).

В зависимости от способа обращения к массиву данных различают:

- *адресные* ЗУ, в которых обращение к ячейкам памяти происходит по их физическим адресам, задаваемым в виде кода адреса;
- *ассоциативные* ЗУ, в которых поиск ячеек памяти с последующей выдачей данных производится по их содержанию.

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Основными узлами ЗУ являются дешифратор адреса; матрица памяти, состоящая из отдельных запоминающих ячеек; выходная часть, обеспечивающая внешнее сопряжение и схема управления режимами работы (запись, хранение или считывание). Основными параметрами и характеристиками ЗУ являются:

- структурная организация памяти, определяющая её информационную емкость $N = 2^n \times m$, где n – разрядность адреса, а m - разрядность хранимых данных или длина слова;
- уровни входных и выходных сигналов, которые, как правило, приводятся к стандартным уровням ТТЛ, КМОП или ЭСЛ;
- напряжение питания и токи потребления в различных режимах работы;
- быстродействие, определяемое для различных режимов работы.

ТИПЫ МИКРОСХЕМ ОЗУ

В микросхемы оперативных запоминающих устройств (ОЗУ) информация может быть записана неограниченное число раз, однако она исчезает с отключением питания.




Рис. Классификация ОЗУ по способу хранения данных


Существует два типа микросхем ОЗУ (см. рис.):

1. Статические ОЗУ (SRAM – Static RAM), в которых основой запоминающей ячейки служит триггер на биполярных или полевых транзисторах.

2. Динамические ОЗУ (DRAM – Dynamic RAM), в них основой запоминающих ячеек являются конденсаторы, в качестве конденсатора используются элементы МОП структур. Как известно, конденсатор имеет свойство терять свой заряд, поэтому динамические ОЗУ требуют постоянной регенерации записанной информации, с периодом в несколько десятков мс.

Динамические ОЗУ характеризуются наибольшей информационной емкостью, поэтому именно они используются как основная память ЭВМ. Достоинством статических ОЗУ является более высокое быстродействие, а типичной областью использования – схемы кэш-памяти.

ТИПЫ МИКРОСХЕМ ОЗУ



Статическая ОЗУ




Динамическая ОЗУ

СТАТИЧЕСКИЕ ОЗУ (SRAM)


В **статических ОЗУ (SRAM)** записанные данные хранятся до тех пор, пока не запишут новые или не отключат питание. Статическую память делят на синхронную и асинхронную. Асинхронная память в персональных компьютерах уже давно не используется, она была вытеснена синхронной. SRAM – это очень модифицируемая технология, существует множество ее типов, которые отличаются электрическими и архитектурными особенностями.

Применение статической памяти не ограничивается кэш-памятью в персональных компьютерах. Серверы, маршрутизаторы, глобальные сети, RAID-массивы, коммутаторы – вот устройства, где необходима высокоскоростная SRAM.



ИС статических ОЗУ

СТАТИЧЕСКИЕ ОЗУ



Общая структура статического ОЗУ с организацией $2^n \times 1$

Структурная схема статического ОЗУ приведена на рис. Основой статического ОЗУ является накопитель или матрица памяти, состоящая из отдельных запоминающих (бистабильных) ячеек. Обычно в качестве этих ячеек используются различного рода триггеры.

С помощью адресации всех ячеек накопителя производится выбор конкретной ячейки накопителя, в которую будет записана или из которой будет считана информация. По сигналу на входе схемы управления (СУ) можно переключать ячейку памяти в режим записи или считывания.

СТАТИЧЕСКИЕ ОЗУ

Сигнал записи WR (WR/RD=1, CS=0) позволяет записать логические уровни, присутствующие на информационных входах, во внутреннюю ячейку ОЗУ (RAM). **Сигнал чтения RD** (WR/RD=0, CS=0) позволяет выдать содержимое внутренней ячейки памяти на информационные выходы микросхемы. В приведенной на рисунке схеме невозможно одновременно производить операцию записи и чтения, но обычно это и не нужно.


На приведенной схеме используются следующие сокращения:

- ДШХ, ДШУ – адресные дешифраторы строк и столбцов;
- ФЗС – формирователь сигналов записи/считывания;
- СУ – схема управления;
- DI, DO – шины записи и считывания соответственно.

Конкретная ячейка ОЗУ выбирается при помощи двоичного кода – адреса ячейки. Объем памяти ОЗУ (RAM) зависит от количества ячеек, содержащихся в ней или, что то же самое, от количества адресных проводов. Количество ячеек в ОЗУ можно определить по количеству адресных проводов, возводя 2 в степень, равную количеству адресных выводов в микросхеме.

СТАТИЧЕСКИЕ ОЗУ

Вывод выбора кристалла CS микросхем ОЗУ позволяет объединять несколько микросхем для увеличения объема памяти ОЗУ. Такая схема приведена на рисунке ниже.



СТАТИЧЕСКИЕ ОЗУ

Статические ОЗУ требуют для своего построения большой площади кристалла, поэтому их ёмкость относительно невелика. Они применяются для построения микроконтроллерных схем из-за простоты построения принципиальной схемы и возможности работать на сколь угодно низких частотах, вплоть до постоянного тока. Кроме того статические ОЗУ применяются для построения КЭШ-памяти в универсальных компьютерах из-за высокого быстродействия статического ОЗУ.

Ячейка статической памяти состоит только из транзисторов и фактически представляет собой RS-триггер, то есть такое устройство, которое бесконечно долго поддерживает свое состояние при условии наличия питания. Состояний может быть два – высокий или низкий уровень напряжения на выходе.

Вход R является сигналом сброса (высокий уровень этого сигнала переводит состояние ячейки в ноль), вход S – сигнал установки (переводит состояние тригтера в 1). Если на входах R и S низкий уровень напряжения – триггер сохраняет свое текущее состояние.

Статические оперативные запоминающие устройства

VT_1,VT_6,VT_3 и VT_5 (МОП-транзисторы с индуцированным каналом *n*-типа) работают в ключевом режиме.

VT_2, VT_4 (МОП-транзисторы со встроенным каналом *n*-типа) выполняют роль резисторов в триггерной схеме, так как обладают начальной проводимостью.






Рис. Структурные схемы триггерных ячеек памяти на МОП-транзисторах (*а*) и на биполярных транзисторах (*б*)

Работа ячейки поясняется таблицей истинности

Режим	Потенциал шины Рш1	Потенциал шины Рш0	A	VT_1, VT_6	VT_3	VT_5
Хранение нуля	0	0	0	закрыты	закрыт	открыт
Хранение единицы	0	0	0	закрыты	открыт	закрыт
(Пример) Считыв. «1»	Импульс заряда 	Импульс заряда 	1	VT_1 открыт	открыт	закрыт
Запись «0» (Пример)	1 (ключ K_1 разомкнут)	0 (ключ K_0 замкнут)	1	открыты оба	закрыт	открыт

Статические оперативные запоминающие устройства

В режиме хранения: на адресной шине – «нуль» (A=0), VT_1 и VT_6 закрыты, ячейка отсоединена от $Р_{Ш1}$ и $Р_{Ш0}$. При этом на разрядных шинах потенциал равен 0, так как ключи $К_1$ и $К_0$ замкнуты. Пусть в режиме «Хранение единицы» VT_3 открыт, а VT_5 – закрыт, так как потенциал затвора VT_5 равен потенциалу стока VT_3 (это подтверждение принятого положения). В режиме считывания сначала импульсом заряжаются до уровня «1» разрядные шины $Р_{ш1}$, $Р_{ш0}$, затем подается потенциал «1» на адресную шину (A=1), транзистор VT_1 открывается и подключает $Р_{ш1}$ к точке управления триггером (к стоку транзистора VT_3) при этом открытый транзистор VT_3 подключается к разрядной шине $Р_{ш1}$. Заряд, присутствовавший на $Р_{ш1}$, создает импульс тока в цепи разрядная шина – общая шина через открытые транзисторы VT_1, VT_3. Протекание импульса тока является признаком считывания «1» для усилителя считывания, подключенного к разрядным шинам (на схеме не показан).

Статические оперативные запоминающие устройства

Режим записи: например, при записи «0» на $Р_{ш0}$ устанавливается «0», на $Р_{ш1}$ – «1», т.е. ключ К1 размыкается, ключ К0 – замыкается. Затем подается «1» на шину А, VT_1 и VT_6 открываются и подключают соответствующие электроды (сток VT_6 и затвор VT_3) к потенциалу «0». VT_3 закрывается, напряжение на его стоке увеличивается – открывается VT_5, при этом закрывается и VT_1 (на его электродах напряжения сравниваются). Ячейка приняла положение записанного «0». Смена потенциала «1» адресной шины на нулевой потенциал (установка «0») переводит ячейку в режим «Хранение нуля», так как транзисторы VT_1, VT_6 отключают ячейку от $Р_{ш0}$ и $Р_{ш1}$.

Запоминающий (статический) элемент ОЗУ на биполярных транзисторах (рис. *б*) также представляет собой триггерную ячейку, собранную на двух многоэмиттерных транзисторах с перекрестными базовыми связями. Различные сочетания управляющих сигналов, подаваемых на шины $А_х$, $А_у$, $Р_{ш1}$, $Р_{ш0}$, позволяют устанавливать режимы записи, хранения и считывания.

Оперативные запоминающие устройства




Рис. Условные обозначения статического (*а*) и динамического (*б*) ОЗУ

ДИНАМИЧЕСКИЕ ОЗУ

Преимущество статической памяти – это более высокая скорость и отсутствие необходимости производить процедуру регенерации, но при этом статическая память дороже, имеет большее энергопотребление и большую занимаемую площадь. Поэтому статическая память применяется там, где необходимо максимальное быстродействие, а **динамическая память** (DRAM) используется там, где требуются модули памяти большого объема.

Память типа DRAM гораздо шире распространена в вычислительной технике благодаря двум своим достоинствам перед SRAM – дешевизне и плотности хранения данных. Эти две характеристики динамической памяти компенсируют в некоторой степени ее недостатки – невысокое быстродействие и необходимость в постоянной регенерации данных.

Ячейка динамической памяти состоит из транзисторов и конденсатора. Если конденсатор заряжен – то в ячейке хранится единица, если разряжен – то ноль. Ячейки расположены в матрицах и имеют свой адрес, состоящий из номера строки и номера столбца. Заряд конденсатора сохраняется весьма ограниченное время – он разряжается из-за наличия токов утечки, поэтому периодически необходимо проводить процедуру регенерации памяти, чтобы не потерять ее содержимое.

Динамические ОЗУ

В динамических ОЗУ используют ячейки памяти, в которых уровень «1» или «0» отождествляется с наличием или отсутствием заряда конденсатора, образованного структурой транзисторов при обратных смещениях. Так как заряд не может долго храниться, следует периодически производить регенерацию зарядов, что осуществляется специально организованным управлением. По этой причине для таких ОЗУ нужно иметь режимы: хранение, считывание, запись и регенерация. Основное достоинство динамических ОЗУ – более высокая информационная емкость (почти в четыре раза). Недостаток – усложнение управления из-за необходимости регенерации.




Рис. Простейшие ячейки памяти динамических ОЗУ:
а – на МДП- транзисторе; *б* – на биполярном составном транзисторе

Динамические ОЗУ




Рис. Простейшие ячейки памяти динамических ОЗУ:
а – на МДП- транзисторе; *б* – на биполярном составном транзисторе

Простейший запоминающий элемент динамического ОЗУ может быть построен на одном МОП-транзисторе (рис. *а*). Используется заряд-разряд конденсатора ёмкостью $\leq 0{,}1$pF. Величина приращения напряжения оказывается очень малой: 0,2 – 0,25 В. Поэтому это напряжение должно быть хорошо усилено – это влечет усложнение усилителей считывания. При считывании происходит разрушение информации, поэтому ее надо восстанавливать.

Динамические ОЗУ

В схеме рис. *а* запоминание «1» или «0» – это наличие или отсутствие заряда на конденсаторе $C_з$. В режиме записи сигнал, поданный на адресную шину $A_ш$, разрешает доступ к $C_з$ (транзистор открыт), заряд с разрядной шины $P_ш$ переходит на $C_з$ (больший заряд считается «1», меньший – «0»). В режиме считывания заряд с $C_з$ переходит на емкость $C_{рш}$ (которая является паразитной ёмкостью разрядной шины), причем $C_{рш} >> C_з$ и равна нескольким pF. Такое построение позволяет получить ОЗУ, обладающее большой информационной емкостью (несколько Мбит), но невысокой надежностью.

Для построения динамических ОЗУ на биполярных транзисторах используется специальная технология, при которой на кристалле формируется запоминающий элемент в виде емкости коллектор – база сдвоенного транзистора (рис. *б*). Величина ёмкости $C_{кб}$ – около 1pF. В период хранения «конденсатор» хранит поданный на него заряд, а в режиме считывания – отдаёт его на разрядную шину.

Оперативные запоминающие устройства

Основной недостаток ОЗУ − разрушение информации при снятии напряжения питания. Очевидный (и самый неэффективный) способ преодоления этого недостатка − сочетание ОЗУ и встроенной литиевой батарейки в одном корпусе микросхемы. Оригинальнее выглядит использование «запоминающих конденсаторов», которые способны сохранять электрическую поляризацию после снятия приложенного электрического напряжения (сегнето − электрический эффект). При смене направления вектора напряженности поля в таких конденсаторах меняется направление электрической поляризации кристаллического вещества. Конденсатор при этом имеет два устойчивых состояния и два различных пороговых напряжения перехода из одного состояния в другое и наоборот. Такими свойствами обладают, например, пленки цирконата – титана – свинца (PZT-керамика, $\varepsilon = 1200$). Недостаток – ограниченное число циклов перезарядки, (приблизительно 10^{10}циклов). Ячейку памяти с таким конденсатором можно представить так, как показано на рис.




Рис. Структурная схема ячейки памяти на основе «запоминающего» конденсатора:
$Ш_в$ − шина импульсного возбуждения, $A_ш$ – адресная шина,


Можно так построить схемы управления, что при снятии питания конденсатор будет поляризоваться таким образом, чтобы его состояние соответствовало состоянию запоминающей ячейки до отключения питания. Время поляризации примерно 10 – 20 н.с., что значительно меньше времени разрушения информации в триггере.

Более перспективными являются ЗУ, сочетающие в себе свойства быстродействия, компактности, технологичности, простоты управления при обеспечении энергонезависимости, т.е. неразрушения информации в условиях исчезновения напряжения питания. К таким ЗУ относятся, в частности, ОЗУ, называемые в международной терминологии FRAM, MRAM, PFRAM.

FRAM – это ЗУ ферроэлектрического типа, PFRAM – разновидность ЗУ ферроэлектрического типа, в которых используются полимерные ферроэлектрические материалы (тонкие плёнки), обладающие свойством образования диполей в своей структуре. Участки с ориентированными диполями служат запоминающими элементами и в зависимости от направления поляризации хранят биты информации. Следует заметить, что ЗУ типа PFRAM для построения ОЗУ считаются менее перспективными вследствие их относительно небольшого быстродействия.

MRAM – это магниторезистивные ЗУ. В них запоминающим элементом является участок магнитного материала, способный сохранять приданное ему состояние намагниченности независимо от наличия или отсутствия питания схемы.

Оперативные запоминающие устройства



Способы наращивания информационной емкости ОЗУ

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Устройство для хранения информации в ПК состоит из оперативного запоминающего устройства (ОЗУ, RAM) и постоянного запоминающего устройства (ПЗУ, ROM).

Оперативная память работает очень быстро и служит для хранения информации часто изменяющейся в процессе решения задачи. От количества установленной в компьютере оперативной памяти напрямую зависит возможность того, с каким ПО можно на нем работать. При недостаточном количестве оперативной памяти некоторые программы будут работать медленно или вовсе не будут работать. При выключении от источника питания вся информация, находящаяся в оперативной памяти, в большинстве случаев стирается.

Постоянная память является энергонезависимой, в ней хранится информация, присутствие которой постоянно необходимо в ПК. В ПЗУ, например, находятся:

- тестовые программы, проверяющие при каждом включении компьютера правильность работы его блоков;
- программы для управления основными периферийными устройствами – дисководом, монитором, клавиатурой;
- информация о том, где на диске расположена операционная система.

Постоянные запоминающие устройства


Постоянные запоминающие устройства (ПЗУ) предназначены для хранения информации, остающейся неизменной в течение длительного времени или всего времени эксплуатации устройства.

В зависимости от назначения различают следующие типы ИС ПЗУ:

- *постоянные ЗУ* (ПЗУ или ROM) с пассивной матрицей памяти, в которую данные заносятся однократно при их изготовлении с помощью специального фотошаблона. Такие ПЗУ называются *масочными* и в режиме хранения не потребляют энергии;
- *программируемые ПЗУ* (ППЗУ или PROM – Programmable ROM) с возможностью однократного программирования содержимого матрицы памяти электрическим способом;
- *репрограммируемые ПЗУ* (РПЗУ или EPROM – Erasable PROM) с возможностью многократного программирования электрическим способом и стиранием данных электрическим способом или с помощью ультрафиолетового облучения.

В отличие от ОЗУ все виды ПЗУ, включая предварительно запрограммированные ППЗУ и РПЗУ, работают только в режимах хранения и считывания. Структура ПЗУ проще структуры ОЗУ.

Постоянные запоминающие устройства



Общая структура ПЗУ

Постоянные запоминающие устройства

В масочных ПЗУ используется простой принцип программирования: заготовка микросхемы (кристалл) формируется со всеми соединениями между элементами, а затем ненужные соединения ликвидируются. Элементом связи могут быть диоды, транзисторы, металлические перемычки и т.п. Фрагмент структуры диодного ROM(M) показан на рис.




Рис. Структурная схема масочного диодного ПЗУ

Принцип представления информации в таких ЗУ состоит в том, что информация представляется в виде наличия или отсутствия соединения между шинами адреса и шинами данных.

Таблица истинности ПЗУ

Вход		Выход								Сигналы шины А
A_1	A_0	DO_0	DO_1	DO_2	DO_3	DO_4	DO_5	DO_6	DO_7	
0	0	1	0	0	1	1	0	0	1	$A_{ш0}$
0	1	0	1	0	1	0	0	1	0	$A_{ш1}$
1	0	1	1	0	0	1	1	0	0	$A_{ш2}$
1	1	0	0	1	0	0	1	0	1	$A_{ш3}$




Рис. Структурная схема масочного диодного ПЗУ

Масочные ПЗУ применяются для хранения информации, имеющей широкий круг потребителей. В частности, масочные ЗУ используют в качестве знакогенераторов кодов для букв различных алфавитов, как таблицы типовых функций и т.п.

Постоянные запоминающие устройства

Другим видом однократно программируемого ЗУ являются ЗУ типа PROM. Микросхемы PROM программируются удалением или созданием специальных перемычек. Принцип программирования похож на таковой для масочных ЗУ. В структурах с плавкими перемычками при программировании лишние перемычки удаляются путем расплавления импульсом тока. Плавкие перемычки (металлические или поликристаллические) включаются в цепи диодов или транзисторов.

В исходном состоянии запоминающий элемент хранит логическую единицу. После разрушения перемычки запоминающий элемент будет хранить логический нуль.

Схемы с создаваемыми перемычками в качестве исходных имеют непроводящие соединители в виде двух встречно включенных диодов либо тонкого диэлектрического слоя. При программировании импульсом повышенного напряжения в первом случае пробивается один из диодов, а во втором − диэлектрический слой, после чего в месте пробоя возникает проводящая перемычка.

Постоянные запоминающие устройства




Рис. Состояние соединений до и после программирования в структурах с удаляемыми и создаваемыми перемычками

ПЗУ типа ROM(M) и PROM после программирования становятся для потребителя постоянными в буквальном смысле, так как изменить их содержание нельзя. Более широкие возможности предоставляют ПЗУ, содержимое которых может изменять сам пользователь с помощью специального оборудования (программаторов). Различают несколько типов таких ПЗУ: EPROM, EEPROM, FLASH, в которых содержимое может быть изменено путем стирания старой информации и записи новой.

Постоянные запоминающие устройства

В ЗУ типа EPROM стирание выполняется ультрафиолетовым облучением кристалла в специальных устройствах, поэтому на русском языке такие ПЗУ носят название РПЗУ-УФ. В ЗУ типа EEPROM стирание производится электрическим сигналом, поэтому русское название таких микросхем – РПЗУ-ЭС (репрограммируемое ПЗУ с электрическим стиранием), либо ЭСППЗУ (электрически стираемое программируемое ПЗУ). Запись в EPROM и EEPROM производится электрическим сигналом. Следует заметить, что микросхемы EEPROM позволяют осуществить их программирование, не изымая микросхему из устройства, в котором они используются.

Флэш-память (ЗУ типа FLASH) по основным принципам работы подобна рассмотренным выше ЗУ. Запоминающие элементы памяти FLASH подобны применяемым в EPROM и EEPROM, но ЗУ типа FLASH имеют структурные и технологические особенности, существенно улучшающие общие свойства репрограммируемых ЗУ.

Постоянные запоминающие устройства

В РПЗУ носителем информации (запоминающим элементом) является МОП-транзистор, поэтому используются два вида запоминающих элементов на:

– МОП-транзисторах с плавающим затвором (в РПЗУ-УФ);

– МНОП (МНДП)-транзисторах (в РПЗУ-ЭС).

За счет этого обеспечивается возможность неоднократной записи и считывания информации. РПЗУ способны к многократному (от 25 до 10000 раз) перепрограммированию без потери работоспособности.

Это достигается применением «управляемых перемычек», функции которых выполняют МНОП-транзисторы и транзисторы *n*-МОП с плавающим затвором с использованием механизма лавинной инжекции заряда (ЛИЗМОП).

Виды структур элементов памяти РПЗУ – структуры транзисторов типа МНОП (МНДП) и ЛИЗМОП представлены на рис.




Рис. Структура и условные обозначения полевых транзисторов:
а – типа МНОП, *б* – с двумя затворами (плавающим и управляющим)

В рассматриваемых структурах процесс программирования – это занесение заряда под затвор. Для этого, например, в транзисторах типа *p*-МОП между затвором и подложкой дается импульс напряжения отрицательной полярности с амплитудой 30 – 40 В. При этом под действием сильного электрического поля электроны преодолевают тонкий слой SiO_2 и скапливаются у границы слоя Si_3N_4. Накопленный заряд снижает пороговое напряжение открытия транзистора, снижая сопротивление канала между истоком и стоком. Наличие заряда под затвором соответствует состоянию логической «1». Логическому «0» соответствует состояние транзистора без заряда в диэлектрике под затвором. Для того, чтобы этого достигнуть подают на затвор импульс положительной полярности с амплитудой (30 – 40) В.

Режимы программирования и стирания можно осуществить с помощью напряжения одной полярности (отрицательной для *p*-МНОП, положительной для *n*-МНОП). В этом случае используется явление лавинной инжекции электронов под затвор, которая происходит, если (для *p*-МНОП) к истоку и стоку приложить импульс отрицательного напряжения (30 – 40) В, а затвор и подложку соединить с корпусом. В результате электрического пробоя переходов исток-подложка и сток-подложка происходит лавинное размножение электронов и инжекция некоторых из них, обладающих достаточной энергией, на границу между слоями диэлектрика. В результате происходит «запись единицы», т.е. снижение порогового напряжения открытия транзистора. Для стирания достаточно подать импульс отрицательного напряжения на затвор. При этом электроны вытесняются в подложку, что вызывает увеличение модуля порогового напряжения открытия транзистора (возникает состояние логического «0»).

В *режиме считывания* на затвор подают напряжение, значение которого лежит между двумя пороговыми уровнями. Если в запоминающий элемент была записана логическая «1», транзистор откроется, если логический «0» – нет.

Постоянные запоминающие устройства

Вариант элемента памяти (ЭП) по структуре ЛИЗМОП с двойным затвором (рис. *б*) представляет собой *n*-МОП-транзистор, у которого в подзатворной области диэлектрика SiO_2 сформирована область из металла или поликристаллического кремния − «плавающий» затвор (ПЗ).

В режиме *программирование* на управляющий затвор, исток и сток подают напряжение (21 – 25) В положительной полярности. В обратно смещенных *p–n*-переходах возникает процесс лавинного размножения носителей заряда и часть электронов инжектируется в ПЗ. В результате накопления на ПЗ отрицательного заряда передаточная характеристика транзистора смещается в область высокого порогового напряжения (пороговое напряжение открытия транзистора увеличивается), что соответствует записи логического «0».




Рис. Структура и условные обозначения полевых транзисторов:
а – типа МНОП, *б* – с двумя затворами (плавающим и управляющим)

Постоянные запоминающие устройства

В режиме *стирание* происходит вытеснение заряда из области ПЗ: в РПЗУ-ЭС – электрическим сигналом, в РПЗУ-УФ – с помощью облучения ультрафиолетовыми лучами. В первом случае импульсом положительного напряжения, подаваемым на управляющий затвор, снимают заряд электронов с ПЗ, восстанавливая низкий уровень порогового напряжения, что соответствует состоянию логической «1». В структурах РПЗУ-УФ при облучении электроны рассасываются с ПЗ в подложку вследствие усиления теплового движения за счет энергии, полученной от источника УФ излучения. Режим с*читывание* осуществляется также, как в ЭП на МНОП-структурах.

Режим *хранение* обеспечивается отсутствием напряжений на электродах ЭП с тем, чтобы исключить рассасывание заряда, имеющегося в диэлектрической среде. Время сохранения заряда для некоторых схем составляет от нескольких тысяч часов до нескольких лет.




Рис. Условные обозначения постоянных запоминающих устройств:
а – масочное ПЗУ; *б* – «прожигаемое» ПЗУ; *в* – репрограммируемое ПЗУ
со стиранием ультрафиолетовым излучением;
г – ПЗУ с электрическим стирание

На выходе микросхемы могут быть изображены другие значки, указывающие тип выхода ЗУ:

 – выход с 3-м состоянием;

 – выходные цепи имеют открытый коллектор;

 – выходные цепи имеют открытый эмиттер.

Обозначения сигналов и выводов микросхем ЗУ имеют следующий смысл:

$A_0 - A_n$ – обозначение адресных входов, номер соответствует разряду двоичного кода в адресном кодовом слове;

DI, DO – обозначение выводов входа и выхода данных;

DIO_0 – DIO_n – обозначение выводов, которые могут быть либо входами, либо выходами данных, номер соответствует разряду двоичного кода в выходном кодовом слове;

CS – выбор микросхемы;

WR/RD – сигнал запись (считывание);

RAS – строб адреса строк;

CAS – строб адреса столбцов;

PR – сигнал программирования;

U_{PR} – напряжение программирования;

RD – сигнал считывания (чтения);

ER – сигнал стирания.

ФЛЭШ-ПАМЯТЬ

Флэш-память (Flach-Memory) по принципам работы и типу запоминающих элементов подобна ЗУ типа EEPROM с программированием МОП-транзисторов с плавающим затвором.

В схемах Flach данные стираются электрическими сигналами. За счет упрощения структуры и процедур стирания в схемах Flach достигается высокий уровень интеграции и быстродействия. Запоминание данных осуществляется с помощью зарядов-разрядов плавающих затворов матрицы МОП-транзисторов. Заряд производится с помощью лавинной инжекции электронов в область плавающего затвора, а при стирании используется туннелирование электронов через тонкий слой диэлектрика. При этом в качестве запоминающего элемента используются модифицированные МОП-транзисторы, например, МОП-транзисторы с многоуровневым хранением заряда, либо МОП-транзисторы с зеркальным битом.

ФЛЭШ-ПАМЯТЬ

Технологически проще выполняется структура МОП-транзистора с *зеркальным битом*. Основой структуры флэш-памяти является матрица запоминающих элементов из МОП-транзисторов на основе ячеек ИЛИ-НЕ либо И-НЕ (рис.).




Рис. Структура запоминающего элемента с зеркальным битом (а) и схемы ячеек ИЛИ-НЕ (б), И-НЕ (в)

ФЛЭШ-ПАМЯТЬ




Рис. Структура запоминающего элемента
с зеркальным битом (а) и схемы ячеек ИЛИ-НЕ (б), И-НЕ (в)

В запоминающем элементе с зеркальным битом области истока и стока идентичны, а запоминающая область выполнена так, что группы электронов (плавающие затворы) могут длительно храниться независимо друг от друга.

ФЛЭШ-ПАМЯТЬ

Структура микросхем Flach-памяти содержит матрицу ячеек логических элементов, построенных на запоминающих МНОП-транзисторах (рис. *б, в*). Считается, что ячейки И-НЕ обеспечивают большую компактность, но имеют меньшее быстродействие по сравнению с ячейками ИЛИ-НЕ. Ячейки ИЛИ-НЕ обеспечивают более быстрый доступ к словам при произвольной выборке.




Рис. Структура запоминающего элемента с зеркальным битом (а) и схемы ячеек ИЛИ-НЕ (б), И-НЕ (в)




Рис. Структура матрицы накопителя
Flach-памяти на основе ячеек ИЛИ-НЕ

ФЛЭШ-ПАМЯТЬ

В накопителе каждый столбец матрицы представляет собой совокупность параллельно соединенных МНОП-транзисторов. На словарные линии выборки (строки) в процессе выборки подают уровень напряжения, при котором транзисторы могут открыться (высокий логический уровень). Транзисторы невыбранных строк будут заперты. В выбранной строке откроются те транзисторы, в плавающих затворах которых отсутствует заряд электронов. Открывшиеся транзисторы передадут высокий логический уровень напряжения на разрядные линии считывания.

Управление микросхемами Flach-памяти имеет более сложный характер по сравнению с традиционным способом управления схемами памяти с помощью адресных и управляющих сигналов. Flach-память имеет управление словами-командами, предварительно записанными в специальный внутренний командный регистр. Слова-команды имеют в своём составе команды, обеспечивающие подготовку и выполнение операций стирания, программирования и проверки, чтения и сброса.

ФЛЭШ-ПАМЯТЬ

Команда сброса является средством устранения действия команд стирания и программирования, что повышает надежность хранения информации.

Флэш-память имеет две разновидности, обусловленные двумя основными направлениями использования. Первая – хранение не очень часто изменяемых данных. Вторая – замена памяти на жёстких магнитных дисках. Микросхемы первого направления имеют блочную несимметричную структуру. В составе этих микросхем имеется так называемый загрузочный блок (Boot-блок), в котором информация надежно защищена аппаратными средствами от случайного стирания.

В Boot-блоке хранятся программы инициализации системы, позволяющие ввести её в работу после подачи питания. Микросхемы второго направления имеют блочную симметричную структуру с идентичными блоками и более развитые средства перезаписи информации. Такую Flach-память называют файловой. Она служит основным средством замены традиционного сочетания жёсткий диск + динамическое ОЗУ на Flach-память + статическое ОЗУ, что особенно эффективно в портативных компьютерах.

ФЛЭШ-ПАМЯТЬ




Рис. *Пример условного обозначения микросхемы файловой флэш-памяти*

Обозначения выводов и сигналов, показанных на рис. , имеют следующий смысл: A_0 – младший бит адреса, A_{n-1} – старший бит адреса, n – число разрядов адреса; DQ_0 – младший бит выходных данных; DQ_{m-1} – старший бит выходных данных на двунаправленной шине данных. Сигнал $\overline{CE}$ – разрешение (выбор) кристалла; OE – перевод (установка) выхода в третье состояние; сигнал WE управляет доступом к внутреннему автомату управления процессами стирания/(записи); сигнал WP – разрешение защиты записи в блоках (каждый блок имеет бит запрещения записи);

ФЛЭШ-ПАМЯТЬ




Рис. *Пример условного обозначения микросхемы файловой флэш-памяти*

сигнал RY/BY – индицирует состояние внутреннего автомата записи; сигнал RP – установка режима малой мощности потребления; сигнал BYTE вводит схему либо в байтовый, либо в словарный режим.

Микросхемы файловой флэш-памяти в настоящее время имеют информационную ёмкость несколько Гбит при байтовой разрядности 8/16 бит и напряжении питания от 5 до 1,8 В.

ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Прочитанные из ОЗУ или ПЗУ данные процессор ПК записывает в свою **сверхоперативную** внутреннюю память (**кэш**), устроенную аналогично ОЗУ, но работающую значительно быстрее и имеющую емкость порядка нескольких десятков байт. Кэш является дополнительным быстродействующим хранилищем копий блоков информации из основной памяти, вероятность обращения к которым в ближайшее время велика. Кэш не может хранить копию всей основной памяти, поскольку его объем во много раз меньше объема основной памяти.

ПК используют три вида памяти: оперативную, постоянную и внешнюю (различные накопители). **Внешняя память** предназначена для долговременного хранения информации независимо от того, работает ПК или нет. Характеризуется она более низким быстродействием, но позволяет сохранить существенно больший объем информации по сравнению с оперативной памятью. Во внешнюю память записывают информацию, которая не меняется в процессе решения задачи, программы, результата решения и т.д. Внешнее запоминающее устройство – это медленное запоминающее устройство большой емкости.

ИЕРАРХИЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ ЭВМ



Сверхоперативные ЗУ (СОЗУ) или местная память. Они имеют быстродействие, соизмеримое с быстродействием процессора. Емкость СОЗУ обычно составляет от нескольких десятков до нескольких тысяч слов, а период обращения — десятые или сотые доли микросекунды. Они предназначаются для хранения ряда чисел, используемых некоторой текущей последовательностью команд программы. Сверхоперативные ЗУ применяют в том случае, если быстродействие процессора ограничивается быстродействием ОЗУ.

Оперативные ЗУ (ОЗУ) или основная память предназначены для хранения данных и программ текущих вычислений, а также программ, к которым следует быстро перейти, если в ходе вычислительного процесса возникло прерывание. ОЗУ современных ЭВМ имеют емкость от нескольких тысяч до сотен тысяч слов и период обращения от долей до нескольких микросекунд. ОЗУ может быть связано с процессором как непосредственными связями, так и через СОЗУ. В качестве элементов памяти ОЗУ и СОЗУ используются полупроводниковые элементы, тонкие магнитные пленки, ферритовые сердечники и др.

ИЕРАРХИЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ ЭВМ



Постоянные ЗУ (ПЗУ) или односторонние ЗУ предназначены только для хранения и считывания информации, которая не изменяется в процессе вычислений, например постоянно используемые программы, различные константы, таблицы функций, микропрограммы и т. п.

Буферные ЗУ (БЗУ). Эти ЗУ используются для промежуточного хранения данных при обмене между устройствами с разным быстродействием, например между ОЗУ и внешним ЗУ. По емкости и быстродействию БЗУ занимают промежуточное место между ОЗУ и внешним ЗУ. Они могут быть построены на полупроводниковых элементах, ферритовых сердечниках и на магнитных дисках.

Внешние ЗУ (ВЗУ). Они предназначены для хранения больших массивов информации. Объем данных, которые могут одновременно храниться в таких ЗУ, обычно превышает сотни миллионов слов, однако период обращения к ним составляет от нескольких миллисекунд до нескольких десятков секунд. Данные, хранящиеся в ВЗУ, непосредственно не используются в вычислительном процессе, а передаются из ВЗУ в ОЗУ.

Взаимодействие оперативной памяти и процессора

В оперативной памяти хранится выполняемая программа вместе с принадлежащими ей данными; процессор выполняет вычисления и другие действия, описанные в программе. Операционная система, загрузив программу и при необходимости настроив ее для выполнения в той области памяти, куда она попала, сообщает процессору начальный адрес загруженной программы и инициирует процесс ее выполнения. Процессор считывает из памяти первую команду программы, находит в памяти или в своих регистрах данные, необходимые для ее выполнения (если команда требует данных) и, выполнив требуемую операцию, возвращает в память или, возможно, оставляет в регистрах результат своей работы (рис.).



Рис . Взаимодействие оперативной памяти и процессора

Выполнив первую команду, процессор переходит к следующей и так дальше до конца программы. Завершив программу, процессор не будет знать, что ему дальше делать, поэтому любая программа должна завершаться командами, передающими управление операционной системе компьютера. Оперативная память компьютера представляет собой электронное устройство, состоящее из большого числа двоичных запоминающих элементов, а также схем управления ими. Все байты оперативной памяти нумеруются, начиная с нуля. Нужные байты отыскиваются в памяти по их номерам, выполняющим функции адресов.